FR2857781A1 - Transistor bipolaire a heterojonction a transfert thermique ameliore - Google Patents

Transistor bipolaire a heterojonction a transfert thermique ameliore Download PDF

Info

Publication number
FR2857781A1
FR2857781A1 FR0308621A FR0308621A FR2857781A1 FR 2857781 A1 FR2857781 A1 FR 2857781A1 FR 0308621 A FR0308621 A FR 0308621A FR 0308621 A FR0308621 A FR 0308621A FR 2857781 A1 FR2857781 A1 FR 2857781A1
Authority
FR
France
Prior art keywords
layer
heat sink
component according
collector
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0308621A
Other languages
English (en)
Other versions
FR2857781B1 (fr
Inventor
Jean Claude Jacquet
Raphael Aubry
Sylvain Delage
Nicole Caillas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Priority to FR0308621A priority Critical patent/FR2857781B1/fr
Priority to PCT/EP2004/051478 priority patent/WO2005017998A2/fr
Publication of FR2857781A1 publication Critical patent/FR2857781A1/fr
Application granted granted Critical
Publication of FR2857781B1 publication Critical patent/FR2857781B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/254Diamond

Landscapes

  • Bipolar Transistors (AREA)

Abstract

Un composant électronique à dissipateur thermique comprend en face active d'un substrat, un ou plusieurs transistors bipolaires, chaque transistor étant réalisé dans un empilement de couches semi-conductrices en forme de mesas, avec au moins une mesa de collecteur. Une couche de diamant recouvre la forme de l'empilement, favorisant un transfert thermique via les flancs de la mesa de collecteur vers la couche de diamant et le dissipateur thermique est disposé sur la couche de diamant.

Description

TRANSISTOR BIPOLAIRE A HETEROJONCTION A TRANSFERT THERMIQUE AMELIORE
La présente invention concerne une structure de transistor bipolaire à structure verticale, notamment les transistors à hétéro-jonction, dans lequel le transfert thermique est amélioré.
Les transistors bipolaires à hétéro-jonction ou transistors HBT pour 5 Heterojunction Bipolar Transistor, présentent un grand intérêt dans les applications hyperfréquences.
Ces transistors résultent d'une technologie verticale, qui consiste en un empilement de couches semi-conductrices en forme de mesa, dans lequel le courant s'écoule perpendiculairement au plan de surface du o10 substrat, à travers l'émetteur, la base et le collecteur. Les densités de courant que peuvent commander ces transistors sont très fortes, par exemple elles peuvent atteindre 2.105 A.cm-2. Selon que les couches sont réalisées à partir du même matériau semi-conducteur ou non, on parle de transistors bipolaires à homo-jonction ou à hétéro-jonctions. Dans ces 15 derniers, on exploite notamment les différences de gap entre les matériaux, qui permettent d'améliorer les performances de puissance de ces transistors.
Ces transistors bipolaires en technologie verticale posent d'importants problèmes de dissipation thermique. En effet, le collecteur, qui est le siège d'un champ électrique très élevé, subit un fort échauffement. La chaleur qui 20 est dégagée est d'autant plus difficile à évacuer que la structure est verticale et que les matériaux semi-conducteurs utilisés, généralement des matériaux du groupe 111-V, sont de très mauvais conducteurs thermiques.
Pour assurer le bon fonctionnement des transistors, et surtout obtenir de bonnes performances en opérationnel, avec une amélioration significative 25 de la puissance disponible par unité de surface de semi-conducteur pour une température de fonctionnement donnée, un dissipateur thermique est généralement intégré en face active, pour évacuer la chaleur par la face active.
Un tel dissipateur thermique est décrit dans le brevet EP0756322. 30 C'est un dissipateur thermique métallique, avec une partie aérienne en forme de pont (pont à air), qui s'appuie notamment sur les mesas supérieures des transistors. Il est réalisé en métal épais, de l'ordre de 10 microns, dans un métal bon conducteur thermique, typiquement en or ou en cuivre. Selon l'enseignement de ce brevet, ce dissipateur thermique est obtenu par pulvérisation d'une fine couche de métal par dessus une couche de résine préalablement déposée sur l'empilement. Cette fine couche de métal sert ensuite d'électrode pour réaliser une croissance de ce métal, afin d'obtenir 5 une épaisseur déterminée. La résine est ensuite retirée par tout moyen connu. On obtient une structure de transistor schématiquement représenté en vue transversale sur la figure 1.
Cette figure correspond à une structure de composant semiconducteur qui comprend plusieurs transistors bipolaires en parallèle sur un 10 substrat s, ce qui est généralement le cas dans toutes les applications de puissance. Deux transistors de cette structure sont représentés sur la figure.
Chaque transistor est réalisé à partir du substrat s dans un empilement I de couches semi-conductrices en forme de mesas. Plus particulièrement, I'empilement comprend dans l'exemple, en partant du 15 substrat s, un sous-collecteur sc enterré dans le substrat, une première mesa qui constitue le collecteur C, une couche de base B, et une seconde mesa qui est la mesa supérieure de l'empilement et qui constitue l'émetteur E. De part et d'autre de la mesa de collecteur, sont réalisées des métallisations mo permettant la prise de contact au niveau du collecteur. De 20 part et d'autre de la mesa d'émetteur, sont réalisées des métallisations de base mb. La mesa d'émetteur E est recouverte d'une métallisation me.
L'ensemble est protégé par une couche de passivation P. Un pont métallique PI recouvre la structure. Des jambes 5 du pont reposent sur la couche de passivation au niveau des métallisations de base 25 et d'émetteur. La couche de passivation peut être ouverte sur la métallisation d'émetteur, la mettant en contact électrique avec le pont.
La figure 1 b montre une vue de dessus de cette structure, qui met en évidence le bus de base bB et le bus de collecteur bC qui permettent de prendre latéralement les contacts au niveau des bases et des collecteurs des 30 transistors en parallèle. Les points cE1 et cE2 représentent des contacts électriques pris sur les émetteurs des transistors.
Le dissipateur thermique PI ainsi formé peut être connecté avec un plan de masse disposé en face arrière du substrat par un trou de métallisation réalisé dans une région ne recouvrant pas les transistors (non 35 représenté).
Le métal utilisé pour faire ce drain thermique est de l'or ou du cuivre, ou tout autre métal ayant de bonnes propriétés thermiques (faible résistance thermique). On se reportera utilement au brevet précité pour les détails de réalisation.
Dans cette structure le transfert thermique depuis la source de chaleur, située dans le collecteur à la jonction collecteur base, s'effectue essentiellement à travers le substrat, vers la face arrière du composant et via la base B et l'émetteur E, et leurs métallisations, vers le dissipateur thermique PI.
Dans l'invention, on a cherché à améliorer cette structure sur le plan du rendement thermique.
Dans l'invention, on a cherché une structure de composant semiconducteur avec dissipateur thermique intégré par laquelle les performances hyperfréquence du composant sont améliorées.
Dans l'invention, on a cherché un chemin le plus court et le plus efficace possible en terme de résistance thermique entre la source de chaleur, située au coeur de chaque transistor et le dissipateur thermique.
Une idée à la base de l'invention, est l'utilisation d'une couche de matériau isolant électrique et bon conducteur thermique, pour recouvrir la 20 forme de l'empilement, en sorte que le transfert de chaleur puisse s'effectuer latéralement via les flancs du collecteur, siège de la source de chaleur, vers cette couche de matériau, le dissipateur thermique étant disposé sur cette couche.
Grâce à cette structure, la chaleur émise par la source de chaleur au 25 coeur du transistor peut diffuser latéralement vers cette couche de matériau, par les flancs de la mesa de collecteur, la couche agissant comme un drain thermique vers le dissipateur.
Ainsi, telle que revendiquée, l'invention concerne un composant électronique à dissipateur thermique, comprenant en face active d'un 30 substrat, un ou plusieurs transistors bipolaires, chaque transistor étant réalisé dans un empilement de couches semi-conductrices en forme de mesas, avec au moins une mesa de collecteur. Selon l'invention, une couche de drain thermique dans un matériau isolant électrique et thermiquement conducteur recouvre la forme de l'empilement, favorisant un transfert thermique via les flancs de la mesa de collecteur vers la couche de drain thermique.
En outre, la structure de l'ensemble, composant et dissipateur thermique intégré est mécaniquement rigidifiée. Elle se prête alors de façon 5 avantageuse à un report à l'envers sur une plaque tel que qu'une plaque en diamant polycristallin ou en AIN, améliorant les performances thermiques de ce composant.
De préférence, la couche de matériau isolant électrique et thermiquement conducteur est une couche de diamant, polycristallin et/ou de 10 type DLC.
En outre, en prévoyant une épaisseur de couche suffisante, de l'ordre de un à quelques microns, cette couche de matériau, qui est un diélectrique, permet avantageusement d'augmenter la valeur des capacités qui déterminent les performances hyperfréquence des transistors HBT, typiquement les capacités parasites base-émetteur, dans le cas d'une structure de transistor à émetteur en haut, ou capacité parasite collecteurbase dans le cas d'une structure de transistor bipolaire à collecteur en haut.
Selon un autre aspect de l'invention, pour un transistor bipolaire à hétéro jonction à émetteur en haut, la mesa de collecteur est gravée. De 20 cette façon la couche de matériau sur les flancs de cette mesa sont au plus près de la source même de la chaleur, améliorant l'efficacité du dispositif de transfert thermique.
Selon un mode de réalisation de l'invention, le dissipateur thermique comprend de préférence une forme de pont en métal reposant sur les mesas 25 supérieures. Dans une variante, il est en contact électrique avec la métallisation des mesas supérieures d'émetteur ou de collecteur.
D'autres avantages et caractéristiques de l'invention apparaîtront plus clairement à la lecture de la description qui suit, faite à titre indicatif et non 30 limitatif de l'invention et en référence aux dessins annexés, dans lesquels: -les figures la et lb déjà décrites représentent une structure de composant à transistor bipolaire à structure verticale, avec un dissipateur thermique intégré selon l'état de la technique; -les figures 2a et 2b représentent en coupe transversale des variantes de réalisation d'une structure de composant à transistors bipolaires à émetteur en haut, selon l'invention; -les figures 3a et 3b représentent en coupe transversale des 5 variantes de réalisation d'une structure de composant à transistor bipolaire du type à collecteur en haut selon l'invention.
La figure 2a comprend, en plus de tous les éléments représentés sur la figure la, et qui portent les mêmes références, une couche 100 d'un 10 matériau électriquement isolant ayant une bonne conductivité thermique, au moins supérieure à 100 W/ Cm (watts par degré celsius.mètre), qui recouvre la forme de l'empilement.
On peut aussi choisir comme matériau électriquement isolant ayant une bonne conductivité thermique, un matériau parmi AIN, Al2Ox3, SiC, ou un 15 composé AIxGa1lxN.
De préférence, il s'agit d'une couche de diamant 100. Cette couche de diamant est de préférence de type polycristallin, matériau qui a une excellente conductivité thermique, supérieure à 1000W/ Cm. Une couche de diamant de type " DLC" , selon l'acronyme anglo-saxon pour "Diamant like 20 Carbon" offre aussi de bonnes performances.
Cette couche 100 est obtenue par exemple par des techniques de dépôt sous vide, à faible température, typiquement inférieures à 300 C. Elle peut être déposée par dessus l'empilement 1 en forme de mesas. Cette couche 100 épouse les formes complexes de la structure.
Cette couche 100 peut ensuite être gravée localement, pour permettre des reprises de contact. Dans l'exemple représenté, la couche 100 et la couche de passivation P sont gravées pour dégager la métallisation d'émetteur me, permettant le contact électrique entre le pont métallique PI et l'émetteur E. Comme représenté sur la figure 2a, cette couche 100 qui enveloppe l'empilement permet de fournir des chemins latéraux de diffusion thermique, depuis la source de chaleur Sth située au coeur du transistor, dans le collecteur, à la jonction base-collecteur, vers la couche 100. Notamment, la chaleur va diffuser via les flancs 2a, 2b de la mesa de collecteur. Ce chemin 35 de diffusion améliore l'efficacité du transfert thermique, puisqu'il traverse seulement le matériau de la mesa de collecteur, latéralement et verticalement, pour se retrouver dans le matériau de la couche 100 qui a une résistance thermique très faible.
La figure 3a représente une structure similaire selon l'invention, 5 appliquée à un transistor bipolaire à collecteur en haut. On retrouve les voies de diffusion latérales via les flancs 2a, 2b de la mesa collecteur.
L'épaisseur de la couche 100 est fonction de la hauteur de l'empilement 1 à recouvrir.
Si le matériau de la couche 100 est du diamant polycristallin, l'épaisseur de cette couche peut être inférieure à I micron. Une telle épaisseur est suffisante sur le plan de ses propriétés thermique compte tenu de la très bonne conductivité thermique de ce matériau, et permet de ne pas être pénalisé par la vitesse de dépôt de ce matériau qui, à des températures 15 inférieures à 300 C, à l'inconvénient d'être très lente, de l'ordre de 0,1 micromètre/heure. Si on veut bénéficier d'une couche de diamant qui offre une bonne planéité, notamment pour être utilisée comme couche de passivation, on peut alors prévoir de déposer par dessus le diamant polycristallin du diamant de type DLC qui ne va pas présenter cet 20 inconvénient, pour compléter l'épaisseur à 1 microns ou quelques microns.
Dans cette variante, la couche 100 est alors une couche mixte diamant polycristallin/diamant DLC.
Si le matériau de la couche 100 est du diamant de type DLC, son épaisseur est de l'ordre de I à quelques microns.
Selon l'invention, cette épaisseur est aussi déterminée de manière à avoir une capacité parasite entre la métallisation de base et la métallisation de la mesa supérieure la plus réduite possible. Dans l'exemple d'un transistor bipolaire à émetteur en haut comme représenté sur les figures 2a et 2b, c'est la capacité parasite base-émetteur Cp(be). Cette capacité parasite a une 30 valeur inversement proportionnelle à l'épaisseur de diélectrique el entre la métallisation de base et d'émetteur. Plus el est élevée, plus faible est la capacité parasite, et meilleur est le comportement hyperfréquence du transistor. Par rapport à la structure de l'état de la technique représentée à la figure la, la capacité parasite est réduite en première approximation, dans 35 un rapport voisin du rapport entre l'épaisseur el de la partie de la couche entre la base et la mesa supérieure et l'épaisseur de la couche de passivation P. Ceci s'applique aussi bien à la capacité parasite base- collecteur dans le transistor bipolaire à collecteur en haut représenté sur les figures 3a et 3b. 5 Selon l'invention, l'épaisseur de la couche 100 est de l'ordre de 1 à quelques microns. Par exemple, elle est de l'ordre de trois microns.
Sur la figure 2a, on a représenté deux variantes de réalisation possible de l'invention. A gauche, c'est la réalisation décrite ci-dessus. A droite, un 10 perfectionnement est représenté. Bien entendu, en pratique, le composant est réalisé soit en son entier selon la variante représentée sur la partie gauche de la figure soit en son entier selon l'option de droite.
Ce perfectionnement représenté sur la partie droite consiste à graver les flancs 2a, 2b de la mesa de collecteur, de manière à l'amincir: on 15 rapproche ainsi la couche 100 de la source de chaleur, ce qui rend la structure plus performante, avec un chemin thermique latéral le plus court possible jusqu'au matériau de la couche 100.
Dans le cas d'une structure selon l'invention où la mesa supérieure est la mesa de collecteur, comme représenté sur la figure 3a, la mesa 20 supérieure ayant déjà des dimensions optimales, définies par la technologie considérée, le chemin thermique latéral via les flancs du collecteur est optimal.
Sur les figures 2a et 3a, I'empilement en forme de mesa est d'abord 25 passivé: une fine couche de passivation P est déposée sur la face active du substrat et l'empilement.
Dans une variante représentée sur les figures 2b et 3b, la couche 100 assure la passivation de la structure, supprimant la couche de passivation P spécifique. Le procédé de fabrication est simplifié.
De préférence, et comme représenté sur les figures 2a, 2b, 3a, 3b, on prévoit une couche d'accrochage 3a de la couche 100 sur la surface active de l'empilement (figures 2b, 3b) ou le cas échéant, sur la couche de passivation P (figures 2a, 3a) . Pour une couche 100 en diamant, cette couche d'accrochage sera typiquement réalisée dans un matériau choisi parmi W, Mo, WC, SiC, composés Ill-N, SiN permettant la formation d'un alliage avec le carbone.
Un procédé de fabrication d'une structure de dispositif semiconducteur selon l'invention utilise un dépôt basse température de la couche 5 de matériau 100, par exemple un dépôt CVD, ou tout autre procédé connu.
La température de dépôt est typiquement inférieure à 300 C, ce qui est compatible avec la plupart des matériaux semi-conducteurs, notamment les matériaux 111-V, ainsi qu'avec les contacts Shottky et les contacts ohmiques.
L'étape de dépôt de cette couche est réalisée après formation de 10 I'empilement de couches semi-conductrices en forme de mesas. La couche ainsi déposée recouvre la surface de l'empilement et les flancs des mesas.
Cette étape de dépôt est de préférence déposée après la réalisation des métallisations d'émetteur me, de collecteur mc et de base mb et recouvre 15 ces métallisations.
La couche 100 est de préférence utilisée comme couche de passivation de la face active, comme représenté sur les figures 2b et 3b. La structure ne comporte alors pas de couche de passivation P spécifique.
Selon un mode de réalisation de l'invention pour un transistor bipolaire à émetteur en haut, selon lequel les flancs 2a, 2b de la mesa de collecteur sont gravés, comme représenté sur la partie droite de la figure 2a, le procédé de fabrication comprend les étapes suivantes: -réalisation d'un empilement de couches semi-conductrices en forme 25 de mesas, avec une mesa de collecteur, une couche de base sur la mesa de collecteur, et une mesa supérieure d'émetteur; -gravure des flancs de la mesa de collecteur sous la base.
La gravure des flancs de la mesa de collecteur est réalisée par tout procédé connu, par gravure chimique par exemple. Dans l'exemple cette 30 gravure va jusqu'à la surface 7 de jonction collecteur/sous-collecteur, (ou émetteur/sous émetteur), mais elle peut s'arrêter plus tôt, dès que l'on a atteint la zone de la source de chaleur Sth.
Les dimensions de la mesa de collecteur sont alors réduites.
Dans une variante de réalisation, on prévoit de réaliser les métallisations de base après gravure des flancs du collecteur, mais avant le dépôt de la couche 100.
De préférence, on prévoit une première étape de dépôt de la couche 5 100, après l'étape de gravure des flancs de collecteur, pour rigidifier la structure; puis la réalisation de ces métallisations.
Une deuxième étape de dépôt de la couche 100 est alors réalisée, pour obtenir l'épaisseur de couche déterminée.
Ainsi, le procédé de fabrication d'un dispositif semi-conducteur est peu 10 perturbé par les étapes supplémentaires prévues pour mettre en oeuvre l'invention. Ces étapes s'intègrent en fin de processus, et peuvent remplacer certaines étapes, notamment, dans le cas où la couche 100 sert aussi de passivation.
Le dispositif semi-conducteur selon l'invention intègre un dissipateur thermique 4 en face active, disposé sur la couche 100.
La couche épaisse 100 agit ainsi comme un drain thermique, drainant la chaleur vers le dissipateur, avec une grande surface d'échange de chaleur, puisque qu'il repose sur la couche 100. Une couche d'accrochage 3b 20 peut-être prévue entre la couche 100 et le dissipateur thermique 4. On a vu que pour une couche 100 en diamant, cette couche d'accrochage est réalisée dans un matériau choisi parmi W, Mo, WC, SiC, composés IlI-N, SiN, qui permet de réaliser un alliage avec le carbone.
Dans un mode de réalisation préféré, et comme représenté sur les figures 2a, 2b, 3a, 3c, ce dissipateur thermique 4 est formé d'une couche épaisse d'un métal bon conducteur thermique, tel que l'or ou le cuivre. Il est typiquement obtenu par électrolyse, avec un dépôt par pulvérisation d'une couche fine 4a de ce métal qui sert ensuite d'électrode pour obtenir la 30 couche 4b par croissance électrolytique (figure 2a, 2b). Au final, la couche de métal 4 (4a+4b) a l'épaisseur requise, de l'ordre de 10 microns.
Dans un mode de réalisation, cette couche a une forme de pont, avec des jambes 5 reposant sur les mesas supérieures, favorisant le transfert thermique à cet endroit depuis la mesa supérieure vers le dissipateur 35 thermique. On peut prévoir des ouvertures dans la couche de passivation P et/ou la couche 100 pour dégager les métallisations de la mesa supérieure, pour mettre électriquement en contact la couche métallique 4 formant pont et ces métallisations. Cette variante est représentée sur la figure 2a, pour la métallisation d'émetteur me du transistor bipolaire à émetteur en haut. Elle 5 s'applique aussi bien à la métallisation de collecteur mc d'un transistor bipolaire à collecteur en haut (non représenté). En plus du contact thermique, on a alors un contact électrique. La couche 4 forme alors le bus d'émetteur, dans le cas d'un transistor à émetteur en haut, ou le bus de collecteur, dans le cas d'un transistor à collecteur en haut.
Dans cette structure, le pont n'est pas aérien: il repose sur la couche 100, offrant une grande surface d'échange de chaleur, et une grande rigidité mécanique.
La structure rigidifiée mécaniquement est favorable au brasage à l'envers du composant (montage flip-chip) sur une plaque 6 en matériau bon 15 conducteur thermique, tel que AIN, de cuivre, ou de préférence, en diamant polycristallin, pour son excellente conductivité thermique.
Le dissipateur thermique a alors une structure composite, formée du pont métallique PI et de la plaque. Le rendement thermique de la dissipation est très amélioré. Le procédé est aussi simplifié car la couche de métal 4 du 20 dissipateur thermique n'a plus besoin d'être aussi épaisse (de l'ordre de 10 microns). On peut alors procéder à un dépôt d'une couche mince de métal, sans utiliser de procédé de croissance électrolytique.
La plaque 6 en matériau bon conducteur thermique peut se présenter sous forme de blocs, chaque bloc étant brasé individuellement sur un 25 transistor du composant semi-conducteur.
Un composant semi-conducteur selon l'invention voit ainsi ses performances thermiques et hyperfréquences améliorées. Les étapes de procédé relatives à l'invention s'intègrent facilement dans le processus. Elles sont compatibles avec la plupart des matériaux semi-conducteurs, la 30 température de dépôt de la couche de diamant étant inférieure à 3000C.
La couche 100 qui enveloppe l'empilement, offre des voies de transfert thermique latérales et par la face active particulièrement efficaces.
On obtient ainsi un composant semi-conducteur avec de bonnes performances thermiques, à moindre coût. Les performances 35 hyperfréquences sont aussi améliorées.
L'invention s'applique tout particulièrement aux composants à transistors bipolaires à hétéro-jonction, tout particulièrement utilisés dans les applications de puissance, notamment dans les applications hyperfréquences.

Claims (25)

REVENDICATIONS
1. Composant électronique à dissipateur thermique (4) comprenant en face active d'un substrat, un ou plusieurs transistors bipolaires, chaque transistor étant réalisé dans un empilement de couches semi-conductrices en forme de mesas, 5 avec au moins une mesa de collecteur (C), caractérisé en ce qu'il comprend une couche (100) de drain thermique, dans un matériau isolant électrique et thermiquement conducteur, et en ce que ladite couche de drain thermique recouvre la forme de l'empilement, favorisant un transfert thermique via les flancs 10 (2a, 2b) de la mesa de collecteur vers ladite couche (100).
2. Composant selon la revendication 1, caractérisé en ce que le matériau de la dite couche de drain thermique (100) est choisi parmi AIN, Al203, SiC, AlxGa1-xN. 15 3. Composant selon la revendication 1, caractérisé en ce que le matériau de la dite couche de drain thermique (100) est une couche de diamant.
4. Composant selon la revendication 3, caractérisé en ce que ladite couche de diamant comprend du diamant DLC.
5. Composant selon la revendication 3 ou 4, caractérisé en ce que ladite couche de diamant comprend du diamant 25 polycristallin.
6. Composant selon l'une quelconque des revendications 1 à 5, comprenant une mesa supérieure d'émetteur, caractérisé en ce que les flancs (2a, 2b) de la mesa du collecteur (C) sont 30 gravés.
7. Composant selon l'une quelconque des revendications 1 à 6, caractérisé en ce que ladite couche de drain thermique (100) est une couche de passivation du composant.
8. Composant selon l'une quelconque des revendications 1 à 6, caractérisé en ce qu'il comprend une couche de passivation (P), ladite couche de drain thermique (100) étant déposée par dessus.
9. Composant selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend une couche d'accrochage (3a) entre ladite couche de drain thermique (100) 10 et la structure située dessous.
10. Composant selon l'une quelconque des revendications 1 à 9, caractérisé en ce qu'il comprend une couche d'accrochage (3b) entre ladite couche de drain thermique (100) et le 15 dissipateur thermique (4).
1I.Composant selon la revendication 9 ou 10, en combinaison ave l'une des revendication 2, 3 ou 4, caractérisé en ce que la couche d'accrochage (3a, 3b) est réalisée dans un matériau 20 choisi parmi W, Mo, WC, SiC, composés lll-N, SiN.
12.Composant selon l'une quelconque des revendications 1 à 11, caractérisé en ce que le dissipateur thermique comprend une couche métallique (4).
13.Composant selon la revendication 12, la mesa supérieure (E) de l'empilement étant revêtue d'une métallisation (me), caractérisé en ce que ladite couche métallique est en contact électrique (5) avec ladite métallisation (me). 30 14. Composant selon l'une quelconque des revendications 1 à 13, caractérisé en ce que le dissipateur thermique comprend une plaque (6) d'un matériau bon conducteur thermique.
15. Composant selon la revendication précédente, caractérisé en ce que ladite plaque est en diamant polycristallin.
16. Composant selon la revendication 14 ou 15, caractérisé en ce que ladite plaque (6) est brasée sur la couche métallique (4).
17.Composant selon l'une quelconque des revendications précédentes à transistors bipolaires à hétérojonction.
18. Procédé de fabrication d'un composant semi-conducteur à dissipateur thermique (4), comprenant un ou plusieurs transistors bipolaires, chaque transistor étant réalisé à partir d'un substrat par un empilement de couches semi-conductrices en forme de mesas, au moins une mesa de collecteur (C), 15 caractérisé en ce qu'il comprend une étape de dépôt d'une couche de drain thermique (100) dans un matériau thermiquement conducteur et isolant électrique, sur la forme de l'empilement.
19.Procédé de fabrication selon la revendication 18, caractérisé en ce que ladite couche de drain thermique (100) est déposée après la réalisation des métallisations d'émetteur (me), de collecteur (mc) et de base (mb) des transistors bipolaires.
20.Procédé de fabrication selon la revendication 19, caractérisé en ce que la couche de drain thermique (100) est utilisée comme couche de passivation du composant.
21.Procédé de fabrication selon la revendication 18, caractérisé 30 en ce qu'il comprend les étapes suivantes: -réalisation à partir d'un substrat d'un empilement de couches semi- conductrices en forme de mesas, avec une mesa supérieure d'émetteur (E) reposant sur une couche de base (B), et une mesa de collecteur dessous; -gravure des flancs de la mesa de collecteur (C) sous la base (B).
22. Procédé de fabrication selon la revendication précédente, 5 caractérisé en ce qu'elle comprend une première étape de dépôt de la couche de drain thermique (100) après gravure des flancs de collecteur, pour rigidifier la structure.
23. Procédé de fabrication selon la revendication précédente, 10 caractérisé en ce que l'étape de réalisation des métallisations de base intervient après le dépôt de la couche de drain thermique (100).
24.Procédé selon la revendication 22 ou 23, caractérisé en ce qu'il comprend une deuxième étape de dépôt de la couche de drain thermique (100) .
25. Procédé selon l'une quelconque des revendications 18 à 24, caractérisé en ce que le matériau de la dite couche de drain 20 thermique (100) est choisi parmi AIN, A1203, SiC, AIxGa1_xN.
26. Procédé selon l'une quelconque des revendications 18 à 24, caractérisé en ce que le matériau de la dite couche de drain thermique (100) est une couche de diamant.
27. Procédé selon la revendication 26, caractérisé en ce que ladite couche de diamant comprend du diamant DLC.
28. Procédé selon la revendication 26 ou 27, caractérisé en ce que 30 ladite couche de diamant comprend du diamant polycristallin.
FR0308621A 2003-07-15 2003-07-15 Transistor bipolaire a heterojonction a transfert thermique ameliore Expired - Fee Related FR2857781B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0308621A FR2857781B1 (fr) 2003-07-15 2003-07-15 Transistor bipolaire a heterojonction a transfert thermique ameliore
PCT/EP2004/051478 WO2005017998A2 (fr) 2003-07-15 2004-07-13 Transistor bipolaire a heterojonction a transfert thermique ameliore

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0308621A FR2857781B1 (fr) 2003-07-15 2003-07-15 Transistor bipolaire a heterojonction a transfert thermique ameliore

Publications (2)

Publication Number Publication Date
FR2857781A1 true FR2857781A1 (fr) 2005-01-21
FR2857781B1 FR2857781B1 (fr) 2005-09-30

Family

ID=33548144

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0308621A Expired - Fee Related FR2857781B1 (fr) 2003-07-15 2003-07-15 Transistor bipolaire a heterojonction a transfert thermique ameliore

Country Status (2)

Country Link
FR (1) FR2857781B1 (fr)
WO (1) WO2005017998A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338625A1 (en) 2016-05-20 2017-11-23 Macom Technology Solutions Holdings, Inc. Semiconductor lasers and processes for the planarization of semiconductor lasers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141135A (en) * 1975-10-14 1979-02-27 Thomson-Csf Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier
EP0653823A2 (fr) * 1993-11-15 1995-05-17 Motorola, Inc. Dispositif semi-conducteur à conductivité thermique élevée
FR2713827A1 (fr) * 1993-12-07 1995-06-16 Thomson Csf Composant à semiconducteur à dispositif de refroidissement intégré.
US6051871A (en) * 1998-06-30 2000-04-18 The Whitaker Corporation Heterojunction bipolar transistor having improved heat dissipation
WO2000072379A1 (fr) * 1999-05-21 2000-11-30 Thomson-Csf Capacite thermique pour composant electronique fonctionnant en impulsions longues
US20020113288A1 (en) * 1999-07-28 2002-08-22 Lawrence A. Clevenger Method and structure for providing improved thermal conduction for silicon semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141135A (en) * 1975-10-14 1979-02-27 Thomson-Csf Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier
EP0653823A2 (fr) * 1993-11-15 1995-05-17 Motorola, Inc. Dispositif semi-conducteur à conductivité thermique élevée
FR2713827A1 (fr) * 1993-12-07 1995-06-16 Thomson Csf Composant à semiconducteur à dispositif de refroidissement intégré.
US6051871A (en) * 1998-06-30 2000-04-18 The Whitaker Corporation Heterojunction bipolar transistor having improved heat dissipation
WO2000072379A1 (fr) * 1999-05-21 2000-11-30 Thomson-Csf Capacite thermique pour composant electronique fonctionnant en impulsions longues
US20020113288A1 (en) * 1999-07-28 2002-08-22 Lawrence A. Clevenger Method and structure for providing improved thermal conduction for silicon semiconductor devices

Also Published As

Publication number Publication date
FR2857781B1 (fr) 2005-09-30
WO2005017998A2 (fr) 2005-02-24
WO2005017998A3 (fr) 2005-04-28

Similar Documents

Publication Publication Date Title
EP0756322B1 (fr) Composant semi-conducteur avec dissipateur thermique intégré
FR2992466A1 (fr) Procede de realisation de contact pour led et structure resultante
FR2784800A1 (fr) Procede de realisation de composants passifs et actifs sur un meme substrat isolant
FR2967813A1 (fr) Procédé de réalisation d'une structure a couche métallique enterrée
EP3549172A1 (fr) Transistor à hétérojonction à structure verticale
EP0461967A2 (fr) Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant
EP1535346A2 (fr) Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
EP0322960B1 (fr) Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction
EP4302339A1 (fr) Condensateur comprenant un empilement de couches en materiau semi-conducteur a large bande interdite
EP1189277A1 (fr) Substrat pour circuit électronique et module électronique utilisant un tel substrat
FR2837625A1 (fr) Dispositif photovoltaique multi-jonctions a cellules independantes sans effet d'ombrage et procede de realisation d'un tel dispositif
EP1239515B1 (fr) Substrat pour circuit électronique de puissance et module électronique de puissance utilisant un tel substrat
FR2666172A1 (fr) Transistor de puissance et procede de realisation.
EP0109887B1 (fr) Structure de diode hyperfréquence dont les connexions extérieures sont prises par deux poutres métalliques
WO2005017998A2 (fr) Transistor bipolaire a heterojonction a transfert thermique ameliore
EP1126515A1 (fr) Procédé de fabrication de transistor bipolaire à double hétérojonction sur matériau III-V
EP0182430B1 (fr) Matrice de diodes electroluminescentes et son procédé de fabrication
FR2634064A1 (fr) Composant electronique a couche de conductivite thermique elevee
FR3140994A1 (fr) Procede de metallisation d’un element thermoelectrique
EP4725056A1 (fr) Transistor bipolaire iii-v à hétérojonction et son procédé de fabrication
FR3150342A1 (fr) Support en carbure de silicium polycristallin pour un substrat destine a recevoir des dispositifs semi-conducteurs de puissance et substrat comprenant un tel support.
EP4355062A1 (fr) Procede de fabrication d'une structure thermoelectrique
FR2843485A1 (fr) Procede de fabrication d'un module de circuits integres et module correspondant
FR3149467A1 (fr) Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee
EP1735828A1 (fr) Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant et procede de realisation d'un tel substrat

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

ST Notification of lapse

Effective date: 20230305