FR3149467A1 - Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee - Google Patents

Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee Download PDF

Info

Publication number
FR3149467A1
FR3149467A1 FR2305325A FR2305325A FR3149467A1 FR 3149467 A1 FR3149467 A1 FR 3149467A1 FR 2305325 A FR2305325 A FR 2305325A FR 2305325 A FR2305325 A FR 2305325A FR 3149467 A1 FR3149467 A1 FR 3149467A1
Authority
FR
France
Prior art keywords
substrate
face
manufacturing
blades
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2305325A
Other languages
English (en)
Inventor
Francis Roy
Mickael PETIT
Simon GAUTIER
Tarik MOUDAKIR
Nossikpendou SAMA
Huong NGO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Association De Prefiguration Inst Lafayette
Association De Prefiguration Institut Lafayette
Centre National de la Recherche Scientifique CNRS
CNAM Conservatoire National des Arts et Metiers
CY Cergy Paris Universite
PSA Automobiles SA
Ecole Normale Superieure de Paris
Universite Paris Saclay
Original Assignee
Association De Prefiguration Inst Lafayette
Association De Prefiguration Institut Lafayette
Centre National de la Recherche Scientifique CNRS
CNAM Conservatoire National des Arts et Metiers
CY Cergy Paris Universite
PSA Automobiles SA
Ecole Normale Superieure de Paris
Universite Paris Saclay
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Association De Prefiguration Inst Lafayette, Association De Prefiguration Institut Lafayette, Centre National de la Recherche Scientifique CNRS, CNAM Conservatoire National des Arts et Metiers, CY Cergy Paris Universite, PSA Automobiles SA, Ecole Normale Superieure de Paris, Universite Paris Saclay filed Critical Association De Prefiguration Inst Lafayette
Priority to FR2305325A priority Critical patent/FR3149467A1/fr
Publication of FR3149467A1 publication Critical patent/FR3149467A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/101—Three-dimensional [3D] integrated devices comprising components on opposite major surfaces of semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

La présente invention a pour objet un dispositif semiconducteur (100) comportant un substrat (1) formant un plan, une zone de fabrication (2) pour un circuit électronique actif (21, 22) en surface d’une première face (F1) du substrat (1) et un condensateur de découplage (3) formé d’une structure stratifiée comprenant au moins deux lames (4, 5) conductrices électriquement et une couche isolante (6) intercalée entre les deux lames (4, 5), dans lequel la structure stratifiée est positionnée sur une deuxième face du substrat (F2) opposée à la zone de fabrication (2) du circuit actif et le plan de chaque lame conductrice (4, 5) est disposé perpendiculairement au plan de la première face (F1) du substrat (1). L’invention concerne en outre un procédé de fabrication du dispositif semiconducteur. Le domaine de l’invention s’applique au domaine des semiconducteurs et de l’électronique de puissance pour des systèmes à cellules électrochimiques. Figure 1.

Description

DISPOSITIF SEMICONDUCTEUR COMPORTANT UN CONDENSATEUR DE DECOUPLAGE A STRUCTURE STRATIFIEE
Le domaine de l’invention concerne un dispositif semiconducteur comprenant un circuit de commutation intégrant des fonctionnalités de filtrage et de découplage en compatibilité électromagnétique.
Dans les applications de puissance, les circuits de commutation sont affectés par le bruit électromagnétique et en particulier par l’inductance de maille. L’inductance de maille résonne avec les capacités parasites des interrupteurs de puissance formant un circuit de commutation. Il en résulte une oscillation des signaux électriques engendrant des perturbations sur le réseau électrique, sur le fonctionnement du circuit et la génération d’un rayonnement d’un champ électromagnétique à haute fréquence susceptible d’altérer le fonctionnement des composants proches et de la radio d’un véhicule par exemple. La solution couramment mise en œuvre pour atténuer ces oscillations est d’intégrer en série une résistance ohmique. Cette dernière génère en permanence des pertes dans le circuit électrique. En général, les systèmes de filtrage des circuits de commutation sont réalisés par des composants discrets externe au circuit de commutation. Un condensateur de découplage à composant discret ne permet pas de découpler totalement l’inductance de maille parasite car il est systématiquement éloigné du circuit.
On connait de l’état de la technique le document brevet US20060255389A1 décrivant un dispositif semiconducteur comportant une capacité de découplage intégrée au sein d’un circuit actif comprenant une couche isolante de grille plus fiable, ainsi qu’un procédé de fabrication pour un tel condensateur. Le condensateur est réalisé par une croissance par épitaxie dans l’environnement des composants et sur le même substrat.
Il existe un besoin d’améliorer les problèmes précités. Un objectif de l’invention est de proposer une solution visant à atténuer les effets induits par les circuits de commutation provoquant des phénomènes de surtension, d’oscillation et de bruit électromagnétique.
Plus précisément, l’invention concerne un dispositif semiconducteur comportant un substrat formant un plan, une zone de fabrication pour un circuit électronique actif en surface d’une première face du substrat et un condensateur de découplage formé d’une structure stratifiée comprenant au moins deux lames conductrices électriquement et une couche isolante intercalée entre les deux lames. Selon l’invention, la structure stratifiée est positionnée sur une deuxième face du substrat opposée à la zone de fabrication du circuit actif et le plan de chaque lame conductrice est disposé perpendiculairement au plan de la première face du substrat.
Le dispositif selon l’invention peut comporter les caractéristiques additionnelles suivantes, seules ou en combinaison :
- Le condensateur de découplage est enfoui dans l’épaisseur du substrat.
- Des interconnexions électriques traversant perpendiculairement le plan du substrat connectées d’une part à des bornes du circuit électronique positionnées sur la première face et d’autre part aux lames conductrices sur la deuxième face opposée.
- Chaque lame conductrice est formée dans une tranchée réalisée dans l’épaisseur du substrat et le substrat forme la couche isolante intercalée entre les deux lames.
- Les lames conductrices et la couche isolante du condensateur de découplage forment une structure stratifiée et compressée qui est intégrée dans un unique évidement du substrat.
Il est prévu en outre un procédé de fabrication d’un dispositif semiconducteur comportant un substrat comprenant une zone de fabrication prévue pour un circuit électronique actif en surface d’une première face du substrat et un condensateur de découplage. Selon l’invention, le procédé comporte la formation, sur une deuxième face opposée à la zone de fabrication, d’une structure stratifiée formant le condensateur de découplage et comprenant au moins deux lames conductrices électriquement et une couche isolante intercalée entre les deux lames et durant laquelle le plan de chaque lame conductrice est disposé perpendiculairement au plan de la première face du substrat.
Selon une première variante, préalablement à la formation de la structure stratifiée, le procédé comporte la réalisation d’au moins deux évidements dans l’épaisseur du substrat en forme de tranchées linéaires et perpendiculaires au plan de la première face du substrat, chaque lame conductrice étant formée dans un évidement spécifique et la couche isolante étant formée par la partie du substrat séparant les deux évidements.
Selon une deuxième variante, le procédé comporte en outre la réalisation d’un unique évidement dans l’épaisseur du substrat, la structure stratifiée du condensateur de découplage étant intégrée dans l’évidement.
Selon une variante, le procédé comporte en outre une étape de réalisation d’interconnexions à travers le substrat entre la première face et la deuxième face pour connecter électriquement chaque lame conductrice à une borne spécifique prévue pour le circuit électronique.
Selon une variante, le procédé comporte en outre la fabrication d’un circuit électronique dans la zone de fabrication et dans lequel le circuit électronique comporte au moins deux transistors de commutation, par exemple de type HFET ou HEMT.
L’invention présente l’avantage que le condensateur de découplage est intégré à proximité des composants actifs de commutation d’un système d’électronique de puissance, directement dans le champ magnétique généré lors des commutations de courant permettant ainsi de fournir des performances optimales de réduction des surtensions. Cette solution permet de s’affranchir ou de limiter le coût d’un système classique de découplage composé de résistances et condensateurs. On utilise en outre les propriétés isolantes du substrat pour la fonction du condensateur qui habituellement ne sert que de support pour assurer la croissance par épitaxie du composant actif.
Par ailleurs, la présence de lame métallique, notamment en cuivre ou argent, améliore la conductivité thermique générale du substrat.
Par ailleurs, l’invention permet d’obtenir une fonction de filtrage et découplage à encombrement réduit ce qui permet une intégration optimisée dans un système d’électronique de puissance intégré au plus près de cellules électrochimiques de type Lithium-ion. Cette intégration a pour avantage de minimiser les phénomènes d’inductances de maille.
D’autres caractéristiques et avantages de la présente invention apparaitront plus clairement à la lecture de la description détaillée qui suit comprenant des modes de réalisation de l’invention donnés à titre d’exemples nullement limitatifs et illustrés par les dessins annexés, dans lesquels :
représente schématiquement un premier mode de réalisation du dispositif semiconducteur conformément à l’invention selon une première vue.
représente schématiquement le premier mode de réalisation selon une deuxième vue.
représente schématiquement un deuxième mode de réalisation du dispositif semiconducteur conformément à l’invention.
représente un procédé de fabrication du premier mode de réalisation du dispositif semiconducteur selon l’invention.
L’invention s’applique aux dispositifs semiconducteurs comprenant un condensateur de découplage prévu pour atténuer les phénomènes de bruit électromagnétique pour les circuits électroniques actifs de puissance. L’invention vise à proposer un condensateur intégré au circuit électronique actif pour améliorer l’action de traitement des nuisances électromagnétiques. L’invention trouve une application particulièrement avantageuse pour les systèmes de batterie à cellules électrochimiques comportant de l’électronique de puissance de conversion de courant, en particulier pour des modules de commutation de puissance à base de transistors nécessitant une fonction de découplage, par exemple les transistors HFET (« Heterojunction Field Effect Transistor » en anglais), ou HMET (« High Electron Mobility Transistor » en anglais).
La illustre schématiquement un premier mode de réalisation du dispositif semiconducteur 100 selon l’invention. Le dispositif 100 comporte un substrat 1 plan ayant une première face F1 comprenant une zone de fabrication 2, entourée en trait en pointillé, prévue pour un circuit électronique actif de puissance, et un condensateur de découplage 3, également entouré en trait en pointillé. Le substrat 1 est une couche de Silicium isolante et assure le support du circuit électronique actif. Le circuit électronique actif comporte dans cet exemple illustratif non limitatif deux composants actifs de commutation 21 et 22. Les deux composants 21 et 22 sont reliés électriquement entre deux bornes de contact (« PAD » en anglais) 10 et 11 et connectés l’une avec l’autre par une autre borne de contact commune 14.
Dans cet exemple non limitatif, le premier composant 21 est un premier transistor HEMT dont le contact de Drain est connecté à la borne 10 et dont le contact de Source est connecté à la borne 14. Le deuxième composant 22 est un deuxième transistor HMET dont le contact de Drain est connecté à la borne 14 et dont le contact de Source est connecté à la borne 11. Un transistor HEMT « High Electron Mobility Transistor », est un type de transistor à effet de champ qui utilise une jonction hétéroépitaxiale entre deux semi-conducteurs de bande interdite différente pour créer une région à haute mobilité électronique. Cette région à haute mobilité électronique est généralement formée par une couche d'AlGaN (nitrure d'aluminium-gallium) déposée sur une couche de GaN (nitrure de gallium) sur un substrat en silicium-carbure (SiC) ou de silicium (Si).
Il convient de noter que la zone de fabrication 2 peut être prévue pour d’autres circuits électroniques actifs pour lesquels il est nécessaire d’introduire une fonctionnalité de découplage, par exemple les composants appartenant à la famille des transistors HFET ou tout composant électronique muni d’une fonctionnalité de découplage fabriqué sur un substrat de silicium.
Plus précisément, le circuit électronique forme une boucle de commutation formant une spire qui produit un champ magnétique qui traverse la structure du condensateur de découplage 3. Lorsque le premier composant 21 devient conducteur de courant, le champ magnétique est principalement localisé sous ce composant 21 et est réduit sous le composant 22. L’inverse se produit lorsque le composant 21 est bloqué et que le composant 22 est dans un état conducteur. Ainsi, lors d’une commutation, le passage de conduction du composant 21 vers le composant 22 produit une variation du champ magnétique ayant pour effet de générer un courant induit dans la structure du condensateur 3.
Le condensateur de découplage 3 est réalisé en structure stratifiée ou structure en couches, et est disposé sur une deuxième face F2 du substrat 1 opposée à la zone de fabrication 2. Le condensateur 3 et le circuit électronique sont séparés par une épaisseur du substrat dont les dimensions sont prévues pour que le condensateur 3 reste positionné dans le champ magnétique généré par la commutation de courant électrique du circuit électronique.
Le condensateur de découplage 3 comportent un ensemble de lames conductrices électriquement 4 et 5. Le plan de chaque lame conductrice 4 et 5 est disposé perpendiculairement au plan de la première face F1 du substrat 1 dans des tranchées réalisées dans le substrat 1. Chaque tranchée forme un évidement dans le substrat 1. Cet agencement du plan des lames conductrices 4 et 5, réalisé de manière colinéaire à la direction du champ magnétique généré par une commutation des composants actifs 21 et 22, a pour effet de générer un courant induit d’amortissement de résonnance dans les lames 4 et 5 qui se transmet au niveau des bornes 10 et 11 du circuit électronique lors d’une commutation de courant. De plus, des pertes sont alors générées ce qui réduit les oscillations des grandeurs électriques dues aux résonnances entre les inductances de maille et les capacités parasites des transistors 21 et 22. Les surtensions aux bornes du transistor 21 ou 22 qui est commandé à l’ouverture sont alors significativement limitées.
Comme cela est montré en , le condensateur 3 comporte un ensemble de lames conductrices 4 et 5, comprenant au moins deux lames, au moins une première lame 4 reliée en conduction électrique à la première borne 10 et au moins une deuxième lame 5 reliée en conduction électrique à la deuxième borne 11. Le condensateur 3 comporte de préférence une pluralités de lames 4 et une pluralité de lames 5 dont le nombre est déterminé par le besoin de découplage, des caractéristiques électriques et des dimensions de la zone de fabrication 2.
Plus précisément, le plan de chaque lame 4 et 5 est colinéaire au champ magnétique généré par le courant commandé par le circuit électronique. Dans le référentiel x, y, z représenté en , ce plan s’étendant dans le plan y, z et l’épaisseur des lames selon la dimension x.
Il convient de noter que l’épaisseur des lames conductrices 4 et 5 formant le condensateur 3 doit être inférieure à une limite maximale de manière à éviter la naissance d’un courant induit due aux variations naturelles du courant, notamment du fait des phénomènes de modulation basse-fréquence des commutateurs ou des variations de courant à la fréquence de découpage. De plus, l’épaisseur doit être supérieure à une limite minimale du fait de l’impact sur la résistance équivalente de série (ESR) du condensateur. Cette résistance doit être suffisamment faible pour assurer la fonction de découplage. Ainsi, pour des fréquences équivalentes au front d’environ 100Mhz pour des circuits HEMT à base de GaN de calibre 40 V- 10A, l’épaisseur des lames conductrices 4 et 5 est choisie entre 5 µm et 15µm, entre 8µm et 12µm ou est choisie de préférence à environ 10µm.
Les lames 4 reliées à la borne 10 et les lames 5 reliées à la borne 11 sont disposées parallèlement entre elles dans toute la zone sur la deuxième face F2 opposée à la zone de fabrication 2. A cet effet, le dispositif semiconducteur 100 comporte en outre des reprises de contact 7 et 8, s’étendant dans un plan parallèle au substrat 1 sur la surface de la deuxième face F2 du substrat 1, qui sont connectées aux bornes 10 et 11 respectivement à travers des passages 12 et 13 réalisés à travers le substrat 1 perpendiculairement au plan de la première face F1 du substrat. Le dispositif semiconducteur 100 comporte en outre une couche isolante 9 déposée sur la deuxième surface F2 dont la fonction est d’isoler électriquement la bordure des lames conductrices 4 et 5 entre elles et avec les reprises de contact 7 et 8. La couche isolante 9 est par exemple une résine photosensible déposée lors de la fabrication du dispositif 100.
Les éléments illustrés d’un remplissage en hachures, constitués des lames métalliques 4, 5, des reprises de contacts 7, 8 et des bornes 10, 11, 14, sont réalisés dans un matériau métallique conducteur électriquement, par exemple du cuivre ou argent. Ces éléments sont fabriqués par exemple par une technique de fabrication en électrodéposition. D’autres techniques connues dans le domaine des semiconducteurs sont envisageables. Le substrat 1 est réalisé en silicium et est en matériau isolant. Les zones de substrat 6 intercalées entre deux lames 4 et 5 forment donc des couches isolantes entre les lames.
En , le dispositif semiconducteur 100 est représenté schématiquement selon une vue orientée cette fois sur la deuxième face F2 afin de montrer l’agencement des reprises de contacts 7 et 8 des lames conductrices 4, 5 du condensateur. Les lames conductrices 4, 5 sont représentées en trait en pointillé. En surface, les reprises de contacts 7 des lames 4 comprennent une zone rectangulaire dans la partie gauche du schéma reliée en conductivité avec les lames 4 de la zone gauche et ces reprises de contact 7 comportent en outre une bande 71 s’étendant sur la partie droite pour connecter les lames de cette partie. Les reprises de contact 8 disposées symétriquement aux reprises de contact 7 comportent également une bande 81 s’étendant dans la partie gauche de la face F2 pour connecter les lames 5 de cette partie. La couche isolante 9 sépare les reprises de contact 7 et 8 et comporte similairement aux reprises de contact une bande isolante s’étendant de part et d’autre de la zone centrale.
En , un deuxième mode de réalisation du dispositif semiconducteur 200 est représenté schématiquement en vue en éclatée du côté de la face d’intégration F2 du condensateur 30. Le substrat comporte une première face F21 où est fabriquée un circuit électronique 23 et une deuxième face F22 où est réalisé un évidement 41 dans l’épaisseur du substrat 40. Cet évidement 41 est utilisé pour loger un condensateur 30 réalisé sous forme d’une structure stratifiée classiquement utilisée pour les structures de PCB (« Printed Circuit Board » en anglais). Ce deuxième mode de réalisation se différencie du premier en ce que le condensateur 30 est formé d’une structure stratifiée de couches 60, 61, 62 compressées préalablement à son intégration dans le substrat. En outre, le condensateur 30 est intégré dans un unique évidement 41 du substrat 40 et non plus dans des tranchées. La structure stratifiée est formée d’au moins une première lame conductrice 60 réalisée en cuivre ou argent, une couche isolante 61 et une deuxième lame conductrice 62 réalisée en cuivre ou argent. La couche isolante 61 est distincte du substrat. Elle est par exemple réalisée en matériau composite préimprégné, par exemple le Pre-Preg FR4. Cet exemple de matériau n’est pas limitatif. La structure stratifiée comporte de préférence une pluralité de lames conductrices et de couches isolantes intercalées qui sont compressées ensemble de sorte à former la structure en couches. Les lames conductrices 60, 62, similairement au premier mode de réalisation, sont disposées perpendiculairement au plan du substrat 40 du côté de la deuxième face F22.
L’invention concerne également des procédés de fabrication du dispositif semiconducteur. Il prévoit une étape de fabrication d’un circuit électronique dans une zone de fabrication sur une première face d’un substrat. Le circuit électronique est par exemple un composant HEMT de type horizontal, c’est-à-dire un transistor où les contacts de grille et de drain sont formés sur un même plan. Le transistor peut être de type multi-doigts. Le procédé prévoit en outre la fabrication du condensateur de découplage. Selon l’invention, le procédé de fabrication comporte l’étape de formation sur une deuxième face du substrat, opposée à la première face, d’une structure en couches planes formant le condensateur de découplage et comprenant au moins deux lames conductrices électriquement et une couche isolante intercalée entre deux lames et durant laquelle le plan de chaque lame conductrice est disposé perpendiculairement au plan du substrat. Il peut être prévu deux modes de fabrication pour respectivement le premier mode et le deuxième mode de réalisation du dispositif semiconducteur.
Le procédé de fabrication du premier mode de réalisation du dispositif semiconducteur est représenté par la et prévoit, tout d’abord, à partir d’un substrat 400 poli sur ses deux faces F1 et F2, une première étape de préparation E1 du substrat 400 comprenant la réalisation d’au moins deux évidements 401 et 402 dans l’épaisseur du substrat en forme de tranchées linéaires et perpendiculaires au plan du substrat 400. Les évidements présentent des ouvertures sur la deuxième face F2 opposée à la première face F1. Ces évidements peuvent être réalisés par ouverture mécanique au moyen d’une scie diamantée ou par une attaque par gravure plasma, ou bien encore dite « Deep-RIE » depuis la deuxième face F2. Comme cela est visible sur la , chaque évidement conserve un fond laissant une épaisseur de substrat EP entre ce fond et la première face F1. Il comporte en outre la réalisation d’ouvertures traversantes 403a et 403b prévues pour connecter les lames conductrices depuis la deuxième face F2 à des bornes de contact prévues pour un circuit électronique fabriqué sur la première face F1.
Le procédé de fabrication comporte ensuite la formation E2 des lames conductrices 404, 405 dans chaque évidement formant une tranchée dans le substrat 400. On notera que la couche isolante 407 de la structure stratifiée du condensateur de découplage est formée par la partie du substrat 400 séparant deux évidements. Les reprises de contacts 406a et 406b traversant le substrat 400 sont réalisées dans les ouvertures 403a et 403b traversantes. Le procédé de fabrication comporte également la formation des bornes 408 et 409 du circuit électronique en surface de la première face du substrat 400. Les lames conductrices 404, 405, les reprises de contact 406a et 406b et les bornes 408 et 409 peuvent être réalisées par une technique d’électrodéposition de métal, par exemple du cuivre ou argent. D’autres techniques connues de l’homme du métier dans le domaine des semiconducteurs sont envisageables. Plus précisément, la technique de fabrication par électrodéposition prévoit une étape de métallisation des bords des tranchées 404 et 405 et des ouvertures traversantes 403a et 403b de la première face et deuxième face du substrat 400, puis une étape de dépôt d’une résine photosensible RES sur la ou les zones ne devant pas être couvertes par la couche de métal, et l’étape de dépôt de métal par croissance électrolytique, le cuivre ou argent par exemple. Ces étapes peuvent être répétées selon plusieurs séquences en fonction des couches de métal et connexions électriques à réaliser lors de la fabrication du condensateur de découplage. La résine photosensible RES est ensuite retirée de la zone où sera fabriqué le circuit électronique actif.
Ensuite, le procédé de fabrication peut prévoir des étapes de dépôt E3 d’une première couche isolante 410 en résine pour isoler des lames entre elles et pour isoler des reprises de contacts avec des lames.
Ensuite, le procédé de fabrication peut prévoir en outre une phase E4 comportant une étape d’ouverture de la résine isolante 410 au niveau des lames conductrices par photolithographie et attaque chimique, ainsi qu’une nouvelle étape de métallisation en face arrière par une technique de pulvérisation en préparation d’une phase d’électrodéposition de métal.
Ensuite, le procédé de fabrication peut prévoir en outre une étape de dépôt de métal E5 par croissance électrolytique de métal 411 de manière à couvrir la première couche isolante 410 et prolonger les lames conductrices au-delà de cette couche.
Ensuite, le procédé de fabrication peut prévoir en outre une étape de suppression E6 de la couche métallique sur la deuxième face du substrat.
Ensuite, le procédé de fabrication peut prévoir en outre une nouvelle phase E7 comportant une étape de dépôt d’une deuxième couche 412 de résine photosensible isolante sur la deuxième face, une nouvelle étape d’ouverture de la résine par photolithographie et attaque chimique au niveau d’une partie des lames conductrices à prolonger sur la deuxième face, plus précisément une lame sur deux. Pu le procédé comporte une nouvelle étape de métallisation.
Ensuite, le procédé de fabrication peut prévoir en outre une étape E8 de dépôt de métal 413 par croissance électrolytique de métal de manière à couvrir la deuxième couche isolante 412 et prolonger les lames conductrices au-delà de cette couche.
Enfin, le procédé de fabrication peut prévoir une phase E9 comportant une étape de séparation des lames conductrices 405 et des reprises de contacts 406a sur la deuxième surface du substrat, connectées à une première borne 408 du circuit électronique, des lames conductrices 404 et des reprises de contact 406b connectées à la deuxième borne 409 du circuit électronique. Le procédé comporte ensuite une étape de séparation de la puce à circuit intégré comportant le condensateur de découplage.
Il convient de noter que l’homme du métier saura adapter des variantes de la séquence des étapes de fabrication pour former le condensateur de découplage dans l’épaisseur du substrat en fonction des caractéristiques du circuit intégré à fabriquer. Il convient de noter que la séquence des étapes E1 à E9 illustrent un exemple non limitatif du procédé de fabrication.
Le procédé de fabrication du deuxième mode de réalisation du dispositif semiconducteur se différencie en ce qu’il comporte la réalisation d’un unique évidement dans l’épaisseur du substrat destiné au logement d’un condensateur dont les dimensions correspondent aux dimensions du condensateur à enfouir. L’évidement du substrat peut être réalisé mécaniquement ou chimiquement. Ensuite, le procédé comporte la réalisation des empreintes des composants actifs sur la première face par des techniques classiques de fabrication de PCB par voie humide ou voie sèche.
Ensuite, le procédé prévoit l’intégration de la structure en couche du condensateur dans l’évidement selon le mode de réalisation décrit en . Cette structure est une structure stratifiée et compressée selon les techniques connues de compression de PCB préalablement à son logement dans le substrat. Plus précisément, une fois que la structure du condensateur est réalisée, celle-ci est intégrée dans sa totalité dans l’évidement du substrat puis le procédé de fabrication comporte le dépôt de la couche de métal des reprises de contact sur la deuxième face opposée à la première face où est fabriqué le circuit électronique.
L’invention est décrite dans ce qui précède à titre d’exemple. Il est entendu que la personne de l’art est à même de réaliser différentes variantes de réalisation de l’invention en associant par exemple les différentes caractéristiques ci-dessus prises seules ou en combinaison, sans pour autant sortir du cadre de l’invention.

Claims (10)

  1. Dispositif semiconducteur (100) comportant un substrat (1) formant un plan, une zone de fabrication (2) pour un circuit électronique actif (21, 22) en surface d’une première face (F1) du substrat (1) et un condensateur de découplage (3) formé d’une structure stratifiée comprenant au moins deux lames (4, 5) conductrices électriquement et une couche isolante (6) intercalée entre les deux lames (4, 5), caractérisé en ce que la structure stratifiée est positionnée sur une deuxième face du substrat (F2) opposée à la zone de fabrication (2) du circuit actif et en ce que le plan de chaque lame conductrice (4, 5) est disposé perpendiculairement au plan de la première face (F1) du substrat (1).
  2. Dispositif semiconducteur (100) selon la revendication 1 dans lequel le condensateur de découplage (3) est enfoui dans l’épaisseur du substrat (1).
  3. Dispositif semiconducteur (100) selon la revendication 1 ou 2 comportant des interconnexions électriques traversant perpendiculairement le plan du substrat (1) connectées d’une part à des bornes (10, 11) du circuit électronique positionnées sur la première face (F1) et d’autre part aux lames conductrices (4, 5) sur la deuxième face opposée (F2).
  4. Dispositif semiconducteur (100) selon l’une quelconque des revendications 1 à 3 dans lequel chaque lame conductrice (4, 5) est formée dans une tranchée réalisée dans l’épaisseur du substrat (1) et en ce que le substrat (1) forme la couche isolante (6) intercalée entre les deux lames (4, 5).
  5. Dispositif semiconducteur (200) selon l’une quelconque des revendications 1 à 3 dans lequel les lames conductrices (60, 62) et la couche isolante (61) du condensateur de découplage (30) forment une structure stratifiée et compressée qui est intégrée dans un unique évidement (41) du substrat (40).
  6. Procédé de fabrication d’un dispositif semiconducteur comportant un substrat (400) comprenant une zone de fabrication prévue pour un circuit électronique actif en surface d’une première face (F1) du substrat (400) et un condensateur de découplage, caractérisé en ce qu’il comporte la formation, sur une deuxième face (F2) opposée à la zone de fabrication, d’une structure stratifiée formant le condensateur de découplage et comprenant au moins deux lames conductrices électriquement (404, 405) et une couche isolante (407) intercalée entre les deux lames (404, 405) et durant laquelle le plan de chaque lame conductrice (404, 405) est disposé perpendiculairement au plan de la première face (F1) du substrat (400).
  7. Procédé de fabrication selon la revendication 6 comportant en outre préalablement à la formation de la structure stratifiée, la réalisation (E1) d’au moins deux évidements (401, 402) dans l’épaisseur du substrat (400) en forme de tranchées linéaires et perpendiculaires au plan de la première face (F1) du substrat (400), chaque lame conductrice étant formée dans un évidement spécifique et la couche isolante étant formée par la partie du substrat (407) séparant les deux évidements.
  8. Procédé de fabrication selon la revendication 6 comportant en outre la réalisation d’un unique évidement dans l’épaisseur du substrat, la structure stratifiée du condensateur de découplage étant intégrée dans l’évidement.
  9. Procédé de fabrication selon l’une quelconque des revendications 6 à 8 comportant en outre une étape de réalisation d’interconnexions (406a, 406b) à travers le substrat (400) entre la première face (F1) et la deuxième face (F2) pour connecter électriquement chaque lame conductrice (404, 405) à une borne spécifique (408, 409) prévue pour le circuit électronique.
  10. Procédé de fabrication selon l’une quelconque des revendications 6 à 9 comportant en outre la fabrication d’un circuit électronique dans la zone de fabrication et dans lequel le circuit électronique comporte au moins deux transistors de commutation, par exemple de type HFET ou HEMT.
FR2305325A 2023-05-30 2023-05-30 Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee Pending FR3149467A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR2305325A FR3149467A1 (fr) 2023-05-30 2023-05-30 Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2305325 2023-05-30
FR2305325A FR3149467A1 (fr) 2023-05-30 2023-05-30 Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee

Publications (1)

Publication Number Publication Date
FR3149467A1 true FR3149467A1 (fr) 2024-12-06

Family

ID=87801336

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2305325A Pending FR3149467A1 (fr) 2023-05-30 2023-05-30 Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee

Country Status (1)

Country Link
FR (1) FR3149467A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255389A1 (en) 2005-05-13 2006-11-16 Shigenobu Maeda Semiconductor device with decoupling capacitor and method of fabricating the same
US8330247B2 (en) * 2007-02-20 2012-12-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Semiconductor arrangement with trench capacitor and method for production thereof
US20160204189A1 (en) * 2015-01-12 2016-07-14 The Hong Kong University Of Science And Technology Method and apparatus for an integrated capacitor
US9530857B2 (en) * 2003-06-20 2016-12-27 Tessera Advanced Technologies, Inc. Electronic device, assembly and methods of manufacturing an electronic device including a vertical trench capacitor and a vertical interconnect

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530857B2 (en) * 2003-06-20 2016-12-27 Tessera Advanced Technologies, Inc. Electronic device, assembly and methods of manufacturing an electronic device including a vertical trench capacitor and a vertical interconnect
US20060255389A1 (en) 2005-05-13 2006-11-16 Shigenobu Maeda Semiconductor device with decoupling capacitor and method of fabricating the same
US8330247B2 (en) * 2007-02-20 2012-12-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Semiconductor arrangement with trench capacitor and method for production thereof
US20160204189A1 (en) * 2015-01-12 2016-07-14 The Hong Kong University Of Science And Technology Method and apparatus for an integrated capacitor

Similar Documents

Publication Publication Date Title
EP0756322B1 (fr) Composant semi-conducteur avec dissipateur thermique intégré
EP0127527B1 (fr) Procédé d'ajustage notamment en fréquence d'un filtre imprimé en ligne "microbandes", et filtre obtenu par ce procédé
CN102299069A (zh) 制造垂直pin型二极管的方法及垂直pin型二极管
FR2953995A1 (fr) Interrupteur de puissance bidirectionnel commandable a la fermeture et a l'ouverture
WO1999008318A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur
EP1168442B1 (fr) Circuit intégré incluant un élément inductif de facteur de qualité élevé et présentant une grande compacité
KR20160016876A (ko) 광전 반도체 칩을 위한 캐리어 및 광전 소자
FR3149467A1 (fr) Dispositif semiconducteur comportant un condensateur de decouplage a structure stratifiee
EP0169122B1 (fr) Elément à capacité variable, commandable par une tension continue
FR2967506A1 (fr) Hublot optronique transparent ir et reflechissant rf
CN102738247B (zh) 肖特基二极管和其制造方法
EP2625711B1 (fr) Procédé de fabrication d'un circuit
FR3041147A1 (fr) Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
FR2466863A1 (fr) Condensateur a semi-conducteur metal-oxyde a faible resistance
WO2018109405A1 (fr) Module électronique de puissance
EP1017101A1 (fr) Circuit intégré incluant un réseau capacitif à faible dispersion
FR3150684A1 (fr) Circuit imprimé comportant au moins deux commutateurs de puissance
FR2764119A1 (fr) Transistor bipolaire a grille isolee et procede pour sa fabrication
EP4008015A1 (fr) Composant électronique comprenant au moins deux condensateurs
FR2857781A1 (fr) Transistor bipolaire a heterojonction a transfert thermique ameliore
US20160336463A1 (en) Solar cell and manufacturing method of the same
EP0367680A1 (fr) Module semi-conducteur monolithique à diode à avalanche munie de circuits d'adaptation aux applications en hyperfréquence, et procédé de fabrication correspondant
FR2843485A1 (fr) Procede de fabrication d'un module de circuits integres et module correspondant
WO2025120203A1 (fr) Circuit integre monolithique hyperfrequence
FR3127346A1 (fr) Element de commutation electrique pour interconnecter des barres de courant d’un systeme de distribution d’energie electrique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20241206

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4