FR2858071A1 - Convertisseur de tension interne, dispositif semiconducteur comportant un tel convertisseur, procede de conversion d'une tension interne et procede d'attaque d'un dispositif semiconducteur - Google Patents
Convertisseur de tension interne, dispositif semiconducteur comportant un tel convertisseur, procede de conversion d'une tension interne et procede d'attaque d'un dispositif semiconducteur Download PDFInfo
- Publication number
- FR2858071A1 FR2858071A1 FR0408075A FR0408075A FR2858071A1 FR 2858071 A1 FR2858071 A1 FR 2858071A1 FR 0408075 A FR0408075 A FR 0408075A FR 0408075 A FR0408075 A FR 0408075A FR 2858071 A1 FR2858071 A1 FR 2858071A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- converter
- reference voltage
- cti
- internal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
L'invention concerne un convertisseur de tension et un procédé de conversion de tension permettant de réduire la consommation d'énergie en utilisant une référence de tension sélective, et un dispositif semiconducteur (100) comprenant le convertisseur de tension interne (110). Ce convertisseur (110) différencie un état d'attente à partir d'un état de fonctionnement normal, sélectionne une tension de référence (VREF1) ou (VREF2) correspondant à une faible consommation d'énergie, et génère une tension interne (IVCOUT).Domaine d'application : cartes à puces, cartes à circuits intégrés, etc.
Description
L'invention concerne un dispositif semiconducteur, et
plus particulièrement un convertisseur de tension interne d'un dispositif semiconducteur.
En général, un convertisseur de tension interne CTI 5 inclus dans un dispositif semiconducteur reçoit une tension continue d'une source d'énergie extérieure, convertit la tension continue en un niveau de tension continue supérieure ou inférieure à la tension continue, maintient constant le niveau de la tension continue convertie pendant 10 le fonctionnement, et applique la tension continue convertie à un bloc de coeur interne. La source d'énergie extérieure, générée depuis un générateur de tension externe, maintient à une valeur constante la tension d'entrée continue en utilisant plusieurs dispositifs et 15 consomme une quantité prédéterminée d'énergie pendant cette opération.
La tension continue interne convertie par le convertisseur de tension interne et fournie au bloc de coeur interne est utilisée en tant que tension d'alimentation 20 pour attaquer le bloc de coeur interne pendant un mode de fonctionnement normal et la tension continue interne doit être maintenue constante pour faire fonctionner convenablement le bloc de coeur interne. Le bloc de coeur interne peut être un bloc de matrice de cellules, un bloc à 25 décodeur X, un bloc à décodeur Y ou un bloc de circuit de test périphérique dans un dispositif semiconducteur. En variante, le bloc de coeur interne peut être une puce pour des applications à des communications, laquelle peut être incluse dans une carte à circuit intégré (CI) ou une carte 30 à puce.
Dans des dispositifs mobiles ou portables tels que des téléphones cellulaires, des assistants numériques personnels, des cartes à puce, etc. , le bloc de coeur interne et le convertisseur de tension interne d'un 35 dispositif semiconducteur consomme un pourcentage important de l'énergie totale. Par conséquent, un bloc de coeur et un convertisseur de tension interne utilisant efficacement l'énergie facilite une plus longue durée de fonctionnement du dispositif entre chaque recharge ou remplacement de la batterie.
De nombreux dispositifs mobiles utilisent un mode d'attente pendant une période de repos. Dans le mode d'attente, le convertisseur CTI fournit une tension continue approximative ou imprécise au bloc de coeur afin de maintenir un état de fonctionnement précédent sans 10 l'exécution d'une fonction quelconque et attend la réception d'un ordre pour reprendre un fonctionnement normal. Etant donné qu'un convertisseur CTI classique d'un dispositif semiconducteur reçoit une tension continue d'entrée provenant d'un générateur de tension de référence 15 externe pour générer une tension interne indépendamment du mode normal ou du mode d'attente du convertisseur CTI, il y a un gaspillage d'énergie consommée pendant le mode d'attente car le générateur de tension externe continue de maintenir constante la tension continue de sortie.
Il existe donc un besoin portant sur un convertisseur de tension interne et un procédé qui font la différence entre un état d'attente du convertisseur CTI et un état de fonctionnement normal et sélectionnent une référence de tension avec une faible consommation d'énergie parmi des 25 références de tension sélective dans l'état d'attente du convertisseur CTI pour générer une tension interne.
Conformément à un aspect de l'invention, il est proposé un convertisseur de tension interne CTI comportant: un premier circuit de génération de tension de 30 référence, un multiplexeur analogique MUX et un circuit de conversion de tension. Le premier circuit de génération de référence génère une première tension de référence en utilisant une première tension d'alimentation avec une énergie inférieure à l'énergie consommée lorsque une 35 seconde tension de référence est générée. Le multiplexeur analogique MUX délivre en sortie la seconde tension de référence lorsque le signal de notification du mode d'attente du convertisseur CTI est dans un premier état logique, et délivre en sortie la première tension de référence lorsque le signal de notification de mode 5 d'attente du convertisseur est dans un second état logique.
Le circuit de conversion de tension convertit le niveau d'une tension de sortie du multiplexeur analogique MUX et génère une tension interne. Le convertisseur de tension interne comporte en outre un second circuit de génération 10 de tension de référence qui génère la seconde tension de référence en utilisant une seconde tension d'alimentation.
Le signal de notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique lors d'une période d'état d'attente du convertisseur CTI 15 apparaissant avant de passer dans un état de fonctionnement normal après une mise sous tension ou apparaissant dans une période d'état de repos pendant l'état de fonctionnement normal. Le signal de notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique 20 alors qu'aucune énergie n'est fournie, si de l'énergie reçue sans fil dans un mode sans contact de la carte à puce présente une forme analogue à celle d'impulsions lorsque le convertisseur de tension interne attaque un bloc de coeur d'une carte à puce. Le signal de notification de mode 25 d'attente du convertisseur CTI est maintenu dans le second état logique dans un mode sans contact d'une carte à puce de type "combi" lorsque le convertisseur de tension interne attaque un bloc de coeur de cette carte. La première tension d'alimentation est coupée lorsque le signal de notification 30 de mode d'attente du convertisseur CTI est dans le premier état logique, de façon que le premier circuit de génération de tension de référence ne génère pas la première tension de référence. La première tension d'alimentation est égale à la seconde tension d'alimentation. La seconde tension 35 d'alimentation est coupée lorsque le signal de notification de mode d'attente du convertisseur CTI est dans le second état logique, afin que le second circuit de génération de tension de référence ne génère pas la seconde tension de référence.
Conformément à un autre aspect de l'invention, il est 5 proposé un dispositif semiconducteur comportant un convertisseur de tension interne et un bloc de coeur.
Le convertisseur de tension interne génère une première tension de référence en utilisant une première tension d'alimentation avec une énergie inférieure à 10 l'énergie consommée lorsqu'une seconde tension de référence est générée, sélectionne l'une de la première tension de référence et de la seconde tension de référence en réponse à un état logique d'un signal de notification de mode d'attente du convertisseur CTI, convertit le niveau de la 15 tension sélectionnée et génère une tension interne. Le bloc de coeur fonctionne dans un mode normal et dans un mode d'attente par la tension interne.
Le convertisseur de tension interne comporte un premier circuit de génération de tension de référence, un 20 multiplexeur analogique MUX et un circuit de conversion de tension. Le premier circuit de génération de tension de référence génère la première tension de référence en utilisant la première tension d'alimentation. Le multiplexeur analogique MUX délivre en sortie la seconde 25 tension de référence lorsque le signal de notification du mode d'attente du convertisseur CTI est dans un premier état logique, et délivre en sortie la première tension de référence lorsque le signal de notification de mode d'attente du convertisseur CTI est dans un second état 30 logique. Le circuit de conversion de tension convertit le niveau d'une tension de sortie du multiplexeur analogique MUX et génère une tension interne. Le convertisseur de tension interne comporte en outre un second circuit de génération de tension de référence qui génère la seconde 35 tension de référence en utilisant une seconde tension d'alimentation.
Selon un autre aspect encore de l'invention, il est proposé un procédé de conversion de tension interne comprenant: (a) la génération d'une première tension de référence en utilisant une première tension d'alimentation 5 avec une énergie inférieure à l'énergie consommée lorsqu'une seconde tension de référence est générée; (b) la sortie de la seconde tension de référence lorsque le signal de notification de mode d'attente du convertisseur CTI est dans un premier état logique et la sortie de la 10 première tension de référence lorsque le signal de notification de mode d'attente du convertisseur CTI est dans un second état logique; et (c) la conversion du niveau de tension de l'une de la première tension de référence et de la seconde tension de référence délivrées 15 en sortie et la génération d'une tension interne.
Selon un autre aspect encore de l'invention, il est proposé un procédé pour attaquer un dispositif semiconducteur, comprenant: (d) la génération d'une première tension de référence en utilisant une première 20 tension d'alimentation avec une énergie inférieure à l'énergie consommée lorsqu'une seconde tension de référence est générée, la sélection de l'une de la première tension de référence et de la seconde tension de référence en réponse à un état logique d'un signal de notification de 25 mode d'attente du convertisseur CTI, la conversion du niveau de la tension sélectionnée et la génération d'une tension interne; et (e) le fait de faire fonctionner un bloc de coeur du dispositif semiconducteur dans un mode normal et dans un mode d'attente par la tension interne.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels: la figure 1 est un schéma fonctionnel simplifié d'un dispositif semiconducteur comprenant un convertisseur de 35 tension interne selon une forme de réalisation de l'invention; la figure 2 est un diagramme de formes d'ondes montrant une relation entre un signal de notification d'attente du convertisseur CTI et une tension de sortie d'un multiplexeur analogique MUX; la figure 3 est un diagramme de formes d'ondes montrant une relation entre le signal de notification d'attente du convertisseur CTI et un signal indiquant un état d'alimentation en énergie dans un mode sans contact d'une carte à puce; et la figure 4 est un diagramme de formes d'ondes montrant une relation entre le signal de notification d'attente du convertisseur CTI et un mode de communication d'une carte à puce.
Les mêmes références numériques désignent les mêmes 15 composants sur tous les dessins.
La figure 1 est un schéma fonctionnel simplifié d'un dispositif semiconducteur 100 comprenant un convertisseur de tension interne 110 selon une forme de réalisation de l'invention. En référence à la figure 1, le dispositif 20 semiconducteur 100 selon une forme de réalisation de l'invention comprend un convertisseur 110 de tension interne et un bloc 130 de coeur. Le convertisseur de tension interne 110 génère une première tension de référence VREF1 en utilisant une première tension d'alimentation VCC1. Une 25 seconde tension de référence VREF2 est fournie depuis un second circuit 120 de génération de tension de référence.
La première tension de référence VREF1 ou la seconde tension de référence VREF2 peut être sélectionnée en réponse au niveau logique d'un signal SBMOD de notification 30 de mode d'attente du convertisseur CTI. Le convertisseur de tension interne CTI 110 délivre en sortie une tension interne IVCOUT. Le bloc de coeur 130 fonctionne dans un mode normal et dans un mode d'attente du convertisseur CTI en utilisant la tension interne IVCOUT. Dans le mode normal, 35 le bloc de coeur 130 peut exécuter une fonction de lecture de données, une fonction d'écriture de données ou des fonctions prédéterminées en réponse à un signal d'adresse ou à un signal de commande COREIN appliqué en entrée pour exécuter une fonction spécifique, et délivre en sortie des données prédéterminées COREOUT. Dans le mode d'attente du 5 CTI, le bloc de coeur 130 est maintenu dans un état dans lequel aucune fonction n'est exécutée et attend la réception d'un ordre de sortie du mode d'attente ou des données de réception/émission.
Le convertisseur de tension interne 110 comprend un 10 premier circuit 111 de génération de tension de référence, un multiplexeur analogique MUX 113 et un circuit 115 de conversion de tension. Le convertisseur de tension interne 110 comprend en outre un second circuit 120 de génération de tension de référence. Le second circuit 120 de 15 génération de tension de référence est alimenté en tension par une seconde tension d'alimentation VCC2 pour générer la seconde tension de référence VREF2. Le second circuit 120 de génération de tension de référence peut être mis en place à l'intérieur ou à l'extérieur du dispositif 20 semiconducteur 100. En outre, dans un cas où le second circuit 120 de génération de tension de référence est disposé à l'intérieur du dispositif semiconducteur 100, ce second circuit 120 peut être disposé dans le convertisseur de tension interne 110.
Le premier circuit 111 de génération de tension de référence génère la première tension de référence VREF1 en utilisant une énergie inférieure à celle utilisée lors de la génération de la seconde tension de référence VREF2 par le second circuit 120 de génération de tension de 30 référence. Ce second circuit 120 utilise des dispositifs tels qu'un circuit logique, un amplificateur différentiel ou d'autres circuits connus d'un spécialiste de la technique pour générer une seconde tension de référence VREF2 qui est plus stable et plus précise que la première 35 tension de référence VREF1. Par conséquent, le second circuit 120 de génération de tension de référence consomme davantage d'énergie que le premier circuit 111 de génération de tension de référence. Le niveau de la première tension d'alimentation VCC1 peut être égal au niveau de la seconde tension d'alimentation VCC2.
Le multiplexeur analogique MUX 113 délivre en sortie la seconde tension de référence VREF2 lorsque le signal SBMOD de notification de mode d'attente du convertisseur CTI est dans un premier état logique (par exemple un état logique "bas"), et délivre en sortie la première tension de 10 référence VREF1 lorsque le signal SBMOD de notification de mode d'attente du convertisseur CTI est dans un second état logique (par exemple un état logique "haut").
Le circuit 115 de conversion de tension convertit le niveau d'une tension de sortie du multiplexeur analogique 15 MUX 113 pour délivrer en sortie la tension interne IVCOUT.
La figure 2 est un diagramme de formes d'ondes montrant une relation entre le signal SBMOD de notification de mode d'attente du convertisseur CTI et la tension de sortie MUXOUT du multiplexeur analogique MUX. En référence 20 à la figure 2, dans l'état d'attente du convertisseur CTI, lorsque le signal SBMOD de notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique (état "EN"), il suffit de fournir une tension interne approximative IVCOUT au bloc de coeur 130. Dans 25 l'état de fonctionnement normal, le signal SBMOD de notification de mode d'attente du convertisseur CTI est dans le premier état logique (état "HORS"), le multiplexeur analogique MUX 113 délivre en sortie une tension plus stable et plus précise, par exemple d'environ 1,2 V en tant 30 que seconde tension de référence VREF2, et le circuit 115 de conversion de tension délivre en sortie une tension plus stable et plus précise, d'environ 3,3 V en tant que tension interne IVCOUT. Par ailleurs, dans l'état d'attente du convertisseur CTI, le signal SBMOD de notification de mode 35 d'attente du convertisseur CTI est dans le second état logique (état "EN"), le multiplexeur analogique MUX 113 délivre en sortie une tension moins stable, d'environ 1,2 V, en tant que première tension de référence VREF1, et le convertisseur de tension 115 délivre en sortie une tension moins stable, de 3,3 V, en tant que tension interne 5 IVCOUT. Etant donné que le premier circuit 111 de génération de tension de référence de même que le circuit 115 de conversion de tension génère une tension interne IVCOUT moins précise que celle du second circuit 115 de génération de tension de référence, l'énergie consommée 10 lors de la génération de la tension interne IVCOUT pendant le mode d'attente est moindre.
En outre, lorsque le signal SBMOD de notification de mode d'attente du convertisseur CTI est dans le premier état logique, la première tension d'alimentation VCC1 peut 15 être coupée afin de ne pas être fournie au premier circuit 111 de génération de tension de référence et, par conséquent, ce premier circuit 111 ne consomme pas d'énergie. De la même manière, lorsque le signal SMOD de notification de mode d'attente du convertisseur CTI est 20 dans le second état logique, la seconde tension d'alimentation VCC2 peut être coupée afin de ne pas être fournie au second circuit 120 de génération de tension de référence qui ne consomme donc pas d'énergie.
La figure 3 est un diagramme de formes d'ondes 25 montrant une relation entre le signal SBMOD de notification de mode d'attente du convertisseur CTI et un signal indiquant un état d'alimentation en énergie dans un mode sans contact d'une carte à puce. En référence à la figure 3, lorsque le convertisseur de tension interne 110 attaque 30 un bloc de coeur d'une carte à puce, si un signal à impulsions est reçu sans fil dans le mode sans contact de la carte à puce, le signal SBMOD de notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique EN tandis qu'aucune énergie n'est appliquée 35 (périodes "HORS" de la figure 3). Le signal SBMOD est maintenu dans l'état EN car, si le convertisseur 110 de tension interne 110 reçoit la seconde tension de référence VREF2 et génère la tension interne IVCOUT alors qu'aucune énergie n'est fournie, le bloc de coeur de la carte à puce peut recevoir de l'énergie sans fil et de l'énergie est 5 donc consommée pendant son fonctionnement. Le fonctionnement de la carte à puce est bien connu et il ne sera pas décrit en détail.
La figure 4 est un diagramme de formes d'ondes montrant une relation entre le signal de notification de 10 mode d'attente du convertisseur CTI et un mode de communication d'une carte à puce telle qu'une carte à puce de type "combi". En référence à la figure 4, lorsque le convertisseur de tension interne 110 attaque le bloc de coeur 130 de la carte à puce, le signal SBMOD de 15 notification de mode d'attente du convertisseur CTI est maintenu dans le premier état logique HORS dans un mode à contact de la carte à puce et le signal SBMOD de notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique EN dans le mode sans 20 contact de la carte à puce. Le convertisseur de tension interne 110 ne reçoit donc pas la seconde tension de référence VREF2 dans le mode sans contact. Ceci a pour but d'éviter la réception d'énergie sans fil dans le bloc de coeur de la carte à puce tout en recevant la tension interne 25 INCOUT pendant son fonctionnement.
Un dispositif semiconducteur selon l'invention utilise le convertisseur de tension interne qui différencie l'état d'attente du convertisseur CTI de l'état de fonctionnement normal, sélectionne une référence de tension à faible 30 consommation d'énergie parmi des références de tension sélective dans l'état d'attente du convertisseur CTI et génère une tension interne. La consommation d'énergie d'un dispositif semiconducteur est donc efficacement réduite.
Il va de soi que de nombreuses modifications peuvent 35 être apportées au convertisseur et au procédé décrits et représentés sans sortir du cadre de l'invention. 1i
Claims (22)
1. Convertisseur de tension interne (CTI) caractérisé en ce qu'il comporte: un premier circuit (111) de génération de tension de 5 référence qui génère une première tension de référence (VREF1) ; un second circuit (120) de génération de tension de référence qui génère une seconde tension de référence (VREF2); un multiplexeur analogique MUX (113) qui délivre en sortie la seconde tension de référence lorsque le signal (SBMOD) de notification de mode d'attente du convertisseur CTI est dans un premier état logique, et délivre en sortie la première tension de référence lorsque le signal de 15 notification de mode d'attente du convertisseur CTI est dans un second état logique; et un circuit (115) de conversion de tension qui convertit le niveau de la tension de sortie du multiplexeur analogique MUX et génère une tension interne (IVCOUT).
2. Convertisseur de tension interne selon la revendication 1, caractérisé en ce que le premier circuit de génération de tension de référence est alimenté par une première alimentation en énergie (VCC1) et le second circuit de génération de tension de référence est alimenté 25 par une seconde alimentation en énergie (VCC2).
3. Convertisseur de tension interne selon la revendication 1, caractérisé en ce que le signal de notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique dans un état de repos 30 pendant l'état de fonctionnement normal.
4. Convertisseur de tension interne selon la revendication 1, caractérisé en ce que le convertisseur CTI est disposé dans une carte à puce et le signal de notification de mode d'attente du convertisseur CTI est 35 maintenu dans le second état logique alors que la carte à puce est dans un mode sans contact.
5. Convertisseur de tension interne selon la revendication 1, caractérisé en ce que le convertisseur CTI est disposé dans une carte à puce de type "combi" et le signal de notification de mode d'attente du convertisseur 5 CTI est maintenu dans le second état logique dans un mode sans contact d'une carte à puce de type "combi" lorsque le convertisseur de tension interne délivre en sortie une tension interne qui attaque un bloc de coeur (130) de cette carte à puce.
6. Convertisseur de tension interne selon la revendication 2, caractérisé en ce que la première alimentation en énergie est coupée lorsque le signal de notification de mode d'attente du convertisseur CTI est dans le premier état logique, et le premier circuit de 15 génération de tension de référence ne génère pas la première tension de référence.
7. Convertisseur de tension interne selon la revendication 2, caractérisé en ce que le niveau de tension de la première alimentation en énergie est égal au niveau 20 de tension de la seconde alimentation en énergie.
8. Convertisseur de tension interne selon la revendication 2, caractérisé en ce que la seconde alimentation en énergie est coupée lorsque le signal de notification de mode d'attente du convertisseur CTI est 25 dans le second état logique, et le second circuit de génération de tension de référence ne génère pas la seconde tension de référence.
9. Dispositif semiconducteur caractérisé en ce qu'il comporte: un convertisseur de tension interne CTI (110) qui génère une première tension de référence (VREFl) et une seconde tension de référence (VREF2) destinées à une sélection en réponse à un état logique d'un signal (SBMOD) de notification de mode d'attente du convertisseur CTI, et 35 génère une tension interne (IVCOUT) ; et un bloc de coeur (130) qui reçoit la tension interne pour fonctionner dans un mode normal et dans un mode d'attente.
10. Dispositif semiconducteur selon la revendication 5 9, caractérisé en ce que le convertisseur de tension interne comporte: un premier circuit (111) de génération de tension de référence qui génère la première tension de référence en utilisant une première tension d'alimentation (VCC1) ; un multiplexeur analogique MUX (113) qui délivre en sortie la seconde tension de référence lorsque le signal de notification de mode d'attente du convertisseur CTI est dans un premier état logique, et délivre en sortie la première tension de référence lorsque le signal de 15 notification de mode d'attente du convertisseur CTI est dans un second état logique; et un circuit de conversion de tension (115) qui convertit le niveau de la tension de sortie du multiplexeur analogique MUX et génère la tension interne.
11. Dispositif semiconducteur selon la revendication 10, caractérisé en ce que le convertisseur de tension interne comporte en outre: un second circuit (120) de génération de tension de référence qui génère la seconde tension de référence en 25 utilisant une seconde tension d'alimentation (VCC2).
12. Procédé de conversion de tension interne, caractérisé en ce qu'il comprend: (a) la génération d'une première tension de référence (VREF1) et d'une seconde tension de référence (VREF2) ; (b) la sortie de la seconde tension de référence lorsque le signal SBMOD de notification de mode d'attente d'un convertisseur de tension interne CTI est dans un premier état logique et la sortie de la première tension de référence lorsque le signal de notification de mode 35 d'attente du convertisseur CTI est dans un second état logique; et (c) la conversion du niveau de tension de l'une de la première tension de référence de sortie et de la seconde tension de référence de sortie et la génération d'une tension interne (IVCOUT).
13. Procédé de conversion de tension interne selon la revendication 12, caractérisé en ce qu'il comprend en outre la génération de la seconde tension de référence en utilisant une seconde tension d'alimentation (VCC2).
14. Procédé de conversion de tension interne selon la 10 revendication 12, caractérisé en ce que le signal de notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique pendant une période d'état d'attente du convertisseur CTI à la suite de l'entrée dans un état de fonctionnement normal après une 15 mise sous tension ou dans une période d'état de repos pendant l'état de fonctionnement normal.
15. Procédé de conversion de tension interne selon la revendication 12, caractérisé en ce que le signal de notification de mode d'attente du convertisseur CTI est 20 maintenu dans le second état logique lorsque de l'énergie est reçue sans fil dans un mode sans contact d'une carte à puce.
16. Procédé de conversion de tension interne selon la revendication 12, caractérisé en ce que le signal de 25 notification de mode d'attente du convertisseur CTI est maintenu dans le second état logique lorsqu'un bloc de coeur (130) d'une carte à puce de type "combi" est dans un mode sans contact.
17. Procédé de conversion de tension interne selon la 30 revendication 12, caractérisé en ce que la première tension d'alimentation (VCCl) est coupée lorsque le signal de notification de mode d'attente du convertisseur CTI est dans le premier état logique, et la première tension de référence n'est pas générée.
18. Procédé de conversion de tension interne selon la revendication 13, caractérisé en ce que la première tension d'alimentation est égale à la seconde tension d'alimentation.
19. Procédé de conversion de tension interne selon la revendication 13, caractérisé en ce que la seconde tension 5 d'alimentation est coupée lorsque le signal de notification de mode d'attente du convertisseur CTI est dans le second état logique, et la seconde tension de référence n'est pas générée.
20. Procédé d'attaque d'un dispositif semiconducteur, 10 caractérisé en ce qu'il comprend: la génération d'une première tension de référence (VREFl) en utilisant une première tension d'alimentation (VCCl) et d'une seconde tension de référence (VREF2) en utilisant une seconde tension d'alimentation (VCC2), et la 15 sélection de l'une de la première tension de référence et de la seconde tension de référence en réponse à un état logique d'un signal SBMOD de notification de mode d'attente d'un convertisseur de tension interne CTI pour générer une tension interne (IVCOUT) pour l'alimentation d'un bloc de 20 coeur (130).
21. Procédé selon la revendication 20, caractérisé en ce que l'étape de génération comprend: la génération de la première tension de référence en utilisant la première tension d'alimentation (VCCl) ; la sortie de la seconde tension de référence lorsque le signal de notification de mode d'attente du convertisseur CTI est dans un premier état logique et la sortie de la première tension de référence lorsque le signal de notification de mode d'attente du convertisseur 30 CTI est dans un second état logique; et la conversion du niveau de tension de l'une de la première tension de référence de sortie et de la seconde tension de référence de sortie, et la génération d'une tension interne (IVCOUT).
22. Procédé selon la revendication 21, caractérisé en ce que l'étape de génération comprend en outre la génération de la seconde tension de référence en utilisant une seconde tension d'alimentation (VCC2).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030050501A KR100555509B1 (ko) | 2003-07-23 | 2003-07-23 | 선택적 전압 레퍼런스로 소모 전력을 절감하는 내부 전압변환기, 이를 구비한 반도체 장치 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2858071A1 true FR2858071A1 (fr) | 2005-01-28 |
| FR2858071B1 FR2858071B1 (fr) | 2013-02-08 |
Family
ID=33563020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0408075A Expired - Lifetime FR2858071B1 (fr) | 2003-07-23 | 2004-07-21 | Convertisseur de tension interne, dispositif semiconducteur comportant un tel convertisseur, procede de conversion d'une tension interne et procede d'attaque d'un dispositif semiconducteur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7282984B2 (fr) |
| KR (1) | KR100555509B1 (fr) |
| DE (1) | DE102004036027A1 (fr) |
| FR (1) | FR2858071B1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057397B1 (en) * | 2005-03-03 | 2006-06-06 | Lattice Semiconductor Corporation | Output impedance measurement techniques |
| KR100703885B1 (ko) * | 2005-07-18 | 2007-04-06 | 삼성전자주식회사 | 외부 공급 전압으로부터 적응적으로 내부 전압을 발생하는장치 및 그 방법 |
| KR100736748B1 (ko) * | 2005-09-14 | 2007-07-09 | 삼성전자주식회사 | 컴퓨터 및 그 제어방법 |
| US7917096B2 (en) * | 2007-03-30 | 2011-03-29 | Sony Ericsson Mobile Communications Ab | Antenna interface circuits including multiple impedance matching networks that are respectively associated with multiple frequency bands and electronic devices incorporating the same |
| JP5112846B2 (ja) * | 2007-12-27 | 2013-01-09 | セイコーインスツル株式会社 | 電源切替回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426616A (en) * | 1990-05-21 | 1995-06-20 | Hitachi, Ltd. | Semiconductor IC device having a voltage conversion circuit which generates an internal supply voltage having value compensated for external supply voltage variations |
| US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
| US20020162040A1 (en) * | 2001-04-30 | 2002-10-31 | Zhang Michael T. | Supply voltage identification |
| US6519708B1 (en) * | 1999-03-29 | 2003-02-11 | Via Technologies, Inc. | Chip set comprising only graphic interface reference voltage pin |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0155255B1 (en) | 1987-05-22 | 1998-12-01 | Hitachi Ltd | Semiconducor device comprising internal voltage generating circuit |
| US4903186A (en) * | 1989-05-22 | 1990-02-20 | Pullen Jr Keats A | Transformer-rectifier with ripple filter |
| JPH03290895A (ja) | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
| KR100231227B1 (ko) * | 1995-02-10 | 1999-11-15 | 니시무로 타이죠 | 교류 직류 변환 전원 회로 |
| US5712590A (en) | 1995-12-21 | 1998-01-27 | Dries; Michael F. | Temperature stabilized bandgap voltage reference circuit |
| US6130602A (en) * | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
| KR19990051368A (ko) | 1997-12-19 | 1999-07-05 | 윤종용 | 반도체 메모리의 기준전압 발생 장치 |
| JPH11288588A (ja) * | 1998-04-02 | 1999-10-19 | Mitsubishi Electric Corp | 半導体回路装置 |
| JP3324646B2 (ja) | 1999-07-01 | 2002-09-17 | 日本電気株式会社 | 回路装置、その動作方法 |
| US6525599B2 (en) * | 2001-06-29 | 2003-02-25 | Intel Corporation | Changeable voltage regulator for a computer processor |
| ITRM20010521A1 (it) | 2001-08-30 | 2003-02-28 | Micron Technology Inc | Sorgente di bassa tensione di riferimento ad inseguimento a potenza ultra bassa. |
| US6677804B2 (en) * | 2002-02-11 | 2004-01-13 | Micron Technology, Inc. | Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation |
| AU2003259082A1 (en) * | 2002-03-28 | 2003-10-13 | Innovation Connection Corporation | Apparatus and method for transactions security using biometric identity validation and contactless smartcard. |
| JP2004146783A (ja) * | 2002-08-28 | 2004-05-20 | Fujitsu Ltd | 半導体集積回路装置、および半導体集積回路装置の調整方法 |
| US7402958B2 (en) * | 2003-06-30 | 2008-07-22 | Intel Corporation | Display power partitioning |
| KR100560768B1 (ko) * | 2003-09-05 | 2006-03-13 | 삼성전자주식회사 | 듀얼 인터페이스 집적회로 카드 |
| US6856173B1 (en) * | 2003-09-05 | 2005-02-15 | Freescale Semiconductor, Inc. | Multiplexing of digital signals at multiple supply voltages in an integrated circuit |
-
2003
- 2003-07-23 KR KR1020030050501A patent/KR100555509B1/ko not_active Expired - Fee Related
-
2004
- 2004-07-12 US US10/889,403 patent/US7282984B2/en not_active Expired - Lifetime
- 2004-07-16 DE DE102004036027A patent/DE102004036027A1/de not_active Withdrawn
- 2004-07-21 FR FR0408075A patent/FR2858071B1/fr not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426616A (en) * | 1990-05-21 | 1995-06-20 | Hitachi, Ltd. | Semiconductor IC device having a voltage conversion circuit which generates an internal supply voltage having value compensated for external supply voltage variations |
| US6519708B1 (en) * | 1999-03-29 | 2003-02-11 | Via Technologies, Inc. | Chip set comprising only graphic interface reference voltage pin |
| US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
| US20020162040A1 (en) * | 2001-04-30 | 2002-10-31 | Zhang Michael T. | Supply voltage identification |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004036027A1 (de) | 2005-03-03 |
| US7282984B2 (en) | 2007-10-16 |
| US20050017790A1 (en) | 2005-01-27 |
| KR20050011408A (ko) | 2005-01-29 |
| KR100555509B1 (ko) | 2006-03-03 |
| FR2858071B1 (fr) | 2013-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210073153A1 (en) | System on a chip with customized data flow architecture | |
| US8812885B2 (en) | Detecting wake-up events for a chip based on an I/O power supply | |
| TW200721674A (en) | Data retention in operational and sleep modes | |
| US9966940B2 (en) | Charge-saving power-gate apparatus and method | |
| FR2947930A1 (fr) | Detection d'attachement usb | |
| FR2941796A3 (fr) | Ordinateur portable | |
| EP1322127B1 (fr) | Optimisation de la consommation d'une puce auxiliaire multimedia dans un terminal de radiocommunication mobile | |
| US20130237280A1 (en) | Image sensor having a pulsed mode of operation | |
| US8769322B2 (en) | Method for adjusting clock frequency of a processing unit of a computer system and related device | |
| EP1447736A1 (fr) | Microprocesseur comprenant des modes de fonctionnement à faible consommation électrique | |
| FR2858071A1 (fr) | Convertisseur de tension interne, dispositif semiconducteur comportant un tel convertisseur, procede de conversion d'une tension interne et procede d'attaque d'un dispositif semiconducteur | |
| US20200341537A1 (en) | Retention flip-flops | |
| FR2953966A1 (fr) | Systeme d'etiquette de rayonnage electronique ayant une fonction de reveil basee sur une detection de champ magnetique | |
| EP3469452B1 (fr) | Gestion optimisée de l'alimentation d'un microcontrôleur | |
| HU223893B1 (hu) | Hordozható telefonkészülék és eljárás tápfeszültség előállítására | |
| EP1598675A1 (fr) | Procédé permettant une gestion optimale de la charge d'une batterie d'un terminal de télécommunication mobile | |
| EP3961349B1 (fr) | Circuit intégré, procédé de réinitialisation et produit programme d'ordinateur | |
| JP2001099964A (ja) | 電子時計および電子時計の制御方法 | |
| EP0895434B1 (fr) | Appareil électronique, en particulier appareil de radiocommunication, du type susceptible de basculer entre au moins deux modes de fonctionnement | |
| FR3080229A1 (fr) | Systeme d'alimentation | |
| FR3054736A1 (fr) | Unite de commande electronique et procede de gestion de l'alimentation d'une telle unite de commande electronique | |
| FR2699027A1 (fr) | Procédé de traitement d'informations au sein d'un récepteur, en particulier de radio-messagerie, et récepteur correspondant. | |
| FR3137512A1 (fr) | Alimentation d'un dispositif électronique | |
| FR3134666A1 (fr) | Système électronique comportant un module d’alimentation et un dispositif électronique | |
| EP4148536A1 (fr) | Systéme electronique comprenant une unité de contrôle configurée pour communiquer avec une mémoire |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |