FR2913145A1 - Assemblage de deux parties de circuit electronique integre - Google Patents
Assemblage de deux parties de circuit electronique integre Download PDFInfo
- Publication number
- FR2913145A1 FR2913145A1 FR0701269A FR0701269A FR2913145A1 FR 2913145 A1 FR2913145 A1 FR 2913145A1 FR 0701269 A FR0701269 A FR 0701269A FR 0701269 A FR0701269 A FR 0701269A FR 2913145 A1 FR2913145 A1 FR 2913145A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- connection
- portions
- parts
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W80/00—Direct bonding of chips, wafers or substrates
- H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
- H10W80/721—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having structure or size changed during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01951—Changing the shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W80/00—Direct bonding of chips, wafers or substrates
- H10W80/011—Manufacture or treatment of pads or other interconnections to be direct bonded
- H10W80/031—Changing or setting shapes of the pads
- H10W80/035—Changing or setting shapes of the pads by heating, e.g. melting or causing diffusion
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W80/00—Direct bonding of chips, wafers or substrates
- H10W80/301—Bonding techniques, e.g. hybrid bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W80/00—Direct bonding of chips, wafers or substrates
- H10W80/301—Bonding techniques, e.g. hybrid bonding
- H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W80/00—Direct bonding of chips, wafers or substrates
- H10W80/301—Bonding techniques, e.g. hybrid bonding
- H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
- Y10T29/49149—Assembling terminal to base by metal fusion bonding
Landscapes
- Wire Bonding (AREA)
Abstract
Un procédé d'assemblage de deux parties d'un circuit électronique intégré (1A, 1B) procède en deux étapes successives. Lors d'une première étape, les deux parties de circuit sont rendues solidaires par un collage moléculaire, réalisé sur des faces d'application respectives (SA, SB) des deux parties. Lors d'une seconde étape, des connexions électriques sont formées à partir de portions de connexions (2A, 2B) prévues initialement dans les faces d'application des deux parties de circuit. Les connexions formées traversent l'interface de collage, et sont compatibles avec une solidité et un niveau d'intégration du circuit qui sont élevés.
Description
ASSEMBLAGE DE DEUX PARTIES DE CIRCUIT ELECTRONIQUE INTEGRE La présente
invention concerne un procédé d'assemblage de deux parties d'un circuit électronique intégré. Plus particulièrement, elle concerne un tel procédé lors duquel une connexion électrique est réalisée entre les deux parties du circuit, sensiblement à l'échelle du niveau d'intégration du circuit.
Elle concerne aussi un circuit du type obtenu par un tel procédé, ainsi qu'une partie de circuit adaptée pour être assemblée selon ce procédé. Pour répondre au besoin de circuits électroniques intégrés de plus en plus complexes, des circuits de type SiP pour System in Package en anglais, sont réalisés. De tels circuits combinent plusieurs parties de circuit qui sont réalisées sur des substrats respectifs, et qui sont assemblées dans un même boîtier. Chaque partie de circuit peut avoir une fonction différente au sein du circuit complet, telle qu'une fonction de connexion extérieure, une fonction de mémoire à accès aléatoire, une fonction de communication multimédia, une fonction de bande de base ( baseband ) analogique ou numérique, une fonction radio, une fonction d'alimentation, une fonction d'interface d'utilisateur, etc. A l'intérieur du boîtier, les différentes parties de circuit sont couramment connectées entre elles soit par des fils de micro-câblage ( wire bonding ), soit par des billes de soudure ( bumps ) qui relient des plots de connexion disposés en vis-à-vis sur chaque partie de circuit. Le micro-câblage est long et délicat à réaliser. En outre, il ne permet de réaliser des connexions électriques qu'à la périphérie des parties de circuit. Le nombre de connexions par micro-câblage qui sont ainsi possibles entre deux parties de circuits est alors restreint. Dans le cas d'une connexion par billes de soudure, des billes de soudure peuvent être prévues sur toute la surface d'une partie de circuit électronique intégré. Mais, la quantité de connexions électriques réalisables de cette façon est limitée par la taille des billes, qui est de l'ordre de quelques micromètres à quelques dizaines de micromètres, par rapport à la taille du substrat de chaque partie de circuit. -2- Diverses méthodes ont alors été proposées, pour réaliser des connexions plus petites entre deux parties d'un circuit électronique intégré qui sont élaborées chacune à partir d'un substrat séparé. Chaque partie de circuit comporte donc son propre substrat, sur lequel sont disposés des transistors et des niveaux de connexion superposés au dessus du niveau des transistors. Selon une première de ces méthodes, les deux substrats sont d'abord assemblés parallèlement l'un sur l'autre, par collage moléculaire ("molecular bonding") ou via une couche intermédiaire de polymère, puis des cheminées sont gravées à partir d'une même face externe de l'assemblage. Une connexion électrique entre les deux parties de circuit est alors réalisée en formant un pont conducteur sur cette face, qui relie deux cheminées remplies de matériau conducteur et s'étendant chacune jusqu'à une connexion électrique interne de l'une des deux parties de circuit. Pour cela, l'une des deux cheminées doit être particulièrement profonde, pour traverser l'un des substrats et l'interface de collage entre les deux parties de circuit. Afin de pouvoir la remplir de matériau conducteur sur toute sa profondeur, cette cheminée doit avoir une section suffisamment grande, de sorte que de telles connexions ne peuvent pas être réalisées avec une densité importante dans le circuit assemblé. En outre, un procédé de fabrication d'un tel circuit à deux parties est long et complexe, à cause des nombreuses étapes spécifiques supplémentaires qui sont nécessaires pour former les connexions à travers l'interface de collage. Enfin, la présence d'une couche de collage en polymère est incompatible avec certains traitements ultérieurs du circuit à haute température.
Selon une deuxième de ces méthodes, des plots métalliques proéminents sont formés à la surface des deux parties de circuit, qui sont connectés respectivement à des composants électroniques de chacune d'elles, selon la conception du circuit. Ces plots sont disposés pour venir en contact par paires lorsque les deux parties de circuits sont amenées l'une en face de l'autre. L'assemblage est alors réalisé par collage métallique des plots en vis-à-vis, en comprimant les deux portions de circuit l'une contre l'autre et en chauffant simultanément entre 300 C et 400 C. Mais la force de compression qui est nécessaire est incompatible avec l'utilisation de portions à faible -3- permittivité diélectrique au sein de chaque partie de circuit, à cause de la fragilité de telles portions diélectriques. Enfin, selon une troisième de ces méthodes, des vias de cuivre débouchent en vis-à-vis à la surface des deux parties de circuit, avec des débordements. Des portions d'étain sont rapportées sur les vias de l'une des deux parties de circuit, puis celles-ci sont amenées au contact des vias de l'autre partie de circuit en chauffant,. Ces portions d'étain réalisent alors des soudures qui relient électriquement les deux parties de circuit. Mais l'assemblage de circuit qui est ainsi obtenu est fragile.
Un but de la présente invention consiste à proposer un assemblage de circuit électronique intégré, à partir de deux parties de circuit initialement séparées, qui ne présente pas les inconvénients cités ci-dessus. A cette fin, la présente invention propose un procédé d'assemblage de deux parties d'un circuit électronique intégré, suivant lequel chaque partie de circuit comprend initialement : - une face d'application qui est constituée, dans au moins une zone de cette face, d'un matériau adapté pour produire un collage moléculaire et, - au moins une portion de connexion électrique qui débouche sur la face d'application de cette partie de circuit et qui est disposée pour être en vis-à-vis avec une portion de connexion de l'autre partie de circuit lorsque les deux faces d'application sont mises en contact en étant alignées l'une par rapport à l'autre. Selon l'invention, ce procédé comprend les étapes successives suivantes : /1/ assembler les deux parties de circuit l'une avec l'autre, par collage moléculaire des faces d'application, de sorte que les portions de connexion respectives des deux parties de circuit soient en vis-à-vis ; et /2/ chauffer l'assemblage de circuit de façon à provoquer une formation d'un alliage conducteur électriquement à partir de matériaux initiaux -4- des deux portions de connexion pour réaliser une connexion qui relie électriquement les deux parties de circuit assemblées. Ainsi, le procédé proposé procède en deux étapes distinctes, qui sont exécutées l'une après l'autre.
La première étape consiste à assembler les deux parties de circuit par collage moléculaire, puis la seconde consiste à relier électriquement les deux parties de circuit entre elles. Grâce à une telle dissociation du procédé, la première étape de collage peut être réalisée d'une façon usuelle, qui est bien maîtrisée à l'heure actuelle. Elle aboutit ainsi à un circuit complet qui présente une bonne cohésion mécanique. En effet, pendant cette première étape, aucune connexion électrique n'intervient, qui pourrait gêner ou perturber le collage moléculaire. Puis la seconde étape consiste à provoquer une réaction chimique par chauffage, sans apport de matériau à partir d'une source externe. Tous les matériaux qui sont nécessaires à la formation de la connexion sont présents dans les deux parties de circuit avant la première étape, de sorte que la seconde étape est particulièrement simple à mettre en oeuvre. En outre, les deux portions de connexion sont formées initialement au sein de chaque partie du circuit électronique intégré, selon les techniques usuelles d'apport de matériau sur une puce en cours de fabrication, qui sont peu onéreuses. Le circuit assemblé qui est obtenu par un procédé selon l'invention est du type "System in Package" (SiP). Il présente donc un encombrement total qui est réduit et ne nécessite qu'un unique boîtier de conditionnement. Un premier avantage de l'invention réside donc dans la simplicité et la 25 rapidité du procédé proposé. Un deuxième avantage de l'invention réside dans la possibilité de former des connexions qui relient les deux parties du circuit avec un niveau d'intégration qui est sensiblement équivalent à celui des connexions internes à chaque partie de circuit. Un grand nombre de connexions peuvent ainsi être 30 réalisées à travers l'interface de collage, qui permettent de réaliser un circuit complet complexe. En outre, toutes les connexions entre les deux parties du circuit, à travers l'interface de collage, peuvent être réalisées simultanément en -5- une unique exécution du procédé d'assemblage de l'invention. Un troisième avantage résulte du fait que le procédé peut être mis en ceuvre circuit par circuit, c'est-à-dire après que chaque partie de circuit a été découpée individuellement dans une tranche de silicium correspondant à une série de circuits fabriqués simultanément. Alternativement, le procédé peut être mis en oeuvre pour deux tranches de silicium qui portent respectivement des séries de chaque partie de circuit avant que celles-ci soient découpées, lorsque ces parties de circuit apparaissent à des positions correspondantes dans chaque tranche de silicium. Les étapes /1/ et /2/ peuvent alors être exécutées simultanément pour toutes les parties de circuit portées par les deux tranches. Un quatrième avantage provient du fait que le procédé d'assemblage est compatible avec l'utilisation de portions à faible permittivité diélectrique au sein de chaque partie de circuit. En effet, chaque partie de circuit n'est soumise à aucune contrainte mécanique élevée pendant le procédé.
Un cinquième avantage résulte de la compatibilité du circuit complet qui est obtenu avec un traitement thermique ultérieur à température plus élevée. En effet, aucun matériau polymère n'est utilisé pour coller les deux parties du circuit. Enfin, une connexion électrique qui relie les deux parties du circuit et qui est réalisée selon l'invention peut être relativement courte, puisque l'interface de collage moléculaire n'utilise qu'une très faible épaisseur de chaque partie de circuit. Une telle connexion ne crée alors que peu de retard lors d'une transmission par celle-ci de signaux électriques depuis une partie du circuit jusqu'à l'autre. Le procédé de l'invention est donc compatible avec les objectifs à long terme qui sont fixés pour l'amélioration des circuits électroniques intégrés. Une telle connexion qui est courte peut être obtenue, notamment, lorsque chaque partie du circuit comprend un substrat sur lequel sont disposés des transistors et des niveaux de connexions superposés, et lorsque la face d'application de chaque partie de circuit est une surface d'un dernier des niveaux de connexions de celle-ci, situé d'un côté opposé au substrat. Selon un premier perfectionnement de l'invention, l'une au moins des -6- deux portions initiales de la connexion qui est réalisée à l'étape /2/ peut déboucher initialement sur la face d'application de la partie de circuit correspondante avec un retrait par rapport à cette face. Un tel retrait des portions initiales de connexion garantit que ces portions ne forment aucune protubérance par rapport aux faces d'application des parties de circuit, qui pourraient gêner la réalisation du collage moléculaire. Le procédé est alors encore plus robuste, en ce qui concerne la cohésion mécanique du circuit complet. Dans ce cas, les matériaux initiaux des deux portions de connexion sont sélectionnés pour former une liaison entre les deux portions de connexion à travers le(s) retrait(s). Par exemple, le (les) matériau(x) initial (initiaux) de l'une des portions de la connexion peut (peuvent) être choisi(s) pour diffuser à l'étape /2/ à travers le retrait et entrer ainsi en contact avec l'autre portion, afin de former l'alliage conducteur.
Alternativement, les matériaux initiaux des deux portions de connexion peuvent être sélectionnés de sorte que l'alliage conducteur qui est formé à l'étape /2/ comble au moins en partie le retrait par une expansion volumique de l'alliage par rapport aux matériaux initiaux. La liaison entre les deux portions de connexion résulte alors de cette expansion volumique, sans qu'une diffusion irnportante de l'un des matériaux initiaux soit indispensable. Selon un second perfectionnement de l'invention, l'une au moins des deux portions de la connexion peut contenir initialement des quantités de tous les matériaux qui sont nécessaires pour former une partie de l'alliage conducteur au sein de cette portion, conformément à une composition chimique définitive de cet alliage dans le circuit. L'alliage conducteur est alors formé en premier lieu au sein de cette portion de connexion, puis il établit la liaison avec la portion de connexion de l'autre partie de circuit. Un bon contact électrique est alors assuré avec encore plus de fiabilité dans la connexion, au moins du côté de la portion qui contient initialement tous les matériaux constitutifs de l'alliage. Lorsque les deux perfectionnements précédents sont combinés, la liaison de connexion en alliage conducteur est initiée puis croît à l'étape /2/ à -7- partir de la portion de connexion qui contient initialement tous les matériaux constitutifs de l'alliage, en comblant le retrait. La robustesse du procédé pour établir une connexion électrique qui est fiable est alors encore supérieure. L'invention propose aussi un circuit électronique intégré tel qu'obtenu par un procédé selon l'invention. Ce circuit comprend deux parties qui sont assemblées suivant une interface de collage moléculaire, et au moins une connexion qui relie électriquement ces deux parties l'une à l'autre à travers l'interface. La connexion comprend une portion d'un alliage conducteur qui traverse l'interface.
L'invention propose enfin une partie de circuit électronique intégré adaptée pour mettre en oeuvre un procédé d'assemblage selon l'invention. Une telle partie de circuit comprend : - une face d'application qui est constituée, dans au moins une zone de celle-ci, d'un matériau adapté pour produire un collage moléculaire ; et - au moins une portion de connexion électrique qui débouche sur cette face d'application, et qui contient une quantité d'un matériau apte à former un alliage conducteur lorsqu'il est en contact avec un autre matériau approprié et chauffé. D'autres particularités et avantages de la présente invention 20 apparaîtront dans la description ci-après de deux exemples de mise en oeuvre non limitatifs, en référence aux dessins annexés, dans lesquels : - les figures 1 a-1 c illustrent différentes étapes d'un procédé d'assemblage d'un circuit électronique intégré, conforme à l'invention ; et - la figure 2 illustre une variante de mise en oeuvre du procédé des figures 25 1 a-1 c. Pour raison de clarté, les dimensions des éléments qui sont représentés sur ces figures ne sont pas en proportion avec des dimensions ni des rapports de dimensions réels. Ces figures sont des vues en coupe de circuits électroniques intégrés en cours de fabrication. On désigne par N une 30 direction attachée à chaque substrat de circuit qui est utilisé. La direction N est perpendiculaire à une surface plane de ce substrat, et est orientée vers -8- l'extérieur de celui-ci, à travers sa surface. Les mots sur , sous , inférieur et supérieur qui sont utilisés dans la suite le sont en référence à cette orientation pour chaque substrat. En outre, des références identiques sur des figures différentes désignent des éléments identiques.
Conformément à la figure la, une première partie de circuit électronique intégré, référencée 1A, peut présenter elle-même une structure usuelle de circuit électronique intégré. En particulier, la partie de circuit 1A comprend un substrat 3A sur lequel sont disposés des transistors 4A qui sont représentés schématiquement par des structures de grilles MOS. Des niveaux de connexions 5A sont superposés sur le substrat 3A, de sorte que la face supérieure SA de la partie 1A, selon la direction N qui est attachée à cette partie de circuit, est la surface supérieure d'un dernier des niveaux de connexions 5A. Ce dernier niveau 5A est situé d'un côté de la partie de circuit 1A opposé au substrat 3A.
La partie de circuit 1A peut avoir une fonction matérielle ou logique déterminée, au sein d'un circuit complet dans lequel elle est destinée à être assemblée. Cette fonction peut être, à titre d'exemple, une fonction de connexion extérieure, une fonction de mémoire à accès aléatoire, une fonction de communication multimédia, une fonction de bande de base analogique ou numérique, une fonction radio, une fonction d'alimentation, une fonction d'interface d'utilisateur, etc. Une seconde partie de circuit électronique intégré, qui est référencée 1B, peut avoir une structure qui est analogue à celle de la partie 1A, sans être identique à celle-ci pour ce qui concerne la nature des composants électroniques de chaque partie de circuit, leur agencement et leurs connexions au sein de celle-ci. De cette façon, la partie de circuit 1B peut avoir une fonction qui est différente de celle de la partie de circuit 1A. Les références numériques qui sont relatives à la partie de circuit 1B sont construites d'une façon similaire à celles de la partie 11A, pour des significations identiques, en remplaçant la lettre A par B. Les deux parties de circuit 1A et 1B sont destinées à être assemblées par application de leurs faces respectives SA et SB l'une contre l'autre. Pour -9- cette raison, ces faces sont appelées faces d'application. Afin d'obtenir un assemblage définitif des deux parties de circuit 1A et 1B par collage rnoléculaire, chaque partie de circuit 1A, 1B est initialement à base de silicium (Si) ou de silice (SiO2) dans une zone au moins de la face d'application SA, SB correspondante. Par exemple, les derniers niveaux de connexions 5A et 5B sont constitués à partir de couches de silice qui forment elles-mêmes les faces SA et SB en dehors de portions de connexions électriques 2A, 2B qui débouchent à la surface de ces niveaux. Alternativement, ces derniers niveaux 5A et 5B peuvent être partiellement recouverts d'un revêtement de silicium, en dehors des portions de connexions 2A, 2B. Les portions de connexions 2A et 2B, qui appartiennent respectivement aux parties de circuit 1A et 1 B, sont destinées à relier électriquement ces deux parties de circuit dans l'assemblage du circuit final. Pour cela, les portions de connexions 2A et 2B apparaissent découvertes au niveau des faces SA et SB en étant réparties dans celles- ci par paires, les portions 2A, 2B d'une même paire venant en vis-à-vis lorsque les deux parties de circuit 1A et 1B sont placées l'une en face de l'autre selon leurs positions finales dans l'assemblage. Autrement dit, les portions de connexions 2A et 2B sont réparties respectivement dans les faces SA et SB selon une relation de symétrie-miroir.
Au sein de chaque partie de circuit, les portions de connexions 2A, 2B sont connectées électriquement à des cornposants électroniques de cette partie de circuit par des pistes de connexions 6A, 6B qui sont disposées dans les niveaux 5A, 5B. Les portions de connexions 2A, 2B peuvent avoir des dimensions transversales d très réduites, compatibles avec le niveau d'intégration des parties de circuit 1A, I B. Par exemple, ces dimensions d peuvent être de l'ordre de 1 pm (micromètre), voire 0,2 pm, parallèlement aux faces SA et SB. Des dimensions inférieures peuvent aussi être utilisées, notamment pour l'une des deux portions de connexion lorsque l'autre portion de connexion a des dimensions compatibles avec les contraintes d'alignement des deux parties de circuit l'une par rapport à l'autre. De 'telles dimensions d réduites peuvent être comprises entre 5 nm (nanomètre) et 0,1 pm. Evidemment, les parties de circuit 1A et 1B peuvent chacune comprendre un grand nombre de telles -10- portions de connexions 2A et 2B, selon les échanges de signaux électriques qui sont nécessaires pour les fonctions de ces parties de circuit. Lors d'une première étape d'assemblage des deux parties de circuit 1A et 1 B, celles-ci sont amenées en contact par leurs faces d'application SA et SB, en les alignant l'une par rapport à l'autre de sorte que les portions de connexions 2A et 2B sont en vis-à-vis par paires. Un premier chauffage de l'ensemble est effectué, pour réaliser le collage moléculaire. Cette étape de collage moléculaire est réalisée en elle-même d'une façon qui est connue de l'Homme du métier. Notamment, lorsque le matériau de collage des faces SA et SB est la silice, la température de ce premier chauffage peut être d'environ 300 C. Lorsque le matériau de collage est le silicium, la température de collage est supérieure à 600 C. Pour obtenir un collage solide, les faces SA et SB ont été préalablement rendues planes, par exemple par polissage. Elles présentent alors une faible 15 rugosité et aucune portion de connexion 2A, 2B ne déborde au-delà du niveau de la surface d'application correspondante, selon la direction N. De préférence, les portions de connexions 2A et 2B présentent, au moment du collage moléculaire, des retraits respectifs RF, et RB par rapport aux faces d'application SA et SB. De tels retraits assurent notamment que les portions 2A et 2B 20 n'apparaîtront pas lors du collage en proéminence par rapport aux faces d'application, par exemple à cause de dilatations thermiques relatives de ces portions par rapport aux matériaux environnants des niveaux de connexions 5A et 5B. Ces retraits peuvent être compris entre quelques dixièmes de nanomètre et 30 nm. Par exemple, ils peuvent être égaux à 10 nm. Ils peuvent être 25 obtenus notamment en réalisant un dépôt du matériau de collage sur les derniers niveaux 5A, 5B, sélectivement en dehors des portions 2A et 2B. A l'issue du collage, la configuration du circuit est celle représentée sur la figure lb. Les deux parties de circuit 1A et 1B sont alors solidaires et les faces d'application SA et SB sont confondues pour former une interface de 30 collage notée I. Une seconde étape du procédé consiste à former les connexions électriques entre les deux parties de circuit 1A et 1B, à partir des portions de -11-connexions 2A et 2B. Pour cela, les deux portions 2A et 2B d'une même paire sont constituées de matériaux respectifs qui sont capables de réagir chimiquement pour former un alliage conducteur. Cet alliage établit alors une continuité électrique de la connexion formée. La connexion obtenue est référencée 2 sur la figure l c. Selon une première possibilité, l'une des deux portions 2A, 2B d'une même paire contient initialement une quantité de silicium (Si), et l'autre portion de cette paire contient initialement au moins un métal qui est sélectionné parmi le cuivre (Cu), le cobalt (Co), le nickel (Ni), le titane (Ti), le tungstène (W), l'iridium (Ir) et le platine (Pt). L'alliage conducteur de la connexion 2 est alors un siliciure de ce métal, tel que, par exernple, CoSi2 ou NiSi. Selon une seconde possibilité, l'une des deux portions 2A, 2B d'une même paire contient initialement une quantité de cuivre (Cu), et l'autre portion de cette paire contient initialement une quantité d'étain (Sn). L'alliage conducteur de la connexion 2 est alors un alliage de cuivre et d'étain, capable de réaliser une soudure entre les portions 2A et 2B. Cet alliage peut présenter, notamment, une stoechiométrie proche de Cu3Sn. Le circuit est chauffé une seconde fois de façon à réaliser simultanément toutes les connexions 2, en formant autant de portions d'alliage conducteur. La température de ce second chauffage peut être, par exemple, supérieure à 700 C, en fonction des matériaux des portions de connexions 2A et 2B. Ce second chauffage peut en outre renforcer le collage moléculaire qui a été réalisé lors du premier chauffage.
Lorsque les portions de connexions 2A, 2B présentent des retraits RA, RB, le second chauffage peut être adapté pour provoquer une diffusion de l'un au moins des matériaux des portions 2A, 2B d'une même paire à travers les retraits RA, RB de celle-ci. Grace à une telle diffusion, les matériaux initiaux des portions 2A et 2B entrent en contact puis réagissent pour former la portion l'alliage conducteur. La connexion 2 comble alors partiellement les retraits RA et RB en formant un chemin électrique continu qui relie les deux portions 2A et 2B. -12- De préférence, la formation de l'alliage conducteur de la connexion 2 provoque une expansion volumique globale des matériaux initiaux qui réagissent chimiquement à l'issue du second chauffage. Autrement dit, le bilan des variations de volumes des matériaux qui interviennent dans la réaction chimique de formation de l'alliage conducteur est positif, en tenant compte des coefficients stoechiométriques de cette réaction. Les retraits RA, RB peuvent alors être comblés entièrement, ou presque entièrement. La figure 2 illustre un perfectionnement de l'invention, selon lequel l'une au moins des portions de connexion 2A, 2B d'une même paire incorpore elle-même initialement tous les matériaux initiaux qui sont nécessaires à la formation de l'alliage conducteur. Ainsi, l'alliage conducteur est d'abord formé au sein de cette portion de connexion lors du second chauffage. La fonctionnalité électrique de cette portion de connexion est ainsi assurée, notamment lorsque toute cette portion de connexion est convertie en alliage conducteur. En outre, lorsque cette formation produit une expansion volumique, l'alliage conducteur comble le retrait RA, RB de cette portion jusqu'à établir un contact avec l'autre portion de connexion qui est située en vis-à-vis. La réaction de formation de l'alliage conducteur peut alors se poursuivre avec le matériau initial de l'autre portion de connexion, par diffusion à travers la connexion 2 en cours de formation. De façon préférée, les deux portions de connexion 2A et 2B d'une même paire incorporent chacune tous les matériaux initiaux qui sont nécessaires à la réaction de formation de l'alliage conducteur. Ainsi, lors du second chauffage, de l'alliage conducteur est d'abord formé indépendamment au sein de chaque portion de connexion 2A, 2B. Lorsque la formation de l'alliage conducteur produit une expansion volumique, les deux portions de connexion 2A, 2B croissent simultanément de chaque côté de l'interface de collage I et fusionnent sensiblement au niveau de celle-ci pour former la connexion 2 complète. Les retraits RA et RB sont alors comblés en garantissant d'une façon encore plus sûre un fonctionnement électrique correct de la connexion. Sur la figure 2, chaque portion de connexion 2A, resp. 2B, comprend - 13 - d'eux sous-portions de matériaux initiaux 21A et 22A, resp. 21B et 22B. Par exemple, les sous-portions 21A et 21B sont en silicium polycristallin (Si-poly) et les sous-portions 22A et 22B sont en cobalt (Co). La portion d'alliage conducteur qui forme la connexion 2 est alors en siliciure de cobalt (CoSi2).
Pour la configuration des sous-portions qui est représentée, la connexion 2 qui est formée peut remplacer entièrement les sous-portions 21A, 21B, 22A et 22B en comblant simultanément les retraits RA et RB. Autrement dit, la connexion 2 qui est formée est homogène dans tout l'espace disponible pour celle-ci. Elle est alors particulièrement fiable et possède une résistance électrique qui est faible. En outre, comme représenté sur la figure 2, les sous-portions 21A, 21B, 22A et 22B sont disposés initialement de façon croisée, par rapport à l'interface de collage et la direction d'application des parties de circuit, et parrapport aux matériaux initiaux de ces sous-portions.
De façon générale, les portions de connexions qui sont utilisées pour connecter électriquement deux parties de circuit selon la présente invention, peuvent être munies de couches à effet de barrière au sein de chaque partie de circuit. De telles couches à effet de barrière évitent ou réduisent des échanges atomiques par diffusion qui pourraient se produire entre ces portions de connexions et des zones de circuit voisines. De cette façon, les propriétés électriques, de conduction ou d'isolation, de chaque portion ou composant du circuit sont préservées, notamment lors du second chauffage du circuit qui est utilisé pour connecter électriquement les deux parties de circuit l'une à l'autre. De telles couches à effet barrière, référencées 7A et 7B sur la figure 2, peuvent entourer initialement certaines des portions de connexions 2A, 2B, sur des côtés de celles-ci parallèles à la direction N notamment. Enfin, il est entendu que l'invention peut être reproduite en introduisant des modifications par rapport aux modes de mise en oeuvre qui ont été décrits en détail ci-dessus, tout en conservant certains au moins des avantages qui ont été rapportés. En particulier, les deux parties de circuit qui sont assemblées peuvent avoir une orientation dans le circuit final, selon laquelle les deux substrats sont tournés dans un même sens. Pour cela, la face d'application de - 14 - l'une des deux parties de circuit peut encore être la face supérieure du dernier niveau de connexions de cette partie, alors que la surface d'application de l'autre partie de circuit correspond à une surface arrière du substrat correspondant, d'un côté de ce dernier opposé aux niveaux de connexions qui sont portés par celui-ci. Dans ce cas, les portions de connexions de la partie de circuit qui est assemblée par la face arrière du substrat peuvent traverser le substrat de cette partie.
Claims (11)
1. Procédé d'assemblage de deux parties (1A, 1B) d'un circuit électronique intégré (1) suivant lequel chaque partie de circuit comprend initialement : - une face d'application (SA, SB) constituée, dans au moins une zone de ladite face, d'un matériau adapté pour produire un collage moléculaire et, - au moins une portion de connexion électrique (2A) débouchant sur la face d'application de ladite partie du circuit, et disposée pour être en vis-à-vis avec une portion de connexion (2B) de l'autre partie de circuit lorsque les deux faces d'application sont mises en contact en étant alignées l'une par rapport à l'autre, ledit procédé comprenant les étapes successives suivantes : /1/ assembler les deux parties de circuit (1A, 1B) l'une avec l'autre, par 15 collage moléculaire des faces d'application (SA, SB), de sorte que les portions de connexion respectives des deux parties de circuit soient en vis-à-vis ; et /2/ chauffer l'assemblage de circuit de façon à provoquer une formation d'un alliage conducteur électriquement à partir de matériaux initiaux 20 des deux portions de connexion (2A, 2B), pour réaliser une connexion (2) reliant électriquement lesdites deux parties de circuit assemblées.
2. Procédé selon la revendication 1, suivant lequel l'une au moins des deux portions initiales (2A, 2B) de la connexion (2) réalisée à l'étape /2/ débouche sur la face d'application de la partie de circuit correspondante (SA, 25 SB) avec un retrait (RA, RB) par rapport à ladite face.
3. Procédé selon la revendication 2, suivant lequel les matériaux initiaux des deux portions de connexion (2A, 2B) sont sélectionnés de sorte que l'alliage conducteur formé à l'étape /2/ comble au moins en partie ledit retrait (RA, RB) par une expansion volumique dudit alliage par rapport aux dits-- 16 - matériaux initiaux, en établissant la liaison entre lesdites deux portions de connexion.
4. Procédé selon l'une quelconque des revendications précédentes, suivant lequel l'une au moins des deux portions initiales (2A, 2B) de la connexion réalisée à l'étape /2/ contient, au sein de ladite portion, des quantités de tous les matériaux nécessaires pour former une partie de l'alliage conducteur conformément à une composition chimique définitive dudit alliage.
5. Procédé selon l'une quelconque des revendications précédentes, suivant lequel chaque partie de circuit (1A, 1B) est initialement à base de silicium ou de silice dans une zone au moins de la surface d'application (SA, SB) correspondante.
6. Procédé selon l'une quelconque des revendications 1 à 5, suivant lequel l'une des deux portions (2A) de la connexion (2) réalisée à l'étape /2/ contient initialement une quantité de silicium, et l'autre portion (2B) de ladite 15 connexion contient initialement au moins un métal sélectionné parmi le cuivre, le cobalt, le nickel, le titane, le tungstène, l'iridium et le platine, l'alliage conducteur formé étant un siliciure dudit métal.
7. Procédé selon l'une quelconque des revendications 1 à 5, suivant lequel l'une des deux portions (2A) de la connexion (2) réalisée à l'étape /2/ 20 contient initialement une quantité de cuivre, et l'autre portion (2B) de ladite connexion contient initialement une quantité d'étain, l'alliage conducteur formé étant un alliage de cuivre et d'étain.
8. Procédé selon l'une quelconque des revendications précédentes, suivant lequel chaque partie de circuit (1A, 1B) comprend un substrat (3A, 3B) 25 sur lequel sont disposés des transistors (4A, 4B) et des niveaux de connexions superposés (5A, 5B), la face d'application de chaque partie de circuit (SA, SB) étant une surface d'un dernier des niveaux de connexions de ladite partie de circuit, situé d'un côté opposé au substrat correspondant.
9. Circuit électronique (1) intégré comprenant deux parties de circuit 30 (1A, 1B) assemblées suivant une interface de collage moléculaire (I), et au-17- moins une connexion reliant électriquement les deux parties de circuit l'une à l'autre à travers ladite interface, ladite connexion comprenant une portion d'un alliage conducteur (2) traversant ladite interface.
10. Circuit selon la revendication 9, dans lequel chaque partie de circuit (1A, 1B) comprend un substrat (3A, 3B) sur lequel sont disposés des transistors (4A, 4B) et des niveaux de connexions superposés (5A, 5B), l'interface d'assemblage des deux parties du circuit (I) correspondant à des surfaces de derniers niveaux de connexions respectifs des dites parties de circuit, situés sur des côtés des dites parties de circuit opposés aux substrats correspondants.
11. Partie de circuit électronique intégré (1A) comprenant : - une face d'application (SA) constituée, dans au moins une zone de ladite face, d'un matériau adapté pour produire un collage moléculaire ; et - au moins une portion de connexion électrique (2A) débouchant sur la 15 face d'application, et contenant une quantité d'un matériau apte à former un alliage conducteur lorsqu'il est en contact avec un autre matériau approprié et chauffé. 14. Partie de circuit selon la revendication 11, dans laquelle la portion de connexion électrique (2A) débouche sur la face d'application (SA) avec un 20 retrait (RA) par rapport à ladite face. 15. Partie de circuit selon la revendication 11 ou 12, comprenant un substrat (3A) sur lequel sont disposés des transistors (4A) et des niveaux de connexions superposés (5A), la face d'application (SA) étant une surface d'un dernier des niveaux de connexions de ladite partie de circuit, situé d'un côté 25 opposé au substrat. 16. Partie de circuit selon l'une quelconque des revendications 11 à 13, dans laquelle la portion de connexion (2A) contient des quantités de tous les matériaux nécessaires pour former une partie de l'alliage conducteur conformément à une composition chimique définitive dudit alliage.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0701269A FR2913145B1 (fr) | 2007-02-22 | 2007-02-22 | Assemblage de deux parties de circuit electronique integre |
| US12/035,297 US8186568B2 (en) | 2007-02-22 | 2008-02-21 | Assembly of two parts of an integrated electronic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0701269A FR2913145B1 (fr) | 2007-02-22 | 2007-02-22 | Assemblage de deux parties de circuit electronique integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2913145A1 true FR2913145A1 (fr) | 2008-08-29 |
| FR2913145B1 FR2913145B1 (fr) | 2009-05-15 |
Family
ID=38611025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0701269A Expired - Fee Related FR2913145B1 (fr) | 2007-02-22 | 2007-02-22 | Assemblage de deux parties de circuit electronique integre |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8186568B2 (fr) |
| FR (1) | FR2913145B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8828797B2 (en) | 2010-09-01 | 2014-09-09 | Stmicroelectronics Sa | Process for assembling two parts of a circuit |
| FR3011679A1 (fr) * | 2013-10-03 | 2015-04-10 | Commissariat Energie Atomique | Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110270099A1 (en) * | 2010-04-28 | 2011-11-03 | Medtronic, Inc. | Hermetic wafer-to-wafer bonding with electrical interconnection |
| US8513120B2 (en) | 2010-04-29 | 2013-08-20 | Medtronic, Inc. | Gold-tin etch using combination of halogen plasma and wet etch |
| US8349116B1 (en) | 2011-11-18 | 2013-01-08 | LuxVue Technology Corporation | Micro device transfer head heater assembly and method of transferring a micro device |
| US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
| US8518204B2 (en) * | 2011-11-18 | 2013-08-27 | LuxVue Technology Corporation | Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer |
| US8426227B1 (en) | 2011-11-18 | 2013-04-23 | LuxVue Technology Corporation | Method of forming a micro light emitting diode array |
| US8573469B2 (en) | 2011-11-18 | 2013-11-05 | LuxVue Technology Corporation | Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer |
| US9773750B2 (en) | 2012-02-09 | 2017-09-26 | Apple Inc. | Method of transferring and bonding an array of micro devices |
| US9548332B2 (en) | 2012-04-27 | 2017-01-17 | Apple Inc. | Method of forming a micro LED device with self-aligned metallization stack |
| US9162880B2 (en) | 2012-09-07 | 2015-10-20 | LuxVue Technology Corporation | Mass transfer tool |
| US8802538B1 (en) * | 2013-03-15 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for hybrid wafer bonding |
| ES2952036T3 (es) | 2013-06-12 | 2023-10-26 | Rohinni Inc | Teclado de retroiluminación con fuentes generadoras de luz depositadas |
| US9296111B2 (en) | 2013-07-22 | 2016-03-29 | LuxVue Technology Corporation | Micro pick up array alignment encoder |
| US9087764B2 (en) | 2013-07-26 | 2015-07-21 | LuxVue Technology Corporation | Adhesive wafer bonding with controlled thickness variation |
| US9153548B2 (en) | 2013-09-16 | 2015-10-06 | Lux Vue Technology Corporation | Adhesive wafer bonding with sacrificial spacers for controlled thickness variation |
| US9367094B2 (en) | 2013-12-17 | 2016-06-14 | Apple Inc. | Display module and system applications |
| US9768345B2 (en) | 2013-12-20 | 2017-09-19 | Apple Inc. | LED with current injection confinement trench |
| US9583466B2 (en) | 2013-12-27 | 2017-02-28 | Apple Inc. | Etch removal of current distribution layer for LED current confinement |
| US9450147B2 (en) | 2013-12-27 | 2016-09-20 | Apple Inc. | LED with internally confined current injection area |
| US9542638B2 (en) | 2014-02-18 | 2017-01-10 | Apple Inc. | RFID tag and micro chip integration design |
| US9583533B2 (en) | 2014-03-13 | 2017-02-28 | Apple Inc. | LED device with embedded nanowire LEDs |
| US9522468B2 (en) | 2014-05-08 | 2016-12-20 | Apple Inc. | Mass transfer tool manipulator assembly with remote center of compliance |
| US9318475B2 (en) | 2014-05-15 | 2016-04-19 | LuxVue Technology Corporation | Flexible display and method of formation with sacrificial release layer |
| US9741286B2 (en) | 2014-06-03 | 2017-08-22 | Apple Inc. | Interactive display panel with emitting and sensing diodes |
| US9624100B2 (en) | 2014-06-12 | 2017-04-18 | Apple Inc. | Micro pick up array pivot mount with integrated strain sensing elements |
| US9425151B2 (en) | 2014-06-17 | 2016-08-23 | Apple Inc. | Compliant electrostatic transfer head with spring support layer |
| US9570002B2 (en) | 2014-06-17 | 2017-02-14 | Apple Inc. | Interactive display panel with IR diodes |
| US9705432B2 (en) | 2014-09-30 | 2017-07-11 | Apple Inc. | Micro pick up array pivot mount design for strain amplification |
| US9828244B2 (en) | 2014-09-30 | 2017-11-28 | Apple Inc. | Compliant electrostatic transfer head with defined cavity |
| US9478583B2 (en) | 2014-12-08 | 2016-10-25 | Apple Inc. | Wearable display having an array of LEDs on a conformable silicon substrate |
| CN104979226B (zh) * | 2015-06-24 | 2018-09-07 | 武汉新芯集成电路制造有限公司 | 一种铜的混合键合方法 |
| KR102298484B1 (ko) | 2016-01-15 | 2021-09-03 | 로히니, 엘엘씨. | 장치 상의 커버를 통해 후면 발광하는 장치 및 방법 |
| JP6952629B2 (ja) | 2018-03-20 | 2021-10-20 | 株式会社東芝 | 半導体装置 |
| US11315871B2 (en) * | 2019-06-13 | 2022-04-26 | Nanya Technology Corporation | Integrated circuit device with bonding structure and method of forming the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5419806A (en) * | 1993-02-11 | 1995-05-30 | Siemens Aktiengesellschaft | Method for manufacturing a three-dimensional circuit apparatus |
| US6080640A (en) * | 1997-07-11 | 2000-06-27 | Advanced Micro Devices, Inc. | Metal attachment method and structure for attaching substrates at low temperatures |
| US6166438A (en) * | 1994-07-12 | 2000-12-26 | Sun Microsystems, Inc. | Ultrathin electronics using stacked layers and interconnect vias |
| US20020074670A1 (en) * | 1999-04-13 | 2002-06-20 | Tadatomo Suga | Method for manufacturing an interconnect structure for stacked semiconductor device |
| US20050170626A1 (en) * | 2000-07-05 | 2005-08-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the device |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2032872B2 (de) * | 1970-07-02 | 1975-03-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse |
| DE3230320C2 (de) * | 1982-08-14 | 1985-05-30 | Dornier System Gmbh, 7990 Friedrichshafen | Lot zum Verbinden von Siliziumcarbidwerkstoffen |
| JPH0691125B2 (ja) * | 1985-11-20 | 1994-11-14 | 古河電気工業株式会社 | 半導体装置 |
| US4704785A (en) * | 1986-08-01 | 1987-11-10 | Texas Instruments Incorporated | Process for making a buried conductor by fusing two wafers |
| US5028454A (en) * | 1989-10-16 | 1991-07-02 | Motorola Inc. | Electroless plating of portions of semiconductor devices and the like |
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| JP2984068B2 (ja) * | 1991-01-31 | 1999-11-29 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5985692A (en) * | 1995-06-07 | 1999-11-16 | Microunit Systems Engineering, Inc. | Process for flip-chip bonding a semiconductor die having gold bump electrodes |
| TW336371B (en) * | 1995-07-13 | 1998-07-11 | Motorola Inc | Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate |
| US5704116A (en) * | 1996-05-03 | 1998-01-06 | Motorola, Inc. | Method of holding a component using an anhydride fluxing agent |
| FR2749787B1 (fr) * | 1996-06-12 | 1998-07-24 | Commissariat Energie Atomique | Procede d'assemblage a l'aide d'un joint epais de pieces en materiaux a base de sic par brasage refractaire et joint refractaire et epais ainsi obtenu |
| JP3663786B2 (ja) * | 1996-10-14 | 2005-06-22 | ヤマハ株式会社 | 半導体チップの実装方法と実装構造 |
| CN1134056C (zh) * | 1997-07-23 | 2004-01-07 | 因芬尼昂技术股份公司 | 用于建立芯片-衬底-连接的设备和方法 |
| US5975408A (en) * | 1997-10-23 | 1999-11-02 | Lucent Technologies Inc. | Solder bonding of electrical components |
| US5952893A (en) * | 1998-03-06 | 1999-09-14 | International Business Machines Corporation | Integrated circuit inductors for use with electronic oscillators |
| WO2001052316A1 (fr) * | 2000-01-14 | 2001-07-19 | Toray Engineering Co., Ltd. | Procede de montage de puce |
| JP4609617B2 (ja) * | 2000-08-01 | 2011-01-12 | 日本電気株式会社 | 半導体装置の実装方法及び実装構造体 |
| US20020056742A1 (en) * | 2000-11-10 | 2002-05-16 | Rinne Glenn A. | Methods and systems for attaching substrates to one another using solder structures having portions with different melting points |
| US6621168B2 (en) * | 2000-12-28 | 2003-09-16 | Intel Corporation | Interconnected circuit board assembly and system |
| JP4656275B2 (ja) * | 2001-01-15 | 2011-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6648213B1 (en) * | 2001-03-05 | 2003-11-18 | Saturn Electronics & Engineering, Inc. | Manufacturing method for attaching components to a substrate |
| US6686664B2 (en) * | 2001-04-30 | 2004-02-03 | International Business Machines Corporation | Structure to accommodate increase in volume expansion during solder reflow |
| US6550665B1 (en) * | 2001-06-06 | 2003-04-22 | Indigo Systems Corporation | Method for electrically interconnecting large contact arrays using eutectic alloy bumping |
| US6649833B1 (en) * | 2002-08-09 | 2003-11-18 | International Business Machines Corporation | Negative volume expansion lead-free electrical connection |
| FR2848339B1 (fr) * | 2002-12-05 | 2005-08-26 | St Microelectronics Sa | Procede d'adhesion de deux elements, en particulier d'un circuit integre, par exemple une encapsulation d'un resonateur, et circuit integre correspondant |
| US7004375B2 (en) * | 2003-05-23 | 2006-02-28 | National Starch And Chemical Investment Holding Corporation | Pre-applied fluxing underfill composition having pressure sensitive adhesive properties |
| WO2005005088A2 (fr) * | 2003-07-01 | 2005-01-20 | Chippac, Inc. | Procede et appareil de fixation par billes au moyen d'une refusion apres affaissement et d'une resolidification de cordons de soudure |
| US7213739B2 (en) * | 2004-04-02 | 2007-05-08 | Fry's Metals, Inc. | Underfill fluxing curative |
| US7331500B2 (en) * | 2004-06-25 | 2008-02-19 | Intel Corporation | Solder bumps formation using solder paste with shape retaining attribute |
| US7287685B2 (en) * | 2004-09-20 | 2007-10-30 | International Business Machines Corporation | Structure and method to gain substantial reliability improvements in lead-free BGAs assembled with lead-bearing solders |
| JP4203666B2 (ja) * | 2004-12-27 | 2009-01-07 | パナソニック株式会社 | 電子部品実装方法および電子部品実装構造 |
| KR100718169B1 (ko) * | 2006-01-12 | 2007-05-15 | 한국과학기술원 | 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법 |
| US8322299B2 (en) * | 2006-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cluster processing apparatus for metallization processing in semiconductor manufacturing |
| US7833897B2 (en) * | 2007-07-17 | 2010-11-16 | International Business Machines Corporation | Process for making interconnect solder Pb-free bumps free from organo-tin/tin deposits on the wafer surface |
-
2007
- 2007-02-22 FR FR0701269A patent/FR2913145B1/fr not_active Expired - Fee Related
-
2008
- 2008-02-21 US US12/035,297 patent/US8186568B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5419806A (en) * | 1993-02-11 | 1995-05-30 | Siemens Aktiengesellschaft | Method for manufacturing a three-dimensional circuit apparatus |
| US6166438A (en) * | 1994-07-12 | 2000-12-26 | Sun Microsystems, Inc. | Ultrathin electronics using stacked layers and interconnect vias |
| US6080640A (en) * | 1997-07-11 | 2000-06-27 | Advanced Micro Devices, Inc. | Metal attachment method and structure for attaching substrates at low temperatures |
| US20020074670A1 (en) * | 1999-04-13 | 2002-06-20 | Tadatomo Suga | Method for manufacturing an interconnect structure for stacked semiconductor device |
| US20050170626A1 (en) * | 2000-07-05 | 2005-08-04 | Sharp Kabushiki Kaisha | Semiconductor device and method for fabricating the device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8828797B2 (en) | 2010-09-01 | 2014-09-09 | Stmicroelectronics Sa | Process for assembling two parts of a circuit |
| FR3011679A1 (fr) * | 2013-10-03 | 2015-04-10 | Commissariat Energie Atomique | Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques |
| EP2863420A1 (fr) * | 2013-10-03 | 2015-04-22 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Procédé amélioré d'assemblage par collage direct entre deux éléments, chaque élément comprenant des portions de métal et de matériaux diélectriques |
| US11305372B2 (en) | 2013-10-03 | 2022-04-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method of assembly by direct bonding between two elements, each element comprising portions of metal and dielectric materials |
Also Published As
| Publication number | Publication date |
|---|---|
| US8186568B2 (en) | 2012-05-29 |
| US20080205027A1 (en) | 2008-08-28 |
| FR2913145B1 (fr) | 2009-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2913145A1 (fr) | Assemblage de deux parties de circuit electronique integre | |
| EP2192612B1 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| FR2966283A1 (fr) | Procede pour realiser une structure de collage | |
| FR3007403A1 (fr) | Procede de realisation d'un dispositif microelectronique mecaniquement autonome | |
| FR2986904A1 (fr) | Systeme d'assemblage de puces | |
| EP2287904B1 (fr) | Procédé d'assemblage de deux composants électroniques | |
| FR2936359A1 (fr) | Connexion par emboitement de deux inserts soudes. | |
| WO2012104507A1 (fr) | Procédé de fabrication de deux substrats reliés par au moins une connexion mécanique et électriquement conductrice et structure obtenue | |
| EP2649566A2 (fr) | Carte électronique ayant un connecteur externe | |
| EP2727144A1 (fr) | Composant de connexion muni d'inserts creux | |
| EP2738796A2 (fr) | Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant | |
| FR2983638A1 (fr) | Procede de formation d'un circuit integre | |
| FR2990297A1 (fr) | Empilement de structures semi-conductrices et procede de fabrication correspondant | |
| US20110221056A1 (en) | Electrode structure and microdevice package provided therewith | |
| FR2911006A1 (fr) | Puce de circuit electronique integre comprenant une inductance | |
| FR2980036A1 (fr) | Procede de realisation d'une structure integree tridimensionnelle et structure correspondante | |
| EP3182450A1 (fr) | Dispositif d'inductance et son procédé de fabrication | |
| FR3047604A1 (fr) | Dispositif electronique hybride protege contre l'humidite et procede de protection contre l'humidite d'un dispositif electronique hybride | |
| FR3045869A1 (fr) | Routage ameliore pour structure integree tridimensionnelle | |
| EP2976784A1 (fr) | Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion | |
| WO2018033689A1 (fr) | Procédé de connection intercomposants à densité optimisée | |
| EP1427008B1 (fr) | Procédé de fabrication d'un module électronique comportant un composant actif sur une embase | |
| EP2636064B1 (fr) | Elements de connexion pour l'hybridation de circuits electroniques | |
| FR2979751A1 (fr) | Element metallique d'interconnexion dans une puce de circuit integre et procede de realisation | |
| WO2002051223A1 (fr) | Procede de realisation d'interconnexion dans un circuit imprime multicouches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20131031 |