FR2936621A1

FR2936621A1 - Synthetiseur de frequences de type numerique a haute resolution et grande purete spectrale

Info

Publication number: FR2936621A1
Application number: FR0805372A
Authority: FR
Inventors: Bruno Lelong
Original assignee: Thales SA
Current assignee: Thales SA
Priority date: 2008-09-30
Filing date: 2008-09-30
Publication date: 2010-04-02
Anticipated expiration: 2028-09-30
Also published as: FR2936621B1

Abstract

L'invention vise un synthétiseur (SYNT) de fréquences de type numérique apte à délivrer un signal de sortie continu, comprenant un premier moyen de synthèse numérique directe (DDS1) couplé en amont d'une boucle à verrouillage de phase (PLL). La chaîne de retour (CRT) de ladite boucle à verrouillage de phase (PLL) comporte un moyen de transposition de fréquence (MEL1) apte à recevoir d'une part un signal fonction du signal de sortie de la boucle à verrouillage de phase, et d'autre part un signal de transposition de fréquence (f ), ledit synthétiseur de fréquences comprenant en outre un deuxième moyen de synthèse directe (DDS2) dont la bande de fréquence instantanée associée est plus large que celle associée au premier moyen de synthèse numérique directe (DDS1), et étant apte à délivrer un signal intermédiaire (SI) servant à élaborer ledit signal de transposition.

Description

Synthétiseur de fréquences de type numérique à haute résolution et grande pureté spectrale.

L'invention porte sur les synthétiseurs de fréquences de type numérique, notamment dans le cadre des applications qui nécessitent des oscillateurs locaux générant des signaux à fréquence agile. Il est dit qu'un signal est à fréquence agile lorsque celle-ci peut varier au sein d'une bande de fréquence définie. Ces applications se retrouvent en particulier implémentées au sein des radars. Les caractéristiques du synthétiseur que l'on cherche à optimiser pour ce type d'applications, sont notamment la pureté spectrale du signal io généré, la compacité du synthétiseur, une résolution élevée et un faible temps de commutation des composants formant le synthétiseur. Différentes technologies sont proposées pour la réalisation de ce synthétiseur. La plus compacte (et la moins couteuse) consiste à le réaliser à 15 l'aide d'une boucle de verrouillage de phase dite fractionnaire. Celle-ci comprend dans sa chaîne de retour un diviseur fractionnaire, dans le but d'élever en fréquence le signal de sortie de la boucle de verrouillage de phase. Cependant cette solution génère un signal avec une pureté 20 spectrale relativement mauvaise et possède une vitesse de commutation très lente. Par ailleurs, de nombreuses raies parasites sont présentes dans le spectre du signal de sortie. Par ailleurs, la présence d'un diviseur fractionnaire au sein de la chaîne de retour génère une quantité importante de bruit. 25 Une autre solution propose de remplacer le diviseur fractionnaire par un modulateur dual IQ. Cependant, le niveau de bruit généré reste élevé, et les inconvénients liés aux autres composants de la boucle de verrouillage de phase sont maintenus. Une autre solution consiste à utiliser un moyen de synthèse numérique pour élaborer le signal d'entrée de la boucle de verrouillage de phase. Le diviseur fractionnaire de la chaîne de retour est alors remplacer par un simple diviseur. Toutefois, le facteur de division doit être particulièrement faible pour limiter le bruit. Une autre solution consiste à combiner un moyen de génération numérique directe apte à générer un premier signal, et différents moyens de 1 o transposition de fréquence cascadés en sortie du moyen de génération numérique directe, de façon à transposer la fréquence du premier signal. Un moyen de génération analogique directe génère des pas de fréquence aptes à être délivrés à l'entrée des différents moyens de transposition de fréquence. Cette solution, bien que peu génératrice de bruit, 15 est extrêmement complexe, peu compacte et couteuse à mettre en oeuvre. Un but de l'invention est notamment de résoudre les problèmes évoqués ci-dessus. A cet effet, selon un premier aspect, il est proposé un synthétiseur de fréquences de type numérique apte à délivrer un signal de sortie continu, 20 comprenant un premier moyen de synthèse numérique directe couplé en amont d'une boucle à verrouillage de phase. Selon une caractéristique générale de ce premier aspect, la chaîne de retour de ladite boucle à verrouillage de phase comporte un moyen de transposition de fréquence apte à recevoir d'une part un signal fonction du 25 signal de sortie de la boucle à verrouillage de phase, et d'autre part un signal de transposition de fréquence, ledit synthétiseur de fréquences comprenant en outre un deuxième moyen de synthèse directe dont la bande de fréquence instantanée associée est plus large que celle associée au premier moyen de synthèse numérique directe, et étant apte à délivrer un signal 30 intermédiaire servant à élaborer ledit signal de transposition.

En d'autres termes, l'architecture du synthétiseur incorpore une boucle à verrouillage de phase. Toutefois la transposition de fréquence réalisée au sein de la boucle de retour, est effectuée à l'aide d'un mélangeur, en particulier de type faible bruit, qui a notamment pour effet de minimiser l'élévation du bruit en sortie de la boucle à verrouillage de phase. En outre, le signal de transposition est élaboré à l'aide d'un moyen de synthèse directe, ayant une bande de fréquence instantanée relativement large. Cela permet d'élaborer des signaux d'une grande pureté spectrale dans cette configuration. 1 o Ce moyen de transposition de fréquence est donc de par sa structure très peu générateur de bruit. Par ailleurs, la structure du synthétiseur est particulièrement compacte, notamment de par l'utilisation d'une boucle à verrouillage de phase permettant de réaliser une fonction de filtre de type agile, apte à 15 s'adapter en fonction du signal délivré en sortie de la structure du synthétiseur. Selon un mode de réalisation, le deuxième moyen de synthèse directe peut être de type numérique. En variante, le deuxième moyen de synthèse directe peut être de 20 type analogique. Selon un mode de réalisation, le premier moyen de synthèse numérique directe peut incorporer un convertisseur numérique/analogique et un moyen de réduction des non-linéarités dudit convertisseur numérique/analogique. 25 Par exemple, le moyen de réduction des non-linéarités peut être un générateur de bruit. Selon un mode de réalisation, le synthétiseur peut comprendre en outre un générateur de signaux à fréquence fixe et un autre mélangeur apte à recevoir d'une part ledit signal intermédiaire et d'autre part un signal ayant 30 une fréquence fixe, de façon à élaborer ledit signal de transposition de fréquence.

Par exemple le générateur de signaux à fréquence fixe peut être un moyen de synthèse analogique directe. Par exemple, le synthétiseur peut comprendre en outre un bloc de sortie couplé en sortie de la boucle à verrouillage de phase, incorporant un multiplieur par N, N étant un entier, du signal de sortie de ladite boucle à verrouillage de phase. En variante, la boucle de retour du synthétiseur peut comprendre en outre un diviseur par N, N étant un entier, ledit diviseur par N étant couplé en amont du moyen de transposition de fréquence et en sortie de la boucle de verrouillage de phase, de façon à diviser ledit signal de sortie de la boucle à verrouillage de phase. De préférence différents signaux d'horloge peuvent être mis en oeuvre, l'ensemble de ces signaux étant élaborés à l'aide d'un même oscillateur.

Par exemple, la bande de fréquence instantanée du premier moyen de synthèse numérique directe peut être inférieure à 5% de la fréquence du signal d'horloge qu'il reçoit. Selon un autre aspect, il est proposé une utilisation d'un synthétiseur tel que décrit ci-avant, au sein d'un radar.

D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation d'un synthétiseur selon l'invention, nullement limitatif, et des dessins annexés, parmi lesquels : - la figure 1 illustre un mode de réalisation d'un synthétiseur 25 numérique selon l'invention, et - la figure 2 illustre un autre mode de réalisation d'un synthétiseur numérique selon l'invention. On se réfère à la figure 1. Toutes les valeurs numériques données par la suite se rapport à un exemple d'application donné et ne sont nullement 30 limitatives.

La référence SYNT désigne un synthétiseur numérique de fréquences. Celui-ci comprend une boucle à verrouillage de phase PLL. Elle est formée d'une chaîne principale CPR et d'une chaîne de retour CRT. La chaîne principale CPR possède une architecture relativement classique. Un comparateur phase-fréquence CPF, par exemple de type à pompe de charge , apte à comparer l'écart de phase entre deux signaux d'entrée. Plus précisément, le comparateur phase-fréquence CPF incorpore une source de courant qui, commandée par une fonction logique appropriée fournit en sortie du comparateur CPF des impulsions de courant dont le signe et la durée dépendent du déphasage entre les deux signaux d'entrée dudit comparateur CPF. Un filtre passe-bas FPBS est attaqué en courant par le signal de sortie du comparateur phase-fréquence CPF, et délivre en sortie une tension qui forme le signal de commande d'un oscillateur commandé en tension VCO. L'oscillateur VCO délivre alors un signal dont la fréquence est fonction de la tension de commande reçue du filtre passe-bas FPBS. Le premier signal d'entrée reçue par le comparateur phase- fréquence CPF est issu d'un premier moyen de synthèse de fréquence de type numérique DDS1. Celui-ci comprend un convertisseur numérique/analogique DAC1 apte à délivrer sur porteuse (par exemple 300 MHz), un signal analogique dont la fréquence dépend d'un mot numérique FW.

Ce mot numérique FW est délivré en entrée du premier moyen de synthèse de fréquence numérique DDS1. Celui-ci opère de préférence à une haute vitesse d'échantillonnage, par exemple supérieure à 1 GHz. Le signal d'échantillonnage est référencé CK1. Le premier moyen de synthèse de fréquence numérique DDS1 30 peut être réalisé à partir d'un accumulateur dont la taille en nombre de bits détermine la résolution en fréquence donnée par la formule : Fe 2nhits où :

Fe est la fréquence du signal délivré par l'accumulateur, et

- nbits est le nombre de bits définissant la taille de 5 l'accumulateur.

La largeur de la bande de fréquence associée au premier moyen de synthèse de fréquence numérique DDS1 est étroite, de préférence inférieure à 5% de la valeur de la fréquence Fe précitée. L'étroitesse de la bande de fréquence du premier moyen de synthèse de fréquence numérique

10 DDS1 garantit un faible niveau de raies parasites dans le spectre du signal élaboré.

De façon à générer un signal de sortie ayant une pureté spectrale optimale, le premier moyen de synthèse de fréquence numérique DDS1 incorpore un moyen de réduction MDR des non-linéarités du convertisseur

15 numérique/analogique DAC1. Par exemple, ce moyen de réduction MDR peut être un générateur de bruit comme décrit dans le document FR 2780831.

Une autre solution pour réaliser les moyens de réduction MDR serait de prévoir des moyens d'analyse des non-linéarités du convertisseur

20 numérique/analogique DAC1 et un moyen de compensation de ces non linéarités avec l'ajout de poids internes pour telle ou telle raie du spectre.

Le premier moyen de synthèse numérique directe DDS1 délivre une série de signaux séparés par un pas de fréquence relativement fin (par exemple 10Hz).

25 C'est l'utilisation d'un moyen de synthèse numérique directe qui permet d'avoir cette résolution très fine (de l'ordre d'une dizaine de Hz).

Chaque signal délivré par le premier moyen de synthèse numérique directe DDS1, est filtré par un filtre passe-bande FPB1, de façon à éviter un repliement du spectre engendré par la fréquence d'horloge CK1. 6 Le signal filtré est alors délivré en entrée du comparateur phase-fréquence CPF de la boucle à verrouillage de phase PLL. La chaîne de retour CTR de la boucle à verrouillage de phase relie la sortie de l'oscillateur contrôlé en tension VCO et une entrée du 5 comparateur phase-fréquence CPF. La chaîne de retour CTR comprend tout d'abord un amplificateur de gain AMPG2 apte à amplifier l'amplitude du signal de sortie de l'oscillateur contrôlé en tension VCO. Le signal amplifié est délivré à un moyen de transposition de 10 fréquence, ici un mélangeur MEL1. Sur une autre entrée, le mélangeur MEL1 reçoit une fréquence de transposition ftranspo. Cette dernière est élaborée par un autre mélangeur MEL2. Ce mélangeur MEL2 reçoit tout d'abord un signal ayant une 15 fréquence fixe LOF d'un générateur GEN. Par exemple, le générateur GEN peut être réalisé à l'aide d'un moyen de synthèse de type analogique directe. Celui-ci est cadencé par un signal d'horloge CK2. La fréquence du signal LOF est de préférence comprise entre 2 et 4 GHz, par exemple 3GHz. 20 Le signal LOF a pour fonction d'élever en fréquence un autre signal dit intermédiaire SI via le mélangeur MEL2. Ce signal intermédiaire SI est élaboré à l'aide d'un deuxième moyen de synthèse directe DDS2, ici de type numérique. En variante, elle pourrait être de type analogique. Le deuxième moyen de synthèse 25 numérique directe DDS2 est cadencé par un signal d'horloge CK3. L'ensemble des signaux d'horloge mentionnés ici sont délivrés par un unique oscillateur de référence OSC, de façon à assurer la cohérence totale du synthétiseur numérique SYNT. Le deuxième moyen de synthèse numérique directe DDS2 30 incorpore également un convertisseur numérique/analogique DAC2 délivrant un signal analogique dont la fréquence est programmée à l'aide d'un mot numérique FW délivré en entrée du deuxième moyen de synthèse numérique directe DDS2. Par exemple, le deuxième moyen de synthèse numérique directe DDS2 peut être réalisé à l'aide d'un accumulateur modulo M, M étant un entier ayant une valeur fonction du pas de fréquence dudit moyen de synthèse numérique directe DDS2 (par exemple 40 pour un pas de fréquence de 50 MHz, la fréquence de CK3 étant de 2 GHz). L'accumulateur est couplée à une mémoire de type ROM (pour Read-Only Memory en langue anglaise) dite sinus, c'est-à-dire apte à 10 mémoriser des signaux sinusoïdaux. Le couple accumulateur/mémoire ROM permet de générer des erreurs de quantification de phase et d'amplitude cycliques, ayant pour effet de produire en sortie du convertisseur numérique/analogique DAC2 des parasites avec une fréquence comprise à +/-K*Fe/M, K étant un entier et Fe 15 la fréquence du signal délivré par le convertisseur numérique/analogique. Un filtre passe-bande FPB2 est couplé à la sortie du deuxième moyen de synthèse numérique directe DDS2, de façon à éviter un repliement du spectre engendré par la fréquence d'horloge CK3. La bande de fréquence associée à ce deuxième moyen de 20 synthèse numérique directe DDS2 est largement supérieure à celle du premier DDS1, par exemple 300 MHz. Le signal est délivré sur porteuse (par exemple 400 MHz). La bande de fréquence est alors balayée par pas plus importants que ceux générés par le premier moyen de synthèse numérique directe DDS1, par 25 exemple de l'ordre de 50 MHz. Ainsi, les éventuelles raies parasites présentes au sein du signal élaboré par le deuxième moyen de synthèse numérique DDS2 sont éloignées de plus de 50MHz de la fréquence de la porteuse. Elles seront donc filtrées ultérieurement par la boucle à verrouillage de phase PLL qui 30 forme naturellement un filtre passe-bande à bande étroite.

Le mélangeur MEL2 délivre une série de signaux dont la fréquence est fonction de celles des signaux SI et LOF. Un filtre passe-bande FPB5 est alors couplé en sortie de ce mélangeur MEL2, de façon à récupérer le signal LOFùSI parmi les autres signaux. Le signal filtré par le filtre passe-bande FPB5 forme le signal de transposition ftranspo précité. Un autre filtre passe-bande FPB4 couplé en sortie du mélangeur MEL1 a pour fonction de récupérer le signal dont la fréquence est égale à la différence entre le signal amplifié issu de l'amplificateur AMPG2 et le signal de transposition ftranspo. Le signal résultant S4 de ce filtrage est le deuxième signal d'entrée du comparateur phase-fréquence CPF de la boucle à verrouillage de phase PLL.

Le synthétiseur SYNT comprend également en sortie de la boucle à verrouillage de phase PLL un bloc de sortie BS. Celui-ci a pour fonction d'élever encore la fréquence du signal délivré par la boucle à verrouillage de phase, de façon que la bande de fréquence du synthétiseur soit la plus étendue possible.

Pour ce faire, le bloc de sortie BS comprend un amplificateur de gain AMPG1 puis un multiplieur par N, N étant un entier, de façon à atteindre la bande de fréquence finale souhaitée. Par exemple N peut être compris entre 2 et 10. Un filtre passe-bande FPB3 est couplé en sortie du multiplieur MUL de façon à éliminer les raies parasites générées par la multiplication. Le signal synthétisé est délivré par une borne de sortie du synthétiseur SYNT référencée BS. L'architecture proposée est particulièrement compacte et surtout très peu génératrice de bruit. En effet, la quantité de bruit produit est donnée par le générateur du signal à fréquence fixe LOF. Le bruit engendré par les moyens de synthèse numérique directe DDS1 et DDS2 et la boucle à verrouillage de phase PLL étant négligeable à côté de celui produit par le générateur GEN. La figure 2 illustre une variante du synthétiseur numérique SYNT. Dans cette variante, le bloc de sortie BS ne comprend par de multiplieur par N. La sortie de l'amplificateur de gain AMPG1 est directement couplée au filtre passe-bande FPB3. La multiplication par N de la bande de fréquence est effectuée par un diviseur par N, référencé DIV, N étant un entier. Ce diviseur DIV est incorporé au sein de la boucle de retour CRT. 1 o De préférence, il est de type à faible bruit. Plus précisément, le diviseur DIV est couplé en sortie de l'oscillateur contrôlé en tension VCO, qui est dans cette variante apte à fonctionner directement dans la bande de fréquence finale souhaitée, par exemple en bande X.

15 La sortie du diviseur DIV est couplée à l'entrée de l'amplificateur de gain AMPG2. 20

Claims

REVENDICATIONS1. Synthétiseur (SYNT) de fréquences de type numérique apte à délivrer un signal de sortie continu, comprenant un premier moyen de synthèse numérique directe (DDS1) couplé en amont d'une boucle à verrouillage de phase (PLL), caractérisé par le fait que la chaîne de retour (CRT) de ladite boucle à verrouillage de phase (PLL) comporte un moyen de io transposition de fréquence (MEL1) apte à recevoir d'une part un signal fonction du signal de sortie de la boucle à verrouillage de phase, et d'autre part un signal de transposition de fréquence (ftranspo), ledit synthétiseur de fréquences comprenant en outre un deuxième moyen de synthèse directe (DDS2) dont la bande de fréquence instantanée associée est plus large que 15 celle associée au premier moyen de synthèse numérique directe (DDS1), et étant apte à délivrer un signal intermédiaire (SI) servant à élaborer ledit signal de transposition.
2. Synthétiseur selon la revendication précédente, dans lequel le deuxième moyen de synthèse directe (DDS2) est de type numérique. 20
3. Synthétiseur selon la revendication 1, dans lequel le deuxième moyen de synthèse directe (DDS2) est de type analogique.
4. Synthétiseur selon l'une des revendications précédentes, dans lequel le premier moyen de synthèse numérique directe (DDS1) incorpore un convertisseur numérique/analogique et un moyen de réduction (MDR) des 25 non-linéarités dudit convertisseur numérique/analogique (DAC1).
5. Synthétiseur selon la revendication précédente, dans lequel le moyen de réduction (MDR) des non-linéarités est un générateur de bruit.
6. Synthétiseur selon l'une des revendications précédentes, comprenant en outre un générateur de signaux à fréquence fixe (GEN) et un 30 autre mélangeur (MEL2) apte à recevoir d'une part ledit signal intermédiaire(SI) et d'autre part un signal ayant une fréquence fixe, de façon à élaborer ledit signal de transposition de fréquence.
7. Synthétiseur selon la revendication précédente, dans lequel le générateur de signaux à fréquence fixe (GEN) est un moyen de synthèse 5 analogique directe.
8. Synthétiseur selon l'une des revendications précédentes, comprenant en outre un bloc de sortie (BS) couplé en sortie de la boucle à verrouillage de phase (PLL), incorporant un multiplieur (MUL) par N, N étant un entier, du signal de sortie de ladite boucle à verrouillage de phase. 10
9. Synthétiseur selon l'une des revendications 1 à 7, dans lequel la boucle de retour (CRT) comprend en outre un diviseur par N (DIV), N étant un entier, ledit diviseur par N étant couplé en amont du moyen de transposition de fréquence (MEL1) et en sortie de la boucle de verrouillage de phase (PLL), de façon à diviser ledit signal de sortie de la boucle à 15 verrouillage de phase.
10. Synthétiseur selon l'une des revendications précédentes, dans lequel différents signaux d'horloge (CK1, CK2, CK3) sont mis en oeuvre, l'ensemble de ces signaux étant élaborés à l'aide d'un même oscillateur (OSC). 20
11. Synthétiseur selon la revendication précédente, dans lequel la bande de fréquence instantanée du premier moyen de synthèse numérique directe (DDS1) est inférieure à 5% de la fréquence du signal d'horloge qu'il reçoit.
12. Utilisation d'un synthétiseur selon l'une des revendications 25 précédentes, au sein d'un radar.