JPH0923158A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH0923158A
JPH0923158A JP7172315A JP17231595A JPH0923158A JP H0923158 A JPH0923158 A JP H0923158A JP 7172315 A JP7172315 A JP 7172315A JP 17231595 A JP17231595 A JP 17231595A JP H0923158 A JPH0923158 A JP H0923158A
Authority
JP
Japan
Prior art keywords
frequency
signal
synthesizer
output
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7172315A
Other languages
English (en)
Inventor
Yosuke Kanekawa
陽介 金川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7172315A priority Critical patent/JPH0923158A/ja
Publication of JPH0923158A publication Critical patent/JPH0923158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 この発明は直接デジタルシンセサイザを用い
た周波数シンセサイザの低スプリアス化、出力周波数の
広帯域化、周波数切り替えを高速化する。 【構成】 直接デジタルシンセサイザ１の出力２がスプ
リアスの発生が少ない周波数範囲の場合には、この出力
２をスイッチ１４が位相同期ループ１０に基準信号とし
て入力し、出力２にスプリアスが多くなる周波数範囲に
制御する場合には、スプリアスが少なくなる周波数範囲
の出力２と発振器１３が出力する所定の周波数の信号を
混合するミキサ１２の出力をスイッチ１４が選択して基
準信号として出力する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は直接デジタルシンセサ
イザ（以後、ＤＤＳと称す）を利用した周波数シンセサ
イザの低スプリアス化、広帯域化、および高速化に関す
るものである。
【０００２】
【従来の技術】図７は例えば公開特許 昭６３−２９６
５２２、米国特許４９６５５３３あるいは１９８１年発
行のＩＥＥＥ ３５ｔｈ Ａｎｎｕａｌ Ｆｒｅｑｕｅ
ｎｃｙＣｏｎｔｒｏｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅ
ｓｔの４０６ページから４１４ページに示された従来の
周波数シンセサイザの構成例である。図において、１は
ＤＤＳ、２はＤＤＳ１の出力端子、３は基準クロック信
号用発振器、４はＤＤＳ１のスプリアスやミキサによる
高調波を除去するフィルタ、５は位相比較器、６はルー
プフィルタ、７は電圧制御発振器であるＶＣＯ、８はカ
プラ、９は分周器、１０は位相比較器５とループフィル
タ６とＶＣＯ７とカプラ８と分周器９とから構成される
位相同期ループ、１１は周波数シンセサイザの出力端子
である。
【０００３】次に、動作を図について説明する。図７に
示す従来の構成による周波数シンセサイザにおいては、
ＶＣＯ７の出力（ｆｏ）の一部をカプラ８で取り出し、
その信号を分周器９で分周しＤＤＳ１の出力信号（ｆ
ｒ）と位相比較器５において位相比較する。この位相比
較器の出力信号をループフィルタ６を通す事によりｆｏ
とｆｒの位相差が無くなるようループが動作する。
【０００４】次に、ＤＤＳ１について説明する。単一の
基準信号からデジタルで制御する周波数を生成するもの
で図８に示す通り位相アキュムレータ、位相−振幅コン
バータ、Ｄ／Ａコンバータより構成される。位相アキュ
ムレータは出力波形の位相増加を生成するデバイスで、
この後の位相−振幅コンバータにて位相情報を振幅デー
タに変換し、最終段のＤ／Ａコンバータによりアナログ
信号に変換する。出力信号の周波数は次式で表される。 ｆout ＝Ｋ・ｆclk ／２n ここでｆclk は単一の基準クロック信号、ｎは位相アキ
ュムレータのワード長である。
【０００５】
【発明が解決しようとする課題】位相同期ループにおい
て位相比較器に入力される基準信号の波形が周波数シン
セサイザの出力波形に大きく影響する。すなわち基準信
号のキャリアから離れた周波数のスプリアスは、ループ
フィルタ４によりレベルが低減されるがキャリア近傍の
スプリアスは低減されずにＰｓ・２０・ｌｏｇＮで表さ
れるレベルで出力信号に現れる。ここでＰｓは基準信号
に含まれるスプリアスレベルである。図９にＤＤＳ１の
出力スペクトルを示すが、ＤＤＳ１の出力にはＡ・ｆ
clk ±Ｂ・ｆout （Ａ，Ｂ＝０，１，２，３・・・）で
表される周波数のスプリアスが含まれる。従ってＤＤＳ
１のスプリアスはＤＤＳ１の出力周波数によってはキャ
リア近傍に現れる場合があり、フィルタ８やループフィ
ルタ４にて除去出来ない場合シンセサイザの出力波形が
劣化する。このためＤＤＳ１を使用した従来のシンセサ
イザにおいてＤＤＳ１出力のキャリア近傍にレベルの高
いスプリアスが発生するような周波数においてはシンセ
サイザの出力波形が劣化するという問題があった。
【０００６】また、周波数シンセサイザの出力周波数を
広帯域化する場合には、基準信号、すなわちＤＤＳ１出
力を広帯域化する必要がある。例えば、シンセサイザの
出力周波数範囲を△Ｆとした場合、基準信号の周波数範
囲は△Ｆ／Ｎで表されるため、シンセサイザの出力周波
数範囲はＤＤＳ１の周波数範囲により制限されるという
問題があった。
【０００７】この発明は上記のような問題を解決するた
めになされたもので、ＤＤＳ１のキャリア近傍のスプリ
アスの影響を受けず、広帯域な周波数シンセサイザを得
る事を目的とする。
【０００８】
【課題を解決するための手段】この発明に係る周波数シ
ンセサイザは、周波数設定信号と基準クロックとを入力
してデジタル演算により周波数合成して第１の周波数の
信号を出力する直接デジタルシンセサイザと、前記第１
の周波数の信号を入力して前記第１の周波数とは異なる
第２の周波数の信号を出力する周波数変換手段と、所定
の周波数の基準信号を入力して所要の周波数の信号を出
力する位相同期ループと、前記所定の周波数の基準信号
の周波数に応じて、前記第１の周波数の信号と前記第２
の周波数の信号とを切り換え前記所定の周波数の基準信
号として前記位相同期ループに出力する基準信号切換手
段とを備えたものである。
【０００９】また、次の発明に係る周波数シンセサイザ
は、周波数変換手段は、所定の周波数を発振する発振器
と、第１の周波数の信号と前記発振器が発振する所定の
周波数とを入力して混合するミキサとを備え第２の周波
数の信号を出力するものである。
【００１０】また、次の発明に係る周波数シンセサイザ
は、周波数変換手段は、互いに異なる周波数を発振する
複数の発振器と、該複数の発振器のいずれかが出力する
周波数と第１の周波数の信号とを入力して混合するミキ
サと、前記複数の発振器を切り換えて前記ミキサに接続
する発振器切換手段とを備え第２の周波数の信号を出力
するものである。
【００１１】また、次の発明に係る周波数シンセサイザ
は、周波数変換手段を周波数逓倍器としたものである。
【００１２】また、次の発明に係る周波数シンセサイザ
は、周波数設定信号と基準クロックとを入力してデジタ
ル演算により周波数合成した第１の周波数の信号を出力
する直接デジタルシンセサイザと、所定の基準信号を入
力して所要の周波数の信号を出力する位相同期ループ
と、互いに異なる特性を有する複数の低域フィルタと、
前記第１の周波数の信号の周波数に応じて前記複数の低
域フィルタ中の所要の低域フィルタを前記直接デジタル
シンセサイザに接続し、前記所要の低域フィルタの出力
を前記所定の周波数の基準信号として出力するフィルタ
選択手段とを備えたものである。
【００１３】また、次の発明に係る周波数シンセサイザ
は、周波数設定信号と基準クロックとを入力してデジタ
ル演算により周波数合成した第１の周波数の信号を出力
する第１の直接デジタルシンセサイザと、前記周波数設
定信号と前記基準クロックとを入力してデジタル演算に
より周波数合成し、前記第１の周波数とは異なる第２の
周波数の信号を出力する第２の直接デジタルシンセサイ
ザと、基準信号を入力して所要の周波数の信号を出力す
る位相同期ループと、前記第１の周波数の信号と前記第
２の周波数の信号を混合して前記所定の周波数の基準信
号を出力するミキサとを備えたものである。
【００１４】更に、次の発明に係る周波数シンセサイザ
は、周波数設定信号と基準クロックとを入力してデジタ
ル演算により合成した第１の周波数の信号を出力する第
１の直接デジタルシンセサイザと、前記周波数設定信号
と前記基準クロックとを入力してデジタル演算により合
成し、前記第１の周波数とは異なる第２の周波数の信号
を出力する第２の直接デジタルシンセサイザと、前記第
２の周波数の信号と後述する帰還信号とを混合するミキ
サ、及び該ミキサの出力信号と前記第１の周波数の信号
を位相比較する位相比較器、及び該位相比較器の出力を
ループフィルタを介して入力してＮ倍（Ｎは正の数）の
周波数の信号を出力する電圧制御発振器、及び該電圧制
御発振器出力を１／Ｎに分周して前記帰還信号を出力す
る分周器とを有し所要の周波数の信号を出力する位相同
期ループとを備えたものである。
【００１５】
【作用】この発明における周波数シンセサイザは、直接
デジタルシンセサイザが、周波数設定信号と基準クロッ
クとを入力してスプリアスの少ない第１の周波数の信号
を出力することができるようになり、周波数変換手段
が、第１の周波数の信号を入力して第１の周波数とは異
なる第２の周波数の信号を出力し、基準信号切換手段
が、位相同期ループに入力する基準信号の周波数に応じ
て、第１の周波数の信号と第２の周波数の信号とを切り
換え基準信号として位相同期ループに出力する。
【００１６】また、次の発明における周波数シンセサイ
ザは、発振器の出力と、スプリアスの少ない第１の周波
数の信号と発振器が発振する所定の周波数とをミキサが
入力して第２の周波数の信号を出力する。
【００１７】また、次の発明における周波数シンセサイ
ザは、互いに異なる周波数を発振する複数の発振器の
内、発振器切換手段が、接続された発振器の出力とスプ
リアスの少ない第１の周波数の信号とを入力してミキサ
が第２の周波数の信号を出力する。
【００１８】また、次の発明における周波数シンセサイ
ザは、周波数逓倍器がスプリアスの少ない第１の周波数
の信号を入力して第２の周波数の信号を出力する。
【００１９】また、次の発明における周波数シンセサイ
ザは、フィルタ選択手段が、直接デジタルシンセサイザ
が出力する第１の周波数の信号の周波数に応じて複数の
低域フィルタ中の所要の低域フィルタを直接デジタルシ
ンセサイザに接続するので、第１の周波数の信号の周波
数に応じて変化するスプリアスが所要の低域フィルタに
より除去され、スプリアスが除去された第１の周波数の
信号が基準信号として位相同期ループに入力される。
【００２０】また、次の発明における周波数シンセサイ
ザは、第１の直接デジタルシンセサイザと第２の直接デ
ジタルシンセサイザが出力する第１の周波数の信号とこ
の第１の周波数とは異なる第２の周波数の信号とをミキ
サが混合して位相同期ループに基準信号として出力す
る。
【００２１】更に、次の発明における周波数シンセサイ
ザは、第１の直接デジタルシンセサイザが第１の周波数
の信号を出力し、第２の直接デジタルシンセサイザが第
１の周波数とは異なる第２の周波数の信号を出力し、位
相同期ループが、入力した第２の周波数の信号と帰還信
号とを混合したミキサの出力と入力した第１の周波数の
信号とを位相比較する位相比較器の出力を、ループフィ
ルタを介して電圧制御発振器に入力して所要の周波数の
信号を出力する。
【００２２】
【実施例】
実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による周波数シンセサ
イザを示す構成図であり、図において１はＤＤＳ、３は
ＤＤＳの基準クロック用発振器、４ａはＤＤＳ出力信号
に含まれる高調波やスプリアスを除去するフィルタ、１
２はミキサ、１３はローカル用発振器、１４はミキサを
通る系とミキサをバイパスする系を切り替えるスイッ
チ、１０は位相同期ループである。
【００２３】次に、動作を図について説明する。この発
明による周波数シンセサイザは通常はＤＤＳ１の出力信
号をフィルタ４ａを通して位相同期ループ１０へ周波数
ｆｒの基準信号出力する。また、位相同期ループ１０の
出力周波数、すなわち周波数シンセサイザの出力信号は
Ｎ・ｆｒである。ところでＤＤＳ１の出力信号には先に
述べたようにＡ・ｆclk ±Ｂ・ｆout で表されるスプリ
アスが含まれるため、あるＤＤＳ１出力周波数において
はキャリアの近傍に周波数ｆspの低次のスプリアスが発
生する場合がある。このような低次のスプリアスはフィ
ルタ４ａやループフィルタ６によっても除去する事が不
可能となりシンセサイザの出力信号に高レベルのスプリ
アスとして現れる。このような場合スイッチ１４を切り
替えミキサ１２を通る系を選択し位相比較器の入力にお
いて所望のｆｒとなるようＤＤＳ１の出力周波数を制御
する。ＤＤＳ１のスプリアスはＤＤＳ１出力周波数の値
により決まるため、ＤＤＳ１の出力周波数を大幅に変化
させるとかならずキャリア近傍に低次のスプリアスが発
生する。従って基準信号のｆｒをミキサ１２を通る系に
より大きく変化し、ＤＤＳ１の出力周波数に低次のスプ
リアスが含まれない範囲で周波数を変化させ、ＤＤＳ１
により基準信号のｆｒを微調整することにより低次のス
プリアスがキャリア近くに発生しないようにする。この
ときＤＤＳ１出力信号のキャリア近傍にスプリアス発生
しないような周波数になるようあらかじめ発振器１３の
周波数を選ぶ必要がある。このようにしてキャリア近傍
に発生するスプリアスの影響を避ける効果がある。
【００２４】以上の説明ではＤＤＳ１の出力信号を周波
数変換するミキサ１２のローカルとして単一の発振器１
３を使用したがこの発振器１３を複数備え発振器１３の
周波数を選択できるようにすることによりさらに多くの
場合のスプリアスｆspの影響を避け、且つ広帯域な周波
数シンセサイザが実現できる。
【００２５】実施例２．図２はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図１と
同一符号は同一又は相当部分を示す。図において、スイ
ッチ１４ａはＤＤＳ１の出力信号をミキサ１２を通る系
とバイパスする系とに切り替え、基準信号を位相同期ル
−プ１０に入力するスイッチ、１４ｂは複数個の発振器
１３ａ，ｂ，ｃを切り替えるスイッチである。
【００２６】次に動作を図について説明する。実施例１
と同様ＤＤＳ１の出力信号においてキャリア近傍にスプ
リアスが発生するようなｆspにおいてスイッチ１４ａを
切り替えることによりミキサ１２を通る系に切り替え、
ＤＤＳ１出力周波数がキャリア近傍にスプリアスが発生
しない周波数を選択する。このときシンセサイザの出力
周波数の数が多い場合はｆspが多数発生することになり
発振器１３が単体の場合はミキサ１２をバイパスする系
と、ミキサ１２を通る系と切り替えてもｆspを避けるこ
とが不可能となる。このような場合発振器１３を複数個
有しＤＤＳ１出力のキャリア近傍のスプリアスに応じて
発振器１３ａ，ｂ，ｃを切り替えることにより多チャン
ネル、広帯域化に対応できる。また発振器１３を複数個
有することにより基準信号のｆｒが広帯域となり広帯域
周波数シンセサイザが実現できる。
【００２７】実施例３．図３はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図１と
同一符号は同一又は相当部分を示す。図において、１４
ｃ，ｄは逓倍器をバイパスする系と周波数を逓倍する逓
倍器１５ａ，ｂを通る系とを切り替え、基準信号を位相
同期ル−プ１０に入力するスイッチである。
【００２８】次に、動作を図について説明する。先に述
べたようにＤＤＳ１の出力信号にはスプリアスが含まれ
るが出力周波数が高くなるにしたがい低次で高レベルの
スプリアスがキャリア近傍に発生する。この様な高レベ
ルのスプリアスを避けるためにはＤＤＳ１の出力周波数
を低く抑える必要があり、基準信号のｆｒの帯域が制限
される。図３に示すにおいてスイッチ１４ｃ，ｄを切り
替えることによりＤＤＳ１の出力周波数を低く抑えなが
ら基準信号を広帯域化する効果があり、広帯域な周波数
シンセサイザを実現できる。例えば、ＤＤＳ１はスプリ
アスの問題で５〜１０ＭＨＺの帯域しか基準信号に使え
ない場合、出力周波数によって逓倍器１５ａにより１０
〜２０ＨＺに逓倍し、又逓倍器１５ｂにより２０〜３０
ＨＺに逓倍することにより、５〜３０ＨＺの基準信号を
低次のスプリアスの発生を避けたものとすることができ
る。
【００２９】実施例４．図４はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図１と
同一符号は同一又は相当部分を示す。図において、スイ
ッチ１４ｅ，ｆは通過帯域周波数が違うフィルタを周波
数シンセサイザの出力周波数により切り替える。
【００３０】次に、動作を図について説明する。ＤＤＳ
１の出力信号には先に述べたようにｆsp＝ｆclk ±ｆ
out で表されるスプリアスが含まれるが、このスプリア
はＤＤＳ１の基本出力信号と比べ位相雑音、レベルに差
はなくそれぞれ基準信号とした場合、シンセサイザ出力
においても差はみられない。また、ＤＤＳ１のスプリア
スは基本波より周波数が高いものもあり、これらのスプ
リアスの通過を阻止するフィルタ４ａ，ｂ，ｃの帯域周
波数を選択することにより基準信号のｆｒを広帯域化す
る効果があり広帯域周波数シンセサイザを実現できる。
【００３１】実施例５．図５はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図１と
同一符号は同一又は相当部分を示す。図において、１ａ
は第一のＤＤＳ、１ｂは第二のＤＤＳ、４ａ及び４ｂは
第一のＤＤＳ１ａ及び第二のＤＤＳ１ｂの出力信号に含
まれるスプリアスを除去するフィルタであり、第一のＤ
ＤＳ１ａの出力信号をミキサ１２により周波数変換し位
相同期ループ１０の基準信号とする。４Ｃはミキサ１２
の出力信号に含まれるスプリアスを除去するフィルタで
ある。
【００３２】次に、動作を図について説明する。先に述
べたように第一のＤＤＳ１ａの出力周波数を高くしてい
くと低次の高レベルのスプリアスがキャリア近傍に現れ
るので、第一のＤＤＳ１ａの出力信号を基準信号に使用
した場合は広帯域化が難しい。したがって、図５に示し
たようにミキサ１２、及び第二のＤＤＳ１ｂによって周
波数変換を行い両方のＤＤＳを周波数制御することによ
り基準信号のｆｒを広帯域化する効果がある。この場
合、周波数を変化させても基準信号の位相は連続的に変
化するため実施例２のような場合と違って位相同期ルー
プ１０において同期がはずれることが無くスムースに周
波数が切り替わる効果がある。従って、広帯域、且つ高
速な周波数シンセサイザが実現できる。
【００３３】実施例６．図６はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図５と
同一符号は同一又は相当部分を示す。図において、１ｂ
は第二のＤＤＳ、１６はＶＣＯ７の出力信号を周波数変
換するミキサ、その高調波を除去するフィルタ４ｄであ
り、それぞれのＤＤＳ１ａ，１ｂを制御することにより
シンセサイザの出力周波数を制御する。
【００３４】次に、動作を図について説明する。周波数
シンセサイザの出力周波数を変化させる場合、基準信号
を出力する第一のＤＤＳ１ａを制御するとともに、ＶＣ
Ｏ７の出力信号を位相比較周波数まで周波数変換する系
にミキサ１６、および第二のＤＤＳ１ｂを使い、第２の
ＤＤＳ１ｂも制御する。位相同期ループ１０ａの基準信
号を第一のＤＤＳ１ａから入力した場合、第一のＤＳＳ
１ａの出力周波数を大きく振ると第一のＤＳＳ１ａの出
力キャリア近くに低次のスプリアスが発生するので、あ
まり出力周波数を大きく振ることができない。
【００３５】従って、この実施例はＶＣ０７の分周ポイ
ントにおいて周波数を変えることにより広帯域な周波数
シンセサイザを実現するものである。従来例で説明した
図７に示す周波数シンセサイザにおいて、例えば、ＶＣ
Ｏ７の分周数を１００に固定してＤＳＳ１出力を１０Ｍ
ＨＺとしてＤＳＳ１の出力周波数を±５ＭＺ振ると、こ
の周波数シンセサイザの出力は１ＧＨＺ±５００ＭＨＺ
となる。ところが、ＶＣＯ７の分周数を９０〜１１０ま
で可変とすれば、ＤＳＳ１の出力周波数が５ＭＨＺでＶ
ＣＯ７の分周波が９０の場合には、周波数シンセサイザ
の出力周波数は４５０ＭＨＺとなり、ＤＳＳ１の出力周
波数が１５ＭＨＺでＶＣＯ７の分周波が１１０の場合に
は、周波数シンセサイザの出力周波数は１６５０ＭＨＺ
となり、４５０ＭＨＺ〜１６５０ＭＨＺまでの広帯域シ
ンセサイザとなる。
【００３６】しかし、このような構成ではＶＣＯ７の分
周数を変えると位相がその瞬間不連続となり周波数シン
セサイザの同調速度が遅くなる。従って、図６に示すよ
うに第二のＤＳＳ１６により連続的にＶＣＯ７の分周周
波数を振ることにより、位相は連続的に変化するために
位相同期ループ１０ａにおいても同期がはずれること無
くスムーズに切り替る。
【００３７】また、第二のＤＤＳ１ｂの代わりに複数の
発振器を使いそれらを切り替えても良い。ただし、ＤＤ
Ｓを使用した場合は、シンセサイザの出力周波数を変化
させる場合位相同期ループ１０ａにおいて同期がはずれ
ること無くスムーズに切り替わるため高速化に有利であ
る。
【００３８】
【発明の効果】以上のように、この発明によれば、周波
数シンセサイザを、直接デジタルシンセサイザが出力す
る第１の周波数の信号にスプリアスの発生が少ない周波
数範囲では、第１の周波数の信号を基準信号として位相
同期ループに入力し、第１の周波数の信号にスプリアス
が発生する周波数範囲では、基準信号切換手段により周
波数変換手段が出力する第２周波数の信号に切り換え、
基準信号として位相同期ループに入力するようにする
と、基準信号のキャリア近傍のスプリアスを低くできる
とともに、常にスプリアスレベルが小さく、広帯域な周
波数シンセサイザを提供できる効果を奏する。
【００３９】また、次の発明によれば、周波数シンセサ
イザを、発振器の出力と、スプリアスの少ない第１の周
波数の信号と発振器が発振する所定の周波数とをミキサ
が入力して第２の周波数の信号を出力するようにして
も、基準信号のキャリア近傍のスプリアスを低くできる
とともに、常にスプリアスレベルが小さく、広帯域な周
波数シンセサイザを提供できる効果を奏する。
【００４０】また、次の発明によれば、周波数シンセサ
イザを、互いに異なる周波数を発振する複数の発振器の
内、発振器切換手段が接続した発振器の出力とスプリア
スの少ない第１の周波数の信号とを入力してミキサが第
２の周波数の信号を出力するようにしても、基準信号の
キャリア近傍のスプリアスを低くできるとともに、常に
スプリアスレベルが小さく、広帯域な周波数シンセサイ
ザを提供できる効果を奏する。
【００４１】また、次の発明によれば、周波数シンセサ
イザを、周波数逓倍器がスプリアスの少ない第１の周波
数の信号と入力して第２の周波数の信号を出力するよう
にしても、基準信号のキャリア近傍のスプリアスを低く
できるとともに、常にスプリアスレベルが小さく、広帯
域な周波数シンセサイザを提供できる効果を奏する。
【００４２】また、次の発明によれば、周波数シンセサ
イザを、フィルタ選択手段が、直接デジタルシンセサイ
ザが出力する第１の周波数の信号の周波数に応じて複数
の低域フィルタ中の所要の低域フィルタを直接デジタル
シンセサイザに接続するので、第１の周波数の信号の周
波数に応じて変化するスプリアスが所要の低域フィルタ
により除去され、スプリアスが除去された第１の周波数
の信号が基準信号として位相同期ループに入力されるよ
うになり、基準信号のキャリア近傍のスプリアスを低く
できるとともに、常にスプリアスレベルが小さく、広帯
域な周波数シンセサイザを提供できる効果を奏する。
【００４３】また、次の発明によれば、周波数シンセサ
イザを、第１の直接デジタルシンセサイザと第２の直接
デジタルシンセサイザが出力する第１の周波数の信号と
この第１の周波数とは異なる第２の周波数の信号とをミ
キサが混合して位相同期ループに基準信号として出力す
るようにすると、第１の周波数の信号の周波数範囲をス
プリアスの発生が少ない範囲に設定することが可能とな
り、当該周波数シンセサイザの周波数の切り換えをスイ
ッチによらず可能となるので、位相同期がはずれること
なくスムーズな周波数の切り換えができるとともに、基
準信号のキャリア近傍のスプリアスを低くでき、常にス
プリアスレベルが小さく、広帯域な周波数シンセサイザ
を提供できる効果を奏する。
【００４４】更に、次の発明によれば、周波数シンセサ
イザを、第１の直接デジタルシンセサイザが第１の周波
数の信号を出力し、第２の直接デジタルシンセサイザが
第１の周波数とは異なる第２の周波数の信号を出力し、
位相同期ループが、入力された第２の周波数の信号と帰
還信号とを混合したミキサの出力と、入力された第１の
周波数の信号とを位相比較する位相比較器の出力をルー
プフィルタを介して電圧制御発振器に入力して所要の周
波数の信号を出力するようにすると、当該周波数シンセ
サイザの周波数の切り換えをスイッチや可変分周器によ
らず可能となるので、位相同期がはずれることなくスム
ーズな周波数の切り換えができるとともに、基準信号の
キャリア近傍のスプリアスを低くでき、常にスプリアス
レベルが小さく、広帯域な周波数シンセサイザを提供で
きる効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施例１による周波数シンセサイ
ザを示すブロック図である。
【図２】 この発明の実施例２による周波数シンセサイ
ザを示すブロック図である。
【図３】 この発明の実施例３による周波数シンセサイ
ザを示すブロック図である。
【図４】 この発明の実施例４による周波数シンセサイ
ザを示すブロック図である。
【図５】 この発明の実施例５による周波数シンセサイ
ザを示すブロック図である。
【図６】 この発明の実施例６による周波数シンセサイ
ザを示すブロック図である。
【図７】 従来の構成による周波数シンセサイザを示す
ブロック図。
【図８】 従来及びこの発明の周波数シンセサイザに用
いられる直接デジタルシンセサイザを示すブロック図で
ある。
【図９】 従来の周波シンセサイザに用いられた直接デ
ジタルシンセサイザの出力を示すスペクトル図である。
【符号の説明】 １ 直接デジタルシンセサイザ、３ 基準クロック用発
振器、４ フィルタ、５ 位相比較器、７ 電圧制御発
振器、９ 分周器、１０ 位相同期ループ、１１ 周波
数シンセサイザ出力、１２ ミキサ、１３ 発振器、１
４ スイッチ、１５ 逓倍器。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 周波数設定信号と基準クロックとを入力
    してデジタル演算により周波数合成して第１の周波数の
    信号を出力する直接デジタルシンセサイザと、前記第１
    の周波数の信号を入力して第１の周波数とは異なる第２
    の周波数の信号を出力する周波数変換手段と、所定の周
    波数の基準信号を入力して所要の周波数の信号を出力す
    る位相同期ループと、前記所定の周波数の基準信号の周
    波数に応じて、前記第１の周波数の信号と前記第２の周
    波数の信号とを切り換え前記所定の周波数の基準信号と
    して前記位相同期ループに出力する基準信号切換手段と
    を備えたことを特徴とする周波数シンセサイザ。
  2. 【請求項２】 周波数変換手段は、所定の周波数を発振
    する発振器と、第１の周波数の信号と前記発振器が発振
    する所定の周波数とを入力して混合するミキサとを備え
    第２の周波数の信号を出力することを特徴とする請求項
    第１項に記載の周波数シンセサイザ。
  3. 【請求項３】 周波数変換手段は、互いに異なる周波数
    を発振する複数の発振器と、該複数の発振器のいずれか
    が出力する周波数と第１の周波数の信号とを入力して混
    合するミキサと、前記複数の発振器を切り換えて前記ミ
    キサに接続する発振器切換手段とを備え第２の周波数の
    信号を出力することを特徴とする請求項第１項に記載の
    周波数シンセサイザ。
  4. 【請求項４】 周波数変換手段を周波数逓倍器としたこ
    とを特徴とする請求項第１項に記載の周波数シンセサイ
    ザ。
  5. 【請求項５】 周波数設定信号と基準クロックを入力し
    てデジタル演算により周波数合成した第１の周波数の信
    号を出力する直接デジタルシンセサイザと、所定の基準
    信号を入力して所要の周波数の信号を出力する位相同期
    ループと、互いに異なる特性を有する複数の低域フィル
    タと、前記第１の周波数の信号の周波数に応じて前記複
    数の低域フィルタ中の所要の低域フィルタを前記直接デ
    ジタルシンセサイザに接続し、前記所要の低域フィルタ
    の出力を前記所定の周波数の基準信号として出力するフ
    ィルタ選択手段とを備えたことを特徴とする周波数シン
    セサイザ。
  6. 【請求項６】 周波数設定信号と基準クロックとを入力
    してデジタル演算により周波数合成した第１の周波数の
    信号を出力する第１の直接デジタルシンセサイザと、前
    記周波数設定信号と前記基準クロックとを入力してデジ
    タル演算により周波数合成し、前記第１の周波数とは異
    なる第２の周波数の信号を出力する第２の直接デジタル
    シンセサイザと、基準信号を入力して所要の周波数の信
    号を出力する位相同期ループと、前記第１の周波数の信
    号と前記第２の周波数の信号を混合して前記所定の周波
    数の基準信号を出力するミキサとを備えたことを特徴と
    する周波数シンセサイザ。
  7. 【請求項７】 周波数設定信号と基準クロックとを入力
    してデジタル演算により合成した第１の周波数の信号を
    出力する第１の直接デジタルシンセサイザと、前記周波
    数設定信号と前記基準クロックとを入力してデジタル演
    算により合成し、前記第１の周波数とは異なる第２の周
    波数の信号を出力する第２の直接デジタルシンセサイザ
    と、前記第２の周波数の信号と後述する帰還信号とを混
    合するミキサ、及び該ミキサの出力信号と前記第１の周
    波数の信号を位相比較する位相比較器、及び該位相比較
    器の出力をループフィルタを介して入力してＮ倍（Ｎは
    正の数）の周波数の信号を出力する電圧制御発振器、該
    電圧制御発振器の出力を１／Ｎに分周して前記帰還信号
    を出力する分周器とを有し所要の周波数の信号を出力す
    る位相同期ループとを備えたことを特徴とする周波数シ
    ンセサイザ。
JP7172315A 1995-07-07 1995-07-07 周波数シンセサイザ Pending JPH0923158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7172315A JPH0923158A (ja) 1995-07-07 1995-07-07 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7172315A JPH0923158A (ja) 1995-07-07 1995-07-07 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPH0923158A true JPH0923158A (ja) 1997-01-21

Family

ID=15939644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7172315A Pending JPH0923158A (ja) 1995-07-07 1995-07-07 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPH0923158A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271143A (ja) * 2001-03-02 2002-09-20 Samsung Electronics Co Ltd 周波数シンセサイザ
DE102005049578A1 (de) * 2005-10-17 2007-04-19 Rohde & Schwarz Gmbh & Co. Kg Signalgenerator mit direkt ausleitbarer DDS-Signalquelle
JP2007525853A (ja) * 2003-12-11 2007-09-06 マーキュリー・コンピューター・システムズ・インコーポレイテッド 広帯域ダイレクト・ディジタル・シンセサイザ
CN100372229C (zh) * 1997-09-12 2008-02-27 松下电器产业株式会社 用于高频装置的集成电路
FR2936621A1 (fr) * 2008-09-30 2010-04-02 Thales Sa Synthetiseur de frequences de type numerique a haute resolution et grande purete spectrale
JP2010523012A (ja) * 2007-11-28 2010-07-08 ビ−エイイ− システムズ パブリック リミテッド カンパニ− 可変フィルタ
JP2010524406A (ja) * 2007-04-12 2010-07-15 テラダイン、 インコーポレイテッド コスト的に有効な低ノイズの単一ループシンセサイザー
JP2011166684A (ja) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp 基準周波数信号源
JP2011172071A (ja) * 2010-02-19 2011-09-01 Nippon Dempa Kogyo Co Ltd Ｐｌｌ回路
JP2015527826A (ja) * 2012-07-23 2015-09-17 アソシエイテッド ユニバーシティーズ，インコーポレイテッド 可変周波数コムラインおよび周波数トグリングを利用するシンセサイザー方法
JP2017005550A (ja) * 2015-06-12 2017-01-05 三菱電機株式会社 信号発生器
CN115085818A (zh) * 2022-06-10 2022-09-20 中国科学院精密测量科学与技术创新研究院 一种用于激光器调制的零谐波宽频可调输出的射频信号源

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372229C (zh) * 1997-09-12 2008-02-27 松下电器产业株式会社 用于高频装置的集成电路
JP2002271143A (ja) * 2001-03-02 2002-09-20 Samsung Electronics Co Ltd 周波数シンセサイザ
JP2007525853A (ja) * 2003-12-11 2007-09-06 マーキュリー・コンピューター・システムズ・インコーポレイテッド 広帯域ダイレクト・ディジタル・シンセサイザ
US8044725B2 (en) 2005-10-17 2011-10-25 Rohde & Schwarz Gmbh & Co. Kg Signal generator with directly-extractable DDS signal source
DE102005049578A1 (de) * 2005-10-17 2007-04-19 Rohde & Schwarz Gmbh & Co. Kg Signalgenerator mit direkt ausleitbarer DDS-Signalquelle
JP2010524406A (ja) * 2007-04-12 2010-07-15 テラダイン、 インコーポレイテッド コスト的に有効な低ノイズの単一ループシンセサイザー
JP2010523012A (ja) * 2007-11-28 2010-07-08 ビ−エイイ− システムズ パブリック リミテッド カンパニ− 可変フィルタ
FR2936621A1 (fr) * 2008-09-30 2010-04-02 Thales Sa Synthetiseur de frequences de type numerique a haute resolution et grande purete spectrale
JP2011166684A (ja) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp 基準周波数信号源
JP2011172071A (ja) * 2010-02-19 2011-09-01 Nippon Dempa Kogyo Co Ltd Ｐｌｌ回路
US8125255B2 (en) 2010-02-19 2012-02-28 Nihon Dempa Kogyo Co., Ltd PLL circuit
JP2015527826A (ja) * 2012-07-23 2015-09-17 アソシエイテッド ユニバーシティーズ，インコーポレイテッド 可変周波数コムラインおよび周波数トグリングを利用するシンセサイザー方法
JP2017005550A (ja) * 2015-06-12 2017-01-05 三菱電機株式会社 信号発生器
CN115085818A (zh) * 2022-06-10 2022-09-20 中国科学院精密测量科学与技术创新研究院 一种用于激光器调制的零谐波宽频可调输出的射频信号源
CN115085818B (zh) * 2022-06-10 2024-02-09 中国科学院精密测量科学与技术创新研究院 一种用于激光器调制的零谐波宽频可调输出的射频信号源

Similar Documents

Publication Publication Date Title
JP2861542B2 (ja) 位相ロックループシンセサイザ
JP2526847B2 (ja) ディジタル方式無線電話機
JP3317837B2 (ja) Ｐｌｌ回路
JPH0923158A (ja) 周波数シンセサイザ
US6040738A (en) Direct conversion receiver using single reference clock signal
US5673007A (en) Frequency synthesizer having PLL receiving filtered output of DDS
JP2807703B2 (ja) 信号発生装置
JPH08256058A (ja) 信号発生装置
US5907590A (en) Frequency dividing circuit, frequency dividing method and telephone terminal device incorporating the frequency dividing circuit
JP3096636B2 (ja) Ｐｌｌ回路
EP0881775A1 (en) A clock generator
JP2002076889A (ja) 周波数シンセサイザ
JP2002141797A (ja) 周波数シンセサイザ
JPH0832350A (ja) 周波数シンセサイザ
JP2853595B2 (ja) Ｐｌｌ周波数シンセサイザ
JP6428498B2 (ja) 信号発生器
KR0175535B1 (ko) 병렬 구조의 직접 디지탈 주파수 합성기
JP2001237700A (ja) 位相同期ループ回路
JP2002151960A (ja) Ｐｌｌ回路
JP2002057577A (ja) Ｐｌｌ周波数シンセサイザ
JP2940220B2 (ja) Ｆｓｋ変調器
JPH09148928A (ja) 周波数シンセサイザ
JP3248453B2 (ja) 発振装置
JPH08307255A (ja) 位相同期発振器
JPH05122066A (ja) 周波数シンセサイザ