FR2973159A1 - Procede de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant - Google Patents

Procede de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant Download PDF

Info

Publication number
FR2973159A1
FR2973159A1 FR1152353A FR1152353A FR2973159A1 FR 2973159 A1 FR2973159 A1 FR 2973159A1 FR 1152353 A FR1152353 A FR 1152353A FR 1152353 A FR1152353 A FR 1152353A FR 2973159 A1 FR2973159 A1 FR 2973159A1
Authority
FR
France
Prior art keywords
substrate
layer
silicon
chamber
enclosure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1152353A
Other languages
English (en)
Other versions
FR2973159B1 (fr
Inventor
Oleg Kononchuk
Frederic Allibert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1152353A priority Critical patent/FR2973159B1/fr
Priority to TW101107519A priority patent/TWI458020B/zh
Priority to SG2012016770A priority patent/SG184651A1/en
Priority to KR1020120027527A priority patent/KR101379885B1/ko
Priority to CN201210074558.5A priority patent/CN102693933B/zh
Priority to JP2012064056A priority patent/JP5726796B2/ja
Priority to US13/426,190 priority patent/US8765571B2/en
Priority to EP12160793A priority patent/EP2503592A1/fr
Publication of FR2973159A1 publication Critical patent/FR2973159A1/fr
Application granted granted Critical
Publication of FR2973159B1 publication Critical patent/FR2973159B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6504—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1912—Preparing SOI wafers using selective deposition, e.g. epitaxial lateral overgrowth [ELO] or selective deposition of single crystal silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Abstract

L'invention concerne un procédé de fabrication d'un substrat de base pour la fabrication d'un substrat de type semi-conducteur sur isolant, comprenant les étapes suivantes : (a) fourniture d'un substrat (1) de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm, (b) nettoyage de la surface dudit substrat (1), de manière à retirer l'oxyde natif et/ou les dopants présents à la surface du substrat (1), (c) formation, sur ledit substrat (1) d'une couche (2) d'un matériau diélectrique, (d) formation sur ladite couche (2) d'une couche (3) de silicium poly-cristallin, ledit procédé étant caractérisé en ce que les étapes (b), (c) et (d) sont mises en œuvre successivement dans une même enceinte (10).

Description

PROCEDE DE FABRICATION D'UN SUBSTRAT DE BASE POUR UN SUBSTRAT DE TYPE SEMI-CONDUCTEUR SUR ISOLANT
DOMAINE DE L'INVENTION La présente invention concerne un procédé de fabrication d'un substrat de base pour la fabrication d'un substrat de type semi-conducteur sur isolant, en particulier pour des applications radiofréquence.
ARRIERE PLAN DE L'INVENTION Il existe à l'heure actuelle différents types de substrats pour la réalisation de dispositifs radiofréquence (RF). Un premier type de substrat rassemble les substrats comprenant une couche de silicium sur substrat isolant, comme par exemple les substrats silicium sur quartz (ou SOQ, acronyme du terme anglo-saxon « Silicon on Quartz »), silicium sur saphir (ou SOS, acronyme du terme anglo-saxon « Silicon on Sapphire »), ou encore silicium sur verre (SOG, acronyme de « Silicon on Glass »). Ces substrats procurent d'excellentes performances en radiofréquence mais présentent de piètres caractéristiques en ce qui concerne les dispositifs logiques, en raison de la qualité inférieure du silicium. Ils sont en outre très onéreux.
Un deuxième type de substrat est un substrat de silicium massif à haute résistivité (« High Resistivity (HR) bulk Silicon » selon la terminologie anglo-saxonne). Par « haute résistivité », on entend typiquement une résistivité électrique supérieure à 500 Ohm.cm. Ces substrats présentent des performances inférieures aux premiers, et les dispositifs logiques ne bénéficient pas des avantages des structures de type SOI, mais ils présentent l'intérêt d'être peu onéreux. Un troisième type de substrat est un substrat dit HR-SOI (« High Resistivity Silicon on Insulator »), c'est-à-dire constitué d'une couche de silicium sur un substrat de silicium à haute résistivité, une couche épaisse d'oxyde étant enterrée à l'interface. Cette couche d'oxyde est donc généralement désignée par le terme BOX (« Buried OXide »). De tels substrats sont particulièrement avantageux pour le fonctionnement des dispositifs logiques, mais présentent de moindres performances en radio-fréquence que les substrats SOQ ou SOS. En effet, ces substrats présentent l'inconvénient d'inclure parfois une couche de faible résistivité sous la couche d'oxyde.
Par « faible résistivité », on entend dans le présent texte une résistivité inférieure à 500 Ohm.cm. La présence de cette couche de faible résistivité peut être due à une contamination de la surface des substrats (par exemple par une condensation de bore et/ou de phosphore) avant le collage. Ces contaminants sont alors encapsulés à l'interface de collage, et sont susceptibles de diffuser dans le substrat à haute résistivité. Une autre cause de la formation de la couche de faible résistivité intervient lorsque le substrat de départ est un substrat de silicium avec une forte densité d'atomes d'oxygène interstitiels : il est alors nécessaire d'effectuer un traitement thermique pour faire précipiter l'oxygène et obtenir la haute résistivité attendue. Cependant, il arrive que des atomes d'oxygène diffusent dans le substrat avant ou pendant ce traitement, ce qui conduit à la formation dans le substrat de régions avec un faible taux de précipitation - donc une faible résistivité -, notamment au voisinage de la surface du substrat. Ces deux causes sont actuellement difficiles à maîtriser.
Un quatrième type de substrat consiste en un substrat de type HR-SOI dans lequel le substrat HR est amélioré par l'ajout de pièges. Différentes techniques ont été développées dans ce but, mais elles présentent l'inconvénient d'être très sensibles aux traitements thermiques mis en oeuvre pour fabriquer le SOI puis les dispositifs sur ce dernier.
Ainsi, il est connu de déposer une couche de silicium poly-cristallin entre la couche d'oxyde (BOX) et le substrat HR. On pourra se référer à cet égard aux publications suivantes : D. Lederer, R. Lobet and J.-P. Raskin, "Enhanced high resistivity SOI wafers for RF applications," IEEE Intl. SOI Conf., pp. 46-47, 2004 ; D. Lederer and J.-P. Raskin, "New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increase substrate resistivity," IEEE Electron Device Letters, vol. 26, no. 11, pp. 805-807, 2005 ; D. Lederer et J.-P. Raskin, "RF performance of a commercial SOI technology transferred onto a passivated HR silicon substrate", IEEE Transactions on Electron Devices, vol. 55, no. 7, pp. 1664-1671, 2008 ; et D. C. Kerr et al., "Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer", 978-1-4244-1856-5/08, IEEE 2008 IEEE. Cependant, le silicium poly-cristallin recristallise à haute température, et les dopants présents à l'interface entre la couche de silicium poly-cristallin et le substrat de silicium HR diffusent dans ce dernier, ce qui a pour effet d'en diminuer la résistivité. Le document WO 2010/002515 propose quant à lui une alternative à l'emploi d'un substrat de base en silicium HR dans les substrats HR-SOI mentionnés plus haut, en remplaçant ce substrat de base massif par une structure comprenant une couche semi-conductrice épaisse à haute résistivité sur un support de résistivité standard. Pour éviter que des dopants ou contaminants présents dans le support ne risquent de diffuser dans cette couche semi-conductrice hautement résistive et ainsi diminuer sa résistivité, il est préconisé de disposer, entre le support et ladite couche semi-conductrice, une barrière de diffusion. Une telle barrière de diffusion peut consister en une ou plusieurs couches d'oxyde de silicium et/ou de nitrure de silicium et présente une épaisseur d'au moins 20 nm. Par ailleurs, de par sa forte épaisseur (de l'ordre de 50 à 100 µm), cette couche résistive est assimilable à un substrat. Les substrats pour dispositifs radiofréquence sont sujets au fait qu'à haute fréquence, le champ électrique pénètre dans le substrat, et affecte les éventuels porteurs de charges qu'il rencontre, avec pour conséquences, d'une part, une consommation inutile d'énergie (cet effet est appelé « transmission loss » selon la terminologie anglo-saxonne, ou « perte d'insertion ») ; d'autre part, l'influence sur d'autres dispositifs, dont le comportement sera modifié à travers le substrat (effet désigné par le terme anglais de « crosstalk »). De plus, la montée et descente du signal induit une variation de la capacité du substrat qui conduit à la génération d'ondes à des fréquences harmoniques de la fréquence principale. Ces ondes harmoniques et leurs combinaisons peuvent constituer des signaux parasites particulièrement gênants pour les applications radiofréquences. L'utilisation d'une couche de silicium poly-cristallin bloque le potentiel sous le BOX, limitant ainsi les variations de capacité et donc réduisant la puissance des ondes harmoniques générées. Enfin, la présence éventuelle de charges dans le BOX, ainsi que l'utilisation de tensions continues par certain dispositifs peut conduire à la création d'une couche d'accumulation ou d'inversion (donc très conductrice) sous le BOX. La couche de silicium poly-cristallin, bloquant le potentiel sous le BOX, supprime cet effet négatif. Un but de la présente invention est donc de procurer des substrats de type HR-SOI ne présentant pas les inconvénients des substrats de l'art antérieur. Plus précisément, un but de l'invention est de définir un procédé de fabrication d'un substrat de type HR-SOI qui minimise la perte de résistivité de la couche de silicium polycristallin.
BREVE DESCRIPTION DE L'INVENTION Conformément à l'invention, il est proposé un procédé de fabrication d'un substrat de base pour la fabrication d'un substrat de type semi-conducteur sur isolant, comprenant les étapes suivantes : (a) fourniture d'un substrat de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm, (b) nettoyage de la surface dudit substrat, de manière à retirer l'oxyde natif et/ou les dopants présents à la surface du substrat, (c) formation, sur ledit substrat d'une couche d'un matériau diélectrique, (d) formation sur ladite couche d'une couche de silicium poly-cristallin, ledit procédé étant caractérisé en ce que les étapes (b), (c) et (d) sont mises en oeuvre successivement dans une même enceinte. Le substrat obtenu à l'issue de l'étape (d), c'est-à-dire formé du substrat de silicium, de la couche de matériau diélectrique et de la couche de silicium poly-cristallin peut constituer un substrat de base pour un substrat de type HR-SOI, c'est-à-dire la portion du substrat SOI qui supporte la couche isolante (BOX) et la couche mince semi-conductrice. De manière avantageuse, le nettoyage de l'étape (b) comprend un traitement thermique dans une atmosphère réductrice. Selon un mode de réalisation préféré de l'invention, le matériau diélectrique est de l'oxyde de silicium. L'étape (c) comprend alors avantageusement un traitement thermique du substrat de silicium dans une atmosphère oxydante. De manière préférée, ladite atmosphère oxydante comprend un gaz neutre et de l'oxygène, la teneur en oxygène étant comprise entre 100 et 5000 ppm.
Ensuite, l'étape (d) comprend un dépôt de silicium poly-cristallin à une température inférieure ou égale à 900°C. De manière particulièrement avantageuse, l'enceinte dans laquelle sont conduites les étapes (b) à (d) est un bâti d'épitaxie. De manière alternative, l'enceinte comprend une première chambre pour la mise en oeuvre de l'étape (b), une deuxième chambre pour la mise en oeuvre de l'étape (c) et une troisième chambre pour la mise en oeuvre de l'étape (d), lesdites chambres étant reliées par des sas isolés de l'extérieur.
BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels : - la figure 1 est un schéma de l'enceinte contenant le substrat à haute résistivité, - la figure 2 illustre de manière schématique la formation, dans la même enceinte, d'une couche de matériau diélectrique sur le substrat, - la figure 3 illustre de manière schématique le dépôt, dans la même enceinte, d'une couche de silicium poly-cristallin sur la couche de diélectrique, - la figure 4 illustre une variante dans laquelle le procédé est mis en oeuvre dans une enceinte comprenant plusieurs chambres.
DESCRIPTION DETAILLEE DE L'INVENTION Les étapes du procédé sont décrites en référence aux figures 1 à 3. Comme illustré à la figure 1, on place un substrat 1 qui est en silicium à haute résistivité dans une enceinte 10 qui est isolée vis-à-vis de l'environnement extérieur. On entend dans le présent texte par « haute résistivité » une résistivité électrique effective supérieure à 500 Ohm.cm, de préférence supérieure à 1000 Ohm.cm et de manière encore préférée supérieure à 3000 Ohm.cm, la résistivité électrique effective étant la résistivité d'un élément résistif homogène dans un circuit électrique équivalent.
Une première étape comprend un nettoyage du substrat 1, de manière à supprimer tout oxyde natif et tout contaminant présents à la surface. A cet effet, on met en oeuvre dans un premier temps un traitement thermique du substrat dans une atmosphère réductrice de manière à retirer tout oxyde natif de la surface. Par exemple, on applique un traitement à 1100°C sous atmosphère de H2 (dit « H2 bake » selon la terminologie anglo-saxonne) pendant 30 secondes, mais l'homme du métier est naturellement à même de définir d'autres conditions appropriées. Dans un deuxième temps, on met en oeuvre un traitement de gravure de la surface de manière à retirer une fine couche superficielle de silicium contaminé par des dopants. Par exemple, on applique un traitement thermique à 1100°C sous atmosphère HCl/H2 pendant 30 secondes, de manière à graver la surface du substrat sur 0,1 et 0,5 micromètres. On obtient ainsi un substrat dont la surface est dépourvue d'oxyde natif et de contaminants. Ensuite, en référence à la figure 2, tout en laissant le substrat 1 dans l'enceinte 10, on forme sur le substrat 1 une couche 2 d'un matériau diélectrique.
Tout matériau diélectrique peut être employé, pour autant que sa formation n'entraîne pas l'apport de contaminants. Selon un mode de réalisation préféré de l'invention, ledit matériau diélectrique est de l'oxyde de silicium.
Dans ce cas, l'étape d'oxydation peut par exemple comprendre un traitement thermique à 1100°C pendant 20 secondes dans une atmosphère légèrement oxydante. La composition de ladite atmosphère légèrement oxydante comprend principalement un ou plusieurs gaz neutres (par exemple de l'argon), et une faible proportion d'oxygène, typiquement comprise entre 100 et 5000 ppm.
Il est en effet souhaitable de ne pas amener trop d'oxygène dans l'enceinte afin de ne pas risquer d'oxyder les composants du bâti ou de contaminer le bâti d'épitaxie. On estime qu'une proportion de 1000 ppm d'O2 est suffisante pour former une fine couche d'oxyde 2 à la surface du substrat 1. Enfin, en référence à la figure 3, et en laissant toujours le substrat 1 recouvert de la couche d'oxyde 2 dans l'enceinte 10, on dépose une couche de silicium poly-cristallin 3 sur la couche d'oxyde 2. L'épaisseur de la couche 3 est de l'ordre de 0,2 à 10 µm, de préférence comprise entre 0,3 et 3 µm. Les procédés de dépôt de silicium poly-cristallin sont bien connus de l'homme du métier. On peut notamment employer une technique d'épitaxie à une température suffisamment faible pour que le silicium ne cristallise pas. Typiquement, une température de l'ordre de 900°C convient. Par ailleurs, la présence d'une couche d'oxyde (ou, plus généralement, d'un matériau diélectrique) sous-jacente entraîne la formation d'une couche poly-cristalline ou amorphe. Le substrat 1, 2, 3 obtenu à l'issue de ce procédé peut être utilisé comme substrat de base ou substrat récepteur pour la fabrication d'un substrat de type semi-conducteur sur isolant, par exemple par un procédé de type Smart-CutTM A cet effet, on peut effectuer une étape de dépôt ou de croissance d'oxyde ou d'un matériau diélectrique à faible constante diélectrique (dit « low k » selon la terminologie anglo-saxonne), de traitement thermique et de planarisation en vue de préparer la surface du substrat de base ainsi obtenu pour le collage avec un substrat donneur préalablement implanté pour former une zone de fragilisation délimitant la couche mince semi-conductrice (par exemple de silicium) destinée à devenir la couche utile.
Naturellement, tout autre procédé de report d'une couche mince semi-conductrice sur le substrat de base peut être mis en oeuvre sans pour autant sortir du cadre de la présente invention. Le substrat semi-conducteur sur isolant ainsi obtenu présente des propriétés particulièrement intéressantes pour la réalisation de dispositifs radiofréquences. Le fait d'avoir effectué toutes les étapes de nettoyage, de formation de la couche diélectrique et de dépôt de silicium poly-cristallin dans la même enceinte permet d'éviter toute contamination du substrat. Il en résulte que, lorsque le substrat est utilisé comme substrat de base pour fabriquer un substrat de type semi-conducteur sur isolant puis pour fabriquer des dispositifs radiofréquences dans ou sur ledit substrat, il ne se produit pas de diffusion de contaminants sous l'effet des traitements thermiques appliqués. La résistivité de la couche 4 de silicium poly-cristallin n'est donc pas affectée par des contaminants.
Par enceinte, on entend dans le présent texte tout volume fermé et isolé de l'extérieur, et équipé des moyens adaptés pour mettre en oeuvre le nettoyage, la formation de la couche d'oxyde et la formation de la couche de silicium poly-cristallin. Ladite enceinte peut donc être une chambre, un réacteur, un four, etc. comprenant : - des moyens d'accès pour introduire le substrat de silicium et extraire le substrat sur lequel ont été formées la couche de matériau diélectrique et la couche de silicium poly- cristallin, - des moyens de fermeture pour fermer lesdits accès de manière étanche vis-à-vis de l'extérieur, - des moyens pour supporter le substrat pendant le nettoyage et la formation des couches de matériau diélectrique et de silicium poly-cristallin, - des moyens de chauffage, pour porter l'atmosphère et/ou le substrat à la température souhaitée pour chacune des étapes, - des moyens pour amener des gaz et/ou des réactifs de composition appropriée pour le nettoyage, l'oxydation ou le dépôt de matériau diélectrique et le dépôt du silicium poly- cristallin, - des moyens d'extraction des gaz et/ou des réactifs résiduels à l'issue de chaque étape du procédé. L'homme du métier connaît différents exemples de ces moyens et est à même d'équiper de manière adéquate une enceinte pour mettre en oeuvre le procédé de l'invention.
De manière particulièrement avantageuse, l'enceinte est un bâti d'épitaxie.
En effet, un tel bâti est équipé des moyens indiqués ci-dessus et le procédé peut donc y être mis en oeuvre sans nécessiter d'aménagements substantiels de l'installation. Cependant, on pourrait également envisager, par exemple, d'employer un four destiné au dépôt de silicium poly-cristallin, à condition de l'équiper des moyens nécessaires pour la mise en ouvre des étapes de nettoyage et de formation de la couche de diélectrique. On pourrait également mettre en oeuvre le procédé dans un bâti comprenant plusieurs chambres destinées chacune à une étape du procédé, pour autant que les différentes chambres soient connectées les unes aux autres de manière à ce que le substrat ne soit pas exposé à l'environnement extérieur au bâti pendant l'ensemble du procédé.
Un exemple d'un tel bâti est illustré à la figure 4. Le bâti 10 comprend trois chambres 10A, 10B et 10C reliées entre elles par des sas 11A, 11B, de sorte à former ensemble une enceinte isolée de l'extérieur. Dans la première chambre 10A est effectué le nettoyage du substrat 1. Cette chambre 10A est essentiellement équipée de moyens de chauffage et d'amenée et d'extraction des gaz constituant l'atmosphère appropriée du nettoyage. La première chambre 10A est reliée à une deuxième chambre 10B par un sas 11A isolé de l'extérieur. Le bâti comporte en outre des moyens (non représentés) de convoyage du substrat pour transférer, à l'issue du nettoyage, le substrat 1 de la première chambre 10A (après extraction de l'atmosphère du traitement) vers la deuxième chambre 10B, à travers le sas 11A. La deuxième chambre 10B comprend quant à elle essentiellement des moyens de formation de la couche diélectrique 2, par exemple d'oxyde de silicium, sur le substrat 1, notamment des moyens de chauffage et d'amenée et d'extraction d'un ou plusieurs gaz neutres. La chambre 10B est reliée à une troisième chambre 10C par un sas 11B isolé de l'extérieur. Des moyens de convoyage permettent de transférer, à l'issue de l'étape d'oxydation, le substrat 1 recouvert de la couche de diélectrique 2 de la deuxième chambre 10B (après extraction de l'atmosphère du traitement) vers la troisième chambre 10C, à travers le sas 11B. La troisième chambre 10C comporte quant à elle des moyens pour faire croître une couche 3 de silicium poly-cristallin sur la couche d'oxyde 2. Ladite chambre 10C peut donc ainsi constituer un bâti d'épitaxie.
Enfin, il va de soi que les exemples que l'on vient de donner ne sont que des illustrations particulières en aucun cas limitatives quant aux domaines d'application de l'invention.

Claims (9)

  1. REVENDICATIONS1. Procédé de fabrication d'un substrat de base pour la fabrication d'un substrat de type semi-conducteur sur isolant, comprenant les étapes suivantes : (a) fourniture d'un substrat (1) de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm, (b) nettoyage de la surface dudit substrat (1), de manière à retirer l'oxyde natif et/ou les dopants présents à la surface du substrat (1), (c) formation, sur ledit substrat (1) d'une couche (2) d'un matériau diélectrique, (d) formation sur ladite couche (2) d'une couche (3) de silicium poly-cristallin, ledit procédé étant caractérisé en ce que les étapes (b), (c) et (d) sont mises en oeuvre successivement dans une même enceinte (10).
  2. 2. Procédé selon la revendication 1, caractérisé en ce que le nettoyage de l'étape (b) comprend un traitement thermique dans une atmosphère réductrice.
  3. 3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que le matériau diélectrique est de l'oxyde de silicium.
  4. 4. Procédé selon la revendication 3, caractérisé en ce que l'étape (c) comprend un traitement thermique du substrat (1) dans une atmosphère oxydante.
  5. 5. Procédé selon la revendication 4, caractérisé en ce que ladite atmosphère oxydante comprend un gaz neutre et de l'oxygène, la teneur en oxygène étant comprise entre 100 et 5000 ppm.
  6. 6. Procédé selon l'une des revendications 1 à 5, caractérisé en ce que l'étape (d) comprend un dépôt de silicium poly-cristallin à une température inférieure ou égale à 900CC.
  7. 7. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que ladite enceinte (10) est un bâti d'épitaxie.
  8. 8. Procédé selon l'une des revendications 1 à 6, caractérisé en ce que ladite enceinte (10) comprend une première chambre (10A) pour la mise en oeuvre de l'étape (b), une deuxième chambre (10B) pour la mise en oeuvre de l'étape (c) et une troisième chambre(10C) pour la mise en oeuvre de l'étape (d), lesdites chambres étant reliées par des sas (11A, 11B) isolés de l'extérieur.
  9. 9. Procédé selon l'une des revendications 1 à 8, caractérisé en ce que le substrat (1, 2, 3) obtenu à l'étape (d) est utilisé comme substrat de base dans la fabrication d'un substrat de type semi-conducteur sur isolant.
FR1152353A 2011-03-22 2011-03-22 Procede de fabrication d'un substrat de base Active FR2973159B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR1152353A FR2973159B1 (fr) 2011-03-22 2011-03-22 Procede de fabrication d'un substrat de base
TW101107519A TWI458020B (zh) 2011-03-22 2012-03-06 供絕緣體上半導體類型底材所用之基底底材之製造方法
SG2012016770A SG184651A1 (en) 2011-03-22 2012-03-09 Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
KR1020120027527A KR101379885B1 (ko) 2011-03-22 2012-03-19 반도체 온 절연체형 기판을 위한 베이스 기판의 제조 방법
CN201210074558.5A CN102693933B (zh) 2011-03-22 2012-03-20 用于绝缘体型衬底上的半导体的基础衬底的制造方法
JP2012064056A JP5726796B2 (ja) 2011-03-22 2012-03-21 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
US13/426,190 US8765571B2 (en) 2011-03-22 2012-03-21 Method of manufacturing a base substrate for a semi-conductor on insulator type substrate
EP12160793A EP2503592A1 (fr) 2011-03-22 2012-03-22 Procédé de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1152353A FR2973159B1 (fr) 2011-03-22 2011-03-22 Procede de fabrication d'un substrat de base

Publications (2)

Publication Number Publication Date
FR2973159A1 true FR2973159A1 (fr) 2012-09-28
FR2973159B1 FR2973159B1 (fr) 2013-04-19

Family

ID=45841392

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1152353A Active FR2973159B1 (fr) 2011-03-22 2011-03-22 Procede de fabrication d'un substrat de base

Country Status (8)

Country Link
US (1) US8765571B2 (fr)
EP (1) EP2503592A1 (fr)
JP (1) JP5726796B2 (fr)
KR (1) KR101379885B1 (fr)
CN (1) CN102693933B (fr)
FR (1) FR2973159B1 (fr)
SG (1) SG184651A1 (fr)
TW (1) TWI458020B (fr)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
CN103296013B (zh) * 2013-05-28 2017-08-08 上海华虹宏力半导体制造有限公司 射频器件的形成方法
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
WO2016081367A1 (fr) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited Substrat de silicium sur isolant de grande résistivité comprenant une couche de piégeage de charge formée par co-implantation he-n2
JP6726180B2 (ja) 2014-11-18 2020-07-22 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
EP4120320A1 (fr) * 2015-03-03 2023-01-18 GlobalWafers Co., Ltd. Films de silicium polycristallin de piégeage de charge sur des substrats de silicium avec une contrainte de film commandable
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
WO2016196060A1 (fr) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited Procédé de fabrication d'un semiconducteur sur isolateur
CN107873106B (zh) 2015-06-01 2022-03-18 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
JP6353814B2 (ja) 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP4723861A2 (fr) 2016-10-26 2026-04-08 GlobalWafers Co., Ltd. Substrat de silicium sur isolant à résistivité élevée ayant une efficacité de piégeage de charge améliorée
FR3066858B1 (fr) * 2017-05-23 2019-06-21 Soitec Procede pour minimiser une distorsion d'un signal dans un circuit radiofrequence
CN108987250B (zh) * 2017-06-02 2021-08-17 上海新昇半导体科技有限公司 衬底及其制作方法
US10468486B2 (en) 2017-10-30 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. SOI substrate, semiconductor device and method for manufacturing the same
JP6834932B2 (ja) * 2017-12-19 2021-02-24 株式会社Sumco 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
EP4210092A1 (fr) 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Procédé de transfert d'une couche mince de silicium
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
FR3104322B1 (fr) 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
FR3129029B1 (fr) 2021-11-09 2023-09-29 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR3129028B1 (fr) 2021-11-09 2023-11-10 Soitec Silicon On Insulator Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
JP2026511206A (ja) 2022-11-29 2026-04-10 ソイテック 電荷トラップ層を含む支持体、そのような支持体を含む複合基板、および関連する製造方法
JP2026511208A (ja) 2022-11-29 2026-04-10 ソイテック 電荷トラップ層を含む支持体、そのような支持体を含む複合基板、および関連する製造方法
EP4627620A1 (fr) 2022-11-29 2025-10-08 Soitec Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes
FR3146020B1 (fr) 2023-02-20 2025-07-18 Soitec Silicon On Insulator Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés
FR3155623A1 (fr) 2023-11-17 2025-05-23 Soitec Support comprenant une couche de piegeage de charges electriques pour un substrat composite et procede de selection d’un tel support.
CN121890277A (zh) 2023-11-17 2026-04-17 索泰克公司 用于复合基板的包括俘获电荷的层的载体和选择这种载体的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1041621A2 (fr) * 1999-03-31 2000-10-04 Samsung Electronics Co., Ltd. Plaque multicouche avec une couche sacrificielle épaisse utilisant du silicium poreux ou oxyde de silicium poreux et méthode de fabrication
US20070232022A1 (en) * 2006-03-31 2007-10-04 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US20070286956A1 (en) * 2006-04-07 2007-12-13 Applied Materials, Inc. Cluster tool for epitaxial film formation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648686B2 (ja) * 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JP3076202B2 (ja) * 1994-07-12 2000-08-14 三菱マテリアルシリコン株式会社 Ｅｇ用ポリシリコン膜の被着方法
JPH10335615A (ja) * 1997-05-22 1998-12-18 Harris Corp 半導体デバイスに関する改良
JP3676958B2 (ja) * 1999-12-28 2005-07-27 株式会社日立製作所 半導体集積回路装置の製造方法
US20050227428A1 (en) * 2002-03-20 2005-10-13 Mihai Ionescu A Process for manufacturing mems
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR100524197B1 (ko) * 2003-04-29 2005-10-27 삼성전자주식회사 매엽식 반도체 소자 제조장치 및 이를 이용한 게이트 전극및 콘택 전극의 연속 형성방법
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
WO2005031842A2 (fr) 2003-09-26 2005-04-07 Universite Catholique De Louvain Procede de fabrication d'une structure semiconductrice multicouche a pertes ohmiques reduites
JP2007056336A (ja) * 2005-08-25 2007-03-08 Tokyo Electron Ltd 基板処理装置，基板処理装置の基板搬送方法，プログラム，プログラムを記録した記録媒体
US20070190681A1 (en) 2006-02-13 2007-08-16 Sharp Laboratories Of America, Inc. Silicon-on-insulator near infrared active pixel sensor array
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1041621A2 (fr) * 1999-03-31 2000-10-04 Samsung Electronics Co., Ltd. Plaque multicouche avec une couche sacrificielle épaisse utilisant du silicium poreux ou oxyde de silicium poreux et méthode de fabrication
US20070232022A1 (en) * 2006-03-31 2007-10-04 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US20070286956A1 (en) * 2006-04-07 2007-12-13 Applied Materials, Inc. Cluster tool for epitaxial film formation

Also Published As

Publication number Publication date
EP2503592A1 (fr) 2012-09-26
US20120244687A1 (en) 2012-09-27
KR101379885B1 (ko) 2014-04-01
US8765571B2 (en) 2014-07-01
FR2973159B1 (fr) 2013-04-19
KR20120107863A (ko) 2012-10-04
CN102693933A (zh) 2012-09-26
JP2012199550A (ja) 2012-10-18
TWI458020B (zh) 2014-10-21
TW201239990A (en) 2012-10-01
CN102693933B (zh) 2016-12-14
SG184651A1 (en) 2012-10-30
JP5726796B2 (ja) 2015-06-03

Similar Documents

Publication Publication Date Title
FR2973159A1 (fr) Procede de fabrication d'un substrat de base pour un substrat de type semi-conducteur sur isolant
US12557611B2 (en) Semiconductor on insulator structure comprising a buried high resistivity layer
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
EP3997728B1 (fr) Procede de fabrication d'une structure comprenant une couche mince reportee sur un support muni d'une couche de piegeage de charges
US9831115B2 (en) Process flow for manufacturing semiconductor on insulator structures in parallel
FR2973158A1 (fr) Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
KR20190095322A (ko) 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
EP3531444B1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP3175477A1 (fr) Structure pour applications radio-frequences
FR3062238A1 (fr) Support pour une structure semi-conductrice
EP3818561B1 (fr) Substrat pour un dispositif integre radioafrequence et son procede de fabrication
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
FR3062517A1 (fr) Structure pour application radiofrequence
EP4088312B1 (fr) Procédé de fabrication d'une structure de type semi-conducteur sur isolant pour applications radiofréquences
EP4154306A1 (fr) Procede de fabrication d'un substrat semi-conducteur sur isolant pour applications radiofrequences
TWI751352B (zh) 集成射頻元件用底材及其製作方法
WO2026087452A1 (fr) Substrat pour la fabrication d'un transistor a haute mobilite d'electrons
FR3110282A1 (fr) Procédé de fabrication d’un substrat semi-conducteur sur isolant pour applications radiofréquences
EP1292976A1 (fr) Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant couche active semi-conductrice mince
FR2744286A1 (fr) Procede de realisation de composants de type transistor, fonctionnant a haute frequence ou a haute temperature

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20130109

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16