JPH0648686B2 - ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 - Google Patents
ゲッタリング能力の優れたシリコンウェーハおよびその製造方法Info
- Publication number
- JPH0648686B2 JPH0648686B2 JP1079762A JP7976289A JPH0648686B2 JP H0648686 B2 JPH0648686 B2 JP H0648686B2 JP 1079762 A JP1079762 A JP 1079762A JP 7976289 A JP7976289 A JP 7976289A JP H0648686 B2 JPH0648686 B2 JP H0648686B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- single crystal
- polycrystalline silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路等の電子デバイスに使用されるゲッ
タリング能力の優れたシリコンウェーハおよびその製造
方法に関するものである。
タリング能力の優れたシリコンウェーハおよびその製造
方法に関するものである。
（従来技術および発明が解決しようとする課題） シリコンウェーハ上の集積回路デバイスの製造時に、ウ
ェーハのデバイス形成表面近辺に欠陥、汚染物または不
純物が存在するかあるいは導入されると、過度の電流漏
れを生じ、これらは得られる使用可能なデバイスの歩留
りに大きく影響する。この有害な欠陥、汚染物および不
純物は、ある程度まではデバイス形成領域から基質材料
中の無害な領域に再配置できることが技術上認識されて
いる。デバイスの形成前および形成中の両方で、活性デ
バイス領域からこの欠陥、汚染物および不純物を拡散し
かつトラップする方法および工程を、エレクトロニクス
工業技術の分野においてゲッタリングと称する。
ェーハのデバイス形成表面近辺に欠陥、汚染物または不
純物が存在するかあるいは導入されると、過度の電流漏
れを生じ、これらは得られる使用可能なデバイスの歩留
りに大きく影響する。この有害な欠陥、汚染物および不
純物は、ある程度まではデバイス形成領域から基質材料
中の無害な領域に再配置できることが技術上認識されて
いる。デバイスの形成前および形成中の両方で、活性デ
バイス領域からこの欠陥、汚染物および不純物を拡散し
かつトラップする方法および工程を、エレクトロニクス
工業技術の分野においてゲッタリングと称する。
このようなゲッタリング能力を付与るために、例えばシ
ランガスの熱分解によりシリコンウェーハの裏面に多結
晶のシリコン層を気相成長させる方法は、公知である
（特開昭５８−１３８，０３５号、同昭５９−１８６，
３３１号および同昭５２−１２０，７７７号）。
ランガスの熱分解によりシリコンウェーハの裏面に多結
晶のシリコン層を気相成長させる方法は、公知である
（特開昭５８−１３８，０３５号、同昭５９−１８６，
３３１号および同昭５２−１２０，７７７号）。
ところで、多結晶シリコン層によるゲッタリングは、単
結晶シリコン中の不純物が多結晶シリコンの結晶粒界に
トラップされることにより行なわれる。そこで、ゲッタ
リング能力を高めるためには、単結晶シリコン基体に多
結晶シリコン層が密着して形成され、しかも結晶粒界の
面積が大きな多結晶シリコン層であることが要求され
る。この結晶粒界の面積を大きくするためには、個々の
結晶粒を小さくし、しかも粒子の大きさを均一化するこ
とが望まれる。
結晶シリコン中の不純物が多結晶シリコンの結晶粒界に
トラップされることにより行なわれる。そこで、ゲッタ
リング能力を高めるためには、単結晶シリコン基体に多
結晶シリコン層が密着して形成され、しかも結晶粒界の
面積が大きな多結晶シリコン層であることが要求され
る。この結晶粒界の面積を大きくするためには、個々の
結晶粒を小さくし、しかも粒子の大きさを均一化するこ
とが望まれる。
しかるに、特開昭５２−１２０，７７７号に開示されて
いるシリコンウェーハでは、その実施例１において、シ
リコンウェーハの裏面の厚さ２，７００Åの酸化膜の片
側半分をエッチオフして、該シリコンウェーハの裏面１
２１．６ミクロンの多結晶シリコン膜を堆積させ、ＭＯ
Ｓキャパシターのリーク電流の減少によってゲッタリン
グの効果を評価した結果、酸化膜をエッチオフした側で
リーク電流が約２桁減少したことが示されている。この
実施例１では、明らかにシリコン基体と多結晶シリコン
膜との間に酸化膜が存在しないことがゲッタリング効果
を付与させるために必要な条件であることが述べられて
いる。
いるシリコンウェーハでは、その実施例１において、シ
リコンウェーハの裏面の厚さ２，７００Åの酸化膜の片
側半分をエッチオフして、該シリコンウェーハの裏面１
２１．６ミクロンの多結晶シリコン膜を堆積させ、ＭＯ
Ｓキャパシターのリーク電流の減少によってゲッタリン
グの効果を評価した結果、酸化膜をエッチオフした側で
リーク電流が約２桁減少したことが示されている。この
実施例１では、明らかにシリコン基体と多結晶シリコン
膜との間に酸化膜が存在しないことがゲッタリング効果
を付与させるために必要な条件であることが述べられて
いる。
本発明者らは、前記実施例を、つぎの実験により追試し
た。すなわち、シリコンウェーハを１％弗酸に浸漬して
シリコンウェーハ表面上の酸化膜をエッチオフし、シリ
コンの単結晶の表面を露出させた。このウェーハを、表
面に酸化膜が成長しないように、常温で窒素ガスを２０
／分流通させた減圧Chemical vapor deposition(CV
D)炉に入れ、その後、窒素ガスを0.5／分流通させな
がら４０Ｐａに減圧して温度を常温から６５０℃まで昇
温させた。温度が６５０℃に達した時点で、シランガス
0.35／分をキャリヤーガスである窒素ガス0.5／分
の流れとともに流通させてシリコンウェーハの表面上に
多結晶シリコン膜を１２０分間にわたって堆積させた。
堆積処理の終ったシリコンウェーハの表面を金属顕微鏡
および走査電子顕微鏡で調べたところ、シリコンウェー
ハ表面上に多結晶シリコン膜が成長しておらず、あるい
は成長しても部分的であった。また、部分的に成長した
ところをよく調べてみると、減圧ＣＶＤ炉中で発生した
パーティクルが付着した部分あるいは弗酸で酸化膜をエ
ッオフした時に、液中のパーティクルが付着した部分に
多結晶シリコン膜が成長していることがわかった。この
事実は、つぎのように理解できる。すなわち、表面の酸
化膜をエッチオフし、シリコン単結晶の表面を露出した
シリコンウェーハの表面では、ＣＶＤ反応がエピタキシ
ー反応になるため、多結晶シリコン膜は成長せず、パー
ティクル等のあるところでのみそれが成長核となるの
で、その回りの多結晶シリコン膜が島状に成長するので
ある。
た。すなわち、シリコンウェーハを１％弗酸に浸漬して
シリコンウェーハ表面上の酸化膜をエッチオフし、シリ
コンの単結晶の表面を露出させた。このウェーハを、表
面に酸化膜が成長しないように、常温で窒素ガスを２０
／分流通させた減圧Chemical vapor deposition(CV
D)炉に入れ、その後、窒素ガスを0.5／分流通させな
がら４０Ｐａに減圧して温度を常温から６５０℃まで昇
温させた。温度が６５０℃に達した時点で、シランガス
0.35／分をキャリヤーガスである窒素ガス0.5／分
の流れとともに流通させてシリコンウェーハの表面上に
多結晶シリコン膜を１２０分間にわたって堆積させた。
堆積処理の終ったシリコンウェーハの表面を金属顕微鏡
および走査電子顕微鏡で調べたところ、シリコンウェー
ハ表面上に多結晶シリコン膜が成長しておらず、あるい
は成長しても部分的であった。また、部分的に成長した
ところをよく調べてみると、減圧ＣＶＤ炉中で発生した
パーティクルが付着した部分あるいは弗酸で酸化膜をエ
ッオフした時に、液中のパーティクルが付着した部分に
多結晶シリコン膜が成長していることがわかった。この
事実は、つぎのように理解できる。すなわち、表面の酸
化膜をエッチオフし、シリコン単結晶の表面を露出した
シリコンウェーハの表面では、ＣＶＤ反応がエピタキシ
ー反応になるため、多結晶シリコン膜は成長せず、パー
ティクル等のあるところでのみそれが成長核となるの
で、その回りの多結晶シリコン膜が島状に成長するので
ある。
また、特開昭５８−１３８，０３５号に記載の方法で
は、多結晶シリコン層は、単結晶シリコン基体の裏面に
直接形成されるので、前記のごときゲッタリング能力は
未だ充分ではない。
は、多結晶シリコン層は、単結晶シリコン基体の裏面に
直接形成されるので、前記のごときゲッタリング能力は
未だ充分ではない。
さらに、特開昭５９−１８６，３３１号の方法では、単
結晶シリコン基の裏面に形成されている多結晶シリコン
層が酸素でドープされているが、この酸素ドープは、多
結晶シリコン層によるゲッタリング効果をむしろ損って
いるのである。
結晶シリコン基の裏面に形成されている多結晶シリコン
層が酸素でドープされているが、この酸素ドープは、多
結晶シリコン層によるゲッタリング効果をむしろ損って
いるのである。
したがって、本発明の目的は、ゲッタリング能力の優れ
たシリコンウェーハおよびその製造方法を提供すること
にある。
たシリコンウェーハおよびその製造方法を提供すること
にある。
（課題を解決するための手段） 上記目的は、単結晶シリコン基体と、該基体の一方の表
面に形成された厚さ１〜８Åの酸化シリコン膜と、該酸
化シリコン膜上に形成された多結晶シリコン層とよりな
るゲッタリング能力の優れたシリコンウェーハにより達
成される。
面に形成された厚さ１〜８Åの酸化シリコン膜と、該酸
化シリコン膜上に形成された多結晶シリコン層とよりな
るゲッタリング能力の優れたシリコンウェーハにより達
成される。
上記目的は、単結晶シリコン基体の少なくとも一方の表
面を酸化して厚さ１〜８Åの酸化シリコン膜を形成さ
せ、かつ該酸化シリコン膜をガス状シラン類と加熱下に
接触させて該酸化シリコン膜上に多結晶シリコン層を形
成させることを特徴とするゲッタリング能力の優れたシ
リコンウェーハの製造方法により達成させる。
面を酸化して厚さ１〜８Åの酸化シリコン膜を形成さ
せ、かつ該酸化シリコン膜をガス状シラン類と加熱下に
接触させて該酸化シリコン膜上に多結晶シリコン層を形
成させることを特徴とするゲッタリング能力の優れたシ
リコンウェーハの製造方法により達成させる。
（作用） 本発明によるゲッタリング能力の優れたシリコンウェー
ハは、単結晶基体と、該基体の一方の表面に形成された
厚さ１〜８Åの酸化シリコン膜と、該酸化シリコン膜上
に形成された多結晶シリコン層とよりなるものである。
ハは、単結晶基体と、該基体の一方の表面に形成された
厚さ１〜８Åの酸化シリコン膜と、該酸化シリコン膜上
に形成された多結晶シリコン層とよりなるものである。
本発明で使用される単結晶シリコン基板は、単結晶基板
の表面をラッピングし、ついでケミカルエッチング処理
して数十ミクロン以下の表面層をエッチング除去するこ
とにより表面研磨されてなるもので表面研磨後の基板の
厚さは２００〜２，０００ミクロン、好ましくは３００
〜１，０００ミクロンである。
の表面をラッピングし、ついでケミカルエッチング処理
して数十ミクロン以下の表面層をエッチング除去するこ
とにより表面研磨されてなるもので表面研磨後の基板の
厚さは２００〜２，０００ミクロン、好ましくは３００
〜１，０００ミクロンである。
この単結晶シリコン基体の表面に形成される酸化シリコ
ン膜の厚さは１〜８Å、好ましくは１〜５Åである。す
なわち、１Å以上の厚みを持つ酸化シリコン膜が単結晶
シリコン基体の表面に形成されると、その上に形成され
る多結晶シリコン層が単結晶シリコン基体の全面にわた
って均一にかつ高い密着性で形成される。この酸化シリ
コン膜の厚みが１Å未満であると、その上に形成される
多結晶シリコン層が不均一に形成され、しかも密着力が
低下し、しかも多結晶シリコン層の結晶粒が大きくな
る。他方、酸化シリコン膜の厚みが８Åを越えると、単
結晶シリコン基体中の不純物が多結晶シリコン層中に移
動する際に、酸化シリコン膜が障害となってゲッタリン
グ能力を低下させる。この点から、酸化シリコン膜の厚
みは１〜８Åが望ましい。
ン膜の厚さは１〜８Å、好ましくは１〜５Åである。す
なわち、１Å以上の厚みを持つ酸化シリコン膜が単結晶
シリコン基体の表面に形成されると、その上に形成され
る多結晶シリコン層が単結晶シリコン基体の全面にわた
って均一にかつ高い密着性で形成される。この酸化シリ
コン膜の厚みが１Å未満であると、その上に形成される
多結晶シリコン層が不均一に形成され、しかも密着力が
低下し、しかも多結晶シリコン層の結晶粒が大きくな
る。他方、酸化シリコン膜の厚みが８Åを越えると、単
結晶シリコン基体中の不純物が多結晶シリコン層中に移
動する際に、酸化シリコン膜が障害となってゲッタリン
グ能力を低下させる。この点から、酸化シリコン膜の厚
みは１〜８Åが望ましい。
単結晶シリコン基体の表面に酸化シリコン膜を形成する
ためには、まず、該単結晶シリコン基体の表面に付着し
ている酸化物や汚染物質を希弗酸で除去し、ついで脱イ
オン水でリンスし、さらに乾燥する。ついで、この単結
晶シリコン基体を分子状酸素含有ガスまたは水蒸気雰囲
気中で加熱することにより酸化シリコン膜を形成させ
る。分子状酸素含有ガスとしては、純酸素ガス、酸素ガ
スと不活性ガスとの混合ガス、空気、酸素リッチ空気等
がある。また、単結晶シリコン基板を酸素プラズマ中に
置いても酸化シリコン膜は形成され得る。さらに、単結
晶シリコン基体を酸化性薬品中に浸漬するか陽極酸化し
ても酸化シリコン膜は形成され得る。酸化性薬品として
は、例えば硝酸、重クロム酸またはその塩、過マンガン
酸またはその塩、過塩素酸またはその塩、過酸化水素水
等がある。酸化シリコン膜の膜厚は酸化条件により左右
され、例えば空気中で１気圧の圧力で単結晶シリコン基
板を加熱して酸化シリコン膜を形成する場合には、酸化
物膜の成長速度と単結晶シリコン基板の温度とは、次の
関係のようになる。
ためには、まず、該単結晶シリコン基体の表面に付着し
ている酸化物や汚染物質を希弗酸で除去し、ついで脱イ
オン水でリンスし、さらに乾燥する。ついで、この単結
晶シリコン基体を分子状酸素含有ガスまたは水蒸気雰囲
気中で加熱することにより酸化シリコン膜を形成させ
る。分子状酸素含有ガスとしては、純酸素ガス、酸素ガ
スと不活性ガスとの混合ガス、空気、酸素リッチ空気等
がある。また、単結晶シリコン基板を酸素プラズマ中に
置いても酸化シリコン膜は形成され得る。さらに、単結
晶シリコン基体を酸化性薬品中に浸漬するか陽極酸化し
ても酸化シリコン膜は形成され得る。酸化性薬品として
は、例えば硝酸、重クロム酸またはその塩、過マンガン
酸またはその塩、過塩素酸またはその塩、過酸化水素水
等がある。酸化シリコン膜の膜厚は酸化条件により左右
され、例えば空気中で１気圧の圧力で単結晶シリコン基
板を加熱して酸化シリコン膜を形成する場合には、酸化
物膜の成長速度と単結晶シリコン基板の温度とは、次の
関係のようになる。
したがって、空気中で酸化膜を形成させるには、３００
〜７００℃、好ましくは３００〜５００℃の温度で２〜
１００分、好ましくは２〜５０分間で加熱される。
〜７００℃、好ましくは３００〜５００℃の温度で２〜
１００分、好ましくは２〜５０分間で加熱される。
なお、本発明における酸化シリコン膜の膜厚の測定値
は、エリプソメータで測定した値である。すなわち、単
結晶シリコン基板を酸化処理した直後、すなわち、多結
晶シリコン層を形成する前にエリプソメータで測定し
た。このとき、つぎのように決めたゼロ点をエリプソメ
ータの表示値から差し引いた。単結晶シリコン基板を１
％弗酸中に浸漬して基板表面の自然酸化膜を除去したの
ち、脱イオン水でリンスし、ついでスピン乾燥し、直ち
にエリプソメータで測定した時に得られる値をゼロ点と
した。なお、酸化物膜の屈折率は1.460とした。
は、エリプソメータで測定した値である。すなわち、単
結晶シリコン基板を酸化処理した直後、すなわち、多結
晶シリコン層を形成する前にエリプソメータで測定し
た。このとき、つぎのように決めたゼロ点をエリプソメ
ータの表示値から差し引いた。単結晶シリコン基板を１
％弗酸中に浸漬して基板表面の自然酸化膜を除去したの
ち、脱イオン水でリンスし、ついでスピン乾燥し、直ち
にエリプソメータで測定した時に得られる値をゼロ点と
した。なお、酸化物膜の屈折率は1.460とした。
この酸化シリコン膜の上には、多結晶シリコン層が形成
される。該多結晶シリコン層層の厚みは１，０００Å〜
５μｍ、好ましくは５，０００Å〜1.5μｍであり、そ
の結晶粒はアモルファスではなく、２ミクロン以下、好
ましくは0.05〜0.5ミクロンである。
される。該多結晶シリコン層層の厚みは１，０００Å〜
５μｍ、好ましくは５，０００Å〜1.5μｍであり、そ
の結晶粒はアモルファスではなく、２ミクロン以下、好
ましくは0.05〜0.5ミクロンである。
酸化シリコン膜の上に多結晶シリコン層を形成させるに
は、窒素ガス、アルゴンガス等によって希釈したガス状
シラン類の雰囲気中で前記単結晶基板を５７０〜８００
℃、好ましくは５８０〜７００℃の温度で0.1〜７時
間、好ましくは0.3〜２時間減圧下または常圧下で加熱
することにより行なわれる。このような方法としては、
例えば減圧ＣＶＤ法がある。本発明で使用されるシラン
類としては、モノシラン（ＳｉＨ４）、ジクロロシラン
（ＳｉＨ２Ｃｌ２）、モノクロロシラン（ＳｉＨ３Ｃ
ｌ）等がある。
は、窒素ガス、アルゴンガス等によって希釈したガス状
シラン類の雰囲気中で前記単結晶基板を５７０〜８００
℃、好ましくは５８０〜７００℃の温度で0.1〜７時
間、好ましくは0.3〜２時間減圧下または常圧下で加熱
することにより行なわれる。このような方法としては、
例えば減圧ＣＶＤ法がある。本発明で使用されるシラン
類としては、モノシラン（ＳｉＨ４）、ジクロロシラン
（ＳｉＨ２Ｃｌ２）、モノクロロシラン（ＳｉＨ３Ｃ
ｌ）等がある。
本発明によるシリコンウェーハは、単結晶シリコン基体
の表面に、特定の厚みを有する酸化シリコン膜が形成さ
れているので、多結晶シリコン層が優れた密着力で均一
な厚みに形成される。しかも、酸化シリコン膜は多結晶
シリコン層の成長のために必要な成長核を無数に与える
ので、酸化シリコン膜なしの場合には、汚れなどを核と
して島状に多結晶シリコン層が成長するので一概に成長
速度が規定できず、島状に成長した部分では数十Å／分
の成長速度で、また成長していない場合ではほとんどゼ
ロ（測定できない）であるのに対し、酸化シリコン膜が
ある場合には１５０Å／分と多結晶シリコン層の成長速
度が向上する。また、酸化シリコン膜がない場合には、
島状に成長した部分で多結晶シリコンの結晶粒径が３〜
１０ミクロンであるのに対して、本発明においては結晶
粒径が約0.1〜0.4ミクロン（断面ＴＥＭ観察の結果）と
小さくかつ均一である。また単結晶シリコン基体の表面
に僅かな汚染があっても、多結晶シリコン膜が形成され
た後に汚れ模様は生じない。
の表面に、特定の厚みを有する酸化シリコン膜が形成さ
れているので、多結晶シリコン層が優れた密着力で均一
な厚みに形成される。しかも、酸化シリコン膜は多結晶
シリコン層の成長のために必要な成長核を無数に与える
ので、酸化シリコン膜なしの場合には、汚れなどを核と
して島状に多結晶シリコン層が成長するので一概に成長
速度が規定できず、島状に成長した部分では数十Å／分
の成長速度で、また成長していない場合ではほとんどゼ
ロ（測定できない）であるのに対し、酸化シリコン膜が
ある場合には１５０Å／分と多結晶シリコン層の成長速
度が向上する。また、酸化シリコン膜がない場合には、
島状に成長した部分で多結晶シリコンの結晶粒径が３〜
１０ミクロンであるのに対して、本発明においては結晶
粒径が約0.1〜0.4ミクロン（断面ＴＥＭ観察の結果）と
小さくかつ均一である。また単結晶シリコン基体の表面
に僅かな汚染があっても、多結晶シリコン膜が形成され
た後に汚れ模様は生じない。
また、本発明によるシリコンウェーハを使用すると、例
えばＩＣ製造工程の最初に行なわれる９００℃以上の熱
処理によって、酸化シリコン膜は島状に凝縮して消滅
し、単結晶基体と多結晶シリコン膜とが直接接するよう
になる。
えばＩＣ製造工程の最初に行なわれる９００℃以上の熱
処理によって、酸化シリコン膜は島状に凝縮して消滅
し、単結晶基体と多結晶シリコン膜とが直接接するよう
になる。
本発明において、ゲッタリング能力の測定は、つぎのよ
うにして行なった。
うにして行なった。
単結晶シリコン基体の一つの表面に酸化シリコン膜およ
び該膜上に多結晶シリコン層が形成されており、他方の
面が鏡面に研磨されているシリコンウェーハにおいて、
該鏡面を１，０００℃に加熱されている純酸素ガス中で
酸化して約３００Åの酸化物膜を形成し、ついで該酸化
膜上に直径１ｍｍ、厚さ５，０００Åの円盤状のアルミ
ニウムの電極を蒸着により形成する。このようにして基
板上に形成されたＭＯＳキャパシターの小数キャリヤー
の生成ライフタイムを測定することによりゲッタリング
能力が評価される。小数キャリヤーの生成ライフタイム
の測定については、E.H.Nicollian and J.R.Brewws著
MOS Physics and Technology（John Wiley ＆ So
ns）を参照されたし。シリコン基板が金属不純物で汚染
されると、小数キャリヤーの生成ライフタイムは短くな
る。金属不純物がゲッタリングされると、ライフタイム
は回復して長くなる。通常ＭＯＳキャパシターを製作す
る酸化工程で周辺雰囲気から自然に極微量の金属不純物
が導入されるのを防ぐことはできない。したがって、ゲ
ッタリング能力に差のある複数個のシリコン基板を同時
に処理すれば、自ずと小数キャリヤーの生成ライフタイ
ムに差が出るのでゲッタリング能力が相対的に比較でき
る。
び該膜上に多結晶シリコン層が形成されており、他方の
面が鏡面に研磨されているシリコンウェーハにおいて、
該鏡面を１，０００℃に加熱されている純酸素ガス中で
酸化して約３００Åの酸化物膜を形成し、ついで該酸化
膜上に直径１ｍｍ、厚さ５，０００Åの円盤状のアルミ
ニウムの電極を蒸着により形成する。このようにして基
板上に形成されたＭＯＳキャパシターの小数キャリヤー
の生成ライフタイムを測定することによりゲッタリング
能力が評価される。小数キャリヤーの生成ライフタイム
の測定については、E.H.Nicollian and J.R.Brewws著
MOS Physics and Technology（John Wiley ＆ So
ns）を参照されたし。シリコン基板が金属不純物で汚染
されると、小数キャリヤーの生成ライフタイムは短くな
る。金属不純物がゲッタリングされると、ライフタイム
は回復して長くなる。通常ＭＯＳキャパシターを製作す
る酸化工程で周辺雰囲気から自然に極微量の金属不純物
が導入されるのを防ぐことはできない。したがって、ゲ
ッタリング能力に差のある複数個のシリコン基板を同時
に処理すれば、自ずと小数キャリヤーの生成ライフタイ
ムに差が出るのでゲッタリング能力が相対的に比較でき
る。
（実施例） つぎに、実施例を挙げて本発明をさらに詳細に説明す
る。
る。
実施例１〜４ 厚さ６００ミクロンの単結晶シリコン基板を１％弗酸に
浸漬して表面に付着していた自然酸化物膜を除去、つい
でで、脱イオン水でリンスし、さらにスピンドライヤー
で乾燥した。乾燥終了後の単結晶基板を直ちに４００℃
の空気雰囲気の電気炉中に７分、２２分、３６分および
４３分間置いてそれぞれ１Å、３Å、５Åおよび６Åの
酸化シリコン膜を形成させた。ついで、減圧ＣＶＰ法に
より、シリコン（ＳｉＨ４）ガスを窒素ガスをキャリヤ
ーとして６５０℃で熱分解させて、酸化シリコン膜の上
に多結晶シリコン層を１ミクロン推積させた。
浸漬して表面に付着していた自然酸化物膜を除去、つい
でで、脱イオン水でリンスし、さらにスピンドライヤー
で乾燥した。乾燥終了後の単結晶基板を直ちに４００℃
の空気雰囲気の電気炉中に７分、２２分、３６分および
４３分間置いてそれぞれ１Å、３Å、５Åおよび６Åの
酸化シリコン膜を形成させた。ついで、減圧ＣＶＰ法に
より、シリコン（ＳｉＨ４）ガスを窒素ガスをキャリヤ
ーとして６５０℃で熱分解させて、酸化シリコン膜の上
に多結晶シリコン層を１ミクロン推積させた。
このように、多結晶シリコン層を推積したウェーハは両
面に多結晶シリコン層および酸化シリコン膜が推積して
いるのでで、その一面を研磨して多結晶シリコン層とそ
の下の酸化シリコン膜を除去して単結晶シリコン基板を
露出させ、さらにこれを鏡面に仕上げた。このようにし
て製作したシリコンウェーハの鏡面側に、前記のごとき
ＭＯＳキャパシターを形成させて、小数キャリヤーのラ
イフタイムの値によってゲッタリング能力の評価を行な
った。その結果を第１表に示す。
面に多結晶シリコン層および酸化シリコン膜が推積して
いるのでで、その一面を研磨して多結晶シリコン層とそ
の下の酸化シリコン膜を除去して単結晶シリコン基板を
露出させ、さらにこれを鏡面に仕上げた。このようにし
て製作したシリコンウェーハの鏡面側に、前記のごとき
ＭＯＳキャパシターを形成させて、小数キャリヤーのラ
イフタイムの値によってゲッタリング能力の評価を行な
った。その結果を第１表に示す。
なお、これらのシリコンウェーハについて、金属顕微鏡
および走査電子顕微鏡および透過電子顕微鏡を用いて観
察したところ、多結晶シリコン層の成長速度は１５０Å
／分、結晶粒径は0.1〜0.4ミクロンであった。さらに、
このシリコンウェーハを暗室で集光灯で暗視野にして散
乱光で見たところ、白模様は全くみられなかった。
および走査電子顕微鏡および透過電子顕微鏡を用いて観
察したところ、多結晶シリコン層の成長速度は１５０Å
／分、結晶粒径は0.1〜0.4ミクロンであった。さらに、
このシリコンウェーハを暗室で集光灯で暗視野にして散
乱光で見たところ、白模様は全くみられなかった。
比較例１ 実施例１〜４の方法において、単結晶シリコン基板の表
面に酸化シリコン膜を形成しない以外は、実施例１と同
様の方法を行なってシリコンウェーハを得た。この単結
晶シリコン基板の表面に多結晶シリコン層を形成してな
るシリコンウェーハについて、実施例１〜４と同様な方
法によりゲッタリング能力の評価を行なった。その結果
を第１表に示す。
面に酸化シリコン膜を形成しない以外は、実施例１と同
様の方法を行なってシリコンウェーハを得た。この単結
晶シリコン基板の表面に多結晶シリコン層を形成してな
るシリコンウェーハについて、実施例１〜４と同様な方
法によりゲッタリング能力の評価を行なった。その結果
を第１表に示す。
なお、これらのシリコンウェーハについて、金属顕微鏡
および走査電子顕微鏡および透過電子顕微鏡を用いたと
ころ、島状に成長した部分で数十Å分の成長速度で多結
晶シリコン層が成長していたが、成長していない部分で
はほとんどゼロであり、汚れ等を核として多結晶シリコ
ン層が成長するので、一概には成長速度が規定できなか
った。また、結晶粒径は、島状に成長した部分では３〜
１０ミクロンであった。さらに、このシリコンウェーハ
を暗室で集光灯で暗視野にして散乱光で見たところ、星
状、島状あるいは液体が流れたような白い模様が見えた
星状のものは減圧ＣＶＤ炉内で発生したパーティクルを
成長核として、その周りに多結晶シリコン層が成長した
ものであり、島状のものは星状のものが集ったものある
いはシリコンウェーハとボート（ウェーハを載置する石
英治具）との接触点から成長した多結晶シリコン層等で
あり、流体が流れたような模様はウェーハ表面の酸化物
膜をエッチオフしたのち、脱イオン水でリンスしてリン
ス槽から引き上げた時にウェーハ表面に残されたパーテ
ィクルを成長核として成長した多結晶シリコン層であ
る。減圧ＣＶＤ炉に１００枚チャージして９５枚にはな
んらかの白模様が見られた。白模様が見られなかったウ
ェーハには多結晶シリコン層が推積されていなかった。
および走査電子顕微鏡および透過電子顕微鏡を用いたと
ころ、島状に成長した部分で数十Å分の成長速度で多結
晶シリコン層が成長していたが、成長していない部分で
はほとんどゼロであり、汚れ等を核として多結晶シリコ
ン層が成長するので、一概には成長速度が規定できなか
った。また、結晶粒径は、島状に成長した部分では３〜
１０ミクロンであった。さらに、このシリコンウェーハ
を暗室で集光灯で暗視野にして散乱光で見たところ、星
状、島状あるいは液体が流れたような白い模様が見えた
星状のものは減圧ＣＶＤ炉内で発生したパーティクルを
成長核として、その周りに多結晶シリコン層が成長した
ものであり、島状のものは星状のものが集ったものある
いはシリコンウェーハとボート（ウェーハを載置する石
英治具）との接触点から成長した多結晶シリコン層等で
あり、流体が流れたような模様はウェーハ表面の酸化物
膜をエッチオフしたのち、脱イオン水でリンスしてリン
ス槽から引き上げた時にウェーハ表面に残されたパーテ
ィクルを成長核として成長した多結晶シリコン層であ
る。減圧ＣＶＤ炉に１００枚チャージして９５枚にはな
んらかの白模様が見られた。白模様が見られなかったウ
ェーハには多結晶シリコン層が推積されていなかった。
比較例２ 実施例１〜４の方法において、酸化シリコン膜の膜厚を
１０Åにした以外は実施例１と同様の方法を行なってシ
リコンウェーハを得、さらに同様の方法でゲッタリング
能力の評価を行なった。その結果を第１表に示す。
１０Åにした以外は実施例１と同様の方法を行なってシ
リコンウェーハを得、さらに同様の方法でゲッタリング
能力の評価を行なった。その結果を第１表に示す。
第１表から明らかなように、本発明によるシリコンウェ
ーハ（実施例１〜４）は、従来のもの（比較例１）と比
較して小数のキャリヤの発生寿命が長く、ゲッタリング
能力が著しく優れていることがわかる。また、酸化シリ
コン膜を設けていない比較例１のウェーハにおいては、
単結晶シリコン基体上に多結晶シリコンの結晶粒が成長
する部位と成長しない部位とができ、かつ結晶粒径は平
均３ミクロン以上であり、中には１０ミクロン以上のも
のも生成している。これに対して、酸化シリコン膜の厚
みが１Å以上である実施例１〜４のウェーハの場合に
は、単結晶シリコン基体の全面にわたって多結晶シリコ
ンの結晶粒が成長し、その結晶粒径は0.1〜0.4ミクロン
の均一なものである。
ーハ（実施例１〜４）は、従来のもの（比較例１）と比
較して小数のキャリヤの発生寿命が長く、ゲッタリング
能力が著しく優れていることがわかる。また、酸化シリ
コン膜を設けていない比較例１のウェーハにおいては、
単結晶シリコン基体上に多結晶シリコンの結晶粒が成長
する部位と成長しない部位とができ、かつ結晶粒径は平
均３ミクロン以上であり、中には１０ミクロン以上のも
のも生成している。これに対して、酸化シリコン膜の厚
みが１Å以上である実施例１〜４のウェーハの場合に
は、単結晶シリコン基体の全面にわたって多結晶シリコ
ンの結晶粒が成長し、その結晶粒径は0.1〜0.4ミクロン
の均一なものである。
参考例 実施例３で得られた５Åの膜厚の酸化シリコン膜および
１ミクロンの層厚の多結晶シリコン層を有するシリコン
ウェーハのを９００℃の水蒸気雰囲気中で２時間の条件
で酸化したのち、透過電子顕微鏡で断面を観察するとと
もに組成分析を行なったところ、単結晶シリコン基体と
多結晶シリコン層との界面には連続的な酸化物膜は見ら
れず、米粒のように島状に点在する酸化物が見られた。
そして、界面の大部分において単結晶シリコン基体と多
結晶シリコン層が密着し、多結晶シリコン層の一部は固
相エピタキシャル成長していた。
１ミクロンの層厚の多結晶シリコン層を有するシリコン
ウェーハのを９００℃の水蒸気雰囲気中で２時間の条件
で酸化したのち、透過電子顕微鏡で断面を観察するとと
もに組成分析を行なったところ、単結晶シリコン基体と
多結晶シリコン層との界面には連続的な酸化物膜は見ら
れず、米粒のように島状に点在する酸化物が見られた。
そして、界面の大部分において単結晶シリコン基体と多
結晶シリコン層が密着し、多結晶シリコン層の一部は固
相エピタキシャル成長していた。
例えば、ＩＣの製造工程ではウェルを形成したり、ある
いは素子領域を厚い酸化膜で絶縁分離するために窒化膜
をマスクとして使用するが、通常、この窒化膜の下に酸
化膜を形成する。この酸化膜をパッド酸化膜というが、
ＩＣ製造工程では、最初のウェーハの洗浄工程の直後
に、このパッド酸化膜を形成する工程がくることが多
い。パッド酸化の代表的な例は、例えば１，０００℃の
ドライ酸素雰囲気中で１時間、あるいは９００℃の水蒸
気雰囲気中で２時間である。これらの条件によっておよ
そ５００Å厚のパッド酸化膜が形成される。参考例から
明らかなように、本発明によるシリコンウェーハにおい
てはこのようなパッド酸化膜は形成する工程を経過する
ことによって単結晶シリコン基体と多結晶シリコン層と
の間の１〜８Åの酸化膜が消滅し、単結晶シリコン基体
と多結晶シリコン層とが密着する。
いは素子領域を厚い酸化膜で絶縁分離するために窒化膜
をマスクとして使用するが、通常、この窒化膜の下に酸
化膜を形成する。この酸化膜をパッド酸化膜というが、
ＩＣ製造工程では、最初のウェーハの洗浄工程の直後
に、このパッド酸化膜を形成する工程がくることが多
い。パッド酸化の代表的な例は、例えば１，０００℃の
ドライ酸素雰囲気中で１時間、あるいは９００℃の水蒸
気雰囲気中で２時間である。これらの条件によっておよ
そ５００Å厚のパッド酸化膜が形成される。参考例から
明らかなように、本発明によるシリコンウェーハにおい
てはこのようなパッド酸化膜は形成する工程を経過する
ことによって単結晶シリコン基体と多結晶シリコン層と
の間の１〜８Åの酸化膜が消滅し、単結晶シリコン基体
と多結晶シリコン層とが密着する。
（発明の効果） 本発明によれば、特定された厚みを持つ酸化シリコン膜
を介して単結晶シリコン基体上に多結晶シリコン層を形
成してなるものであるから、多結晶シリコン層の密着性
および均一性が優れたものとなっており、しかも、多結
晶シリコン層の結晶粒の大きさが均一なため、従来の単
に多結晶シリコン層を形成したものに比較して結晶粒界
の面積が大きく、ゲッタリング能力が優れている。した
がって、高密度集積回路のデバイスとしての歩留りが高
い材料として使用され得る。
を介して単結晶シリコン基体上に多結晶シリコン層を形
成してなるものであるから、多結晶シリコン層の密着性
および均一性が優れたものとなっており、しかも、多結
晶シリコン層の結晶粒の大きさが均一なため、従来の単
に多結晶シリコン層を形成したものに比較して結晶粒界
の面積が大きく、ゲッタリング能力が優れている。した
がって、高密度集積回路のデバイスとしての歩留りが高
い材料として使用され得る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒木 英夫 山口県光市大字島田3434番地 ニッテツ電 子株式会社光工場内 (56)参考文献 特開 昭60−89932（ＪＰ，Ａ) 特開 昭61−159741（ＪＰ，Ａ)
Claims (2)
- 【請求項１】単結晶シリコン基体と、該基体の一方の表
面に形成された厚さ１〜８Åの酸化シリコン膜と、該酸
化シリコン膜上に形成された多結晶シリコン層とよりな
るゲッタリング能力の優れたシリコンウェーハ。 - 【請求項２】単結晶シリコン基体の少なくとも一方の表
面を酸化して厚さ１〜８Åの酸化シリコン膜を形成さ
せ、かつ該酸化シリコン膜をガス状シラン類と加熱下に
接触させて該酸化シリコン膜上に多結晶シリコン層を形
成させることを特徴とするゲッタリング能力の優れたシ
リコンウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1079762A JPH0648686B2 (ja) | 1988-03-30 | 1989-03-30 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7837088 | 1988-03-30 | ||
| JP63-78370 | 1988-03-30 | ||
| JP1079762A JPH0648686B2 (ja) | 1988-03-30 | 1989-03-30 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01315144A JPH01315144A (ja) | 1989-12-20 |
| JPH0648686B2 true JPH0648686B2 (ja) | 1994-06-22 |
Family
ID=26419455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1079762A Expired - Lifetime JPH0648686B2 (ja) | 1988-03-30 | 1989-03-30 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648686B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4304849C2 (de) * | 1992-02-21 | 2000-01-27 | Mitsubishi Electric Corp | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
| JPH05299426A (ja) * | 1992-02-21 | 1993-11-12 | Mitsubishi Electric Corp | 半導体装置および半導体基板の製造方法 |
| JP3024409B2 (ja) * | 1992-12-25 | 2000-03-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH0786289A (ja) * | 1993-07-22 | 1995-03-31 | Toshiba Corp | 半導体シリコンウェハおよびその製造方法 |
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
| US20120049330A1 (en) * | 2009-05-15 | 2012-03-01 | Sumco Corporation | Silicon wafer and method for producing the same |
| JP5246065B2 (ja) * | 2009-06-29 | 2013-07-24 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハとその製造方法 |
| FR2973159B1 (fr) * | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
| US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
| EP3221885B1 (en) | 2014-11-18 | 2019-10-23 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| EP3266038B1 (en) | 2015-03-03 | 2019-09-25 | GlobalWafers Co., Ltd. | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
| WO2016149113A1 (en) | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
| US10304722B2 (en) | 2015-06-01 | 2019-05-28 | Globalwafers Co., Ltd. | Method of manufacturing semiconductor-on-insulator |
| CN114496732B (zh) | 2015-06-01 | 2023-03-03 | 环球晶圆股份有限公司 | 制造绝缘体上硅锗的方法 |
| JP6749394B2 (ja) | 2015-11-20 | 2020-09-02 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | 滑らかな半導体表面の製造方法 |
| KR102439602B1 (ko) | 2016-06-08 | 2022-09-01 | 글로벌웨이퍼스 씨오., 엘티디. | 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼 |
| US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
| EP4456146B1 (en) | 2016-10-26 | 2026-03-25 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
| CN118943075A (zh) | 2018-06-08 | 2024-11-12 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
| JPS58138035A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置及びその製造方法 |
-
1989
- 1989-03-30 JP JP1079762A patent/JPH0648686B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01315144A (ja) | 1989-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3292101B2 (ja) | 珪素単結晶基板表面の平滑化方法 | |
| US6593211B2 (en) | Semiconductor substrate and method for producing the same | |
| JPH01315144A (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
| EP0553852A2 (en) | Process for producing semiconductor substrate | |
| US6995077B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| KR100832944B1 (ko) | 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼 | |
| US5389551A (en) | Method of manufacturing a semiconductor substrate | |
| JPH0718011B2 (ja) | ＳｉＯ２の付着方法 | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| US5189508A (en) | Silicon wafer excelling in gettering ability and method for production thereof | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| KR100217163B1 (ko) | 실리콘 반도체 기판과 그의 제조 방법 | |
| JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH11100299A (ja) | 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| JPH02260531A (ja) | シリコン表面の処理方法 | |
| JP4131105B2 (ja) | シリコンボートの製造方法 | |
| JP4123861B2 (ja) | 半導体基板の製造方法 | |
| JP3422345B2 (ja) | タングステン膜の形成方法 | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| Rai‐Choudhury | Substrate Surface Preparation and Its Effect on Epitaxial Silicon | |
| JPH05144751A (ja) | 半導体エピタキシヤル基板の製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPS59186331A (ja) | 半導体基質及び製法 | |
| JPH08241863A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 15 |