FR3043251A1 - Transistor a effet de champ a rendement et gain optimise - Google Patents

Transistor a effet de champ a rendement et gain optimise Download PDF

Info

Publication number
FR3043251A1
FR3043251A1 FR1502296A FR1502296A FR3043251A1 FR 3043251 A1 FR3043251 A1 FR 3043251A1 FR 1502296 A FR1502296 A FR 1502296A FR 1502296 A FR1502296 A FR 1502296A FR 3043251 A1 FR3043251 A1 FR 3043251A1
Authority
FR
France
Prior art keywords
layer
sub
effect transistor
buffer layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1502296A
Other languages
English (en)
Other versions
FR3043251B1 (fr
Inventor
Jean Claude Jacquet
Piero Gamarra
Stephane Piotrowicz
Cedric Lacam
Marie Antoinette Poisson
Olivier Patard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Thales SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Thales SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1502296A priority Critical patent/FR3043251B1/fr
Priority to US15/769,708 priority patent/US20180308966A1/en
Priority to CN201680077236.2A priority patent/CN108475696A/zh
Priority to PCT/EP2016/075971 priority patent/WO2017072249A1/fr
Priority to JP2018522143A priority patent/JP2018536285A/ja
Priority to EP16790546.2A priority patent/EP3369115A1/fr
Publication of FR3043251A1 publication Critical patent/FR3043251A1/fr
Application granted granted Critical
Publication of FR3043251B1 publication Critical patent/FR3043251B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Abstract

L'invention concerne un transistor comprenant un empilement de matériaux semi-conducteurs comprenant notamment une première sous-couche (16), judicieusement disposée et d'épaisseur spécifique, scindant la couche tampon (12) en deux parties (12a ; 12b) et comprenant un troisième matériau (Mat3) de sorte que la différence de coefficients de polarisation spontanée et piézoélectrique entre le matériau de la couche tampon et le troisième matériau (Mat3) induit à une première interface (17) entre la première partie de la couche tampon (12a) et la première sous-couche (16) une première charge électrique fixe surfacique générant un champ électrique dirigé selon l'axe z de manière à permettre le confinement du gaz bidimensionnel (9) dans le canal.

Description

Transistor à effet de champ à rendement et gain optimisé
La présente invention concerne les transistors à effet de champ à haute mobilité électronique dénommés transistors HEMT, acronyme de l’expression anglo-saxonne « High Electron Mobility Transistor ».
La présente invention concerne, plus particulièrement, les empilements à partir desquels sont fabriqués les transistors HEMT utilisés comme amplificateur à faible bruit ou de puissance, comme commutateur ou comme oscillateur et couvrant la gamme de fréquences comprise typiquement entre 1 MHz et 100 GHz.
La figure 1 représente schématiquement une coupe de la structure d’un système de transistor HEMT élémentaire classique, dans un plan Oxz, réalisé sur un substrat 11. Classiquement, on utilise un substrat 11 isolant ou semi-conducteur, comprenant par exemple du silicium (Si), du Carbure de Silicium (SiC) ou du Saphire (Al203), sur lequel est réalisé un empilement Emp selon l’axe z d’au moins deux couches de semi-conducteur qui s’étendent dans le plan Oxy.
Une première couche 12, dénommée couche tampon, ou plus connue sous le terme anglo-saxon «buffer», présente une large bande interdite, on parle de matériau semi-conducteur dit à grand gap comprenant un matériau comprenant un composé binaire tel le GaN ou un composé ternaire de nitrure d’éléments III, dénommé lll-N, tel que l’AIGaN, ou plus précisément l’ALGa^N.
Une seconde couche, dénommée couche barrière 13, présente une bande interdite plus grande que celle de la couche tampon 12. Cette couche comprend un matériau à base de composé quaternaire, ternaire ou binaire de nitrure d’éléments III, dénommé lll-N, à base de Al, Ga, In ou B.
Par exemple, avec une couche tampon 12 en GaN, la couche barrière 13 comprend de i’AlxGai.xN ou de l'In^ALN, ou une séquence Ιη^ΑΙχΝ/ΑΙΝ ou AlxGai.xN/AIN. Selon la teneur x en aluminium, les largeurs de bandes interdites de l’AlxGai.xN et de Πη^χΑΙχΝ varient de 3,4eV (GaN) à 6,2eV (AIN) et de 0,7eV (InN) à 6,2eV (AIN), respectivement. L’épaisseur de la couche barrière 13 est typiquement comprise entre 5 nm et 40 nm, l’épaisseur de la couche tampon 12 est typiquement comprise entre 0,2 pm et 3 pm.
Des couches supplémentaires peuvent être présentes soit en surface, soit entre la couche tampon 12 et la couche barrière 13.
La couche tampon 12 et la couche barrière 13 sont classiquement réalisées par MOVPE, acronyme de « Metalorganic Vapor Phase Epitaxy », en langue anglaise, ou épitaxie en phase vapeur aux organometalliques, en langue française, ou par MBE acronyme de « Molecular Beam Epitaxy », en langue anglaise, ou épitaxie par jet moléculaire, en langue française. A titre d’exemple, on peut citer une couche tampon 12 à base de GaN avec une couche barrière 13 à base d’AIGaN ou d’InAIN, et plus précisément à base d'ALGe^N ou d’lnzAh.zN, avec x compris typiquement entre 15% et 35%, et, z compris typiquement entre 15% et 25%.
La jonction entre la couche tampon 12 et la couche barrière 13 constitue une hétérojonction 15 qui s’étend également dans le plan Oxy. L’origine O du repère Oxyz est choisie dans ce plan.
Un transistor HEMT comprend classiquement une source S, un drain D et une grille G déposés sur la face supérieure 14 de la couche barrière 13.
La grille G est déposée entre la source S et le drain D et permet de commander le transistor.
Le courant entre la source S et le drain D est modulé par l’action électrostatique de la grille G, classiquement de type Schottky ou de type MIS, acronyme de métal/isolant/semi-conducteur, sur le gaz bidimensionnel d’électrons 9, dénommé 2DEG pour «Two-Dimensional Electron Gas » localisé au voisinage de l’hétérojonction 15. La tension VGs appliquée entre la grille G et la source S commande le courant circulant dans le transistor.
Ces électrons sont mobiles dans le plan Oxy et ont une forte mobilité électronique pe, typiquement supérieure à 1000 cmWs. Dans un fonctionnement normal du transistor ces électrons ne peuvent pas circuler dans la direction z car ils sont confinés dans le puits de potentiel se formant dans le plan Oxy au voisinage de l'hétérojonction 15. Le gaz d’électrons 9, confiné dans ce qui est dénommé le canal du transistor, est donc apte à transporter un courant lDS circulant entre le drain D et la source S. Classiquement, une différence de potentiel VDs est appliquée entre la source S et le drain D, avec typiquement une source S reliée à la masse, et la valeur du courant lDS est une fonction de la tension appliquée VGs entre la grille G et la source S.
On définit la transconductance gm d’un transistor comme le rapport entre le courant los et la tension VGs- En d’autres termes, la transconductance traduit la variation du courant de drain en fonction de la polarisation de la grille VQS, à Vos constant.
Le gain du transistor est relié à sa transconductance. Ce gain sera d’autant plus élevé que sa transconductance g,,, sera grande permettant de transformer un faible signai appliqué sur la grille G en un signal plus fort récupéré sur le drain D.
La figure 2 représente la répartition des charges au voisinage de l’hétérojonction 15. Les matériaux de la famille des lll-N sont fortement électronégatifs. Lorsque l’on met en contact deux composés différents de cette famille des charges électriques fixes positive σ+ ou négative σ- de nature piézoélectrique apparaissent au niveau de l’interface tel que représentée sur la figure 2. La charge électrique fixe surfacique résultante attire des charges mobiles : électrons lorsqu’elle est positive telle que dans la figure 2 ou trous lorsqu’elle est négative. Ce sont ces charges mobiles em qui créent un courant lorsqu’une tension est appliquée entre le drain D et la source S.
Le GaN est un semi-conducteur qui, dans les conditions de croissance habituelles, est dopé en impuretés de type donneur (N), typiquement des lacunes d’azote. Ce type de défauts ne permet pas d’obtenir un confinement efficace des électrons dans le canal lorsque la tension appliquée sur le drain du transistor devient trop grande, typiquement supérieure à 10 V, et lorsque la longueur de la grille Lg devient trop courte, typiquement inférieure à 0,25 pm. Les électrons circulent alors dans la couche tampon 12, ce qui provoque : -une diminution de la transconductance gm et donc du gain du transistor, (région 1 de la figure 3), - une augmentation, dans la zone exponentielle de la caractéristique de transfert (région 2 de la figure 3) de l'inverse de la pente sous le seuil SS (SS pour "Subthreshold Swing", SS = n (kb T /q) log(10)). Cette grandeur s’exprime en mV/décade et correspond à la variation de la tension de grille nécessaire pour augmenter le courant d’une décade. A température ambiante et dans le cas idéal où n = 1, elle vaut 60mV/décade. La dégradation de cette grandeur entraîne une moins bonne capacité du composant à commuter un courant. - une augmentation du courant de fuite et donc une diminution du rendement du transistor (région 3 de la figure 3).
Un confinement inefficace se répercute donc directement sur les performances du transistor, comme on peut l’observer sur la figure 3.
La figure 3 est une représentation graphique de Log(lDs)= f(VGS) pour un transistor présentant un bon et un mauvais confinement des électrons.
On peut y définir 3 régions. - La région 1 sur laquelle on définit la transconductance gm et sur laquelle la représentation graphique de lDS en fonction de VGS associée à la courbe Log(los)= f(VGs) présente une portion sensiblement linéaire. - La région 2 correspond à la zone préférentiellement utilisée pour les applications de commutation, et, notamment la zone sur laquelle on définit la caractéristique de transfert d’un transistor. On y définit l’inverse de la pente sous le seuil SS. - La région 3 correspond à une zone asymptotique dans laquelle on peut y définir le courant de fuite.
La courbe 31 de la figure 3 correspond à la représentation graphique Log(lDs)= f(VGs) d'un transistor présentant un bon confinement des électrons dans le canal. A Vos constant élevé, par exemple 20V, et pour une grille courte inférieure à 0,25pm, par exemple. La courbe 31 présente une transconductance gm élevée, l’inverse de la pente sous le seuil SS proche de sa valeur idéale de 60mV/décade à température ambiante et un faible courant de fuite, typiquement inférieur à 100pA/mm.
La courbe 32 de la figure 3 correspond à la représentation graphique Log(los)= f(VGS) d’un transistor présentant un mauvais confinement des électrons dans le canal.
Pour obtenir un bon confinement des électrons dans le canal et obtenir un bon fonctionnement du transistor en termes de gain, de l’inverse de la pente sous le seuil SS et de rendement électrique, il est nécessaire de compenser le dopage N initial.
Une première solution est de doper P le « buffer » comprenant du GaN ou de PAIxGa^N en introduisant des impuretés de type accepteur, par exemple par modification des conditions d’épitaxie ou par l’ajout d’impuretés de type accepteur lors de la croissance de la couche.
La densité d’impuretés introduite dans l’entièreté de la couche tampon 12 « buffer » est optimisée pour obtenir le comportement transistor souhaité. Les impuretés compatibles sont principalement le carbone et le fer mais peuvent aussi être du magnésium, du béryllium ou du zinc ou toutes impuretés connues pour être un centre accepteur dans ie GaN. Typiquement, un excès en impuretés de type P par rapport aux impuretés de type N de 1016 cm'3 à 1017 cm'3 permet de maintenir l’inverse de la pente sous le seuil à une valeur inférieure à 150mV/décade pour une tension de fonctionnement maximale VDs de 50V et une longueur de grille Lg de 0,15pm. Ces impuretés constituent cependant des centres profonds.
On appelle centre profond une impureté dont le niveau d’énergie est situé à plus de 2 à 3 fois l’énergie d’activation thermique (3/2 kb*T) du minimum de la bande de conduction pour une impureté de type N ou du maximum de la bande de valence pour une impureté de type P. A température ambiante, l’énergie d’activation thermique est de l'ordre de 40 meV.
Un centre sera donc considéré comme profond lorsqu’il sera situé à plus de 100 meV de l'un de ces extrema, ce qui est le cas pour le GaN dopé en impureté de type accepteur. Ces centres se chargent négativement lorsque le transistor est mis sous tension et comme ils sont profonds ne se déchargent pas aux fréquences de fonctionnement supérieures au Mégahertz. Cela a pour effet de réduire la charge mobile présente dans le canal conducteur, ce qui réduit le courant et augmente la résistance d’accès. Il s’ensuit que cette approche a pour principal inconvénient en sus de générer de la dispersion, de réduire le rendement du transistor et la puissance qu’il peut émettre. Cette dégradation des performances est d’autant plus prononcée que la tension V0s de fonctionnement du transistor est élevée, typiquement supérieure à 20 V.
Cette diminution de la charge mobile, dénommée «current collapse» en langue anglaise, est illustrée à la figure 4. Dans cet exemple, la couche tampon du transistor en GaN est dopée P uniformément à une valeur de 5.1017 atomes / cm3. La courbe 40 illustre une caractéristique courant/tension d’un transistor réalisée à VGs = 0V qui n’a pas été mis sous tension préalablement à l’établissement de la caractéristique.
La courbe 41 illustre une caractéristique courant/tension du transistor réalisée à VGS = 0V qui a subi une contrainte sous la forme d'une tension VGs = -6V et Vos = 40V, préalablement à l’établissement de la caractéristique.
On constate que sur la courbe 41, lDs en fonction de Vos est modifiée par rapport à la courbe 40 initiale, la caractéristique courant/tension est dégradée. Sur cet exemple, une variation relative de 60% du courant lDs et donc de la puissance disponible à une tension VDs de 5V est observée.
Une deuxième solution est de réaliser un buffer composite GaN / AUGa^N par exemple, tel qu’illustré sur la figure 5, avec le canal en GaN.
Dans ce cas, la charge piézoélectrique négative apparaissant à l’interface 50 GaN /AlxGa^N crée une barrière de potentiel permettant de confiner les électrons dans le canal. Quelques pourcents d'aluminium dans la couche d’AlyGa^xN, typiquement 3% à 10%, sont nécessaires pour obtenir un bon confinement des électrons pour une tension de fonctionnement maximale comprise entre 20V et 40V et une longueur de grille inférieure à 0,25 pm.
Cependant la conductivité thermique de l'AlxGai-xN est inférieure à celle du GaN d’un facteur compris entre 3 et 5 pour les taux d’aluminium nécessaires à un bon confinement des électrons.
La résistance thermique du transistor est ainsi fortement dégradée, multipliée par 2 à 3, et la puissance pouvant être émise réduite d’un facteur 1,5 à 3 selon les applications visées avec cette solution.
Une troisième solution consiste à introduire dans la couche tampon 12 la charge électrique négative fixe qui est juste nécessaire à l'obtention de bonnes caractéristiques de transfert aux tensions et aux fréquences de fonctionnement souhaitées. Le contrôle de la quantité de charges et de leur position par rapport au gaz 9 d’électrons permet d’obtenir un bon confinement des électrons dans le canal sans créer de phénomènes de piégeage indésirables qui entraînent une dégradation de la linéarité ou, en d’autres termes, des effets dispersifs et une diminution de la puissance disponible et du rendement, sans dégrader la conductivité thermique du « buffer » par exemple en GaN.
La figure 6 illustre un empilement 10 pour transistor à effet de champ à haute mobilité électronique (HEMT) selon cette troisième solution de l’art antérieur. L’empilement 10 est réalisé à partir d’un substrat 11 classique pour ce type de composant. L’empilement 10 comprend une pluralité de couches selon un plan xy perpendiculaire à un axe z. L’empilement 10 comprend une couche tampon 12 comprenant un premier matériau semi-conducteur dit « grand gap » tel que l'AIGaN, et plus précisément, de ΓΑΙχΟβί-χΝ, avec x compris typiquement entre 0 et 35%. La couche tampon 12 de l’empilement comprend une zone Vf comprenant des charges négatives fixes localisées à un endroit spécifique de la couche tampon 12.
On entend par charges négatives fixes des charges non mobiles (charges mobiles dans ce contexte signifient électrons ou trous), le terme mobile étant entendu au sens habituel dans le domaine de la physique des semi-conducteurs.
La zone Vf s’étendant selon le plan xy est située à une distance d de l’hétérojonction et présente une épaisseur t.
La figure 7 décrit, plus précisément, la répartition et la nature des charges dans l’empilement. Le caractère fixe d’une charge est symbolisé par un sigle de forme rectangulaire entourant cette charge, tandis que le caractère mobile est symbolisé par un sigie de forme ovale. Comme décrit plus haut, du fait d’un effet piézoélectrique, une densité surfacique σ+ de charges positives fixes 71 est présente au voisinage de l’hétérojonction 15, et des charges négatives mobiles em également situées à proximité de l’hétérojonction 15 constituent le gaz bidimensionnel d’électrons 9 à l’origine du fonctionnement du transistor HEMT. La densité surfacique d'électrons em dans le canal est typiquement d’environ 0,5x1013 à 3x1013 cm‘2.
Le profil de charge qu'il faut réaliser (localisation et dosage des charges négatives) pour obtenir un bon confinement des électrons, dépend de la tension de fonctionnement, de la longueur de grille et de la densité d'électrons dans le canal du transistor. Autrement dit, pour chaque tension VDS de fonctionnement du transistor, la longueur de grille, la densité d’électrons et le profil de charge fixe doivent être optimisés.
Les charges électriques négatives fixes volumiques 70 localisées dans la couche tampon 12 sont obtenues à partir d’impuretés de type accepteur A introduites dans la couche tampon 12, telles que des atomes de carbone, de fer, de magnésium ou tout type d’impuretés connues pour être un centre accepteur dans le GaN ou l’AIGaN.
Un but de l’invention est notamment de proposer un transistor destiné à des applications de commutation rapide (modulation d’enveloppe), d'amplification de signal hyperfréquence de puissance présentant une bonne conductivité thermique et dont la configuration de la couche tampon est indépendante des conditions d'utilisation.
Selon un aspect de l’invention, il est proposé un transistor à effet de champ comprenant un empilement selon un axe z comprenant : - une couche barrière comprenant un premier matériau semi-conducteur, - une hétérojonction entre ladite couche barrière et une couche tampon, - un gaz bidimensionnel localisé dans un canal situé dans un plan xy perpendiculaire à l’axe z et au voisinage de l’hétérojonction, - la couche tampon comprenant un deuxième matériau semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure, caractérisé en ce que l’empilement comprend en outre une première sous-couche scindant la couche tampon en deux parties et comprenant un troisième matériau comprenant un composé binaire ou ternaire ou quaternaire de nitrure, de sorte que la différence de coefficients de polarisation spontanée et piézoélectrique entre le deuxième matériau et le troisième matériau induit à une première interface entre la première partie de la couche tampon et la première sous-couche, une première charge électrique fixe surfacique générant un champ électrique dirigé selon l'axe z et orienté vers la première interface de manière à permettre le confinement du gaz bidimensionnel dans le canal, la distance entre l’hétérojonction et la première interface située entre la première partie de la couche tampon et la première sous-couche étant comprise entre un tiers de la longueur de la grille selon la direction Ox perpendiculaire à la direction de l’empilement Oz du transistor et deux longueurs de grille , l’épaisseur de la première sous-couche selon l’axe z étant inférieure à une valeur seuil. Avantageusement, la valeur seuil de l’épaisseur est de 20 nm.
Ce profil d’empilement Emp permet un meilleur confinement des charges mobiles dans le canal.
Avantageusement, le gaz bidimensionnel est un gaz d’électrons, la charge électrique fixe surfacique induite à la première interface entre la première partie de la couche tampon et la première sous-couche étant négative générant ainsi un champ électrique orienté vers la première sous-couche qui confine les électrons dans le canal.
Avantageusement, le deuxième matériau est de l’AlxGa(i.X)N avec x=0%.
Avantageusement, la première sous-couche comprend de rAlxiGa(i.xi)N, Xi étant supérieur à x+15%, x étant la teneur en aluminium de la couche tampon et x, étant la teneur en aluminium de cette première sous-couche.
Avantageusement, la couche tampon comprend en outre une deuxième sous-couche située entre la première sous-couche et la deuxième partie de la couche tampon, la deuxième sous-couche comprenant de ΓΑΙ^Οθ^.,^Ν, et x2 étant inférieur ou égal à x+15% et supérieur ou égal à x, x étant la teneur en aluminium de la couche tampon et x2 étant la teneur en aluminium de cette deuxième sous-couche, présentant un excès de charges électriques fixes négatives au niveau d’une deuxième interface à partir de l’hétérojonction entre la première et la deuxième sous-couche, une deuxième charge électrique fixe surfacique positive et inférieure, en valeur absolue, à la première charge électrique fixe surfacique de la première interface.
Avantageusement, l’épaisseur de la deuxième sous-couche selon la direction de l'empilement est supérieure ou égale à 100 nm.
Avantageusement, la deuxième sous-couche d’AIGaN présente un gradient de concentration en aluminium croissant selon la direction de l’empilement et orienté vers l’hétérojonction, la concentration en aluminium x2 à l’interface entre les sous-couches 19 et 12b étant comprise entre x et x+15%. L’association d’une deuxième sous-couche comprenant de l’AIGaN permet notamment d’éviter la formation d’un gaz d’électrons au voisinage de la deuxième interface entre la première sous-couche et la deuxième partie de la couche tampon.
Le gradient de concentration en aluminium permet de limiter la dégradation de la résistance thermique du transistor généré par l'ajout de la deuxième sous-couche.
Avantageusement, la deuxième sous-couche comprend en outre des impuretés de type accepteur de manière à compenser le dopage de type N induit par le gradient de concentration en aluminium de la deuxième sous-couche.
Avantageusement, les impuretés de type accepteur introduites dans la deuxième sous-couche sont du carbone ou du fer, du béryllium ou du magnésium ou de béryllium ou tout type d’impuretés connues pour être un centre accepteur dans le GaN ou l’AIGaN.
Une localisation appropriée d’une fine couche de matériau générant une interface chargée négativement, ou, en d’autres termes, dont la somme des charges environnantes est négative, permet le confinement de charges électriques négatives mobiles dans le canal du transistor. L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif, et, grâce aux figures annexées parmi lesquelles : - la figure 1 déjà citée représente schématiquement une coupe de la structure d’un transistor HEMT classique, - la figure 2 déjà citée représente la répartition des charges au voisinage de l’hétérojonction du transistor HEMT classique, - la figure 3 déjà citée représente schématiquement les courbes caractéristiques courant/tension d’un transistor HEMT présentant un bon et un mauvais « pincement », - la figure 4 déjà citée illustre schématiquement le comportement d’un transistor HEMT, selon l’art connu, présentant une dispersion en courant, - la figure 5 déjà citée illustre schématiquement un empilement d’un transistor, selon l’art connu, présentant une couche tampon composite, - la figure 6 déjà citée illustre un empilement pour transistor à effet de champ selon un art antérieur, - la figure 7 déjà citée décrit plus précisément la structure des charges dans l’empilement selon un art antérieur, - la figure 8 représente la répartition des charges au sein d’un cristal de GaN, - la figure 9 illustre deux structures cristallines de type wurtzite du GaN, - la figure 10 illustre un transistor, selon un aspect de l’invention, - ia figure 11 représente un transistor selon un autre aspect de l'invention, - la figure 12 illustre un exemple de profil du pourcentage d’aluminium dans l’AIGaN de l’empilement, selon l’invention. Trois variantes de profil de concentration d’aluminium de la couche 19 sont représentées (la concentration en aluminium à l’interface entre les sous-couches 16 et 19 étant supérieure ou égale à la concentration en aluminium à l’interface entre les sous-couches 19 et 12b), - la figure 13 représente les caractéristiques courant-tension simulées Log(lDs)=f(VGs) de transistors HEMTs selon l’invention pour différentes teneurs en aluminium de la première sous-couche.
Le principe de l’invention consiste au confinement des charges mobiles circulant dans le canal en se basant sur les propriétés intrinsèques aux matériaux de l’empilement et non pas sur l’ajout de charges fixes (sous forme d’impuretés) dépendantes des conditions d’utilisation du transistor.
Dans un solide, les effets de polarisation apparaissent lorsque les atomes d’un cristal forment des dipôles qui s’orientent partiellement ou complètement sous l’action d’un champ électrique ou non.
Dans les matériaux semi-conducteurs binaires, ternaires ou quaternaires, en raison de la présence d’atomes de nature différente ayant une électronégativité différente, des molécules asymétriques se forment en créant des moments dipolaires permanents. Les semi-conducteurs sont facilement sujets à ces effets de polarisation.
Les charges de polarisation résultent de deux mécanismes: la polarisation spontanée et la polarisation piézoélectrique.
La polarisation spontanée résulte des différences d’électronégativité des différents atomes en contact et la polarisation piézoélectrique résulte des contraintes mécaniques.
On entend par polarisation spontanée la polarisation d’une molécule, non soumise à un champ électrique, basée sur les différences d’électronégativité des atomes qui composent la molécule. En l’espèce, l’invention se base sur l’exploitation de ces 2 polarisations (spontanée et piézoélectrique) qui sont propres à cette famille de matériaux (famille des lll-N : association d’éléments de la colonne III du tableau de Mendeleïev et d’azote par exemple BN, GaN, AIN, InN, pour les composés binaires, AIGaN, InAIN, InGaN, BGaN pour les composés ternaires, InGaAlN pour les composés quaternaires par exemple).
La figure 8 illustre la répartition des charges au sein d’un cristal de GaN.
Les atomes de gallium étant moins électronégatifs que ceux d’azote, respectivement 1,6 eV et 3 eV, les électrons des liaisons covalentes entre ces atomes ont une probabilité plus grande d'être plus proche des atomes d’azote. Ainsi, la charge négative apparaît autour de ces atomes et une charge positive autour des atomes de gallium. La répartition finale des charges au sein d’un cristal résulte de la sommation des différentes contributions Pï, P2, P3, P4. La résultante des polarisations^?, P3, P4 notée Pr, s’oppose à PÏ. Des calculs ont montré que la contribution de PI, est supérieure à la contribution résultante Pr, et donc la polarisation spontanée finale, est dans la même direction et le même sens queTl.
Dans le cas où la liaison orientée Ga-N (direction cristallographique [0001]) pointe vers la surface on parle de polarité Gallium ou face Ga, dans le cas contraire on parle de polarité Azote ou face N.
Dans une structure wurtzite face-N une charge positive se trouve en surface et une charge négative et de même grandeur se forme du côté du substrat. La répartition des charges est inversée dans le cas d’une structure wurtzite face-Ga, comme cela est représenté sur la figure Θ. L’électronégativité des atomes d’aluminium étant inférieure à celle des atomes d’azote, le sens et la direction du champ électrique résultant de la polarisation spontanée sont identiques dans la couche AIGaN et dans la couche de GaN.
La figure 10 représente un transistor comprenant un empilement, selon un aspect de l’invention. L’empilement 10 comprend un substrat 11, il comprend également une couche barrière 13 comprenant un premier matériau semi-conducteur comprenant un composé binaire, tel que ΓΑΙΝ, ou ternaire tels que l’AIGaN ou de l'InAIN, et plus précisément, de l'AUGe^N ou de l’InyAl^yN avec x compris typiquement entre 15% et 35%, ou quaternaire de nitrure BAIGaN ou de S’InGaAiN. L’empilement 10 présente une hétérojonction 15 entre la couche tampon 12 et la couche barrière 13 et un gaz bidimensionnel d’électrons 9 localisé dans un plan xy perpendiculaire à l’axe z et au voisinage de i’hétérojonction 15, selon la structure classique d’un empilement pour transistor HEMT.
La couche tampon 12 comprend en outre une première sous-couche 16, séparant la couche tampon 12 en deux parties 12a et 12b. La première sous-couche 16 est située à une distance comprise entre un tiers de la longueur de la grille Lg et deux fois la longueur de la grille Lg. Autrement dit, l’épaisseur de la première partie 12a de la couche tampon 12a est comprise entre un tiers de la longueur de la grille Lg et deux fois la longueur de la grille Lg du transistor.
En l’espèce, la couche tampon 12 comprend du nitrure de gallium GaN face-Ga et, la première sous-couche 16 comprend de l'AI^Ga^N, la teneur x1 en aluminium étant supérieure à x+15%, l’épaisseur t de la première sous-couche 16 selon la direction de l’empilement 10 étant inférieure à 20 nm. D’autres matériaux pourraient être envisagés. Toutefois, le nitrure de gallium-indium InGaN, souvent cité, n’est pas un bon candidat. En effet, il est difficile de faire croître de l’InGaN comprenant plus de quelques pourcents d’indium avec une qualité cristalline satisfaisante. De plus, la croissance de l’InGaN est réalisée à une température qui est 200°C plus basse que celle nécessaire à la croissance du GaN. Aussi, il est difficile par la suite de faire croître sur une couche d’InGaN un composé tel que le GaN avec une bonne qualité cristalline sans dégrader la qualité de la couche d’InGaN.
Dans la solution proposée dans ce brevet les températures de croissance des différents matériaux sont assez proches pour permettre l’élaboration des différentes couches de l’empilement avec une qualité cristalline suffisante.
Du fait des différences de polarisation entre les couches 12a et 16, il apparaît une première charge électrique négative fixe surfacique à l’interface 17 située entre la première partie de la couche tampon 12a et la première sous-couche 16. Autrement dit, une charge électrique négative apparaît à l’interface 17 et non dans le volume de la première sous-couche 16 ou dans la première partie de la couche tampon 12a.
Cette solution permet notamment de limiter la dégradation thermique du transistor à une valeur inférieure à 2°C/mm/W et ne génère pas de dispersion fréquentielle de la transconductance (due à l’utilisation dans l’état de l’art antérieur de centres profonds pour introduire des charges négatives dans la couche tampon 12).
Le gaz bidimensionnel 9 d’électrons est alors confiné dans le canal, les charges mobiles ne se répandent pas à l’intérieur de la première partie de la couche tampon 12a.
On entend par canal une couche d’une épaisseur inférieure à 10nm environ située en surface de la couche tampon 12 au voisinage de l’hétérojonction 15.
La faible épaisseur d'A^Ge^N de la première sous-couche 16 limite l’augmentation de la résistance thermique du transistor à une valeur inférieure à 2°C/mm/W.
Par ailleurs, pour éviter qu’un autre gaz d’électrons ne se forme à la deuxième interface 18 entre la première sous-couche 16 et la deuxième partie de la couche tampon 12b, il est proposé selon un autre aspect de l’invention d'associer à la première sous-couche 16 une deuxième sous-couche 19 contiguë à la première sous-couche 16, ou en d’autres termes, une deuxième sous-couche 19 en contact avec la première sous-couche 16 pour former une deuxième interface 18. La somme des charges situées au voisinage de la deuxième interface 18 entre la première sous-couche 16 et la deuxième sous-couche 19 est positive.
La figure 11 illustre cet aspect de l’invention. L’empilement 10 comprend, comme sur la figure 10, une couche tampon 12 séparée en deux parties 12a et 12b par une première sous-couche 16. En l’espèce, l’empilement 10 comprend en outre une deuxième sous-couche 19 comprenant de l'A^Ga^aN, la teneur en aluminium x2 étant inférieure à x+15%. Ainsi, la somme des charges piézoélectriques et spontanées (de valeur positive) au voisinage de la deuxième interface 18 étant inférieure à la somme des charges piézoélectriques et spontanées (de valeur négative) de la première interface 17 permet d’obtenir un bon confinement des électrons dans le canal tout en évitant qu’un gaz d’électrons parasite ne se forme à l’interface 18 ce qui dégraderait les performances du transistor dans le domaine des ondes hyperfréquences.
La conductivité thermique de PAIGaN se dégradant fortement avec la concentration en aluminium (elle est divisée par 4 pour un taux d’aluminium de 10%), il est proposé, pour améliorer la résistance thermique, de créer un gradient de concentration en aluminium croissant orientée vers la première sous-couche 16. Par rapport à une concentration en aluminium constante, un gradient linéaire de concentration en aluminium permet de réduire la résistance thermique due à la deuxième sous-couche d’un facteur 3 à 4.
La figure 12 illustre des profils P1, P2 et P3 de concentration en aluminium de l’empilement. La première sous-couche 16 de faible épaisseur, typiquement inférieure à 20 nm, comprend une forte teneur en aluminium de manière à améliorer le confinement des électrons dans le canal au voisinage de l’hétérojonction 15. A partir de la première sous-couche 16 vers la deuxième partie de la couche tampon 12b, la teneur en aluminium sur le profil P1 présente un gradient linéaire décroissant, la teneur en aluminium étant comprise entre x+0 et x+15%. Les profils P2 et P3 présentent d’autres évolutions décroissantes de la teneur en aluminium sur la deuxième sous-couche 19.
Pour compenser le dopage de type N de la couche d’AIGaN 19 induit par ce gradient de concentration, il est proposé dans une amélioration de l’invention d’introduire des impuretés de type accepteur dans la couche d'AIGaN 19.
Avantageusement, les impuretés introduites dans la deuxième sous-couche 19 sont du fer ou du carbone ou du magnésium ou de béryllium ou tout atome connu pour être un centre accepteur dans le GaN ou l’AIGaN. La concentration d’impuretés introduite est supérieure ou égale au dopage induit par ce gradient de concentration. Cette concentration doit être supérieure ou égale à la somme des charges spontanées et piézoélectriques induite par le gradient de concentration, divisée par l'épaisseur de la couche d’AIGaN 19.
Sur la figure 13 sont représentées les caractéristiques de transfert simulées, Log(lDs)=f(VGs) 61, 62, 63 et 64 d’un transistor de 150 nm de longueur de grille Lg, pour une tension VDS= 40V élaborés selon l’invention. La première sous-couche 16 est située à 100 nm de l’hétérojonction 15 et présente une épaisseur t1 de 5 nm.
En l’espèce chacune des caractéristiques 61, 62, 63 et 64 correspond à un transistor dont la première sous-couche 16 présente des teneurs en aluminium différentes, respectivement 25, 30, 35 et 40 %.
On constate que l’inverse de la pente sous le seuil SS de chacune des caractéristiques est de l’ordre de 70mV par décade, proche de sa valeur idéale (60mV/décade à température ambiante). Cette valeur de 70mV/décade est maintenue sur cinq décades de courant lorsque le taux d’aluminium est de 40% ce qui permet d’avoir un courant de fuite inférieur au pA/mm et présente un réel intérêt pour des applications pour lesquelles la consommation électrique est un critère important.

Claims (10)

  1. REVENDICATION
    1. Transistor à effet de champ comprenant un empilement (Emp) selon un axe z comprenant : - une couche barrière (13) comprenant un premier matériau (Mat1) semi-conducteur, - une hétérojonction (15) entre ladite couche barrière (13) et une couche tampon (12) - un gaz bidimensionnel (9) localisé dans un canal situé dans un plan xy perpendiculaire à l’axe z et au voisinage de l’hétérojonction (15), - la couche tampon (12) comprenant un deuxième matériau (Mat2) semi-conducteur comprenant un composé binaire ou ternaire ou quaternaire de nitrure, caractérisé en ce que l’empilement comprend en outre une première sous-couche (16) scindant la couche tampon (12) en deux parties (12a ; 12b) et comprenant un troisième matériau (Mat3) comprenant un composé binaire ou ternaire ou quaternaire de nitrure, de sorte que la différence de coefficients de polarisation spontanée et piézoélectrique entre le deuxième matériau (Mat2) et le troisième matériaux (Mat3) induit à une première interface (17) entre la première partie de la couche tampon (12a) et la première sous-couche (16), une première charge électrique (Q1) fixe surfacique générant un champ électrique dirigé selon l’axe z et orienté vers la première interface (17) de manière à permettre le confinement du gaz bidimensionnel (9) dans le canal, la distance entre l’hétérojonction (15) et la première interface (17) située entre la première partie de la couche tampon (12a) et la première sous-couche (16) étant comprise entre un tiers de la longueur de la grille (Lg) selon la direction Ox perpendiculaire à la direction de l’empilement Oz du transistor et deux fois la longueur de grille (Lg), l’épaisseur (t1) de la première sous-couche (16) selon l’axe z étant inférieure à une valeur seuil (t1s).
  2. 2, Transistor à effet de champ selon la revendication 1 dans lequel le gaz bidimensionnel (9) est un gaz d'électrons, la charge électrique fixe surfacique à l’interface (17) étant négative.
  3. 3. Transistor à effet de champ selon les revendications 1 ou 2 dans lequel le deuxième matériau (Mat2) est de rAlxGa(i.x)N avec x=0%, x étant la teneur en aluminium de ladite couche tampon (12).
  4. 4. Transistor à effet de champ selon l’une des revendications précédentes dans lequel la première sous-couche (16) comprend de l’Alx1Ga(i.x1)N, x1 étant supérieur à x+15%, Xi étant la teneur en aluminium.
  5. 5. Transistor à effet de champ selon l’une des revendications précédentes dans lequel la valeur seuil de l’épaisseur (t1s) est de 20 nm.
  6. 6. Transistor à effet de champ selon l’une des revendications précédentes dans lequel la couche tampon (12) comprend en outre une deuxième sous-couche (19) située entre la première sous-couche (16) et la deuxième partie de la couche tampon (12b), la deuxième sous-couche (19) comprenant de l'A^Ga^^N, et x2 étant inférieur à x+15%, la deuxième sous-couche (19) présentant un excès de charges électriques fixes négatives au niveau d’une deuxième interface (18) à partir de l’hétérojonction (15) entre la première (16) et la deuxième (19) sous-couche, une deuxième charge électrique fixe surfacique (Q2) à la deuxième interface (18) étant positive et inférieure, en valeur absolue, à la première charge électrique fixe surfacique de la première interface (17).
  7. 7. Transistor à effet de champ selon la revendication 6 dans lequel l’épaisseur de la deuxième sous-couche (19) selon la direction de l’empilement est supérieure ou égale à 100 nm.
  8. 8. Transistor à effet de champ selon l’une revendication 6 ou 7 dans lequel la deuxième sous-couche d'AIGaN (19) présente un gradient de concentration en aluminium croissant selon la direction de l’empilement (Emp) et orienté vers l’hétérojonction (15), x2 étant compris entre 0 et 15%.
  9. 9. Transistor à effet de champ selon l’une des revendications 6 à 8 dans lequel la deuxième sous-couche (19) comprend en outre des impuretés de type accepteur (A) de manière à compenser le dopage de type N induit par le gradient de concentration en aluminium de la deuxième sous-couche (19).
  10. 10. Transistor à effet de champ selon la revendication 9 dans lequel les impuretés de type accepteur (A) introduites dans la deuxième sous-couche (19) sont du carbone ou du fer, du béryllium ou du magnésium.
FR1502296A 2015-10-30 2015-10-30 Transistor a effet de champ a rendement et gain optimise Active FR3043251B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR1502296A FR3043251B1 (fr) 2015-10-30 2015-10-30 Transistor a effet de champ a rendement et gain optimise
US15/769,708 US20180308966A1 (en) 2015-10-30 2016-10-27 Field-effect transistor with optimised performance and gain
CN201680077236.2A CN108475696A (zh) 2015-10-30 2016-10-27 具有优化性能和增益的场效应晶体管
PCT/EP2016/075971 WO2017072249A1 (fr) 2015-10-30 2016-10-27 Transistor a effet de champ a rendement et gain optimise
JP2018522143A JP2018536285A (ja) 2015-10-30 2016-10-27 最適化された性能及び利得を有する電界効果トランジスタ
EP16790546.2A EP3369115A1 (fr) 2015-10-30 2016-10-27 Transistor a effet de champ a rendement et gain optimise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1502296A FR3043251B1 (fr) 2015-10-30 2015-10-30 Transistor a effet de champ a rendement et gain optimise

Publications (2)

Publication Number Publication Date
FR3043251A1 true FR3043251A1 (fr) 2017-05-05
FR3043251B1 FR3043251B1 (fr) 2022-11-11

Family

ID=56137366

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1502296A Active FR3043251B1 (fr) 2015-10-30 2015-10-30 Transistor a effet de champ a rendement et gain optimise

Country Status (6)

Country Link
US (1) US20180308966A1 (fr)
EP (1) EP3369115A1 (fr)
JP (1) JP2018536285A (fr)
CN (1) CN108475696A (fr)
FR (1) FR3043251B1 (fr)
WO (1) WO2017072249A1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12142642B2 (en) * 2018-06-20 2024-11-12 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
CN109742072B (zh) * 2019-01-04 2019-08-16 苏州汉骅半导体有限公司 集成增强型和耗尽型的hemt及其制造方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
FR3098810B1 (fr) * 2019-07-18 2021-10-15 Commissariat Energie Atomique Liaison mécanique pour dispositif MEMS et NEMS de mesure d'une variation de pression et dispositif comprenant une telle liaison mécanique
US11545566B2 (en) * 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
WO2023070428A1 (fr) * 2021-10-28 2023-05-04 华为技术有限公司 Circuit intégré et son procédé de préparation, amplificateur de puissance et dispositif électronique
US20240030335A1 (en) * 2021-11-12 2024-01-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
US20100244041A1 (en) * 2009-03-30 2010-09-30 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624452B2 (en) * 2000-07-28 2003-09-23 The Regents Of The University Of California Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
JP5130846B2 (ja) * 2006-10-30 2013-01-30 株式会社デンソー 熱伝導性絶縁材料及びその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
US8431960B2 (en) * 2009-04-08 2013-04-30 Efficient Power Conversion Corporation Dopant diffusion modulation in GaN buffer layers
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
CN102646700B (zh) * 2012-05-07 2015-01-28 中国电子科技集团公司第五十五研究所 复合缓冲层的氮化物高电子迁移率晶体管外延结构
CN102969341A (zh) * 2012-11-09 2013-03-13 中国电子科技集团公司第五十五研究所 组分渐变AlyGa1-yN缓冲层的氮化物高电子迁移率晶体管外延结构
US9553183B2 (en) * 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
KR20150085724A (ko) * 2014-01-16 2015-07-24 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010803A (ja) * 2006-06-02 2008-01-17 National Institute Of Advanced Industrial & Technology 窒化物半導体電界効果トランジスタ
US20100244041A1 (en) * 2009-03-30 2010-09-30 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2017072249A1 (fr) 2017-05-04
CN108475696A (zh) 2018-08-31
FR3043251B1 (fr) 2022-11-11
JP2018536285A (ja) 2018-12-06
EP3369115A1 (fr) 2018-09-05
US20180308966A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
FR3043251A1 (fr) Transistor a effet de champ a rendement et gain optimise
EP3718143A1 (fr) Composant electronique a heterojonction muni d'une couche barriere enterree amelioree
EP3203526B1 (fr) Transistor à hétérojonction à confinement de gaz d'électrons amélioré
EP2736079B1 (fr) Procédé de fabrication d'un transistor à hétérojonction de type normalement bloqué
FR2982078A1 (fr) Structure de transistor a haute mobilite d'electrons, et procede
EP3055886A1 (fr) Transistor hemt à base d'heterojonction
FR2998713A1 (fr) Transistor bidirectionnel en courant a haute mobilite electronique optimise
EP2697831A1 (fr) Transistors hemts composes de semi - conducteurs bores a large bande interdite (iii-b) -n
FR3030114A1 (fr) Transistor hemt
EP3127160B1 (fr) Couche tampon optimisée pour transistor a effet de champ a haute mobilité
EP3350841A1 (fr) TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P
EP3561880A1 (fr) Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites
EP3241238A1 (fr) Passivation multicouche de la face supérieure de l'empilement de matériaux semi-conducteurs d'un transistor à effet de champ
EP3201949A1 (fr) Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication
FR3103321A1 (fr) Transistor a gaz d’electrons, dispositif monobloc comportant au moins deux transistors en cascode et procedes de fabrication associes
WO2019224448A1 (fr) Transistor a haute mobilite electronique en mode enrichissement
EP3467867B1 (fr) Procede de fabrication d'un composant electronique a heterojonction muni d'une couche barriere enterree
EP4084085A1 (fr) Dispositif microélectronique
WO2023148210A1 (fr) Transistor à effet de champ à gaz d'électrons bidimensionnel à grilles latérales
EP4639633A1 (fr) Transistor a effet de champ a haute mobilite a fiabilite amelioree
FR2922045A1 (fr) Transistor a forte mobilite electronique et son procede de fabrication

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170505

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11