FR3096830A1 - Elément d'interconnexion et son procédé de fabrication - Google Patents

Elément d'interconnexion et son procédé de fabrication Download PDF

Info

Publication number
FR3096830A1
FR3096830A1 FR1905576A FR1905576A FR3096830A1 FR 3096830 A1 FR3096830 A1 FR 3096830A1 FR 1905576 A FR1905576 A FR 1905576A FR 1905576 A FR1905576 A FR 1905576A FR 3096830 A1 FR3096830 A1 FR 3096830A1
Authority
FR
France
Prior art keywords
layer
copper
concentration
nitrogen atoms
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1905576A
Other languages
English (en)
Other versions
FR3096830B1 (fr
Inventor
Magali Gregoire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1905576A priority Critical patent/FR3096830B1/fr
Priority to US16/881,689 priority patent/US11152259B2/en
Publication of FR3096830A1 publication Critical patent/FR3096830A1/fr
Application granted granted Critical
Publication of FR3096830B1 publication Critical patent/FR3096830B1/fr
Priority to US17/488,714 priority patent/US11610813B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/035—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics combinations of barrier, adhesion or liner layers, e.g. multi-layered barrier layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/037—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being on top of a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/049—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

Elément d'interconnexion et son procédé de fabrication La présente description concerne un procédé de fabrication d'un élément d'interconnexion d'une structure d'interconnexion d'un circuit intégré, le procédé comprenant les étapes suivantes : a) graver une cavité (200) dans une première couche (202) isolante ; b) déposer une deuxième couche (204) en nitrure de silicium sur les parois et le fond de la cavité (200), la concentration en atomes d'azote dans la deuxième couche augmentant en s'éloignant d'une surface exposée (2041) de la deuxième couche (204) ; c) déposer une troisième couche (206) en cuivre sur la deuxième couche (204) ; d) chauffer pour former une quatrième couche (208) de siliciure de cuivre à partir des deuxième et troisième couches (204, 206) ; et e) remplir la cavité de cuivre (210). Figure pour l'abrégé : Fig. 2

Description

Elément d'interconnexion et son procédé de fabrication
La présente description concerne de façon générale les circuits intégrés, et plus particulièrement des éléments d'interconnexion de structures d'interconnexion de ces circuits intégrés.
Un circuit intégré comprend des composants formés dans et/ou sur une couche semiconductrice. Le circuit intégré comprend en outre une structure d'interconnexion reposant sur la couche semiconductrice. La structure d'interconnexion comprend des couches isolantes dans lesquelles sont disposés des éléments d'interconnexion tels que des lignes ou pistes conductrices et des vias conducteurs. Les vias traversent une ou plusieurs couches isolantes de la structure d'interconnexion de manière à relier électriquement entre eux des pistes conductrices et/ou des composants du circuit et/ou des plots conducteurs de la structure d'interconnexion, formés au niveau de sa face supérieure.
Il existe un besoin de pallier au moins certains inconvénients des éléments d'interconnexion connus des structures d'interconnexion de circuits intégrés, et des procédés de fabrication connus de ces éléments d'interconnexion.
Un mode de réalisation pallie tout ou partie des inconvénients des éléments d'interconnexion connus des structures d'interconnexion de circuits intégrés.
Un autre mode de réalisation pallie tout ou partie des inconvénients des procédés de fabrication connus d'un élément d'interconnexion.
Un mode de réalisation prévoit un procédé de fabrication d'un élément d'interconnexion d'une structure d'interconnexion d'un circuit intégré, le procédé comprenant les étapes suivantes : a) graver une cavité dans une première couche isolante ; b) déposer une deuxième couche en nitrure de silicium sur les parois et le fond de la cavité, la concentration en atomes d'azote dans la deuxième couche augmentant en s'éloignant d'une surface exposée de la deuxième couche ; c) déposer une troisième couche en cuivre sur la deuxième couche ; d) chauffer pour former une quatrième couche de siliciure de cuivre à partir des deuxième et troisième couches ; et e) remplir la cavité de cuivre.
Selon un mode de réalisation, le procédé comprend en outre, après l'étape e), les étapes suivantes : f) déposer une cinquième couche en nitrure de silicium sur la surface exposée du cuivre remplissant la cavité, la concentration en atomes d'azote dans la cinquième couche diminuant en s'éloignant du cuivre remplissant la cavité ; et g) chauffer pour former une sixième couche de siliciure de cuivre à partir du cuivre remplissant la cavité et de la cinquième couche.
Selon un mode de réalisation, l'étape g) est effectuée à une température comprise entre 205 et 245°C et/ou pendant une durée comprise entre 1 et 30 minutes.
Selon un mode de réalisation, à l'étape b), la concentration en atomes d'azote dans la cinquième couche est : minimale au niveau d'une première surface de la cinquième couche en contact avec le cuivre et est inférieure à 30 % ; et/ou maximale au niveau d'une deuxième surface de la cinquième couche opposée à la première surface de la cinquième couche, et est supérieure à 50 %.
Selon un mode de réalisation, la première couche recouvre une région conductrice, de préférence d'un composant électronique du circuit électronique, et, à l'étape a), la cavité est gravée jusqu'à la région conductrice.
Selon un mode de réalisation, l'étape d) est effectuée à une température comprise entre 205 et 245°C et/ou pendant une durée comprise entre 1 et 30 minutes.
Selon un mode de réalisation, la concentration en atomes d'azote dans la deuxième couche est maximale au niveau d'une première surface de la deuxième couche en contact la première couche isolante et est supérieure à 50 % ; et/ou minimale au niveau d'une deuxième surface de la deuxième couche opposée à la première surface de la deuxième couche, et est inférieure à 30 %.
Selon un mode de réalisation, la troisième couche a une épaisseur comprise entre 25 et 150 nm.
Selon un mode de réalisation, la deuxième couche a une épaisseur comprise entre 10 et 55 nm.
Selon un mode de réalisation, l'étape d) est effectuée : après l'étape c) et avant l'étape e) ; ou après les étapes c) et e).
Un autre mode de réalisation prévoit un circuit intégré comprenant une structure d'interconnexion reposant sur une couche semiconductrice, la structure d'interconnexion comportant un élément d'interconnexion au moins en partie disposé dans une couche isolante de ladite structure, l'élément de connexion comprenant du cuivre et une couche de siliciure de cuivre comprenant des atomes d'azote, la couche de siliciure recouvrant une surface inférieure et une surface latérale du cuivre, et la concentration en atomes d'azote dans la couche de siliciure augmentant en s'éloignant du cuivre.
Selon un mode de réalisation, la concentration en atomes d'azote dans la couche de siliciure est maximale au niveau d'une surface de la couche de siliciure opposée au cuivre, la concentration maximale en atomes d'azote dans la couche de siliciure étant comprise entre 40 et 60 %.
Selon un mode de réalisation, la couche de siliciure recouvre en outre une surface supérieure du cuivre.
Selon un mode de réalisation, une surface inférieure de l'élément d'interconnexion est en contact avec une région conductrice, de préférence d'un composant électronique du circuit électronique.
Selon un mode de réalisation, l'élément d'interconnexion est une ligne conductrice, un via conducteur ou un plot conducteur.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la figure 1 est une vue en coupe schématique d'un exemple de circuit intégré du type auquel s'appliquent les modes de réalisation et variantes décrits ;
la figure 2 représente des vues en coupe schématiques A, B, C, D, E et F illustrant des étapes d'un mode de réalisation d'un procédé de fabrication d'un élément d'interconnexion d'une structure d'interconnexion ;
la figure 3 représente des vues en coupe schématiques A et B illustrant des étapes d'une variante de réalisation d'un procédé de fabrication d'un élément d'interconnexion d'une structure d'interconnexion ;
la figure 4 représente des vues en coupe schématiques A et B illustrant une variante de réalisation d'étapes du procédé de la figure 2 ; et
la figure 5 représente des vues en coupe schématiques A et B illustrant une autre variante de réalisation d'étapes du procédé de la figure 2.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation et variantes peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation et variantes décrits ont été représentés et sont détaillés. En particulier, certains aspects d'étapes des modes de réalisation et variantes des procédés décrits n'ont pas été détaillés, par exemple des masques de gravure et/ou la composition de ces masques, ces aspects étant à la portée de l'homme du métier.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés ou couplés entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés ou couplés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
La figure 1 est une vue en coupe schématique d'un exemple de circuit intégré 1 du type auquel s'appliquent les modes de réalisation et variantes décrits en relation avec les figures 2 à 5, étant entendu que ces modes de réalisation et variantes s'appliquent à d'autres circuits intégrés que celui de la figure 1.
Le circuit 1 comprend plusieurs composants 102 formés dans et/ou sur une couche semiconductrice 100, un seul composant 102, à savoir un transistor dans cet exemple, étant représenté en figure 1.
La couche semiconductrice 100 est par exemple un substrat semiconducteur massif ou une couche semiconductrice reposant sur une couche isolante et formant une structure de semiconducteur sur isolant (SOI – de l'anglais "Semiconductor On Insulator"). La couche 100 est par exemple en germanium, en silicium-germanium ou, de préférence, en silicium.
Le transistor 102 comprend une grille 1021 reposant sur une région de formation de canal, et des régions 1022 de source et de drain séparées l'une de l'autre par la région de formation de canal. Dans cet exemple, la grille 1021 et les régions 1022 comprennent du siliciure 1023 au niveau de leurs surfaces supérieures.
Le circuit 1 comprend une structure d'interconnexion 104. La structure d'interconnexion 104 repose sur la couche semiconductrice 100 et les composants 102. Autrement dit, la structure d'interconnexion 104 recouvre la couche semiconductrice 100 et les composants 102.
La structure d'interconnexion 104 comprend une couche isolante 1041, constituée en pratique d'un empilement de couches isolantes généralement en des matériaux diélectriques différents, par exemple de l'oxyde de silicium ou du nitrure de silicium.
La structure d'interconnexion 104 comprend en outre des éléments d'interconnexion électriquement conducteurs tels que des lignes ou pistes conductrices 1042, des vias 1043 et des plots de contact 1044. Pour ne pas surcharger la figure 1, certains vias conducteurs et certaines pistes conductrices n'ont pas été référencés.
Les vias 1043 s'étendent à travers la couche isolante 1041 pour connecter électriquement des lignes conductrices 1042 entre elles, aux plots 1044 et/ou aux composants 102, par exemple aux régions conductrices 1023 de ces composants. Ainsi, la structure d'interconnexion 104 permet de relier électriquement les composants 102 entre eux et/ou aux plots 1044. Les plots 1044 permettent de connecter électriquement le circuit 1 à son environnement extérieur, par exemple à une source d'alimentation.
On notera qu'à la différence des vias 1043 et des lignes 1042 qui sont disposés dans la couche isolante 1041, c'est-à-dire de préférence complètement entourés par la couche isolante 1041 ou, dit encore autrement, noyés dans cette couche 1041, les plots 1044 ne sont que partiellement disposés dans la couche isolante 1041, leurs surfaces supérieures étant au moins en partie laissées exposées.
La figure 2 représente des vues en coupe schématiques A, B, C, D, E et F illustrant des étapes successives d'un mode de réalisation d'un procédé de fabrication d'un élément d'interconnexion d'une structure d'interconnexion. Chaque vue illustre l'une de ces étapes successives. A titre d'exemple, l'élément d'interconnexion est une piste métallique, par exemple du type des pistes 1042 décrites en relation avec la figure 1.
A l'étape de la vue A de la figure 2, une cavité 200 a été gravée dans une couche isolante 202. La couche 202 est constituée par exemple d'une seule couche en un seul matériau, par exemple du nitrure de silicium ou de l'oxyde de silicium, ou d'un empilement (vertical en figure 2) de plusieurs couches isolantes pouvant être en des matériaux différents, par exemple du nitrure de silicium ou de l'oxyde de silicium. La couche isolante 202 correspond par exemple à une partie de l'épaisseur de la couche 1041 de la structure d'interconnexion 104 (figure 1), par exemple à une couche isolante de l'empilement de couches isolantes constituant cette couche isolante 1041, par exemple à une couche isolante ou un empilement de couches isolantes disposé entre des composants formés dans et/ou sur la couche semiconductrice 100 et les lignes conductrices les plus proches de ces composants (niveau de métal inférieur).
Dans ce mode de réalisation, la gravure est arrêtée dans la couche 202. Dans des variantes de réalisation, la gravure est arrêtée sur une région ou une couche, conductrice ou isolante, sur laquelle repose la couche 202.
A l'étape de la vue B de la figure 2, une couche 204 de nitrure de silicium a été déposée, par exemple de façon conforme, sur le fond et les parois latérales de la cavité 200. La couche 204 recouvre entièrement le fond et les parois latérales de la cavité 200. La couche 204 est en contact avec la couche isolante 202, dans cet exemple au niveau du fond et des parois latérales de la cavité 200. De préférence, la couche 204 est déposée sur toute la structure obtenue après la mise en oeuvre de l'étape de la vue A de la figure 2, la couche 204 recouvrant alors également la face supérieure de la couche isolante 202.
Le dépôt est effectué de sorte que la concentration en atomes d'azote (N), ou concentration atomique en azote, dans la couche 204 diminue au fur et à mesure de son dépôt. Autrement dit, le dépôt est effectué de sorte que la concentration en atomes d'azote dans la couche 204 augmente progressivement en s'éloignant de la surface 2041 exposée, c'est-à-dire libre ou non recouverte, de la couche 204. De préférence, la concentration en atomes d'azote dans la couche 204 varie entre une concentration minimale inférieure ou égale à 30 % et une concentration maximale supérieure à 50 %, par exemple de l'ordre de 65 %, voire 80 %, la concentration en atomes de silicium (Si) variant alors entre une concentration maximale supérieure ou égale à 70 % et une concentration minimale inférieure à 50 %, par exemple de l'ordre de 35 %, voire 20 %. La couche 204 a par exemple une concentration maximale en atomes d'azote, respectivement minimale en atomes de silicium, au niveau de sa surface 2042 opposée à sa surface 2041, et une concentration minimale en atomes d'azote, respectivement maximale en atomes de silicium, au niveau de sa surface 2041.
A titre d'exemple, le dépôt de la couche 204 avec un gradient de concentration en atomes d'azote est réalisé de manière similaire à la façon connue dont est déposé du nitrure de titane (TiN) présentant un gradient de concentration en atome d'azotes, par exemple pour former une grille de transistor.
A titre d'exemple encore, le dépôt de la couche 204 est réalisé dans une enceinte ou chambre dans laquelle une cible, c'est-à-dire un bloc ou échantillon, de silicium est reliée électriquement à deux sources d'alimentation dont l'une au moins est alternative. Un flux d'azote est fourni à l'enceinte. La fréquence de la source alternative détermine la concentration en silicium dans le nitrure de silicium déposé, cette fréquence et le flux d'azote étant modifiés pendant le dépôt pour obtenir le gradient d'azote dans la couche 204.
A titre d'exemple, l'épaisseur de la couche 204 est comprise entre 10 et 55 nm, par exemple environ égale à 20 nm.
A l'étape de la vue C de la figure 2, une couche 206 de cuivre a été déposée sur toute la surface exposée 2041 de la couche 204. La couche 206 est par exemple une couche mince. A titre d'exemple, l'épaisseur de la couche 206 est comprise entre 25 et 150 nm.
La couche 206 est par exemple déposée par dépôt chimique en phase vapeur (CVD de l'anglais "Chemical Vapor Deposition") ou par dépôt physique en phase vapeur (PVD de l'anglais "Physical Vapor Deposition").
A l'étape de la vue D de la figure 2, la structure obtenue après la mise en oeuvre de l'étape de la vue C de la figure 2 a été chauffée pour former une couche 208 de siliciure de cuivre à partir des couches 204 et 206. La couche 208 obtenue comprend des atomes d'azote correspondant aux atomes d'azote qui étaient présent dans la couche 204.
On a constaté que les atomes d'azote étaient repoussés, lors de la formation du siliciure de cuivre de la couche 208, vers la surface 2042 de la couche 204, la surface 2042 étant opposée à la surface 2041 de cette même couche 204 (vue C de la figure 2). Il en résulte que la concentration d'atomes d'azote dans la couche 208 augmente en s'éloignant de sa surface supérieure 2081. En particulier, la concentration en atomes d'azotes dans la couche 208 est maximale au niveau de la surface 2082 de la couche 208, la surface 2082 étant opposée à la surface 2081 de cette même couche 208 et étant en contact avec la couche 202. En outre, la concentration en atomes d'azote dans la couche 208 est par exemple minimale au niveau de sa surface 2081. A titre d'exemple, la concentration maximale en atomes d'azote dans la couche 208, au niveau de sa surface 2082, est comprise entre 40 et 60 %, par exemple sensiblement égale ou égale à 50 %.
On a en outre constaté qu'en l'absence de gradient de concentration d'atomes d'azote dans la couche 204, la couche de siliciure 208 ne se forme pas correctement, notamment si la concentration en atomes d'azote est supérieure à 30 % au niveau de la surface 2041 à l'étape de la vue B de la figure 2.
On a également constaté que le siliciure de cuivre formé est de type Cu3Si, c'est-à-dire qu'il comprend 3 atomes de cuivre pour un atome de silicium. Ce siliciure Cu3Si présente de meilleurs propriétés physiques que le siliciure de cuivre de type Cu5Si comprenant 5 atomes de cuivre pour un atome de silicium. En particulier, le siliciure Cu3Si est plus stable mécaniquement et moins résistif que le siliciure Cu5Si.
A titre d'exemple, cette étape de chauffage ou recuit est réalisée à une température comprise entre 205 et 245°C. La durée de l'étape de recuit est par exemple comprise entre 1 et 30 minutes.
A titre d'exemple, ce recuit est réalisé au moyen d'une plaque chauffante ou d'un four de recuit.
De préférence, lors de cette étape de recuit, tout le cuivre de la couche 206 réagit avec le silicium de la couche 204. De préférence, lors de cette étape de recuit, tout le silicium de la couche 204 réagit avec le cuivre de la couche 206. De préférence, toute la couche 204 et toute la couche 206 sont consommées lors de l'étape de recuit. L'homme du métier est en mesure de sélectionner l'épaisseur des couches 204 et 206, ainsi que le gradient ou variation de la concentration en atomes d'azote dans la couche 204, pour parvenir à ce ou ces résultats.
A l'étape de la vue E de la figure 2, la cavité 200 a été remplie de cuivre 210. Le cuivre 210 est par exemple déposé de manière que toute la surface supérieure du cuivre 210 soit au-dessus du niveau supérieur de la couche 202.
A titre d'exemple, le cuivre 210 est déposé en une couche conforme d'épaisseur comprise entre 0,9 et 4 µm, cette couche étant épaisse par rapport à la couche 206. A titre d'exemple, le cuivre 210 est déposé par galvanoplastie ou dépôt électrochimique ("electroplating" en anglais), la couche 208 servant par exemple de cathode lors du dépôt.
A l'étape de la vue F de la figure 2, le cuivre 210 disposé au-dessus du niveau supérieur de la couche 202 a été retiré. Autrement dit, la structure obtenue après la mise en oeuvre de l'étape de la vue E de la figure 2 a été planarisée, par exemple par polissage chimico-mécanique (CMP de l'anglais "Chemical Mecanical Polishing/Planarization"), jusqu'à la couche 202.
Le cuivre 210 laissé en place dans la cavité 200 et la couche de siliciure de cuivre 208 recouvrant les faces latérales et la face inférieure du cuivre 210 forment alors un élément d'interconnexion d'une structure d'interconnexion, par exemple une ligne conductrice vue ici dans un plan transverse à sa direction longitudinale.
On a constaté que, si la concentration en atomes d'azote au niveau de la surface 2082 de la couche 208 est par exemple inférieure à 40 %, l'effet de ségrégation des atomes d'azote au niveau de cette surface 2042 est trop faible pour empêcher le cuivre 210 de diffuser dans l'environnement 202, ou, autrement dit, pour que la couche 208 ait le rôle de barrière de diffusion pour le cuivre 210.
A des étapes suivantes non illustrées, une ou plusieurs couches isolantes peuvent être déposées sur la structure obtenue après la mise en oeuvre des étapes de la vue F de la figure 2, cette couche ou ces couches isolantes constituant par exemple une nouvelle couche isolante 202 dans laquelle peuvent être répétées les étapes décrites en relation avec la figure 2, pour former d'autres éléments d'interconnexion de la structure d'interconnexion.
Un avantage de l'élément d'interconnexion de la vue F de la figure 2 est que la couche 208 empêche la migration du cuivre 210 dans la couche 202 isolante.
Un autre avantage de cet élément d'interconnexion est qu'il est moins cher et plus simple à produire qu'un élément d'interconnexion dans lequel la couche 208 serait remplacée par une ou plusieurs couches comprenant un matériau réfractaire choisi dans le groupe comprenant le niobium (Nb), le molybdène (Mo), le tantale (Ta), le tungstène (W) et le rhénium (Re), voire choisi dans le groupe comprenant le niobium (Nb), le molybdène (Mo), le tantale (Ta), le tungstène (W) et le rhénium (Re), le titane (Ti), le vanadium (V), le chrome (Cr), le zirconium (Zr), l'hafnium (Hf), le ruthénium (Ru), le rhodium (Rh), l'osmium (Os), l'iridium (Ir) et éventuellement le bore (B) et le carbone (C). En effet, les matériaux précités sont chers et/ou leurs procédés de dépôt sont complexes et chers à mettre en oeuvre.
Un avantage du procédé décrit ci-dessus est que les matériaux utilisés et les étapes mises en oeuvre sont, en tant que tels, couramment utilisés dans les procédés classiques de fabrication de circuits intégrés. Cela permet notamment de ne pas introduire de nouveaux composés chimiques sur une chaîne de fabrication préexistante et donc de réduire le risque de contamination lié à l'utilisation de ces nouveaux composés.
En outre, par rapport au cas d'un élément d'interconnexion dans lequel la couche 208 serait remplacée par au moins une couche comprenant l'un des matériaux réfractaires énumérés précédemment, on a constaté que l'élément d'interconnexion décrit en relation avec la figure 2 présentait une meilleure adhésion des couches 208 et 210 entre elles, et de la couche 208 à la couche 202. Cela résulte notamment du procédé mis en oeuvre qui permet de supprimer toutes les interfaces hétérogènes connues dans des interconnexions incluant des couches de matériaux réfractaires.
Par ailleurs, dans le mode de réalisation décrit ci-dessus, l'étape de la vue D est réalisée avant l'étape de la vue E. En variante, l'étape de la vue D est réalisée après l'étape de la vue E. Dans cette variante, à l'étape de la vue E le cuivre 210 est alors déposé sur et en contact avec la couche 206 plutôt que sur et en contact avec la couche 208 comme cela a été décrit ci-dessus. Dans cette variante, si le cuivre 210 est déposé par galvanoplastie, la couche 206 sert par exemple de cathode lors du dépôt.
Un avantage du mode de réalisation décrit en relation avec la figure 2 par rapport à la variante de réalisation ci-dessus est que le dépôt du cuivre 210 peut être réalisé plusieurs heures, voire plusieurs jours, après l'étape de la vue C du fait que la couche 208 ne s'oxyde pas, ou alors moins vite qu'une couche de cuivre de même épaisseur. Dans le cas de la variante de réalisation ci-dessus, l'étape de la vue E est de préférence réalisée avant que la couche 206 ne s'oxyde pour éviter une étape supplémentaire de traitement de la surface exposée de la couche 206.
La figure 3 représente des vues en coupe schématiques A et B illustrant des étapes d'une variante de réalisation du procédé de fabrication de la figure 2. Dans cette variante, on prévoit des étapes supplémentaires pour former une couche de siliciure de cuivre similaire à la couche 208, sur la surface supérieure du cuivre 210 de la structure obtenue après la mise en oeuvre de l'étape de la vue F de la figure 2.
A l'étape de la vue A de la figure 3, une couche 304 de nitrure de silicium a été déposée, par exemple de façon conforme, la surface exposée du cuivre 210 remplissant la cavité 200 (figure 2). La couche 304 recouvre entièrement la surface exposée du cuivre 210. La couche 304 est en contact avec la surface exposée du cuivre 210. De préférence, la couche 304 est déposée sur toute la structure obtenue après la mise en oeuvre de l'étape de la vue F de la figure 2, la couche 304 recouvrant alors également la face supérieure de la couche isolante 202.
Le dépôt est effectué de sorte que la concentration en atomes d'azote (N) dans la couche 304 augmente au fur et à mesure de son dépôt. Autrement dit, le dépôt est effectué de sorte que la concentration en atomes d'azote dans la couche 304 augmente progressivement en s'éloignant du cuivre 210, ou, autrement dit, en s'éloignant de la surface 3041 de la couche 304 qui est en contact avec le cuivre 210, le sommet de portions verticales de la couche 208, et la couche isolante 202. De préférence, la concentration en atomes d'azote dans la couche 304 varie entre une concentration maximale supérieure à 50 %, pour exemple de l'ordre de 65 %, voire 80 %, et une concentration minimale inférieure ou égale à 30 %, la concentration en atomes de silicium variant alors entre une concentration minimale inférieure à 50 %, par exemple de l'ordre de 35 %, voire 20 %, et une concentration maximale supérieure ou égale à 70 %. La couche 304 a une concentration maximale en atomes d'azote, respectivement minimale en atomes de silicium, au niveau de sa surface 3042 opposée à la surface 3041, et une concentration minimale en atomes d'azote, respectivement maximale en atomes de silicium, au niveau de sa surface 3041.
A titre d'exemple, le dépôt de la couche 304 avec un gradient de concentration en atomes d'azote est réalisé de manière similaire à ce qui a été décrit en relation avec la vue B de la figure 2, en adaptant la variation de la concentration en atomes d'azote dans la couche 304 par rapport à ce qui a été décrit pour la couche 204.
A titre d'exemple, l'épaisseur de la couche 304 est comprise entre 10 et 55 nm, par exemple environ égale à 20 nm.
A l'étape de la vue B de la figure 3, la structure obtenue après la mise en oeuvre de l'étape de la vue A de la figure 3 a été chauffée pour former une couche 308 de siliciure de cuivre à partir de la couche 304 et du cuivre 210. La couche 308 contient alors des atomes d'azote correspondant aux atomes d'azote qui étaient présents dans la couche 304. On notera que ce recuit ne modifie pas la structure et les propriétés de la couche 208.
On a constaté que les atomes d'azote étaient repoussés, lors de la formation du siliciure de cuivre de la couche 308, vers la surface supérieure ou exposée 3042 de la couche 304. Il en résulte que, à l'aplomb du cuivre 210, la concentration d'atomes d'azote dans la couche 308 augmente en s'éloignant du cuivre 210, c'est-à-dire en s'éloignant de la surface inférieure 3081 de cette couche 308 qui est en contact avec le cuivre 210. En particulier, la concentration en atomes d'azote dans la couche 308 est maximale au niveau de la surface 3082 de la couche 308, la surface 3082 étant opposée à la surface 3081 en contact avec le cuivre 210. En outre, la concentration en atomes d'azote dans la couche 308 est par exemple minimale au niveau de sa surface 3081 en contact avec le cuivre 210. A titre d'exemple, la concentration maximale en atomes d'azote dans la couche 308, au niveau de sa surface 3082, est comprise entre 40 et 60 %, par exemple sensiblement égale ou égale à 50 %.
On a en outre constaté qu'en l'absence de gradient de concentration d'atomes d'azote dans la couche 304, la couche de siliciure 308 ne se forme pas correctement, notamment si la concentration en atomes d'azote est supérieure à 30 % au niveau de la surface 3041 à l'étape de la vue A de la figure 3.
On a également constaté que le siliciure de cuivre formé est de type Cu3Si.
A titre d'exemple, cette étape de chauffage ou recuit est réalisée à une température comprise entre 205 et 245°C. La durée de l'étape de recuit est par exemple comprise entre 1 et 30 minutes.
A titre d'exemple, ce recuit est réalisé au moyen d'une plaque chauffante ou d'un four de recuit.
De préférence, lors de cette étape de recuit, tout le silicium de la couche 304 réagit avec le cuivre 210. De préférence, toute la couche 304 est consommée lors de l'étape de recuit. L'homme du métier est en mesure de sélectionner l'épaisseur de la couche 304, ainsi que le gradient ou variation de la concentration en atomes d'azote dans la couche 304, pour parvenir à ce résultat.
On obtient ainsi un élément d'interconnexion comprenant du cuivre 210 dont les surfaces latérales, inférieures et supérieures sont revêtues d'une couche 408 constituée des couches 208 et 308, alors que l'élément d'interconnexion obtenu après la mise en oeuvre de l'étape de la vue F de la figure 2 comprend du cuivre dont seules les surfaces latérales et inférieures sont revêtues de la couche 208 de siliciure de cuivre. La couche 408, comme la couche 208, comprend des atomes d'azotes dont la concentration augmente en s'éloignant du cuivre 210, la concentration en atomes d'azote dans le couche 408 étant par exemple maximale du côté de la couche 408 opposé au cuivre 210, et étant par exemple comprise entre 40 et 60 %, par exemple sensiblement égale ou égale à 50 %. On a constaté que, si la concentration en atomes d'azote dans la couche 308 est par exemple inférieure à 40 % au niveau de la surface 3082, l'effet de ségrégation des atomes d'azote au niveau de cette surface 3082 est trop faible pour garantir l'isolation électrique du cuivre 210 par rapport à un matériau qui serait déposé sur la couche 308.
La couche 408 bénéficie des avantages et des propriétés de la couche 208 qui ont été décrits en relation avec la figure 2. En outre, les avantages du procédé décrits en relation avec la figure 2 s'appliquent également dans le cas où ce procédé comprend les étapes supplémentaires décrites en relation avec la figure 3.
Un avantage particulier de l'élément d'interconnexion de la figure 3 (vue B) est qu'il est moins sensible à l'oxydation, lorsque la structure de la vue B de la figure 3 est laissée telle quelle, par rapport à l'élément d'interconnexion de la figure 2 (vue F), lorsque la structure de la vue F de la figure 2 est laissée telle quelle. Cela est notamment intéressant lorsque l'élément d'interconnexion est un plot de contact tel que les plots de contact 1044 décrits en relation avec la figure 1.
A des étapes suivantes non illustrées, une ou plusieurs couches isolantes peuvent être déposées sur la structure obtenue après la mise en oeuvre des étapes de la vue F de la figure 2, cette couche ou ces couches isolantes constituant par exemple une nouvelle couche isolante 202 dans laquelle peuvent être répétées les étapes décrites en relation avec la figure 2, pour former d'autres éléments d'interconnexion de la structure d'interconnexion.
Bien que cela ne soit pas revendiqué ici, on aurait pu prévoir de former la couche 308 pour un élément d'interconnexion comprenant le cuivre 210 mais dans lequel la couche 208 est remplacée par au moins une couche comprenant un matériau réfractaire tel que par exemple ceux énumérées en relation avec la figure 2.
La figure 4 représente des vues en coupe schématiques A et B illustrant une variante de réalisation d'étapes du procédé de la figure 2.
La vue A de la figure 4 illustre une variante de réalisation de l'étape décrite en relation avec la vue A de la figure 2.
A l'étape de la vue A de la figure 4, la cavité 200 a été formée par deux étapes de gravure successives, chacune réalisée avec un masque différent. Ainsi, dans cette variante, les parois latérales de la cavité 200 ne sont pas verticales sur toute la profondeur de la cavité 200, contrairement à ce qui a été représenté en figure 2 quand la cavité 200 est gravé en n'utilisant qu'un masque de gravure.
A titre d'exemple la cavité 200 représentée en figure 4 est obtenue en gravant une première cavité 400 (en pointillé en vue A) avec un premier masque comprenant une première ouverture (non représenté), puis en gravant une deuxième cavité 402 (en pointillé en vue A), moins profonde que la cavité 400, avec un deuxième masque comprenant une deuxième ouverture plus grande que la première ouverture. L'union des cavités 400 et 402 forme la cavité 200. L'ordre dans lequel les cavités 400 et 402 sont gravées peut être inversé.
La vue B de la figure 4 représente l'élément d'interconnexion obtenu en mettant ensuite en oeuvre les étapes des vues B, C, D, E et F de la figure 2. Comme cela a été décrit en relation avec la figure 2, les étapes des vues C, D et E de la figure 2 peuvent être réalisées les unes après les autres, dans cet ordre, ou bien l'étape de la vue D de la figure 2 peut être réalisée après les étapes des vues C et E de cette figure 2.
En outre, les étapes des vues A et B de la figure 3 peuvent être mises en oeuvre à partir de la structure illustrée par la vue B de la figure 4.
La figure 5 représente des vues en coupe schématiques A et B illustrant une variante de réalisation d'étapes du procédé de la figure 2.
La vue A de la figure 5 illustre une variante de réalisation de l'étape décrite en relation avec la vue A de la figure 2.
Dans cette variante, la couche 202 recouvre une région ou une couche 500, dans cet exemple formée d'un matériau électriquement conducteur.
A titre d'exemple la région 500 correspond à une région siliciurée 1023 décrite en relation avec la figure 1, par exemple une région siliciurée 1023 formée à partir de la réaction entre du silicium de la couche semiconductrice 100 et un dépôt métallique de nickel (Ni), de cobalt (Co), de titane (Ti) ou tout autre métal connu pour former un siliciure. L'élément d'interconnexion formé lors de la mise en oeuvre de la variante de la figure 5 est alors de préférence un via conducteur, par exemple un via conducteur 1043 (figure 1) dont l'extrémité inférieure est en contact avec la région 500 (ou 1023) d'un composant 102 du circuit intégré, et dont l'extrémité supérieure est en contact avec une piste conductrice 1042 de la structure d'interconnexion 104. Un tel via conducteur 1043, en contact avec une région conductrice d'un composant formé dans et/ou sur une tranche semiconductrice, est appelé contact.
A titre d'exemple encore, la région 500 correspond à un élément d'interconnexion, par exemple une piste conductrice ou un via conducteur tels que ceux décrits en relation avec la figure 1.
A l'étape de la vue A de la figure 5, la cavité 200 est gravée jusqu'à la région 500. Ainsi, le fond de la cavité 200 correspond à une portion de la surface supérieure de la région 500.
La vue B de la figure 5 représente l'élément d'interconnexion obtenu en mettant ensuite en oeuvre les étapes des vues B, C, D, E et F de la figure 2. Comme cela a été décrit en relation avec la figure 2, les étapes des vues C, D et E de la figure 2 peuvent être réalisées les unes après les autres, dans cet ordre, ou bien l'étape de la vue D de la figure 2 peut être réalisée après les étapes des vues C et E de cette figure 2.
L'élément d'interconnexion ainsi obtenu est en contact, au niveau de sa face inférieure, et plus particulièrement au niveau de la face inférieure de la couche 208, avec la région 500. Du fait que la couche 208 est électriquement conductrice, l'élément d'interconnexion comprenant le cuivre 210 et la couche 208 est connecté électriquement à la région 500.
Bien que cela ne soit pas illustré ici, les étapes des vues A et B de la figure 3 peuvent être mises en oeuvre à partir de la structure illustrée par la vue B de la figure 5.
Bien que cela n'ait pas été détaillé, dans chaque élément d'interconnexion décrit ci-dessus en relation avec les figures 2, 3, 4 et 5, les surfaces latérales, inférieure, et, le cas échéant, supérieure du cuivre 210 ne sont séparées du milieu entourant l'élément d'interconnexion (la couche 202, la région 500 le cas échéant, et éventuellement un autre élément d'interconnexion formé au-dessus de cet élément d'interconnexion) que par la couche 208 ou la couche 408 selon le cas. Autrement dit, les couches 208, 308 et 408 sont en contact avec le cuivre 210 au niveau de leurs surfaces disposées du côté du cuivre. Les couches 208, 308 et 408 sont en contact avec le milieu environnant de l'élément de connexion au niveau de leurs surfaces disposées du côté opposé au cuivre 210. Par exemple, les couches 208 et 408 sont en contact avec la couche isolante 1041 de la structure d'interconnexion 104.
On a décrit en relation avec les figures 2 à 5 des modes de réalisation et variantes d'un élément d'interconnexion d'une structure d'interconnexion d'un circuit intégré, et des modes de réalisation et variantes de procédés de fabrication d'un tel élément d'interconnexion. Ces modes de réalisation et variantes s'appliquent à d'autres circuits intégrés que celui décrit, à titre d'exemple, en relation avec la figure 1.
En outre, bien que l'on ait décrit ci-dessus des modes de réalisation et variantes de procédés de fabrication d'un seul élément d'interconnexion, en pratique, plusieurs circuits intégrés, de préférence identiques, comprenant chacun une structure d'interconnexion, sont fabriqués simultanément, à partir d'une même tranche ou plaque semiconductrice massive ou de type SOI. On comprend alors que les étapes décrites sont mises en oeuvre simultanément pour les circuits de cette tranche. En particulier, les dépôts de couches sont de préférence réalisés pleine plaque, c'est-à-dire que les couches déposées le sont sur toute la surface exposée de la plaque.
En outre, dans une structure d'interconnexion d'un circuit intégré, plusieurs éléments d'interconnexion peuvent être formés simultanément. Par exemple, dans la structure d'interconnexion 104, on prévoit que toutes les lignes conductrices 1042, respectivement les vias 1043, respectivement les plots 1044 situés à un même niveau soient formés simultanément. On comprend alors que les étapes décrites sont mises en oeuvre simultanément pour les éléments d'interconnexion formés simultanément.
Divers modes de réalisation et variantes ont été décrits. L’homme de l’art comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaitront à l’homme de l’art. En particulier, les variantes de réalisation décrites en relation avec la figure 3, la figure 4 et la figure 5 peuvent être combinées, soit deux à deux, soit toutes ensembles.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de l’homme du métier à partir des indications fonctionnelles données ci-dessus.

Claims (15)

  1. Procédé de fabrication d'un élément d'interconnexion (1042, 1043, 1044) d'une structure d'interconnexion (104) d'un circuit intégré (1), le procédé comprenant les étapes suivantes :
    a) graver une cavité (200) dans une première couche (202) isolante ;
    b) déposer une deuxième couche (204) en nitrure de silicium sur les parois et le fond de la cavité (200), la concentration en atomes d'azote dans la deuxième couche augmentant en s'éloignant d'une surface exposée (2041) de la deuxième couche (204) ;
    c) déposer une troisième couche (206) en cuivre sur la deuxième couche (204) ;
    d) chauffer pour former une quatrième couche (208) de siliciure de cuivre à partir des deuxième et troisième couches (204, 206) ; et
    e) remplir la cavité de cuivre (210).
  2. Procédé selon la revendication 1, comprenant en outre, après l'étape e), les étapes suivantes :
    f) déposer une cinquième couche (304) en nitrure de silicium sur la surface exposée du cuivre (210) remplissant la cavité (200), la concentration en atomes d'azote dans la cinquième couche (304) diminuant en s'éloignant du cuivre (210) remplissant la cavité (200) ; et
    g) chauffer pour former une sixième couche (308) de siliciure de cuivre à partir du cuivre (210) remplissant la cavité (200) et de la cinquième couche (304).
  3. Procédé selon la revendication 2, dans lequel l'étape g) est effectuée :
    -à une température comprise entre 205 et 245°C ; et/ou
    -pendant une durée comprise entre 1 et 30 minutes.
  4. Procédé selon la revendication 2 ou 3, dans lequel, à l'étape f), la concentration en atomes d'azote dans la cinquième couche (304) est :
    -minimale au niveau d'une première surface (3041) de la cinquième couche en contact avec le cuivre (210) et est inférieure à 30 % ; et/ou
    -maximale au niveau d'une deuxième surface (3042) de la cinquième couche opposée à la première surface de la cinquième couche, et est supérieure à 50 %.
  5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la première couche (202) recouvre une région conductrice (500), de préférence d'un composant électronique du circuit électronique, et, à l'étape a), la cavité (200) est gravée jusqu'à la région conductrice (500).
  6. Procédé selon l'une quelconque des revendications 1 à 5, dans lequel l'étape d) est effectuée :
    -à une température comprise entre 205 et 245°C ; et/ou
    -pendant une durée comprise entre 1 et 30 minutes.
  7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel la concentration en atomes d'azote dans la deuxième couche (204) est :
    -maximale au niveau d'une première surface (2042) de la deuxième couche en contact la première couche isolante (202) et est supérieure à 50 % ; et/ou
    -minimale au niveau d'une deuxième surface (2041) de la deuxième couche opposée à la première surface de la deuxième couche, et est inférieure à 30 %.
  8. Procédé selon l'une quelconque des revendications 1 à 7, dans lequel la troisième couche (204) a une épaisseur comprise entre 25 et 150 nm.
  9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel la deuxième couche (202) a une épaisseur comprise entre 10 et 55 nm.
  10. Procédé selon l'une quelconque des revendications 1 à 9, dans lequel l'étape d) est effectuée :
    -après l'étape c) et avant l'étape e) ; ou
    -après les étapes c) et e).
  11. Circuit intégré (1) comprenant une structure d'interconnexion (104) reposant sur une couche semiconductrice (100), la structure d'interconnexion comportant un élément d'interconnexion (1042, 1043, 1043) au moins en partie disposé dans une couche isolante (1041, 202) de ladite structure, l'élément de connexion comprenant du cuivre (210) et une couche (208, 408) de siliciure de cuivre comprenant des atomes d'azote, la couche (208, 408) de siliciure recouvrant une surface inférieure et une surface latérale du cuivre (210), et la concentration en atomes d'azote dans la couche (208, 408) de siliciure augmentant en s'éloignant du cuivre (210).
  12. Circuit selon la revendication 11, dans lequel la concentration en atomes d'azote dans la couche (208, 408) de siliciure est maximale au niveau d'une surface (2082, 3082) de la couche de siliciure opposée au cuivre (210), la concentration maximale en atomes d'azote dans la couche de siliciure étant comprise entre 40 et 60 %.
  13. Circuit selon la revendication 11 ou 12, dans lequel la couche (408) de siliciure recouvre en outre une surface supérieure du cuivre (210).
  14. Circuit selon l'une quelconque des revendications 11 à 13, dans lequel une surface inférieure de l'élément d'interconnexion est en contact avec une région conductrice (500), de préférence d'un composant électronique du circuit électronique.
  15. Circuit selon l'une quelconque des revendications 11 à 14, dans lequel l'élément d'interconnexion est une ligne conductrice (1042), un via conducteur (1043) ou un plot conducteur (1044).
FR1905576A 2019-05-27 2019-05-27 Elément d'interconnexion et son procédé de fabrication Active FR3096830B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1905576A FR3096830B1 (fr) 2019-05-27 2019-05-27 Elément d'interconnexion et son procédé de fabrication
US16/881,689 US11152259B2 (en) 2019-05-27 2020-05-22 Interconnection element and method of manufacturing the same
US17/488,714 US11610813B2 (en) 2019-05-27 2021-09-29 Interconnection element and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1905576A FR3096830B1 (fr) 2019-05-27 2019-05-27 Elément d'interconnexion et son procédé de fabrication
FR1905576 2019-05-27

Publications (2)

Publication Number Publication Date
FR3096830A1 true FR3096830A1 (fr) 2020-12-04
FR3096830B1 FR3096830B1 (fr) 2021-06-18

Family

ID=68987741

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1905576A Active FR3096830B1 (fr) 2019-05-27 2019-05-27 Elément d'interconnexion et son procédé de fabrication

Country Status (2)

Country Link
US (2) US11152259B2 (fr)
FR (1) FR3096830B1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351291A2 (fr) * 2002-03-27 2003-10-08 Texas Instruments Incorporated Couche de transition dopée au cuivre pour améliorer la fiabilité d'interconnections en cuivre
US20030214043A1 (en) * 2002-05-17 2003-11-20 Toshio Saitoh Semiconductor device
US20070222078A1 (en) * 2006-03-23 2007-09-27 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
EP1990432A1 (fr) * 2006-02-28 2008-11-12 Advanced Interconnect Materials, LLC Dispositif semiconducteur, son procede de fabrication et materiau cible de pulverisation a utiliser dans ledit procede
US20140339702A1 (en) * 2013-05-20 2014-11-20 Invensas Corporation Metal pvd-free conducting structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0535864B1 (fr) 1991-09-30 1998-07-29 AT&T Corp. Fabrication d'une région conductrice dans des dispositifs électroniques
US5391517A (en) 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
US6303505B1 (en) 1998-07-09 2001-10-16 Advanced Micro Devices, Inc. Copper interconnect with improved electromigration resistance
US6251775B1 (en) 1999-04-23 2001-06-26 International Business Machines Corporation Self-aligned copper silicide formation for improved adhesion/electromigration
US6046108A (en) 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
SG125881A1 (en) 1999-12-03 2006-10-30 Lytle Steven Alan Define via in dual damascene process
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
KR20130092884A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 소자의 배선 구조체 및 제조 방법
US9673091B2 (en) * 2015-06-25 2017-06-06 Globalfoundries Inc. Structure for BEOL metal levels with multiple dielectric layers for improved dielectric to metal adhesion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351291A2 (fr) * 2002-03-27 2003-10-08 Texas Instruments Incorporated Couche de transition dopée au cuivre pour améliorer la fiabilité d'interconnections en cuivre
US20030214043A1 (en) * 2002-05-17 2003-11-20 Toshio Saitoh Semiconductor device
EP1990432A1 (fr) * 2006-02-28 2008-11-12 Advanced Interconnect Materials, LLC Dispositif semiconducteur, son procede de fabrication et materiau cible de pulverisation a utiliser dans ledit procede
US20070222078A1 (en) * 2006-03-23 2007-09-27 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20140339702A1 (en) * 2013-05-20 2014-11-20 Invensas Corporation Metal pvd-free conducting structures

Also Published As

Publication number Publication date
US20220020640A1 (en) 2022-01-20
US11610813B2 (en) 2023-03-21
US11152259B2 (en) 2021-10-19
FR3096830B1 (fr) 2021-06-18
US20200381297A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
FR2524709A1 (fr) Dispositif a semi-conducteur et procede pour sa fabrication
FR2825834A1 (fr) Procede de fabrication d'un disositif a semi-conducteur
FR2966283A1 (fr) Procede pour realiser une structure de collage
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d'une telle plaquette
EP1302954A1 (fr) Réalisation d'inductance et de via dans un circuit monolithique
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
EP1180789A1 (fr) Procédé de fabrication d'un condensateur au sein d'un circuit intégré, et circuit intégré correspondant.
FR2846789A1 (fr) Dispositif semi-conducteur a transistors mos a couche d'arret de gravure ayant un stress residuel ameliore et procede de fabrication d'un tel dispositif semi-conducteur
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
EP1298732A1 (fr) Périphérie haute tension
FR2750534A1 (fr) Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
EP0414618A1 (fr) Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication
EP3680936B1 (fr) Capteur d'images à éclairement par la face arrière
FR3096830A1 (fr) Elément d'interconnexion et son procédé de fabrication
FR2881575A1 (fr) Transistor mos a grille totalement siliciuree
FR2728391A1 (fr) Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant
FR2979751A1 (fr) Element metallique d'interconnexion dans une puce de circuit integre et procede de realisation
EP3832707A1 (fr) Structure d'interconnexion d'un circuit intégré
EP0253741B1 (fr) Procédé de fabrication d'un circuit intégré comportant un transistor à effet de champ à doubles jonctions et un condensateur
EP4152373A2 (fr) Procede de fabrication d'un circuit electronique pour auto-assemblage a un autre circuit electronique
EP1650796A2 (fr) Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor
FR2958076A1 (fr) Procede de formation de vias electriques

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20201204

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8