FR3097367A1 - Procede de realisation de transistors mis en œuvre a faible temperature - Google Patents

Procede de realisation de transistors mis en œuvre a faible temperature Download PDF

Info

Publication number
FR3097367A1
FR3097367A1 FR1906449A FR1906449A FR3097367A1 FR 3097367 A1 FR3097367 A1 FR 3097367A1 FR 1906449 A FR1906449 A FR 1906449A FR 1906449 A FR1906449 A FR 1906449A FR 3097367 A1 FR3097367 A1 FR 3097367A1
Authority
FR
France
Prior art keywords
layer
substrate
stack
jfet transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1906449A
Other languages
English (en)
Other versions
FR3097367B1 (fr
Inventor
Jean-Pierre Colinge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1906449A priority Critical patent/FR3097367B1/fr
Priority to US16/902,873 priority patent/US11227800B2/en
Publication of FR3097367A1 publication Critical patent/FR3097367A1/fr
Application granted granted Critical
Publication of FR3097367B1 publication Critical patent/FR3097367B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/051—Manufacture or treatment of FETs having PN junction gates
    • H10D30/0516—Manufacture or treatment of FETs having PN junction gates of FETs having PN heterojunction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Procédé de réalisation d’un transistor JFET (126), comprenant : a) réalisation, sur un premier substrat, d’un empilement formé d’une première couche comprenant un premier semi-conducteur dopé selon un premier type de conductivité et d’une deuxième couche comprenant un deuxième semi-conducteur dopé selon un deuxième type de conductivité, la première couche étant disposée entre le premier substrat et la deuxième couche, puis b) solidarisation de l’empilement contre un deuxième substrat (116) tel que l’empilement soit disposé entre le premier substrat et le deuxième substrat, puis c) retrait du premier substrat, puis d) gravure de la première couche telle qu’une portion restante de la première couche forme une grille avant (122) du transistor JFET, puis e) gravure de la deuxième couche telle qu’une portion restante (124) de la deuxième couche soit disposée sous la grille avant du transistor JFET et forme le canal, la source et le drain du transistor JFET. Figure pour l’abrégé : figure 1G.

Description

PROCEDE DE REALISATION DE TRANSISTORS MIS EN ŒUVRE A FAIBLE TEMPERATURE
L’invention concerne le domaine de la microélectronique, et plus particulièrement la réalisation de transistors à faible température, c’est-à-dire sans la mise en œuvre de recuit ou de traitement thermique. L’invention s’applique avantageusement pour la réalisation d’un ou plusieurs niveaux supérieurs de composants électroniques pour des circuits intégrés 3D monolithiques (c’est-à-dire formant, à l’issue de la réalisation des composants, un seul bloc intégré), ou plus généralement la réalisation de transistors sur tout support ne pouvant pas être exposé à des températures importantes.
La réalisation de transistors MOSFET (« Metal Oxide Semiconductor Field Effect Transistor » en anglais, ou transistor à effet de champ à structure métal-oxyde-semi-conducteur), même du type sans jonction, ou « junctionless » en anglais, implique nécessairement l’exposition du support sur lequel les transistors sont réalisés à des températures importantes du fait que l’oxyde de grille de ces transistors doit être soumis, lors de la croissance du matériau ou après son dépôt, à un recuit mis en œuvre à une température d’au moins 600°C pour avoir des propriétés diélectriques satisfaisantes et fiables. Cela pose un problème lorsque le support sur lequel les transistors sont réalisés comporte des éléments ou des matériaux ne devant pas être exposés à des températures importantes, comme par exemple des composants électroniques d’un niveau inférieur sur lesquels se trouvent des couches d’interconnexions électriques qui ne doivent pas être exposées à des températures supérieures à environ 450°C ou lorsque le support correspond à un substrat comprenant au moins un matériau polymère qui se dégrade à des températures par exemple supérieures à environ 100°C.
Un but de la présente invention est de proposer un procédé de réalisation de transistors qui soit compatible avec une réalisation sur un support ne devant pas être exposées à des températures importantes, par exemple supérieures à environ 100°C.
Pour cela, la présente invention propose un procédé de réalisation d’au moins un premier transistor JFET, comprenant au moins les étapes suivantes :
a) réalisation, sur un premier substrat, d’un empilement formé d’au moins une première couche comprenant un premier semi-conducteur dopé selon un premier type de conductivité et d’une deuxième couche comprenant un deuxième semi-conducteur dopé selon un deuxième type de conductivité opposé au premier type de conductivité, la première couche étant disposée entre le premier substrat et la deuxième couche, puis
b) solidarisation de l’empilement contre un deuxième substrat tel que l’empilement soit disposé entre le premier substrat et le deuxième substrat, puis
c) retrait du premier substrat, puis
d) gravure de la première couche telle qu’au moins une portion restante de la première couche forme une grille avant du premier transistor JFET, puis
e) gravure de la deuxième couche telle qu’au moins une première portion restante de la deuxième couche soit disposée sous la grille avant du premier transistor JFET et forme le canal, la source et le drain du premier transistor JFET.
Dans ce procédé, le deuxième substrat, qui correspond au support définitif sur lequel le premier transistor est réalisé, n’est pas exposé à des budgets thermiques importants. Les étapes b) à e) sont mises en œuvre à des faibles températures, par exemple inférieures à environ 100°C. Ainsi, lorsque le deuxième substrat comporte par exemple des composants électroniques avec des niveaux d’interconnexions métalliques et/ou des matériaux pouvant se dégrader lorsqu’ils sont exposés à des températures importantes tels que des polymères, ce deuxième substrat ne subit aucune dégradation liée à la réalisation du premier transistor JFET. Au cours du procédé, seule l’étape a) peut être mise en œuvre à des températures importantes. Toutefois, le deuxième substrat n’est pas exposé à la mise en œuvre de cette étape.
Le procédé permet de réaliser un ou plusieurs transistors de type, ou à canal, N, ou de type P.
Lorsque le deuxième substrat correspond à une plaque comprenant des composants CMOS déjà réalisés, ce procédé permet de réaliser un circuit monolithique 3D avec process dit « froid » pour la réalisation de la couche active supérieure.
Le deuxième substrat peut comporter des composants électroniques de type CMOS, et/ou le deuxième substrat peut comporter au moins un matériau se dégradant à une température supérieure à environ 100°C.
Le premier semi-conducteur peut être du silicium ou du SiGe, et le deuxième semi-conducteur peut être du silicium ou du SiGe.
Le procédé peut être tel que :
- l’empilement comporte une troisième couche comprenant un troisième semi-conducteur dopé selon le premier type de conductivité et telle que la deuxième couche soit disposée entre la première couche et la troisième couche ;
- l’étape e) est mise en œuvre telle qu’au moins une deuxième portion restante de la deuxième couche forme une grille avant d’un deuxième transistor JFET ;
et le procédé comporte en outre, après l’étape e), une étape f) de gravure de la troisième couche telle qu’au moins une première portion restante de la troisième couche soit disposée sous le canal, la source et le drain du premier transistor JFET et qu’au moins une deuxième portion restante de la troisième couche soit disposée sous la grille avant du deuxième transistor JFET et forme le canal, la source et le drain du deuxième transistor JFET.
Dans ce cas, la mise en œuvre de ce procédé permet de réaliser sur le deuxième substrat un ou plusieurs transistors de type N et un ou plusieurs transistors de type P. De plus, la présence de la première portion restante de la troisième couche sous le canal, la source et le drain du premier transistor JFET permet d’augmenter la déplétion dans le canal du premier transistor JFET.
Les premier et troisième semi-conducteurs peuvent être identiques.
De manière avantageuse :
- les premier et troisième semi-conducteurs peuvent être du silicium et le deuxième semi-conducteur peut être du SiGe, ou
- les premier et troisième semi-conducteurs peuvent être du SiGe et le deuxième semi-conducteur peut être du silicium.
Ainsi, le premier semi-conducteur peut être gravé sélectivement vis-à-vis du deuxième semi-conducteur, et le deuxième semi-conducteur peut être gravé sélectivement vis-à-vis du troisième semi-conducteur.
L’empilement peut comporter une quatrième couche comprenant un quatrième semi-conducteur dopé selon le deuxième type de conductivité et telle que la troisième couche soit disposée entre la deuxième couche et la quatrième couche, et le procédé peut comporter en outre, après l’étape f), une étape g) de gravure de la quatrième couche telle qu’au moins une première portion restante de la quatrième couche soit disposée sous la première portion restante de la troisième couche et qu’au moins une deuxième portion restante de la quatrième couche soit disposée sous le canal, la source et le drain du deuxième transistor JFET. Dans ce cas, la présence de la deuxième portion restante de la quatrième couche sous le canal, la source et le drain du deuxième transistor JFET permet d’augmenter la déplétion dans le canal du deuxième transistor JFET.
Les deuxième et quatrième semi-conducteurs peuvent être identiques, c’est-à-dire peuvent correspondre à un même matériau semi-conducteur (même composition chimique).
De manière avantageuse, la solidarisation de l’empilement contre le deuxième substrat peut comporter un collage direct entre une première couche d’oxyde réalisée sur l’empilement et une deuxième couche d’oxyde réalisée sur le deuxième substrat.
Selon un premier mode de réalisation, l’étape c) peut comporter une élimination du premier substrat par abrasion et par attaque chimique.
Le premier substrat peut être de type SOI.
Selon un deuxième mode de réalisation, le procédé peut comporter en outre, avant l’étape b), une étape de réalisation d’une interface de séparation dans le premier substrat, et dans lequel l’étape c) comporte une séparation du premier substrat au niveau de l’interface de séparation.
La réalisation de l’interface de séparation dans le premier substrat peut comporter au moins une implantation d’ions, par exemple des ions hydrogène, dans le premier substrat.
Le procédé peut comporter en outre, après l’étape e), la réalisation d’interconnexions électriques reliées électriquement au moins à la grille avant, la source et au drain du premier transistor JFET.
Les étapes a) à e) peuvent être répétées une ou plusieurs fois en utilisant, comme deuxième substrat, la structure obtenue lors de la mise en œuvre précédente des étapes a) à e). Ainsi, il est possible de réaliser plusieurs niveaux superposés de transistors sans dégrader, lors de chaque mise en œuvre des étapes a) à e), les niveaux inférieurs formant le support sur lequel chaque niveau de transistors JFET est réalisé.
Le procédé peut comporter en outre, entre les étapes a) et b), une étape de retournement de l’ensemble formé du premier substrat et de l’empilement tel que l’empilement soit disposé en regard du deuxième substrat.
La présente invention sera mieux comprise à la lecture de la description d’exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
représentent les étapes d’un procédé de réalisation de transistors JFET, objet de la présente invention, selon un premier mode de réalisation ;
représentent les étapes d’un procédé de réalisation de transistors JFET, objet de la présente invention, selon un deuxième mode de réalisation ;
représentent les étapes d’un procédé de réalisation de transistors JFET, objet de la présente invention, selon une variante du premier mode de réalisation ;
représentent les étapes d’un procédé de réalisation de transistors JFET, objet de la présente invention, selon une autre variante du premier mode de réalisation ;
représente schématiquement un transistor JET obtenu par la mise en œuvre du procédé selon l’invention ;
représente les courants de drain et de grille dans un transistor JFET obtenu par la mise en œuvre du procédé selon l’invention.
Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d’une figure à l’autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n’étant pas exclusives les unes des autres et peuvent se combiner entre elles.
EXPOS É DETAILL É DE MODES DE R É ALISATION PARTICULIERS
Un procédé de réalisation de transistors JFET selon un premier mode de réalisation est décrit ci-dessous en lien avec les figures 1A à 1G.
Un empilement 102 de plusieurs couches de semi-conducteurs dopés est réalisé sur un premier substrat 104 (figure 1A).
Dans ce premier mode de réalisation, le premier substrat 104 correspond à un substrat de type semi-conducteur sur isolant, par exemple SOI (« Silicon On Insulator », ou silicium sur isolant). Le premier substrat 104 comprend une couche support 106, par exemple de silicium, une couche diélectrique enterrée 108 également appelée BOX (« Buried Oxide », ou oxyde enterré) disposée sur la couche support 106 et comprenant par exemple du SiO2, et une couche superficielle de semi-conducteur 109, comprenant par exemple du silicium, disposée sur la couche diélectrique enterrée 108.
Une première couche 110 de l’empilement 102 comprenant du SiGe dopé P est réalisée sur la couche superficielle 109. Le SiGe de la première couche 110 est par exemple obtenu par épitaxie.
L’empilement 102 comporte également une deuxième couche 112 de silicium dopé N et une troisième couche 114 de SiGe dopé P. La deuxième couche 112 est disposée entre la première couche 110 et la troisième couche 114. Les deuxième et troisième couches 112, 114 sont par exemple réalisées par épitaxie, à une température comprise entre 600°C et 1000°C.
Chacune des première, deuxième et troisième couches 110, 112, 114 a une épaisseur par exemple comprise entre environ 6 nm et 20 nm.
Le dopage des semi-conducteurs des première, deuxième et troisième couches 110, 112, 114 est par exemple obtenu in-situ lors de la réalisation de ces couches. Les niveaux de dopage des semi-conducteurs des première, deuxième et troisième couches 110, 112, 114 sont par exemple compris entre environ 1018cm-3et 5.1019cm-3.
L’empilement 102 est ensuite solidarisé contre un deuxième substrat 116 tel que l’empilement 102 soit disposé entre le premier substrat 104 et le deuxième substrat 116 (figure 1B).
Le deuxième substrat 116 comporte par exemple une couche 118 de semi-conducteur, par exemple du silicium, dans laquelle des composants électroniques 119 ont été intégrés préalablement à la solidarisation de l’empilement 102. Ces composants électroniques 119 sont par exemple de type CMOS et peuvent être réalisés comme décrit dans le document « First demonstration of a CMOS over CMOS 3D VLSI CoolCube™ integration on 300mm wafers » de L. Brunet et al., Symposium on VLSI Technology Digest of Technical Papers 2016, pp. 1–2.
Le deuxième substrat 116 comporte également des couches d’interconnexions électriques 120 disposées sur la couche 118, au-dessus des composants électroniques 119 et formant des liaisons électriques reliées aux composants électroniques 119 présents dans la couche 118.
La solidarisation entre le deuxième substrat 116 et l’empilement 102 comporte par exemple la mise en œuvre d’un collage direct entre une couche d’oxyde (non visible sur les figures 1A et 1B) réalisée sur la troisième couche 114 et une couche d’oxyde des couches d’interconnexions électriques 120, éventuellement suivi d’un recuit thermique à une température inférieure à celle qui peut être supportée par le deuxième substrat 116 (environ 450°C dans le cas d’un collage sur un matériau tel que le silicium ou inférieure à 100°C dans le cas d’un substrat 116 contenant un polymère organique ou plastique). Les couches d’oxyde comportent par exemple du SiO2. D’autres types de collage peuvent être mis en œuvre pour réaliser cette solidarisation, en utilisant par exemple des couches de SiCN ou de Si3N4ou d’autres matériaux diélectriques.
Le premier substrat 104 est ensuite retiré (figure 1C). Dans le premier mode de réalisation, le retrait du premier substrat 104 est réalisé en supprimant les couches 106, 108 et 109 par exemple par abrasion (CMP ou planarisation mécano-chimique), puis par attaque chimique, par exemple dans du TMAH (hydroxyde de tétraméthylammonium) pour enlever le silicium restant de la couche 106 après rabotage, suivi d'une gravure à base d'HF pour enlever la couche 108, suivi d'une gravure au TMAH pour enlever la couche 109. Après ce retrait, la face de la première couche 110 qui était disposée contre le premier substrat 104 est accessible.
La première couche 110 est ensuite gravée, en mettant en œuvre une étape de lithographie et une gravure plasma, telle qu’au moins une portion restante de la première couche 110 forme une grille avant 122 d’un premier transistor JFET (figure 1D). Du fait que la première couche 110 comporte du SiGe et que la deuxième couche 112 comporte du silicium, la gravure de la première couche 110 peut être réalisée de manière sélective vis-à-vis de la deuxième couche 112. Si le matériau de la première couche 110 ne peut pas être gravé de manière sélective vis-à-vis de celui de la deuxième couche 112, la durée de gravure est utilisée comme critère d’arrêt de gravure. Le nombre de portions restantes de la première couche 110 conservées à l’issue de cette gravure correspond au moins au nombre de grilles avant souhaitées, et donc au nombre de premiers transistors JFET à réaliser.
Comme la première couche 110, la deuxième couche 112 est ensuite gravée telle qu’au moins une première portion restante 124 de la deuxième couche 112 soit disposée sous la grille avant 122 du premier transistor JFET et forme le canal, la source et le drain du premier transistor JFET (figure 1E). Du fait que la deuxième couche 112 comporte du silicium et que la troisième couche 114 comporte du SiGe, la gravure de la deuxième couche 112 peut être réalisée de manière sélective vis-à-vis de la troisième couche 114. Si le matériau de la deuxième couche 112 ne peut pas être gravé de manière sélective vis-à-vis de celui de la troisième couche 114, la durée de gravure est utilisée comme critère d’arrêt de gravure. La référence 126 visible sur la figure 1E désigne le premier transistor JFET qui est de type N.
Dans le premier mode de réalisation décrit ici, cette gravure de la deuxième couche 112 est mise en œuvre telle qu’au moins une deuxième portion restante de la deuxième couche forme une grille avant 128 d’un deuxième transistor JFET. Le nombre de deuxièmes portions restantes de la deuxième couche 112 conservées à l’issue de cette gravure correspond au moins au nombre de grilles avant souhaitées, et donc au nombre de deuxièmes transistors JFET à réaliser.
La troisième couche 114 est ensuite gravée telle qu’au moins une première portion restante 130 de la troisième couche 114 soit disposée sous le canal, la source et le drain du premier transistor JFET 126 et qu’au moins une deuxième portion restante 132 de la troisième couche 114 soit disposée sous la grille avant 128 du deuxième transistor JFET et forme le canal, la source et le drain du deuxième transistor JFET (figure 1F). La référence 134 visible sur la figure 1F désigne le deuxième transistor JFET qui est de type P. La présence de la portion 130 dopé P sous le premier transistor JFET 126 permet d’augmenter la déplétion dans le canal du premier transistor JFET 126.
Le procédé est achevé en réalisant sur les transistors JFET 126, 134 des interconnexions électriques 136 reliées aux grilles, aux sources et aux drains de ces transistors JFET 126, 134 (figure 1G). Ces interconnexions électriques 136 forment le BEOL (« Back End Of Line ») du circuit intégré 100 réalisé.
Un procédé de réalisation de transistors JFET selon un deuxième mode de réalisation est décrit ci-dessous en lien avec les figures 2A à 2G.
Comme dans le premier mode de réalisation, l’empilement 102 de plusieurs couches de semi-conducteur dopé est réalisé sur un premier substrat 104 (figure 2A). Dans ce deuxième mode de réalisation, le premier substrat 104 correspond à un substrat massif, ou bulk, de semi-conducteur, par exemple en silicium.
Les couches 110, 112 et 114 sont réalisées par épitaxie sur le premier substrat 104, par exemple de manière analogue au premier mode de réalisation précédemment décrit. Les matériaux, dopages et dimensions sont par exemple identiques à ceux précédemment décrits en lien avec le premier mode de réalisation.
Afin de pouvoir réaliser par la suite le retrait du premier substrat 104 vis-à-vis de l’empilement 102, une interface de séparation 202 est formée dans ou sur le premier substrat 104. De préférence, l’interface de séparation 202 est disposée le plus proche possible de la face supérieure du premier substrat 104 sur laquelle l’empilement 102 est réalisé, afin de limiter l’épaisseur restante du premier substrat 104 sur le produit final. Cette interface de séparation 202 est par exemple réalisée par implantation d’ions hydrogène dans le premier substrat 104.
Cette interface de séparation 202 forme une région de faible résistance qui permettra une séparation des deux parties du premier substrat 104 qui se trouvent de part et d’autre de l’interface 202.
Comme dans le premier mode de réalisation, l’empilement 102 est ensuite solidarisé contre le deuxième substrat 116 tel que l’empilement 102 soit disposé entre le premier substrat 104 et le deuxième substrat 116 (figure 2B). La solidarisation entre le deuxième substrat 116 et l’empilement 102 comporte par exemple la mise en œuvre d’un collage direct, comme dans le premier mode de réalisation.
Le premier substrat 104 est ensuite retiré (figure 2C). Dans ce deuxième mode de réalisation, le premier substrat 104 est retiré au niveau de l’interface de séparation 202 par coalescence de bulles d'hydrogène obtenues sous l'effet d'un recuit thermique mis en œuvre à une température inférieure à 450°C. Après cette séparation, le matériau restant du premier substrat 104 présent sur l’empilement 102 est retiré, par exemple par attaque chimique, en utilisant par exemple du TMAH.
Les étapes ensuite mises en œuvre et représentées sur les figures 2D à 2G sont identiques à celles précédemment décrites en lien avec les figures 1D à 1G.
Dans les premier et deuxième modes de réalisation décrits ci-dessus, les première et troisième couches 110, 114 comportent du SiGe et la deuxième couche 112 comporte du silicium. En variante, il est possible que les première et troisième couches 110, 114 comportent du silicium et que la deuxième couche 112 comporte du SiGe. Cette variante a pour avantage de pouvoir mettre en œuvre des gravures sélectives pour graver les première et deuxième couches de semi-conducteur 110, 112.
Selon une autre variante, il est possible que les première, deuxième et troisième couches 110, 112, 114 comportent toutes du silicium, ou qu’elles comportent toutes du SiGe.
Selon une autre variante, des semi-conducteurs différents du silicium et du SiGe peuvent être utilisés pour former les couches 110, 112 et 114.
De plus, dans les premier et deuxième modes de réalisation décrits ci-dessus, les première et troisième couches 110, 114 comportent du semi-conducteur dopé P et la deuxième couche 112 comporte du semi-conducteur dopé N. En variante, il est possible que les première et troisième couches 110, 114 comportent du semi-conducteur dopé N et que la deuxième couche 112 comporte du semi-conducteur dopé P.
De manière générale, la première couche 110 comporte un premier semi-conducteur dopé selon un premier type de conductivité, la deuxième couche 112 comporte un deuxième semi-conducteur (de nature identique ou non au premier semi-conducteur) dopé selon un deuxième type de conductivité opposé au premier type de conductivité, et la troisième couche comporte un troisième semi-conducteur (de nature identique ou non aux premier et deuxième semi-conducteurs) dopé selon le premier type de conductivité.
Dans les premier et deuxième modes de réalisation précédemment décrits, le deuxième substrat 116 comporte une couche 118 incluant des composants électroniques 119, sur laquelle se trouvent des couches d’interconnexions électriques 120 et formant un niveau inférieur de composants électroniques 119. En variante, le deuxième substrat 116 peut comporter plusieurs niveaux superposés de composants électroniques pouvant être reliés électriquement entre eux.
En variante, il est également possible que le circuit intégré 100 ne soit pas achevé après la mise en œuvre des étapes précédemment décrites, mais que ces étapes soient répétées une ou plusieurs fois afin de former au-dessus des transistors 126, 134 un ou plusieurs autres niveaux supplémentaires de transistors JFET. Dans ce cas, lors de la mise en œuvre de ces étapes, le deuxième substrat 116 sur lequel l’empilement 102 est solidarisé correspond à la structure représentée sur l’une des figures 1G ou 2G, l’empilement 102 étant disposé au-dessus des transistors 126, 134 déjà réalisés. Ces étapes peuvent être répétées plusieurs fois pour former plusieurs niveaux superposés de transistors JFET.
Dans les modes de réalisation et variantes précédemment décrits, le deuxième substrat 116 sur lequel les transistors JFET 126, 134 sont réalisés comporte des composants électroniques 119 et des niveaux d’interconnexions électriques 120 qui ne doivent pas être exposés à des budgets thermiques importants. En variante, il est possible que le deuxième substrat 116 corresponde à une ou plusieurs couches de matériaux qui se dégradent lorsqu’ils sont exposés à des températures trop importantes (par exemple supérieures à 100°C), comme par exemple des matériaux polymères tels que du polyimide et/ou du polyéthylène (PE) et/ou du polypropylène (PP) et/ou du poly(téréphtalate d'éthylène) (PET) et/ou du poly(chlorure de vinyle) (PVC).
Dans les modes de réalisation et variantes précédemment décrits, l’empilement 102 comporte les trois couches 110, 112, 114 de semi-conducteur dopé pour réaliser, à partir de cet empilement, des transistors JFET de type N (à canal N) et des transistors JFET de type P (à canal P). En variante, le procédé décrit précédemment peut s’appliquer pour la réalisation d’un seul type de transistor JFET, N ou P. Une telle variante est décrite ci-dessous en lien avec les figures 3A à 3F.
L’empilement 102 de couches de semi-conducteur dopé est réalisé sur le premier substrat 104 qui est par exemple identique à celui précédemment décrit en lien avec le premier mode de réalisation (figure 3A). En variante, il est possible que le premier substrat 104 soit identique à celui précédemment décrit en lien avec le deuxième mode de réalisation.
L’empilement 102 comporte la première couche 110 qui comprend du semi-conducteur dopé P, par exemple du SiGe, et la deuxième couche 112 qui comprend du semi-conducteur dopé N, par exemple du silicium. Les matériaux, dopages et dimensions sont par exemple identiques à ceux précédemment décrits en lien avec les premier et deuxième modes de réalisation ainsi que leurs variantes.
Comme dans les premier et deuxième modes de réalisation, l’empilement 102 est ensuite retourné puis solidarisé contre le deuxième substrat 116 (figure 3B).
Le premier substrat 104 est ensuite retiré (figure 3C).
La première couche 110 est ensuite gravée telle qu’une ou plusieurs portions restantes de la première couche 110 forment les grilles avant 122 des transistors JFET 126 (figure 3D).
La deuxième couche 112 est ensuite gravée telle qu’une ou plusieurs portions restantes 124 de la deuxième couche 112 soient disposées sous les grilles avant 122 des transistors JFET 126 et forment les canaux, les sources et les drains de ces transistors JFET 126 (figure 3E).
Le procédé est achevé en réalisant sur les transistors JFET 126 des interconnexions électriques 136 reliées aux grilles, aux sources et aux drains de ces transistors JFET 126 (figure 3F). Ces interconnexions électriques 136 forment le BEOL (« Back End Of Line ») du circuit 100 réalisé.
Dans la variante décrite ci-dessus en lien avec les figures 3A à 3F, le dopage des semi-conducteurs des couches 110 et 112 diffère selon que les transistors JFET 126 réalisés soient de type P ou N. Pour réaliser des transistors JFET 126 de type P, la première couche 110 comporte un semi-conducteur de type N et la deuxième couche 112 comporte un semi-conducteur de type P. Pour réaliser des transistors JFET 126 de type N, la première couche 110 comporte un semi-conducteur de type P et la deuxième couche 112 comporte un semi-conducteur de type N.
Selon une autre variante, il est également possible que l’empilement 102 comporte plus de trois couches de semi-conducteur dopé superposées. Une telle variante est décrite ci-dessous en lien avec les figures 4A à 4F, selon un exemple de réalisation particulier dans lequel l’empilement 102 comporte quatre couches de semi-conducteur dopé superposées. Cette variante peut toutefois s’appliquer avec un empilement 102 comportant plus de quatre couches de semi-conducteur dopé superposées.
L’empilement 102 de couches de semi-conducteur dopé est réalisé sur le premier substrat 104 qui est par exemple identique à celui précédemment décrit en lien avec le premier mode de réalisation (figure 4A). En variante, il est possible que le premier substrat 104 soit identique à celui précédemment décrit en lien avec le deuxième mode de réalisation.
L’empilement 102 comporte la première couche 110 qui comprend du semi-conducteur dopé N, par exemple du silicium, la deuxième couche 112 qui comprend du semi-conducteur dopé P, par exemple du SiGe, la troisième couche 114 qui comprend du semi-conducteur dopé N, par exemple similaire à celui de la première couche 110, et une quatrième couche 115 qui comprend du semi-conducteur dopé P, par exemple similaire à celui de la deuxième couche 112. Les matériaux, dopages et dimensions sont par exemple identiques à ceux précédemment décrits en lien avec les premier et deuxième modes de réalisation ainsi que leurs variantes. L’épaisseur de la quatrième couche 115 est par exemple similaire à celle des autres couches 110, 112, 114 de l’empilement 102.
Comme dans les premier et deuxième modes de réalisation, l’empilement 102 est ensuite retourné puis solidarisé contre le deuxième substrat 116 (figure 4B).
Le premier substrat 104 est ensuite retiré (figure 4C).
La première couche 110 est ensuite gravée telle qu’une ou plusieurs portions restantes de la première couche 110 forment les grilles avant 122 des transistors JFET 126 (figure 4D).
La deuxième couche 112 est ensuite gravée telle qu’une ou plusieurs premières portions restantes 124 de la deuxième couche 112 soient disposées sous les grilles avant 122 des transistors JFET 126 et forment les canaux, les sources et les drains de ces transistors JFET 126, et telle qu’une ou plusieurs deuxièmes portions restantes de la deuxième couche 112 forme les grilles avant 128 des deuxièmes transistors JFET 134 (figure 4E).
La troisième couche 114 est ensuite gravée telle qu’au moins une première portion restante 130 de la troisième couche 114 soit disposée sous le canal, la source et le drain du premier transistor JFET 126 et qu’au moins une deuxième portion restante 132 de la troisième couche 114 soit disposée sous la grille avant 128 du deuxième transistor JFET 134 et forme le canal, la source et le drain du deuxième transistor JFET 134.
La quatrième couche 115 est ensuite gravée telle qu’au moins une première portion restante 131 de la quatrième couche 115 soit disposée sous la portion restante 130 de la troisième couche 114, et qu’au moins une deuxième portion restante 133 de la quatrième couche 115 soit disposée sous le canal, la source et le drain du deuxième transistor JFET 134 (figure 4F).
La présence de la portion 130 sous le premier transistor JFET 126 et de la portion 133 sous le deuxième transistor JFET 134 permet d’augmenter la déplétion dans les canaux des premier et deuxième transistors JFET 126, 134.
Le procédé est achevé en réalisant sur les transistors JFET 126, 134 des interconnexions électriques 136 reliées aux grilles, aux sources et aux drains de ces transistors JFET 126, 134 (figure 4G). Ces interconnexions électriques 136 forment le BEOL (« Back End Of Line ») du circuit intégré 100 réalisé.
La variante décrite ci-dessus en lien avec les figures 4A-4G peut s’appliquer aux premier et deuxième modes de réalisation précédemment décrits, et peut être combinée aux autres variantes précédemment décrites.
La figure 5 représente schématiquement un transistor JFET 126 de type N obtenu par la mise en œuvre du procédé selon l’un des premier et deuxième modes de réalisation. Sur cette figure, les différentes dimensions des éléments du transistor JFET 126 sont représentées par des flèches et sont nommées.
Les courbes visibles sur la figure 6 représentent le courant de drain et le courant de grille obtenus dans un tel transistor JFET 126 en fonction de la tension de grille appliquée, et pour différentes valeurs de la largeur de canal W (non visible sur la figure 5, et qui correspond à la dimension du canal selon l’axe perpendiculaire au plan dans lequel le transistor 126 de la figure 5 est dessiné).
Ces courbes sont obtenues pour un transistor JFET 126 comprenant :
- une grille avant 122 formée par une portion de SiGe dopé P avec une concentration de dopants égale à 5.1019at/cm3,
- un canal, une source et un drain formés par une portion 124 de silicium dopé N avec une concentration de dopants égale à 1.1019at/cm3et disposée sur une portion 130 de SiGe dopé P avec une concentration de dopants égale à 2.1019at/cm3,
- une longueur de grille LGégale à 30 nm,
- une épaisseur TP 1de la portion 130 égale à 10 nm,
- une épaisseur TNde la portion 124 égale à 10 nm,
- une épaisseur TP2de la grille avant 122 égale à 12 nm,
- une longueur de source et de drain LSDégale à 30 nm,
- un potentiel électrique appliqué sur la source égal à 0 V et un potentiel électrique appliqué sur le drain égal à 0,7 V.
Les courbes 10, 12, 14, 16 et 18 représentent le courant de drain obtenu pour une largeur de canal W respectivement égale à 10 nm, 20 nm, 30 nm, 50 nm, 100 nm.
Les courbes 20, 22, 24, 26 et 28 représentent le courant de grille obtenu pour une largeur de canal W respectivement égale à 10 nm, 20 nm, 30 nm, 50 nm, 100 nm.
Ces courbes montrent le bon fonctionnement des transistors JFET obtenus par la mise en œuvre du procédé décrit ici. L’axe horizontal montre la tension appliquée à la grille 122 et l’axe vertical montre les courants de drain et de grille. En prenant par exemple le cas d’une largeur du JFET égale à 20 nm (courbes 12 et 22), on voit que le courant de drain du JFET à l’état « ON » pour une tension de grille de 0,7 V est environ 500.000 supérieur au courant du JFET à l’état « OFF » pour une tension de grille de 0 V. On notera également que le courant de grille 22 est négligeable par-rapport au courant de drain 12.

Claims (15)

  1. Procédé de réalisation d’au moins un premier transistor JFET (126), comprenant au moins les étapes suivantes :
    a) réalisation, sur un premier substrat (104), d’un empilement (102) formé d’au moins une première couche (110) comprenant un premier semi-conducteur dopé selon un premier type de conductivité et d’une deuxième couche (112) comprenant un deuxième semi-conducteur dopé selon un deuxième type de conductivité opposé au premier type de conductivité, la première couche (110) étant disposée entre le premier substrat (104) et la deuxième couche (112), puis
    b) solidarisation de l’empilement (102) contre un deuxième substrat (116) tel que l’empilement (102) soit disposé entre le premier substrat (104) et le deuxième substrat (116), puis
    c) retrait du premier substrat (104), puis
    d) gravure de la première couche (110) telle qu’au moins une portion restante de la première couche (110) forme une grille avant (122) du premier transistor JFET (126), puis
    e) gravure de la deuxième couche (112) telle qu’au moins une première portion restante (124) de la deuxième couche (112) soit disposée sous la grille avant (122) du premier transistor JFET (126) et forme le canal, la source et le drain du premier transistor JFET (126).
  2. Procédé selon la revendication 1, dans lequel le deuxième substrat (116) comporte des composants électroniques de type CMOS, et/ou dans lequel le deuxième substrat (116) comporte au moins un matériau se dégradant à une température supérieure à 100°C.
  3. Procédé selon l’une des revendications précédentes, dans lequel le premier semi-conducteur est du silicium ou du SiGe, et dans lequel le deuxième semi-conducteur est du silicium ou du SiGe.
  4. Procédé selon l’une des revendications précédentes, dans lequel :
    - l’empilement (102) comporte une troisième couche (114) comprenant un troisième semi-conducteur dopé selon le premier type de conductivité et telle que la deuxième couche (112) soit disposée entre la première couche (110) et la troisième couche (114) ;
    - l’étape e) est mise en œuvre telle qu’au moins une deuxième portion restante de la deuxième couche (112) forme une grille avant (128) d’un deuxième transistor JFET (134) ;
    et le procédé comporte en outre, après l’étape e), une étape f) de gravure de la troisième couche (114) telle qu’au moins une première portion restante (130) de la troisième couche (114) soit disposée sous le canal, la source et le drain du premier transistor JFET (126) et qu’au moins une deuxième portion restante (132) de la troisième couche (114) soit disposée sous la grille avant (128) du deuxième transistor JFET (134) et forme le canal, la source et le drain du deuxième transistor JFET (134).
  5. Procédé selon la revendication 4, dans lequel les premier et troisième semi-conducteurs sont identiques.
  6. Procédé selon la revendication 5, dans lequel :
    - les premier et troisième semi-conducteurs sont du silicium et le deuxième semi-conducteur est du SiGe, ou
    - les premier et troisième semi-conducteurs sont du SiGe et le deuxième semi-conducteur est du silicium.
  7. Procédé selon l’une des revendications 4 à 6, dans lequel l’empilement (102) comporte une quatrième couche (115) comprenant un quatrième semi-conducteur dopé selon le deuxième type de conductivité et telle que la troisième couche (114) soit disposée entre la deuxième couche (112) et la quatrième couche (115), et comportant en outre, après l’étape f), une étape g) de gravure de la quatrième couche (115) telle qu’au moins une première portion restante (131) de la quatrième couche (115) soit disposée sous la première portion restante (130) de la troisième couche (114) et qu’au moins une deuxième portion restante (133) de la quatrième couche (115) soit disposée sous le canal, la source et le drain du deuxième transistor JFET (134).
  8. Procédé selon l’une des revendications précédentes, dans lequel la solidarisation de l’empilement (102) contre le deuxième substrat (116) comporte un collage direct entre une première couche d’oxyde réalisée sur l’empilement (102) et une deuxième couche d’oxyde réalisée sur le deuxième substrat (116).
  9. Procédé selon l’une des revendications précédentes, dans lequel l’étape c) comporte une élimination du premier substrat (104) par abrasion et par attaque chimique.
  10. Procédé selon l’une des revendications précédentes, dans lequel le premier substrat (104) est de type SOI.
  11. Procédé selon l’une des revendications 1 à 8, comportant en outre, avant l’étape b), une étape de réalisation d’une interface de séparation (202) dans le premier substrat (104), et dans lequel l’étape c) comporte une séparation du premier substrat (104) au niveau de l’interface de séparation (202).
  12. Procédé selon la revendication 11, dans lequel la réalisation de l’interface de séparation (202) dans le premier substrat (104) comporte au moins une implantation d’ions dans le premier substrat (104).
  13. Procédé selon l’une des revendications précédentes, comportant en outre, après l’étape e), la réalisation d’interconnexions électriques (136) reliées électriquement au moins à la grille avant (122), la source et au drain du premier transistor JFET (126).
  14. Procédé selon l’une des revendications précédentes, dans lequel les étapes a) à e) sont répétées une ou plusieurs fois en utilisant, comme deuxième substrat (116), la structure obtenue lors de la mise en œuvre précédente des étapes a) à e).
  15. Procédé selon l’une des revendications précédentes, comportant en outre, entre les étapes a) et b), une étape de retournement de l’ensemble formé du premier substrat (104) et de l’empilement (102) telle que l’empilement (102) soit disposé en regard du deuxième substrat (116).
FR1906449A 2019-06-17 2019-06-17 Procede de realisation de transistors mis en œuvre a faible temperature Active FR3097367B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1906449A FR3097367B1 (fr) 2019-06-17 2019-06-17 Procede de realisation de transistors mis en œuvre a faible temperature
US16/902,873 US11227800B2 (en) 2019-06-17 2020-06-16 Method for producing transistors implemented at low temperature

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1906449A FR3097367B1 (fr) 2019-06-17 2019-06-17 Procede de realisation de transistors mis en œuvre a faible temperature
FR1906449 2019-06-17

Publications (2)

Publication Number Publication Date
FR3097367A1 true FR3097367A1 (fr) 2020-12-18
FR3097367B1 FR3097367B1 (fr) 2021-07-02

Family

ID=67875712

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1906449A Active FR3097367B1 (fr) 2019-06-17 2019-06-17 Procede de realisation de transistors mis en œuvre a faible temperature

Country Status (2)

Country Link
US (1) US11227800B2 (fr)
FR (1) FR3097367B1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121549A1 (en) * 2002-12-23 2004-06-24 Dokumaci Omer H. Self-aligned planar double-gate process by amorphization
WO2011154360A2 (fr) * 2010-06-07 2011-12-15 Commissariat à l'énergie atomique et aux énergies alternatives Circuit integre a dispositif de type fet sans jonction et a depletion
US20170179155A1 (en) * 2009-10-12 2017-06-22 Monolithic 3D Inc. 3d memory device and structure
FR3073667A1 (fr) * 2017-11-10 2019-05-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit 3d a transistors sans jonction n et p

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040121549A1 (en) * 2002-12-23 2004-06-24 Dokumaci Omer H. Self-aligned planar double-gate process by amorphization
US20170179155A1 (en) * 2009-10-12 2017-06-22 Monolithic 3D Inc. 3d memory device and structure
WO2011154360A2 (fr) * 2010-06-07 2011-12-15 Commissariat à l'énergie atomique et aux énergies alternatives Circuit integre a dispositif de type fet sans jonction et a depletion
FR3073667A1 (fr) * 2017-11-10 2019-05-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit 3d a transistors sans jonction n et p

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L. BRUNET ET AL.: "First démonstration of a CMOS over CMOS 3D VLSI CoolCubeTM intégration on 300mm wafers", SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS, 2016, pages 1 - 2

Also Published As

Publication number Publication date
FR3097367B1 (fr) 2021-07-02
US20200395249A1 (en) 2020-12-17
US11227800B2 (en) 2022-01-18

Similar Documents

Publication Publication Date Title
EP2577730B1 (fr) Circuit integre a dispositif de type fet sans jonction et a depletion
EP0420748B1 (fr) Procédé de fabrication d'un circuit intégré MIS haute tension
EP3502047B1 (fr) Transistor fet à nanofil à resistance de contact reduite
EP1947686B1 (fr) Dispositif à MOSFET sur SOI
FR2800908A1 (fr) Circuit integre a semiconducteur du type silicium sur isolant permettant d'eliminer les effets de corps flottant et son procede de fabrication
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR2767603A1 (fr) Procede de fabrication d'un dispositif a semiconducteur sur un substrat semiconducteur
FR3014244A1 (fr) Procede ameliore de realisation d'un substrat semi-conducteur contraint sur isolant
EP3847693A1 (fr) Procede de fabrication d'un dispositif cfet
EP0581625B1 (fr) Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant
FR3005372A1 (fr) Procede de realisation d'un film en silicium-germanium a teneur en germanium variable
TWI790532B (zh) 半導體裝置及形成半導體裝置的方法
FR2991502A1 (fr) Procede de fabrication d'un circuit integre ayant des tranchees d'isolation avec des profondeurs distinctes
EP3026711A1 (fr) Procede ameliore pour induire une contrainte dans un canal de transistor a l'aide de regions source/drain sacrificielles et d'un remplacement de grille
EP2120258A1 (fr) Procédé de réalisation d'un transistor a source et drain métalliques
FR3097367A1 (fr) Procede de realisation de transistors mis en œuvre a faible temperature
FR3059148A1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
WO2002037560A1 (fr) Procede de fabrication simultanee d"une paire de transistors a grilles isolees ayant respectivement un oxyde fin et un oxyde epais, et circuit integre correspondant comprenant une telle paire de transistors
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
FR3073667A1 (fr) Circuit 3d a transistors sans jonction n et p
FR3063834A1 (fr) Procede de fabrication d'un dispositif semi-conducteur tridimensionnel
FR3109017A1 (fr) PROCÉDÉ DE FABRICATION D’UNE PUCE À CIRCUIT INTÉGRÉ sur SeOI
FR3050868A1 (fr) Structure de transistor mos, en particulier pour des hautes tensions dans une technologie du type silicium sur isolant
EP3136429B1 (fr) Formation de contacts ohmiques pour un dispositif dote d'une region en materiau iii-v et d'une region en un autre materiau semi-conducteur
EP3300113A1 (fr) Circuit integre a transistors mos et son procede de fabrication

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20201218

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7