FR3146545A1 - Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés - Google Patents

Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés Download PDF

Info

Publication number
FR3146545A1
FR3146545A1 FR2302099A FR2302099A FR3146545A1 FR 3146545 A1 FR3146545 A1 FR 3146545A1 FR 2302099 A FR2302099 A FR 2302099A FR 2302099 A FR2302099 A FR 2302099A FR 3146545 A1 FR3146545 A1 FR 3146545A1
Authority
FR
France
Prior art keywords
resistor
layer
transistor
resistors
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2302099A
Other languages
English (en)
Other versions
FR3146545B1 (fr
Inventor
Francois Tailliet
Marc Battista
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV Switzerland
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland, STMicroelectronics International NV filed Critical STMicroelectronics International NV Switzerland
Priority to FR2302099A priority Critical patent/FR3146545B1/fr
Priority to US18/594,210 priority patent/US20240304731A1/en
Priority to CN202420435700.2U priority patent/CN222192965U/zh
Publication of FR3146545A1 publication Critical patent/FR3146545A1/fr
Application granted granted Critical
Publication of FR3146545B1 publication Critical patent/FR3146545B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/43—Resistors having PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés La présente description concerne un dispositif électronique (10) comprenant des première (12') et deuxième (12) résistances diffusées en contact l'une avec l'autre de manière à former une jonction PN, le dispositif étant configuré pour que la différence de potentiel entre les première et deuxième résistances soit constante en tout point de la jonction PN, le dispositif étant configuré pour que la jonction PN soit polarisé en inverse. Figure pour l'abrégé : Fig. 1C

Description

Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés
La présente description concerne de façon générale les dispositifs électroniques et plus précisément les dispositifs comprenant des résistances et leurs procédés de commande.
Une résistance est un composant électronique ou électrique dont la principale caractéristique est d'opposer une plus ou moins grande résistance à la circulation d'un courant électrique.
Dans la technologie des circuits intégrés, on connait principalement deux catégories de résistances : les résistances en silicium polycristallin et les résistances diffusées ou implantées, c'est-à-dire exploitant des dopants de types différents (typiquement P et N) dans un substrat semiconducteur (typiquement en silicium).
La présente description concerne la deuxième catégorie de résistances.
Un mode de réalisation pallie tout ou partie des inconvénients des dispositifs comprenant des résistances diffusées connus.
Un mode de réalisation prévoit un dispositif électronique comprenant des première et deuxième résistances diffusées en contact l'une avec l'autre de manière à former une jonction PN, le dispositif étant configuré pour que la différence de potentiel entre les première et deuxième résistances soit constante en tout point de la jonction PN, le dispositif étant configuré pour que la jonction PN soit polarisé en inverse.
Un autre mode de réalisation prévoit un procédé de commande d'un dispositif comprenant des première et deuxième résistances diffusées en contact l'une avec l'autre de manière à former une jonction PN, la différence de potentiel entre les première et deuxième résistances soit constante en tout point de la jonction PN, le dispositif étant configuré pour que la jonction PN soit polarisé en inverse.
Selon un mode de réalisation, chacune des première et deuxième résistances diffusées est constituée de matériaux semiconducteurs dopés, les première et deuxième résistances diffusées étant dopées de types de conductivité opposés.
Selon un mode de réalisation, la première résistance comprend une première couche enterrée dans un substrat et des premiers caissons, les premières régions s'étendant à partir de la périphérie de la première couche vers une première face du substrat, la première couche et les premiers caissons étant en un matériau semiconducteur dopé d'un premier type de conductivité ; et la deuxième résistance comprend une deuxième couche reposant sur la première couche, la deuxième couche étant en un matériau semiconducteur dopé d'un deuxième type de conductivité.
Selon un mode de réalisation, la deuxième résistance comprend une troisième couche semiconductrice dopée d'un premier type de conductivité, la troisième couche affleurant une face supérieure d'un substrat ; et la première résistance comprend une deuxième couche en un matériau semiconducteur dopé d'un deuxième type de conductivité, la troisième couche reposant sur la deuxième couche.
Selon un mode de réalisation, le dispositif comprend en outre une troisième résistance, la troisième résistance comprenant une première couche enterrée dans le substrat et des premiers caissons, les premiers caissons s'étendant à partir de la périphérie de la première couche vers la première face du substrat, la première couche et les premiers caissons étant en un matériau semiconducteur dopé d'un premier type de conductivité, la première couche et les premiers caissons délimitant la deuxième couche.
Selon un mode de réalisation, la jonction PN entre la première et la troisième résistance est configurée pour être polarisée en inverse.
Selon un mode de réalisation, la première résistance comprend un caisson semiconducteur dans un substrat, le caisson étant dopé du type opposé au type de dopage du substrat ; et la deuxième résistance comprend une troisième couche semiconductrice dopée du type opposé au type de dopage du caisson, la troisième couche affleurant une face supérieure d'un substrat.
Selon un mode de réalisation, chacune des résistances comprend une première extrémité et une deuxième extrémité, chaque résistance comprenant, au niveau des première et deuxième extrémités, une région semiconductrice, plus fortement dopée que le reste de la résistance, constituant une borne de ladite résistance.
Selon un mode de réalisation, chaque première et deuxième résistance comprend des première et deuxième bornes, les deuxièmes bornes des première et deuxième résistances étant reliées à un même premier noeud d'application d'une tension de référence.
Selon un mode de réalisation, le dispositif comprend un circuit de commande configuré pour fournir les potentiels sur les bornes des première et deuxième résistances.
Selon un mode de réalisation, le circuit de commande comprend un premier transistor relié en série avec la première résistance entre un deuxième noeud d'application d'une tension d'alimentation et le premier noeud et un deuxième transistor relié en série avec la deuxième résistance entre le deuxième noeud et le premier noeud, les premier et deuxième transistors étant montés en diode.
Selon un mode de réalisation, le premier transistor a un ratio largeur sur longueur de canal égale au ratio largeur sur longueur de canal du deuxième transistor multiplié par le quotient de la valeur de la deuxième résistance sur la valeur de la première résistance.
Selon un mode de réalisation, le dispositif étant configuré pour que la différence de potentiel entre les première et deuxième résistances soit nulle en tout point de la jonction PN.
Un autre mode de réalisation prévoit un capteur comprenant un dispositif tel que décrit précédemment, le capteur étant configuré pour qu'une valeur de mesure du capteur soit dépendante de la valeur de résistance de la deuxième résistance.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
la est une vue de dessus d'un mode de réalisation d'un dispositif comprenant une résistance diffusée ;
la est une vue en coupe du mode de réalisation de la ;
la est une autre vue en coupe du mode de réalisation de la ;
la est une vue de dessus d'un autre mode de réalisation d'un dispositif comprenant une résistance diffusée ;
la est une vue en coupe du mode de réalisation de la ;
la est une vue en coupe d'un mode de réalisation de la ;
la est une vue en coupe d'un mode de réalisation de la ;
la représente un exemple de circuit comprenant une résistance diffusée ;
la représente un autre circuit comprenant une résistance diffusée ;
la représente une application des modes de réalisation décrits précédemment ;
la est une vue de dessus d'un autre mode de réalisation d'un dispositif comprenant une résistance diffusée ;
la est une vue en coupe du mode de réalisation de la ; et
la est une vue en coupe d'un mode de réalisation de la .
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
Une résistance diffusée (ou implantée) est formée dans un substrat semiconducteur, par exemple en silicium, d'une région généralement allongée à la manière d'un barreau d'un premier type de conductivité (P ou N) dans un caisson, ou le substrat, d'un deuxième type de conductivité (N ou P). Des prises de contact aux deux extrémités du barreau définissent les bornes de la résistance et le caisson est polarisé de façon à ce que la jonction PN soit en inverse.
Entre autres par la présence d'une jonction PN et le besoin de polariser cette jonction en inverse pour obtenir l'effet résistif entre les extrémités du barreau, les résistances diffusées souffrent d'une absence de stabilité de la valeur de la résistance avec les variations de tension. En d'autres termes, la valeur de la résistance varie avec la tension appliquée à ses bornes.
Les modes de réalisation décrits prévoient de rendre la valeur d'une résistance diffusée (ou implantée) stable en tension, c'est-à-dire de rendre la valeur de la résistance indépendante des potentiels appliqués à ses bornes.
Selon les modes de réalisation décrits, on prévoit de polariser la région (le caisson et la région enterrée) entourant le barreau résistif pour compenser l'effet d'instabilité en tension. Plus particulièrement, on prévoit d'opérer une polarisation particulière de la région entourant le barreau résistif de telle sorte que la différence de potentiel, au niveau de chaque point de l'interface entre le barreau résistif et la région l'entourant, entre la barre résistive et la région l'entourant soit constante. En conséquence, le gradient de tension qui se développe dans la région entourant le barreau résistif dans la direction longitudinale soit le même que celui se développant dans le barreau résistif. On obtient alors une différence de potentiel entre le barreau et la région de type opposé qui l'entoure qui est constante quelle que soit la position longitudinale entre les deux bornes du barreau. Cela revient à exploiter la résistance longitudinale (dans la direction du barreau résistif) de la région de type de type de conductivité opposé dans lequel se trouve le barreau. On évite ainsi la variation de la zone de charge d'espace entre les régions P et N dans la direction longitudinale du barreau, ce qui rend la valeur de la résistance indépendante des tensions appliquées à chacune de ses bornes. En d'autres termes, la résistance est indépendante des potentiels à ses bornes, donc de la différence de potentiels entre ses bornes.
La est une vue de dessus d'un mode de réalisation d'un dispositif 10 répondant à l'objectif ci-dessus. La est une vue en coupe selon la ligne B-B de la . La est une vue en coupe selon la ligne C-C de la . Note en réponse au commentaires relatifs au paragraphe [0037] : Nous allons corriger les flèches de la . C'est effectivement volontaire qu'il y ait moins de référence d'un côté que de l'autre et cela n'a aucune conséquence sur la protection. C'est juste pour qu'un côté soit plus visible que l'autre en ayant moins de références.
Le dispositif 10 comprend un substrat 14 (P-) en un matériau semiconducteur, par exemple du silicium. Le substrat 14 est dopée, de préférence de type P.
Le dispositif 10 comprend un caisson 18 de type de conductivité (N) opposé à celui du substrat 14, et une couche 16 ou plateau, du même type de conductivité (N) que le caisson, enterrée dans le substrat 14 sous le caisson 18. Le caisson 18 est par exemple un anneau de forme rectangulaire. Le caisson 18 et la région enterrée 16 délimitent, côté face avant, une région 26 du substrat du premier type de conductivité (P-) formant un barreau résistif 12. Le caisson 18 et la région 16 forment une autre résistance 12'.
La couche 16 forme par exemple une bande. La couche 16 a par exemple une forme approximative de parallélépipède rectangle. Le caisson 18 a la forme d'un anneau rectangulaire s'étendant de la face avant ou supérieure du substrat 14 jusqu'à la couche enterrée 16. Le caisson 18 comprend une première extrémité 18a et une deuxième extrémité 18b. Les première et deuxième extrémités 18a, 18b correspondent de préférence aux deux côtés opposés les plus éloignés l'un de l'autre du caisson 18.
La face avant du substrat, donc du dispositif 10 est recouverte d'une couche 15 isolante. Plus précisément, la couche 15 recouvre, de préférence partiellement, une face supérieure du substrat 14. La couche 15 n'est pas représentée en pour plus de clarté.
Des zones de reprise de contact, respectivement 20 et 24 sont prévues aux voisinages respectifs des extrémités longitudinales du caisson 18 et de la région 26. Les zones 20 et 24 sont respectivement surdopées N+ et P+ et des contacts 22 et 28 définissent des bornes de raccordement électrique des zones respectives 20 et 24.
Un exemple de procédé de formation du dispositif 10 comprend la formation, dans un substrat semiconducteur par exemple dopé de type P, du caisson 18. La formation du caisson 18 est par exemple effectuée par une étape de dopage, par exemple à travers les ouvertures d'un masque situé sur la face supérieure du substrat. L'étape de dopage est telle que les caissons s'étendent à partir de la face supérieure du substrat. Le procédé comprend ensuite une étape de formation de la couche 16, par exemple par implantation d'un dopage à travers les ouvertures d'un autre masque situé sur la face supérieure du substrat. La couche 16 est formée de manière à s'étendre partiellement dans les caissons 18. Il existe ainsi une continuité électrique entre la couche 16 et le caisson 18.
La couche 15 est par exemple formée après la formation du caisson 18. La couche 15 correspond par exemple à une tranchée isolante peu profonde. La couche 15 est par exemple formée par un procédé connu de formation de tranchée isolante peu profonde, par exemple comprenant la formation d'un masque découvrant les emplacements de la couche 15, la gravure partielle du substrat, et le remplissage de la cavité obtenue par un matériau isolant. Alternativement, le matériau de la couche 15 peut être obtenu à partir du matériau du substrat, par exemple par oxydation.
Au niveau des extrémités 18a et 18b du caisson 18, la couche 15 comprend des ouvertures 19a et 19b destinées à la formation de la zone de reprise de contact 20 affleurant la face supérieure du substrat De préférence, l'épaisseur des zones 20 est inférieure à la hauteur de la couche 15.
De même, la couche 15 est ouverte au voisinage des extrémités de la région 26 pour la formation des zones 24 de reprise de contact et des contacts 28. Autrement dit, la couche 15 comprend des ouvertures 19c et 19d destinées à la formation de la zone de reprise de contact 24 affleurant la face supérieure du substrat De préférence, l'épaisseur des zones 24 est inférieure à la hauteur de la couche 15.
Le procédé de fabrication du dispositif 10 comprend par exemple une étape de formation des régions 20, par exemple par dopage du substrat à travers des ouvertures d'un autre masque situé sur la face supérieure du substrat. Plus précisément, la formation des régions 20 comprend le dopage de la partie du caisson 18 affleurant la face supérieure du substrat. De préférence, les ouvertures dudit masque découvrent entièrement les ouvertures 19a et 19b.
Le caisson 18 et la couche 16 forment la résistance 12'. La résistance 12' est une résistance diffusée de type de conductivité N. La région 20 située dans l'ouverture 19a constitue une première borne B1 de la résistance 12'. La région 20 située dans l'ouverture 19b constitue une deuxième borne B2 de la résistance 12'. Les contacts 22 sont destinés à contacter les régions 20 de manière à relier la résistance 12' à un circuit électronique. La valeur de la résistance 12' correspond à la résistance entre les bornes B1 et B2. La direction X s'étendant de la borne B1 à la borne B2 correspond à la direction principale de la résistance 12' et est représentée par une flèche en figures 1A et 1C.
Le procédé de fabrication du dispositif 10 comprend par exemple une étape de formation des régions 24, par exemple par dopage du substrat à travers des ouvertures d'un masque situé sur la face supérieure du substrat. De préférence, les ouvertures dudit masque découvrent entièrement les ouvertures 19c et 19d.
La région 26 forme la résistance 12. La résistance 12 est une résistance diffusée de type de conductivité P. La région 24 située dans l'ouverture 19c constitue une première borne A1 de la résistance 12. La région 24 située dans l'ouverture 19d constitue une deuxième borne A2 de la résistance 12. Les contacts 28 sont destinés à contacter les régions 24 de manière à relier la résistance 12 à un circuit électronique. La valeur de la résistance 12 correspond à la résistance entre les bornes A1 et A2. La direction principale de la résistance 12 est la même direction X que la direction principale de la résistance 12'.
La résistance 12 est donc séparée du reste du substrat 14 dopé de type P par la résistance 12'. La résistance 12 est séparée du reste du substrat dopé P par une structure dite à triple caisson formée par le caisson 18 et la couche 16. Les résistances 12 et 12' sont en contact l'une avec l'autre. Plus précisément, la résistance 12 repose sur la résistance 12'.
Les résistances 12 et 12' sont des résistances diffusées de type de conductivité opposé. Les résistances 12 et 12', et plus précisément l'interface entre les résistances 12 et 12', forment donc une jonction PN.
En notant VA une tension appliquée entre les bornes de la résistance 12, soit une différence de potentiel VA1-VA2 entre les bornes A1 et A2, et VB une tension appliquée entre les bornes de la résistances 12', soit une différence de potentiel VB1-VB2 entre les bornes B1 et B2, les différences de tension VB1 – VA1 et VB2 – VA2 sont configurées pour que la jonction PN formée entre les résistances 12 et 12' soit polarisée en inverse. Autrement dit, en chaque point P de contact entre la résistance 12 et la résistance 12', le potentiel VAP de la résistance 12 au point P est inférieur ou égal au potentiel VBP de la résistance 12' au point P.
Le dispositif est en outre configuré pour que la différence entre le potentiel de la résistance 12' et le potentiel de la résistance 12 soit constante sur l'ensemble de l'interface entre les résistances 12 et 12' dans la direction X. Autrement dit, en tout point P de l'interface entre la résistance 12 et la résistance 12', la différence entre le potentiel VAP, c’est-à-dire le potentiel de la résistance 12 au point P, et le potentiel VBP, c’est-à-dire le potentiel de la résistance 12' au point P, est sensiblement égal à une valeur constante k. Ainsi, le dispositif est configuré pour que l'équation suivante soit suivie, dans la direction X, sur toute l'interface entre la résistance 12 et la résistance 12' : VAP – VBP = k. La valeur k est une valeur constante, positive ou nulle et indépendante des valeurs de tension VA et VB. En particulier, cette équation est suivie au niveau des bornes A1, A2, B1, B2. Ainsi les équations suivantes sont suivies dans le dispositif : VA1 – VB1 = VA2 – VB2 = k.
Par exemple, la valeur k est sensiblement égale à zéro. Ainsi, en tout point P de l'interface entre la résistance 12 et la résistance 12', le potentiel VAP de la résistance 12 et le potentiel VBP de la résistance 12' sont sensiblement égaux.
La valeur de la résistance 12 est stable en tension mais pas en température. Le mode de réalisation décrit ci-dessus peut donc être utilisé en capteur de température. La résistance 12 correspond alors à l'élément variable du capteur, les variations de la valeur de résistance de la résistance 12 étant indicatives des variations mesurées par le capteur, par exemple indicatives de variations de la température. Le capteur a par exemple une sortie sur laquelle est généré un signal de sortie dépendant de la valeur de résistance de la résistance 12.
Un avantage qu'il y a à polariser les résistances 12 et 12' de la manière décrite précédemment est que cela rend la valeur de la résistance indépendante des tensions appliquées à chacune de ses bornes. En particulier, cela évite les variations d'épaisseur de la zone de charge d'espace, c’est-à-dire une zone qui est vidée des porteurs majoritaires et ne participe pas à la conduction de la résistance. Dans les résistances diffusées usuelles, plus la différence entre la tension VAP et la tension VBP à un point P donné de l'interface entre les résistances 12 et 12' est importante, plus la zone de charge d'espace est étendue, ce qui accroît la valeur de la résistance. Une telle dépendance vis à vis des tensions appliquées à chacune des bornes est particulièrement problématique lorsque la résistance est utilisée comme capteur, par exemple capteur de température. Cette zone de charge d'espace n'apparait pas dans les figures 1A à 1C et 2A à 2D.
La est une vue de dessus d'un autre mode de réalisation d'un dispositif 30 dans lequel est réalisée une autre résistance diffusée 32. La est une vue en coupe du mode de réalisation de la selon la ligne B-B de la . La est une vue en coupe selon la ligne C-C de la . La est une vue en coupe selon un plan D-D de la .
Le dispositif 30 comprend des éléments du dispositif 10 qui ne seront pas décrits de nouveau. En particulier, le dispositif 30 comprend :
- le substrat 14 ;
- la couche 15, comprenant les ouvertures 19a, 19b, 19c et 19d ;
- la résistance 12', c’est-à-dire la couche 16, le caisson 18 et les régions 20 ; et
- la résistance 12, c’est-à-dire la région 26 et les régions 24.
Le dispositif 30 comprend en outre la résistance 32 réalisée par diffusion de type N dans le barreau 12 depuis la face avant, d'une bande ou région 36, de façon à obtenir un rectangle entouré (sur les côtés et en dessous) par la région 26. La couche 15 comprend alors une ouverture 34 située entre les ouvertures 19c et 19d. L'ouverture 34 est séparée de chacune des ouvertures 19c et 19d par une portion de la couche 15. L'ouverture 34 est séparée de chacune des ouvertures 19a et 19b par des portions de la couche 15 et l'ouverture 19c ou 19d. La bande 36 affleure la face supérieure du substrat 14, dans l'ouverture 34.
La bande 36 a par exemple une forme de parallélépipède rectangle. Ainsi, dans la vue de dessus de la , la bande 36 a par exemple une forme de rectangle. La bande 36 a une première extrémité 36a et une deuxième extrémité 36b. Les première et deuxième extrémités 36a, 36b correspondent de préférence aux deux côtés opposés les plus éloignées l'un de l'autre de la bande 36. Des régions 38 aux niveaux de ces extrémités 36a, 36b présentent le même type N de conductivité et définissent des zones de reprise de contacts 40 destinées à être reliés à un circuit électronique. La région 38 située au niveau de l'extrémité 36a constitue une borne C1 de la résistance 32. La région 38 située au niveau de l'extrémité 36b constitue une borne C2 de la résistance 32. De préférence, la bande 36 n'est pas siliciurée en dehors des régions 38. Les régions 38 sont par exemple siliciurées.
La valeur de la résistance 32 correspond à la résistance entre les bornes C1 et C2.
On note VC une tension appliquée entre les bornes de la résistance 32, soit une différence de potentiel VC1-VC2 entre les bornes C1 et C2, et VA une tension appliquée entre les bornes de la résistances 12, soit une différence de potentiel VA1-VA2 entre les bornes A1 et A2. Le dispositif est configuré pour que la jonction PN formée entre les résistances 12 et 32 soit polarisée en inverse. Autrement dit, en chaque point P de contact entre la résistance 12 et la résistance 32, le potentiel VCP, c’est-à-dire le potentiel de la résistance 32 au point P, est supérieur au potentiel VAP, c’est-à-dire le potentiel de la résistance 12 au point P. Ainsi, le potentiel sur la borne C1 est de préférence supérieur à la tension sur la borne A1. De même, le potentiel sur la borne C2 est de préférence supérieur au potentiel sur la borne A2.
Le dispositif est configuré, en outre, pour que la différence entre le potentiel de la résistance 32 et le potentiel de la résistance 12 soit constante sur l'ensemble de l'interface entre les résistances 12 et 32 dans la direction X. Autrement dit, en tout point P de l'interface entre la résistance 12 et la résistance 32, la différence entre le potentiel VAP de la résistance 12 et le potentiel VCP de la résistance 32 est sensiblement égal à une valeur constante k. Ainsi, le dispositif est configuré pour que l'équation suivante soit suivie dans la direction X sur toute l'interface entre la résistance 12 et la résistance 32 : VAP – VCP = k. La valeur k est une valeur constante, positive ou nulle et indépendante des valeurs de tension VA et VC.
Par exemple, la valeur k est sensiblement égale à zéro. Ainsi, en tout point P de l'interface entre la résistance 12 et la résistance 32, le potentiel VAP de la résistance 12 et le potentiel VCP de la résistance 32 sont sensiblement égaux.
Le dispositif est configuré pour que la jonction entre les résistances 12 et 12' ne soit pas polarisée en directe. Le dispositif est par exemple configuré pour que la jonction entre les résistances 12 et 12' soit polarisée en inverse. Par exemple, les potentiels VB1 et VB2 sont égaux entre eux et à la valeur maximale entre les potentiels VA1 et VA2.
La représente un exemple de circuit comprenant une résistance diffusée. Plus précisément, la représente un circuit 42 de génération de délai comprenant une résistance 44 diffusée.
La résistance 44 correspond par exemple à la résistance 12 des figures 1A à 1C ou à la résistance 32 des figures 2A à 2D.
Le dispositif 42 comprend un transistor 46. Le transistor 46 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 46 est par exemple un transistor à canal P.
Le transistor 46 est relié en série avec la résistance 44. Le transistor 46 et la résistance 44 sont reliés en série entre un noeud 48 d'application d'une tension d'alimentation VDD et un noeud 50 d'application d'une tension de référence, par exemple la masse GND. Le transistor 46 est relié entre le noeud 48 et un noeud 52. La résistance est reliée entre le noeud 52 et le noeud 50. Autrement dit, une borne de conduction du transistor 46, par exemple la source, est reliée, de préférence connectée, au noeud 48. Une autre borne de conduction du transistor 46, par exemple le drain, est reliée, de préférence connectée, au noeud 52. Une borne de la résistance 44, par exemple la borne A2 dans le cas de la résistance 12 ou la borne C2 dans le cas de la résistance 32, est reliée, de préférence connectée, au noeud 52 et une autre borne de la résistance 44, par exemple la borne A1 dans le cas de la résistance 12 ou la borne C1 dans le cas de la résistance 32, est reliée, de préférence connectée, au noeud 50.
Le transistor 46 est monté en diode. Autrement dit, la borne de commande du transistor 46, par exemple la grille, est reliée, de préférence connectée, au drain du transistor 46, c’est-à-dire par exemple reliée, de préférence connectée, au noeud 52.
Le circuit 42 comprend en outre un transistor 54 et un transistor 56. Le transistor 54 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 54 est par exemple un transistor à canal P. Le transistor 56 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 56 est par exemple un transistor à canal N.
Les transistors 54 et 56 sont reliés en série entre le noeud 48 et le noeud 50. Plus précisément, le transistor 54 est relié entre le noeud 48 et un noeud 58 et le transistor 56 est relié entre le noeud 58 et le noeud 50. Autrement dit, une borne de conduction du transistor 54, par exemple la source, est reliée, de préférence connectée, au noeud 48. Une autre borne de conduction du transistor 54, par exemple le drain, est reliée, de préférence connectée, au noeud 58. De plus, une borne de conduction du transistor 56, par exemple le drain, est reliée, de préférence connectée, au noeud 58. Une autre borne de conduction du transistor 56, par exemple, la source est reliée, de préférence connectée, au noeud 50. Le transistor 54 est relié de manière à être traversé par une copie du courant traversant le transistor 46.
Le transistor 56 est monté en diode. Autrement dit, la borne de commande du transistor 56, par exemple la grille, est reliée, de préférence connectée, au drain du transistor 56, c’est-à-dire par exemple reliée, de préférence connectée, au noeud 58. De plus, la borne de commande du transistor 54, par exemple la grille, est reliée, de préférence connectée, au noeud 52.
Le circuit 42 comprend en outre un transistor 60 et un transistor 62. Le transistor 60 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 60 est par exemple un transistor à canal P. Le transistor 62 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 62 est par exemple un transistor à canal N.
Les transistors 60 et 62 sont reliés en série entre le noeud 48 et le noeud 50. Plus précisément, le transistor 60 est relié entre le noeud 48 et un noeud 64 et le transistor 62 est relié entre le noeud 64 et le noeud 50. Autrement dit, une borne de conduction du transistor 60, par exemple la source, est reliée, de préférence connectée, au noeud 48. Une autre borne de conduction du transistor 60 par exemple le drain, est reliée, de préférence connectée, au noeud 64. De plus, une borne de conduction du transistor 62, par exemple le drain, est reliée, de préférence connectée, au noeud 64. Une autre borne de conduction du transistor 62, par exemple la source, est reliée, de préférence connectée, au noeud 50.
Une borne de commande du transistor 60, par exemple la grille, est reliée, de préférence connectée, au noeud 52. Une borne de commande du transistor 62 est reliée, de préférence connectée, à une sortie d'un inverseur 66. Une entrée de l'inverseur 66 est reliée, de préférence connectée, à un noeud 68 d'entrée. Un signal d'entrée IN est appliqué sur le noeud 68. Le transistor 60 est relié de manière à être traversé par une copie du courant traversant le transistor 46.
Le circuit 42 comprend en outre un transistor 70 et un transistor 72. Le transistor 70 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 70 est par exemple un transistor à canal P. Le transistor 72 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 72 est par exemple un transistor à canal N.
Les transistors 70 et 72 sont reliés en série entre le noeud 48 et le noeud 50. Plus précisément, le transistor 70 est relié entre le noeud 48 et un noeud 74 et le transistor 72 est relié entre le noeud 74 et le noeud 50. Autrement dit, une borne de conduction du transistor 70, par exemple la source, est reliée, de préférence connectée, au noeud 48. Une autre borne de conduction du transistor 70 par exemple le drain, est reliée, de préférence connectée, au noeud 74. De plus, une borne de conduction du transistor 72, par exemple le drain, est reliée, de préférence connectée, au noeud 74. Une autre borne de conduction du transistor 72, par exemple la source, est reliée, de préférence connectée, au noeud 50.
Une borne de commande du transistor 70, par exemple la grille, est reliée, de préférence connectée, au noeud 64. Le transistor 72 est relié de manière à être traversé par une copie du courant traversant le transistor 56.
Le circuit 42 comprend un condensateur 76. Le condensateur 76 est relié entre le noeud 64 et le noeud 50. Autrement dit, une borne du condensateur 76 est reliée, de préférence connectée, au noeud 64 et une autre borne du condensateur 76 est reliée, de préférence connectée, au noeud 50.
Le noeud 74 est relié à un noeud 78 de sortie, sur lequel est généré, par le circuit 42, un signal de sortie OUT. Le signal de sortie OUT correspond au signal d'entrée IN auquel a été appliqué un délai. Le noeud 74 est relié au noeud 78 par un inverseur 80. Autrement dit, une borne d'entrée de l'inverseur 80 est reliée, de préférence connectée, au noeud 74 et une borne de sortie de l'inverseur 80 est reliée, de préférence connectée, au noeud 78.
Le circuit 42 comprend en outre un transistor 82 et une résistance 84. La résistance 84 est une résistance diffusée. La résistance 84 correspond à la résistance 12' dans le cas du mode de réalisation des figures 1A à 1C ou à la résistance 12 dans le mode de réalisation des figures 2A à 2D. Le transistor 82 est par exemple un transistor à effet de champ à grille isolée ou MOSFET. Le transistor 82 est par exemple un transistor à canal P.
Le transistor 82 et la résistance 84 sont reliés en série entre le noeud 48 et le noeud 50. Plus précisément, le transistor 82 est relié entre le noeud 48 et un noeud 86. La résistance 84 est reliée entre le noeud 86 et le noeud 50. Autrement dit, une borne de conduction du transistor 82, par exemple la source, est reliée, de préférence connectée, au noeud 48 et une autre borne de conduction du transistor 82, par exemple le drain, est reliée, de préférence connectée, au noeud 86. Une borne de la résistance 84, par exemple la borne B2 dans le cas de la résistance 12' des figures 1A à 1C ou la borne A2 dans le cas de la résistance 12 du mode de réalisation des figures 2A à 2D, est reliée, de préférence connectée, au noeud 86 et une autre borne de la résistance 84, par exemple la borne B1 dans le cas de la résistance 12' des figures 1A à 1C ou la borne A1 dans le cas de la résistance 12 du mode de réalisation des figures 2A à 2D, est reliée, de préférence connectée, au noeud 50.
Le transistor 82 est monté en diode. Autrement dit, la borne de commande du transistor 82, par exemple la grille, est reliée, de préférence connectée, au drain du transistor 82, c’est-à-dire par exemple reliée, de préférence connectée, au noeud 58.
La taille du transistor 82, c’est-à-dire le ratio largeur sur longueur du canal, est configurée pour que la tension aux bornes de la résistance 84 soit sensiblement égale à la tension aux bornes de la résistance 44. Autrement dit, la taille du transistor 82 est configurée pour que la différence de potentiel entre les bornes de la résistance 84 soit sensiblement égale à la différence de potentiel entre les bornes de la résistance 44. Par exemple, la taille du transistor est égale à la taille du transistor 46 multiplié par le quotient Q de la valeur de résistance de la résistante 44 sur la valeur de résistance de la résistance 84. Par exemple, le transistor 46 est composé d'un ou plusieurs transistors élémentaires, les transistors élémentaires étant identiques. Le transistor 82 est alors composé de Q fois plus de transistors élémentaires identiques que le transistor 46.
Le circuit 42 de génération de délai est configuré pour appliquer un délai T à un signal. Autrement dit, lorsque le signal IN prend une valeur à un instant t, par exemple une valeur binaire '1', le signal de sortie OUT prend ladite valeur à un instant t+T.
Lors du fonctionnement du circuit, le courant traversant le transistor 46 est égal à (VDD – VtP)/R, VtP correspondant à la tension de seuil du transistor 46 et R correspondant à la valeur de la résistance 44. Le courant traversant le transistor 60 est proportionnel au courant traversant le transistor 46 avec un ratio de 1/n, n étant un entier positif, les transistors 46 et 60 étant montés en miroir de courant.
Si le signal d'entrée IN a une valeur basse, c’est-à-dire une valeur correspondant à la valeur binaire '0', le transistor 62 est passant, et le condensateur 76 se décharge par l'intermédiaire du transistor 62, le courant traversant le transistor 62 étant plus important que le courant traversant le transistor 60.
Si le signal d'entrée IN a une valeur haute, c’est-à-dire une valeur correspondant à la valeur binaire '1', le transistor 62 est bloqué. Le condensateur 76 est donc chargé par l'intermédiaire du transistor 60. La tension V aux bornes du condensateur 76 suit l'équation suivante V(t) = t*(VDD – VtP)/(n*R*C), C étant la valeur de capacité du condensateur 76.
Au début de la charge du condensateur 76, la tension V est inférieure à VDD – VtP, le transistor 70 est ainsi passant et le signal de sortie OUT a la valeur binaire '0'. Lorsque V atteint la valeur VDD-VtP, c’est-à-dire lorsque t = T = n*R*C, le transistor 70 devient bloqué et le signal de sortie OUT prend la valeur binaire '1'.
Dans l'exemple de la , le circuit 42 est configuré pour que les potentiels sur les bornes A1 et B1 soient égaux entre eux et à la tension VDD – VtP et que les potentiels sur les bornes A2 et B2 soient égaux entre eux et à une tension nulle. Pour cela, les bornes A2 et B2 sont toutes deux reliées au noeud 50. De manière à assurer que les potentiels sur les bornes A1 etB1 soient égales, les densités de courant traversant les transistors 82 et 46 doivent être identiques. Plus précisément, si les transistors 46 et 82 correspondent chacun à une pluralité de transistors élémentaires identiques les uns aux autres, la densité de courant dans chacun des transistors élémentaires doit être la même. La différence de potentiel entre la résistance 44 et la résistance 84, qui correspond au caisson dans lequel est formé la résistance 44, est ainsi constante et nulle en tout point de l'interface entre les résistances 44 et 84.
Un avantage qu'il y a à utiliser une résistance selon les modes de réalisation décrits est que cela rend le délai généré indépendant de variation de la tension appliquée aux bornes de la résistance, et donc indépendant de la tension d'alimentation.
De manière plus générale, un mode de réalisation d'un circuit de polarisation des résistances diffusées telles que celles décrites en relation avec les figures 1A à 2D comprend une résistance telle que la résistance 12 du mode de réalisation des figures 1A à 1C ou que la résistance 32 du modes de réalisation des figures 2A à 2D reliée en série avec un transistor monté en diode, tel que le transistor 46, et une résistance telle que la résistance 12' du mode de réalisation des figures 1A à 1C ou que la résistance 12 du modes de réalisation des figures 2A à 2D reliée en série avec un transistor monté en diode, tel que le transistor 82.
La représente un autre circuit comprenant une résistance diffusée. Plus précisément, la représente un circuit permettant d'assurer que les tensions des résistances diffusées sont telles que décrites précédemment.
Le circuit 100 comprend des résistances diffusées 102 et 104. La résistance 102 correspond par exemple à la résistance 12 des figures 1A à 1C ou à la résistance 32 des figures 2A à 2D. La résistance 104 correspond par exemple à la résistance 12' dans le cas du mode de réalisation des figures 1A à 1C ou à la résistance 12 dans le mode de réalisation des figures 2A à 2D. La résistance 102 comprend une borne 106, correspondant à la borne A1 de la résistance 12 des figures 1A à 1C ou à la borne C1 de la résistance 32 des figures 2A à 2D, et une borne 108, correspondant à la borne A2 de la résistance 12 des figures 1A à 1C ou à la borne C2 de la résistance 32 des figures 2A à 2D. La résistance 104 comprend une borne 110, correspondant à la borne B1 de la résistance 12' dans le cas du mode de réalisation des figures 1A à 1C ou à la borne A1 de la résistance 12 dans le mode de réalisation des figures 2A à 2D, et une borne 112 correspondant à la borne B2 de la résistance 12' dans le cas du mode de réalisation des figures 1A à 1C ou à la borne A2 de la résistance 12 dans le mode de réalisation des figures 2A à 2D.
La borne 106 est reliée à la borne 110 par un circuit suiveur de tension. Similairement, la borne 108 est reliée à la borne 112 par un circuit suiveur de tension.
Dans l'exemple de la , chaque circuit suiveur comprend un amplificateur opérationnel. Plus précisément, les bornes 106 et 110 sont reliées par un amplificateur opérationnel 114 et les bornes 108 et 112 sont reliées par un amplificateur opérationnel 116. L'amplificateur 114 comprend une sortie reliée, de préférence connectée, à la borne 110. L'amplificateur 114 comprend une entrée reliée, de préférence connectée, à la borne 106. L'amplificateur 114 comprend une autre entrée reliée, de préférence connectée, à la sortie de l'amplificateur 114. L'amplificateur 116 comprend une sortie reliée, de préférence connectée, à la borne 112. L'amplificateur 116 comprend une entrée reliée, de préférence connectée, à la borne 108. L'amplificateur 116 comprend une autre entrée reliée, de préférence connectée, à la sortie de l'amplificateur 116.
La représente une application des modes de réalisation décrits précédemment. Plus précisément, la représente un dispositif 120 comprenant une pluralité de dispositifs 10, quatre dispositifs 10, référencés 10a, 10b, 10c et 10d, étant représentés en .
Chaque dispositif 10a, 10b, 10c, 10d est tel que décrit en relation avec les figures 1A à 1C. Chaque dispositif 10a, 10b, 10c et 10d comprend une résistance 12 et une résistance 12'. Plus précisément, les dispositifs 10a, 10b, 10c et 10d comprennent respectivement une résistance 12a, 12b, 12c ou 12d et une résistance 12'a, 12'b, 12'c ou 12'd. Chaque résistance 12a, 12b, 12c ou 12d comprend des bornes A1 et A2. De même, chaque résistance 12'a, 12'b, 12'c ou 12'd comprend des bornes B1 et B2.
Les dispositifs 10a, 10b, 10c et 10 sont reliés en série. Plus précisément, les résistances 12a, 12b, 12c ou 12d sont reliées en série de manière à former une résistance de valeur supérieure. Par exemple, la borne A2 de la résistance 12a est reliée, de préférence connectée, à la borne A1 de la résistance 12b, la borne A2 de la résistance 12b est reliée, de préférence connectée, à la borne A1 de la résistance 12c, la borne A2 de la résistance 12c est reliée, de préférence connectée, à la borne A1 de la résistance 12d.
De plus, les résistances 12' sont reliées en série de la même manière que les résistances 12. Autrement dit, pour chaque borne d'une résistance 12 reliée, de préférence connectée, à une borne d'une autre résistance 12, les bornes B1, B2, des résistances 12, les plus proches desdites bornes des résistances 12 sont reliée, de préférence connectée, entre elles. Ainsi, la borne B2 de la résistance 12'a est reliée, de préférence connectée, à la borne B1 de la résistance 12'b, la borne B2 de la résistance 12'b est reliée, de préférence connectée, à la borne B1 de la résistance 12'c, la borne B2 de la résistance 12'c est reliée, de préférence connectée, à la borne B1 de la résistance 12'd.
La liaison des résistances permet d'assurer la constance de la différence de potentiel entre chaque résistance 12 et la résistance 12' associée. Le dispositif 120 comprend ainsi, entre la borne A1 de la résistance 12a et la borne A2 de la résistance 12d, une résistance équivalente à la somme des valeurs de résistance des quatre résistances 12.
La est une vue de dessus d'un autre mode de réalisation d'un dispositif 130 comprenant une résistance diffusée. La est une vue en coupe, selon une ligne B-B, du mode de réalisation de la . La est une vue en coupe, selon une ligne C-C d'un mode de réalisation de la .
Le dispositif 130 comprend des éléments du dispositif 10 des figures 1A à 1C qui ne seront pas décrit en détail de nouveau. Le dispositif 130 comprend :
le substrat 14, dopé de type P ;
la couche 15 comprenant les ouvertures 19c, 19d ;
les régions 24 dans les ouvertures 19c et 19d ; et
les contacts 28.
Le dispositif 130 comprend un caisson 132 dans le substrat 14. Le caisson 132 est côté face avant du substrat 14. Le caisson 132 est du deuxième type de conductivité (N). Le caisson 132 forme un barreau résistif. Le caisson 132 s'étend au moins de la région 24 dans l'ouverture 19c à la région 24 dans l'ouverture 19d. Le caisson 132 est en contact avec lesdites régions 24. Les régions 24 et le caisson 132 forment une résistance diffusée 136.
Le dispositif 130 comprend en outre une résistance 138, similaire à la résistance 32 des figures 2A à 2D, réalisée par diffusion de type P dans le caisson 132 depuis la face avant, d'une bande ou région 140, de façon à obtenir un rectangle entouré (sur les côtés et en dessous) par le caisson 132. La couche 15 comprend alors une ouverture 142 située entre les ouvertures 19c et 19d. L'ouverture 142 est séparée de chacune des ouvertures 19c et 19d par une portion de la couche 15. La bande 140 affleure la face supérieure du substrat 14, dans l'ouverture 142.
La bande 140 affleure la face avant du substrat 14. La bande 140 a par exemple une forme de parallélépipède rectangle. Ainsi, dans la vue de dessus de la , la bande 140 a par exemple une forme de rectangle. La bande 140 a une première extrémité 140a et une deuxième extrémité 140b. Les première et deuxième extrémités 140a, 140b correspondent de préférence aux deux côtés opposés les plus éloignés l'un de l'autre de la bande 140. Des régions 144 aux niveaux de ces extrémités 140a, 140b présentent le même type P de conductivité et définissent des zones de reprise de contacts destinées à être reliés à un circuit électronique. La région 144 située au niveau de l'extrémité 140a constitue une borne C1 de la résistance 138. La région 144 située au niveau de l'extrémité 140b constitue une borne C2 de la résistance 138. De préférence, la bande 140 n'est pas siliciurée en dehors des régions 144. Les régions 144 sont par exemple siliciurées.
La valeur de la résistance 138 correspond à la résistance entre les bornes C1 et C2.
Les résistances 136 et 138 des figures 6A à 6C sont par exemple configurées pour être polarisées de la même manière que les résistances 12' et 12 respectivement du dispositif 10 des figures 1A à 1C.
Un avantage des modes de réalisation décrits est que la valeur de la résistance diffusée n'est pas dépendante de la valeur des tensions à chacune des bornes de la résistance, et donc de la tension d'alimentation.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (16)

  1. Dispositif électronique (10, 30) comprenant des première (12', 12, 84, 136) et deuxième (12, 32, 44, 138) résistances diffusées en contact l'une avec l'autre de manière à former une jonction PN, le dispositif étant configuré pour que la différence de potentiel entre les première et deuxième résistances soit constante en tout point de la jonction PN, le dispositif étant configuré pour que la jonction PN soit polarisé en inverse.
  2. Dispositif selon la revendication 1, dans lequel chacune des première (12', 12, 84, 136) et deuxième résistances (12, 32, 44, 138) diffusées est constituée de matériaux semiconducteurs dopés, les première (12', 12, 84, 136) et deuxième (12, 32, 44, 138) résistances diffusées étant dopées de types de conductivité opposés.
  3. Dispositif selon la revendication 1 ou 2, dans lequel :
    - la première résistance (12', 84) comprend une première couche (16) enterrée dans un substrat (14) et des premiers caissons (18), les premier caissons (18) s'étendant à partir de la périphérie de la première couche (16) vers une première face du substrat (14), la première couche (16) et les premiers caissons (18) étant en un matériau semiconducteur dopé d'un premier type de conductivité ; et
    - la deuxième résistance (12) comprend une deuxième couche (26) reposant sur la première couche (16), la deuxième couche (26) étant en un matériau semiconducteur dopé d'un deuxième type de conductivité.
  4. Dispositif selon la revendication 1 ou 2, dans lequel :
    - la deuxième résistance (32) comprend une troisième couche (36) semiconductrice dopée d'un premier type de conductivité, la troisième couche (36) affleurant une face supérieure d'un substrat (14) ; et
    - la première résistance (12) comprend une deuxième couche (26) en un matériau semiconducteur dopé d'un deuxième type de conductivité, la troisième couche (36) reposant sur la deuxième couche (26).
  5. Dispositif selon la revendication 4, dans lequel le dispositif comprend en outre une troisième résistance (12'), la troisième résistance (12') comprenant une première couche (16) enterrée dans le substrat (14) et des premiers caissons (18), les premiers caissons (18) s'étendant à partir de la périphérie de la première couche (16) vers la première face du substrat (14), la première couche (16) et les premiers caissons (18) étant en un matériau semiconducteur dopé d'un premier type de conductivité, la première couche (16) et les premiers caissons (18) délimitant la deuxième couche (26).
  6. Dispositif selon la revendication 5, dans lequel la jonction PN entre la première (12) et la troisième résistance (12') est configurée pour être polarisée en inverse.
  7. Dispositif selon la revendication 1 ou 2, dans lequel :
    - la première résistance (136) comprend un caisson semiconducteur (132) dans un substrat (14), le caisson étant dopé du type opposé au type de dopage du substrat ; et
    - la deuxième résistance (138) comprend une troisième couche (36) semiconductrice dopée du type opposé au type de dopage du caisson, la troisième couche (36) affleurant une face supérieure d'un substrat (14).
  8. Dispositif selon l'une quelconque des revendications 1 à 7, dans lequel chacune des résistances (12, 12', 32) comprend une première extrémité (A1, B1 C1) et une deuxième extrémité (A2, B2, C2), chaque résistance comprenant, au niveau des première et deuxième extrémités, une région semiconductrice (20, 24, 38), plus fortement dopée que le reste de la résistance, constituant une borne de ladite résistance.
  9. Dispositif selon l'une quelconque des revendications 1 à 8, dans lequel chaque première (12', 12, 84, 136) et deuxième (12, 32, 44, 138) résistance comprend des première (A1, B1, C1) et deuxième (A2, B2, C2) bornes, les deuxièmes bornes (A2, B2, C2) des première (12', 12, 84, 136) et deuxième (12, 32, 44, 138) résistances étant reliées à un même premier noeud (50) d'application d'une tension de référence.
  10. Dispositif selon l'une quelconque des revendications 1 à 9, dans lequel le dispositif comprend un circuit de commande configuré pour fournir les potentiels sur les bornes des première (12', 12, 84, 136) et deuxième (12, 32, 44, 138) résistances.
  11. Dispositif selon les revendications 8 et 10, dans lequel le circuit de commande comprend un premier transistor (82) relié en série avec la première résistance (84) entre un deuxième noeud (48) d'application d'une tension d'alimentation et le premier noeud (50) et un deuxième transistor (46) relié en série avec la deuxième résistance (44) entre le deuxième noeud et le premier noeud, les premier et deuxième transistors étant montés en diode.
  12. Dispositif selon la revendication 11, dans lequel le premier transistor (82) a un ratio largeur sur longueur de canal égale au ratio largeur sur longueur de canal du deuxième transistor (46) multiplié par le quotient de la valeur de la deuxième résistance (12, 32, 44, 138) sur la valeur de la première résistance (12', 12, 84).
  13. Dispositif selon l'une quelconque des revendications 1 à 12, dans lequel le dispositif étant configuré pour que la différence de potentiel entre les première et deuxième résistances soit nulle en tout point de la jonction PN.
  14. Procédé de commande d'un dispositif (10, 30) comprenant des première (12', 12, 84,136) et deuxième (12, 32, 44, 138) résistances diffusées en contact l'une avec l'autre de manière à former une jonction PN, la différence de potentiel entre les première et deuxième résistances étant constante en tout point de la jonction PN, le procédé comprenant une étape de polarisation de la jonction PN en inverse.
  15. Procédé selon la revendication 14, appliqué à un dispositif selon l'une quelconque des revendications 1 à 13.
  16. Capteur comprenant un dispositif selon l'une quelconque des revendications 1 à 13, le capteur étant configuré pour qu'une valeur de mesure du capteur soit dépendante de la valeur de résistance de la deuxième résistance (12, 32, 44, 138).
FR2302099A 2023-03-07 2023-03-07 Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés Active FR3146545B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2302099A FR3146545B1 (fr) 2023-03-07 2023-03-07 Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés
US18/594,210 US20240304731A1 (en) 2023-03-07 2024-03-04 Resistor
CN202420435700.2U CN222192965U (zh) 2023-03-07 2024-03-07 电子设备、设备和传感器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2302099A FR3146545B1 (fr) 2023-03-07 2023-03-07 Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés
FR2302099 2023-03-07

Publications (2)

Publication Number Publication Date
FR3146545A1 true FR3146545A1 (fr) 2024-09-13
FR3146545B1 FR3146545B1 (fr) 2025-09-05

Family

ID=87035969

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2302099A Active FR3146545B1 (fr) 2023-03-07 2023-03-07 Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés

Country Status (2)

Country Link
US (1) US20240304731A1 (fr)
FR (1) FR3146545B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2041266A1 (de) * 1969-08-21 1971-02-25 Rca Corp Widerstandsanordnung fuer eine integrierte Mikroschaltung in einem halbleiterkoerper
US20100253423A1 (en) * 2007-07-06 2010-10-07 Serge Pontarollo Diffused integrated resistor
US20170154949A1 (en) * 2015-11-27 2017-06-01 Nxp B.V. Diffused resistor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836796A (en) * 1973-09-24 1974-09-17 Nat Semiconductor Corp Semiconductor pressure transducer employing novel temperature compensation means
US8384157B2 (en) * 2006-05-10 2013-02-26 International Rectifier Corporation High ohmic integrated resistor with improved linearity
JP5430907B2 (ja) * 2008-10-31 2014-03-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8300370B2 (en) * 2008-11-14 2012-10-30 Mediatek Inc. ESD protection circuit and circuitry of IC applying the ESD protection circuit
JP5827065B2 (ja) * 2011-08-08 2015-12-02 スパンション エルエルシー 半導体装置及び分圧回路
US9704944B2 (en) * 2013-02-28 2017-07-11 Texas Instruments Deutschland Gmbh Three precision resistors of different sheet resistance at same level
US12316105B2 (en) * 2021-06-11 2025-05-27 Semiconductor Components Industries, Llc Interference filter and electrostatic discharge / electrical surge protection circuit and device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2041266A1 (de) * 1969-08-21 1971-02-25 Rca Corp Widerstandsanordnung fuer eine integrierte Mikroschaltung in einem halbleiterkoerper
US20100253423A1 (en) * 2007-07-06 2010-10-07 Serge Pontarollo Diffused integrated resistor
US20170154949A1 (en) * 2015-11-27 2017-06-01 Nxp B.V. Diffused resistor

Also Published As

Publication number Publication date
US20240304731A1 (en) 2024-09-12
FR3146545B1 (fr) 2025-09-05

Similar Documents

Publication Publication Date Title
CN100466270C (zh) 图像传感器及光电二极管的分离结构的形成方法
FR2558010A1 (fr) Procede pour la fabrication de transistors mos complementaires a basses tensions de seuil dans des circuits integres a haute densite et structure resultant de ce procede
EP2109139A2 (fr) Dispositif de protection d'un circuit intégré contre une attaque par laser
EP0006474A1 (fr) Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées
EP0305253B1 (fr) Transistor hyperfréquence à double hétérojonction
EP0614232B1 (fr) Diode de référence dans un circuit intégré bipolaire
FR3085231A1 (fr) Capteur d'images a grande dynamique et faible bruit
EP4174946A1 (fr) Dispositif électronique comprenant des transistors
EP1231642A1 (fr) Photodétecteur à trois transistors
EP3627275B1 (fr) Dispositif électronique capable de former un capteur de température ou une source de courant délivrant un courant indépendant de la température
FR3003996A1 (fr) Procede de commande d'un circuit integre
EP0780952B1 (fr) Composant statique et monolithique limiteur de courant et disjoncteur
EP0005183A1 (fr) Détecteur de champs notamment magnétiques du type transistor à effet de champ à semi-conducteur
EP0581702A1 (fr) Condensateur en technologie CMOS
FR2824664A1 (fr) Photodetecteur cmos comportant une photodiode en silicium amorphe
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
FR2484142A1 (fr) Dispositif en circuit integre
FR3104344A1 (fr) Circuit électronique de diviseur de tension en technologie FDSOI
FR3146545A1 (fr) Dispositif semi-conducteur à résistances diffusées, procédé de commande et capteur associés
EP3276662A1 (fr) Structure de protection d'un circuit intégré contre les décharges électrostatiques
FR2846147A1 (fr) Commande d'une cellule photosensible
EP0958545B1 (fr) Circuit integrateur de charges photogenerees a linearite amelioree
EP2750179A2 (fr) Circuit intégré comprenant une cellule d'arbre d'horloge
CH651160A5 (fr) Amplificateur differentiel a transistors bipolaires realises en technologie cmos.
EP3324612A1 (fr) Capteur d'images cmos à bruit réduit

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240913

PLFP Fee payment

Year of fee payment: 3