FR3152192A1 - Commutateur RF - Google Patents

Commutateur RF Download PDF

Info

Publication number
FR3152192A1
FR3152192A1 FR2308741A FR2308741A FR3152192A1 FR 3152192 A1 FR3152192 A1 FR 3152192A1 FR 2308741 A FR2308741 A FR 2308741A FR 2308741 A FR2308741 A FR 2308741A FR 3152192 A1 FR3152192 A1 FR 3152192A1
Authority
FR
France
Prior art keywords
layer
transistor
transistor according
conductive grid
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2308741A
Other languages
English (en)
Inventor
Siddhartha DHAR
Stephane Monfray
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV Switzerland
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland, STMicroelectronics International NV filed Critical STMicroelectronics International NV Switzerland
Priority to FR2308741A priority Critical patent/FR3152192A1/fr
Priority to US18/804,598 priority patent/US20250063769A1/en
Publication of FR3152192A1 publication Critical patent/FR3152192A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure

Landscapes

  • Thin Film Transistor (AREA)

Abstract

Commutateur RF La présente description concerne un transistor (10) comportant, sur une couche semiconductrice (11), un empilement d'une couche d'isolant de grille (13) et d'une couche de grille conductrice (17), dans lequel : la longueur de la grille conductrice (L1, L3) est moins importante du côté d'une face inférieure, située au voisinage de la couche d'isolant de grille (13), et est plus importante du côté d'une face supérieure, opposée à la face inférieure ; et les flancs latéraux de la couche de grille conductrice (17) sont recouverts, sur une partie inférieure par un premier matériau (291) et sur une partie supérieure par un deuxième matériau (293), le premier matériau ayant un module de Young plus important que celui du deuxième matériau. Figure pour l'abrégé : Fig. 1

Description

Commutateur RF
La présente description concerne de façon générale les composants électroniques et plus particulièrement les transistors à effet de champ de type MOSFET (de l'anglais "Metal Oxide Semiconductor Field Effect Transistor" – transistor à effet de champ métal oxyde semiconducteur).
Les transistors de type MOSFET sont des transistors à effet de champ comprenant une grille conductrice électriquement isolée d’un substrat semiconducteur par une couche diélectrique appelée isolant de grille.
Diverses réalisations de transistors MOSFET ont déjà été proposées.
Il serait souhaitable de pallier au moins en partie à certains inconvénients des réalisations connues de transistors MOSFET.
On s’intéresse ici plus particulièrement à l’amélioration des performances électriques de transistors MOSFET destinés à des applications de commutation de signaux radiofréquence (RF), aussi appelés commutateurs RF.
Un mode de réalisation prévoit un transistor comportant, sur une couche semiconductrice, un empilement d'une couche d'isolant de grille et d'une couche de grille conductrice, dans lequel :
- la longueur de la grille conductrice est moins importante du côté d'une face inférieure, située au voisinage de la couche d'isolant de grille, et est plus importante du côté d'une face supérieure, opposée à la face inférieure, et
- les flancs latéraux de la couche de grille conductrice sont recouverts, sur une partie inférieure par un premier matériau et sur une partie supérieure par un deuxième matériau, le premier matériau ayant un module de Young plus important que celui du deuxième matériau.
Selon un mode de réalisation, le module de Young du premier matériau est supérieur à 200 GPa.
Selon un mode de réalisation, le module de Young du deuxième matériau est inférieur à 100 GPa.
Selon un mode de réalisation, le premier matériau a une constante diélectrique plus important que celle du deuxième matériau.
Selon un mode de réalisation, la constante diélectrique, relative par rapport à ε0, du premier matériau est supérieure à 7.
Selon un mode de réalisation, la constante diélectrique, relative par rapport à ε0, du deuxième matériau est inférieure à 4.
Selon un mode de réalisation, la couche de grille conductrice comporte une encoche s'étendant sur l'ensemble de sa largeur du côté de sa face inférieure.
Selon un mode de réalisation, la différence entre la longueur de la couche de grille conductrice du côté de la face inférieure et la longueur de la couche de grille conductrice du côté de la face supérieure est comprise entre 5 nm et 40 nm.
Selon un mode de réalisation, le premier matériau est à base de nitrure, de carbure ou de diamant.
Selon un mode de réalisation, le deuxième matériau est à base d'orthosilicate de tétraéthyle, de verre de phosphosilicate ou de carbonitrure de silicobore.
Un autre mode de réalisation prévoit un commutateur radiofréquence comportant un transistor tel que décrit ci-avant.
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
laFIG. 1est une vue en coupe, illustrant de façon partielle et schématique, un transistor selon un premier mode de réalisation ; et
laFIG. 2est une vue en coupe, illustrant de façon partielle et schématique, un transistor selon un deuxième mode de réalisation.
De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés.
Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures.
Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
LaFIG. 1est une vue en coupe, illustrant de façon partielle et schématique, un transistor 10 selon un premier mode de réalisation.
Le transistor 10 comporte une couche semiconductrice 11 surmontée d'une couche diélectrique 13 aussi appelée couche d’isolant de grille. Le transistor 10 comprend en outre une couche conductrice 17, aussi appelée couche de grille conductrice, sur la couche d’isolant de grille 13. A titre d'exemple, le transistor 10 comprend une couche isolante enterrée 15, sous la couche semiconductrice 11. Les couches 11 et 15 correspondent par exemple à un empilement de type SOI (de l’anglais « Semiconductor On Insulator » - semiconducteur sur isolant).
A titre d'exemple, enFIG. 1, la couche semiconductrice 11 est formée sur et en contact avec la couche isolante enterrée 15. La couche d’isolant de grille 13 est par exemple formée sur et en contact avec la couche semiconductrice 11. La couche de grille conductrice 17 est par exemple formée sur et en contact avec la couche isolante 13.
Dans le mode de réalisation de laFIG. 1, la couche de grille conductrice 17 a une longueur moins importante du côté d'une face inférieure, située au voisinage de la couche d'isolant de grille 13, et est plus importante du côté d'une face supérieure, opposée à la face inférieure.
A titre d'exemple, la couche de grille conductrice 17 comprend une première partie 171 et une deuxième partie 173, située sur et en contact avec la première partie 171. Les première 171 et deuxième 173 parties ont par exemple des longueurs différentes, la longueur de la première partie 171 étant inférieure à la longueur de la deuxième partie 173 de la couche de grille conductrice 17. A titre d'exemple, la première partie 171 a une longueur L1 constante sur l'ensemble de sa hauteur. A titre d'exemple, la deuxième partie 173 a une longueur L3 constante sur l'ensemble de sa hauteur.
La couche de grille conductrice 17 comprend ainsi sur l'ensemble de sa largeur une encoche ("notch" en anglais) dans sa longueur dévoilant une partie de la face supérieure de la couche d'isolant de grille 13.
A titre d'exemple, la couche d'isolant de grille 13 est localisée et ne s'étend pas sur toute la surface de la face supérieure de la couche semiconductrice 11. A titre d'exemple, la couche d'isolant de grille 13 est formée à l'aplomb de la couche de grille conductrice 17. La longueur de la couche d'isolant de grille 13 est par exemple similaire à celle de la deuxième partie 173 de la couche de grille conductrice 17, par exemple égale à L3.
La couche semiconductrice 11 est par exemple en silicium, par exemple en silicium monocristallin. La couche semiconductrice 11 a par exemple une épaisseur comprise entre 10 nm et 500 nm, par exemple entre 50 nm et 200 nm, par exemple de l'ordre de 60 nm ou de l'ordre de 160 nm.
A titre d'exemple, la couche d’isolant de grille 13 est en dioxyde de silicium (SiO2) et a, par exemple, une épaisseur e1 comprise entre 1 nm et 15 nm, par exemple, comprise entre 3 nm et 7 nm.
A titre d'exemple, la couche d'oxyde enterrée 15 est en oxyde, par exemple en dioxyde de silicium (SiO2). La couche isolante enterrée 15 a par exemple une épaisseur comprise entre 100 nm et 400 nm, par exemple entre 100 nm et 250 nm, par exemple de l'ordre de 200 nm.
A titre d'exemple, la couche de grille conductrice 17 est gravée en une unique étape, par exemple en modifiant en cours de gravure les paramètres de bias afin de former l'encoche. Les première 171 et deuxième 173 parties sont par exemple identiques par leurs compositions. A titre d'exemple, la couche de grille conductrice 17 est en silicium polycristallin dopé.
En variante, la couche de grille conductrice 17 est gravée en deux étapes successives, l'une permettant de former la partie 171 et l'autre permettant de former la partie 173. Dans cette variante, les deux parties 171 et 173 de la couche de grille conductrice 17 sont par exemple en deux matériaux différents, par exemple l'une des parties est à base de silicium polycristallin et l'autre est à base de silicium polycristallin dopé en germanium.
La couche 17 a, par exemple une épaisseur comprise entre 30 nm et 300 nm, par exemple comprise entre 50 nm et 100 nm, par exemple comprise entre 80 nm et 90 nm. A titre d'exemple, les parties 171 et 173 de la couche de grille conductrice 17 ont une longueur comprise entre 50 nm et 300 nm, par exemple comprise entre 100 nm et 200 nm. A titre d'exemple, les parties 171 et 173 de la couche de grille conductrice 17 ont une différence de longueur (correspondant à la profondeur de l’encoche) comprise entre 5 nm et 40 nm, par exemple de l'ordre de 10 nm. La couche de grille conductrice 17 a par exemple une largeur comprise entre 1 µm et 10 µm, par exemple de l'ordre de 5 µm.
Le transistor 10 comprend, par exemple, une région de source 21 et une région de drain 23 formées dans la couche semiconductrice 11. Les régions de source 21 et de drain 23 sont, par exemple, séparées latéralement l’une de l’autre par une région de corps 22 (body). Une partie supérieure de la région de corps 22 constitue la région de formation de canal 24 du transistor 10. La couche de grille conductrice 17 est par exemple située au-dessus de la région de formation de canal 24.
A titre d'exemple, les régions de source 21, de drain 23 et de corps 22 affleurent la face supérieure de la couche semiconductrice 11.
Le transistor 10 est, par exemple, un transistor MOS à canal N (NMOS) c'est-à-dire un transistor dont les régions de source 21 et de drain 23 sont dopées de type N, par exemple dopées d'atomes d'arsenic ou de phosphore, alors que la région de corps est dopée de type P, par exemple dopée d'atomes de bore.
En variante, le transistor 10 est, par exemple, un transistor MOS à canal P (PMOS) c'est-à-dire un transistor dont les régions de source 21 et de drain 23 sont dopées de type P, par exemple dopées d'atomes de bore, alors que la région de corps est dopée de type N, par exemple dopée d'atomes d'arsenic ou de phosphore.
A titre d'exemple, le transistor 10 comprend une couche isolante 25 revêtant les flancs de la couche de grille conductrice 17 et les flancs de la couche d'isolant de grille 13. A titre d'exemple, la couche isolante 25 revêt et est au contact d'une partie de la face supérieure de la couche semiconductrice 11 située au voisinage de la couche d'isolant de grille 13. La couche isolante 25 est, par exemple, en oxyde ou en nitrure. A titre d'exemple, la couche isolante 25 est en nitrure de silicium (Si3N4).
A titre d'exemple, les régions de source 21 et de drain 23 sont surmontées par une couche isolante 27, dans le prolongement de la couche isolante 25. A titre d'exemple, la couche 27 est formée au contact de la face supérieure de la couche semiconductrice 11. A titre d'exemple, la couche 27 est en un oxyde.
Le transistor 10 comprend en outre des espaceurs 29 comportant une partie inférieure 291 et une partie supérieure 293. A titre d'exemple, un espaceur 29 est formé de chacun des cotés latéraux de la couche de grille conductrice 17. Chaque espaceur 29 est par exemple en contact, par un flanc latéral avec le flanc latéral de la couche isolante 25 et par sa face inférieure avec la face supérieure de la portion de la couche isolante 25 formée sur la couche semiconductrice 11. Dans chaque espaceur 29, la partie inférieure 291 est en un premier matériau diélectrique et la partie supérieure 293 est en un deuxième matériau diélectrique, le premier matériau ayant un module de Young plus important que celui du deuxième matériau. A titre d'exemple, le premier matériau de la partie inférieure 291 de l'espaceur 29 a un module de Young élevé, par exemple supérieur à 200 GPa,par exemple supérieur à 250 GPa. A titre d'exemple, le deuxième matériau de la partie supérieure 293 de l'espaceur 29 a un module de Young faible, par exemple inférieur à 100 GPa, par exemple inférieur à 80 GPa.
A titre d'exemple, le premier matériau de la partie inférieure 291 de l'espaceur 29 a un constante diélectrique plus importante que celle du deuxième matériau de la partie supérieure 293 de l'espaceur 29. A titre d'exemple, le premier matériau de la partie inférieure 291 de l'espaceur 29 a une constante diélectrique, élevée, par exemple supérieure à 7,par exemple supérieure à 8. A titre d'exemple, le deuxième matériau de la partie supérieure 293 de l'espaceur 29 a une constante diélectrique faible, par exemple inférieure à 5, par exemple inférieure à 4. Par constante diélectrique d’un matériau, on entend ici le rapport entre la permittivité du matériau et la permittivité du vide.
A titre d'exemple, le premier matériau est en un nitrure, par exemple en nitrure d'aluminium. A titre d'exemple, le premier matériau est en carbure de silicium. A titre d'exemple, le premier matériau est en diamant. A titre d'exemple, le premier matériau peut être en carbure de tungstène, en carbure de silicium, en oxyde d'aluminium, en oxyde de béryllium, en nitrure de silicium, en oxyde de magnésium, en oxyde de zirconium, en silicium, en silicate d'aluminium, en oxyde de silicium, en verre de borophosphosilicate, en verre de borosilicate, en verre de phosphosilicate, en verre de fluorosilicate et/ou en verre de silicate non dopé.
A titre d'exemple, le deuxième matériau est en orthosilicate de tétraéthyle (TEOS, de l'anglais "TetraEthylOrthoSilicate"). A titre d'exemple, le deuxième matériau est en verre de phosphosilicate. A titre d'exemple, le deuxième matériau est en carbonitrure de silicobore (SiBCN, de l'angmais "silicoboron carbonitride"). A titre d'exemple, le deuxième matériau est en oxyde de silicium, en verre organosilicate, en polyimide, en verre de borophosphosilicate, en verre de borosilicate, en verre de phosphosilicate, en verre de fluorosilicate et/ou en verre de silicate non dopé.
La partie inférieure 291 recouvre ainsi une partie inférieure de la couche de grille conductrice 17 et la partie supérieure 293 recouvre une partie supérieure de la couche de grille conductrice 17. EnFIG. 1, l'espaceur 29 a été représenté de sorte que la partie inférieure 291 de l'empilement 29 recouvre la première partie 171 de la couche de grille conductrice 17 et que la partie supérieure 293 recouvre la deuxième partie 173 de la couche de grille conductrice 17. Autrement dit, l’interface entre les parties inférieure 291 et supérieure 293 de l’espaceur 29 se situe au niveau de la parois supérieure de l’encoche formée dans la grille 17.
En variante, la partie inférieure 291 de l'espaceur 29 peut recouvrir une partie de la deuxième partie 173 de la couche de grille conductrice 17. Encore en variante, la partie supérieure 293 de l'espaceur 29 peut recouvrir une partie de la première partie 171 de la couche de grille conductrice 17.
Le transistor 10 comprend, de plus une couche isolante 31 revêtant les flancs de l'espaceur 29. A titre d'exemple, la couche isolante recouvre les flancs de l'espaceur 29 non recouverts par la couche isolante 25 et la face supérieure de la couche 27. A titre d'exemple, la couche isolant 31 est ouverte en vis-à-vis de la face supérieure de la couche de grille conductrice 17 de façon à pouvoir y reprendre le contact. La couche isolante 31 est par exemple en nitrure de silicium.
Les transistors 10 sont avantageusement des commutateurs RF, par exemple destinés à fonctionner à des fréquences comprises entre 3 kHz et 300 GHz, par exemple entre 100 MHz et 10 GHz, par exemple de l'ordre du GHz. Dans une telle application, il est recherché une faible capacité parasite COFFà l'état bloqué du transistor et une faible résistance RONà l'état passant du transistor.
Dans le transistor 10, la capacité COFFest influée par les capacités parasites entre la grille et les contacts de source et de drain qui est elle-même contrôlée par les constantes diélectriques des espaceurs. Toujours dans le transistor 10, la résistance RONest influée par la mobilité des porteurs de charge, elle-même contrôlée par la contrainte mécanique appliquée à la région de canal 24.
Un avantage du présent mode de réalisation est que l’espaceur 29 permet de favoriser la transmission d’une contrainte mécanique, apportée par exemple par la couche isolante 31, à la région de canal 24, et ce grâce à la prévision d’un matériau à relativement fort module de Young dans l’encoche formée en partie inférieure de la grille. Ceci permet en particulier de réduire la résistance RONdu commutateur.
Un autre avantage du présent mode de réalisation est que la prévision d’un matériau de relativement forte constante diélectrique en partie inférieure de l’espaceur et en particulier dans l’encoche formée en partie inférieure de la grille, permet de diminuer la capacité COFFdu commutateur.
Ce mode de réalisation permet donc d'optimiser le compromis RONet COFFpour le commutateur RF, grâce à un transfert de contrainte accru vers le canal et à des capacités réduites.
LaFIG. 2est une vue en coupe, illustrant de façon partielle et schématique, un transistor 10' selon un deuxième mode de réalisation.
Le transistor 10' illustré enFIG. 2est similaire au transistor 10 illustré enFIG. 1à la différence près que le transistor 10' ne comprend pas la couche isolante 25. Dans le mode de réalisation illustré enFIG. 2, les flancs latéraux de la couche de grille conductrice 17 sont recouverts, par l'espaceur 29, formé au contact de la couche de grille conductrice 17.
Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d’autres variantes apparaîtront à la personne du métier. En particulier, bien que dans les modes de réalisation, les transistors 10 et 10' comportent une couche 27 revêtant la face supérieure de la couch semiconductrice 11, celle-ci peut être omise. De plus, les modes de réalisation décrits ne se limitent pas aux exemples de matériaux et de dimensions mentionnés dans la présente description.
Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus.

Claims (11)

  1. Transistor (10 ; 10') comportant, sur une couche semiconductrice (11), un empilement d'une couche d'isolant de grille (13) et d'une couche de grille conductrice (17), dans lequel :
    - la longueur de la grille conductrice (L1, L3) est moins importante du côté d'une face inférieure, située au voisinage de la couche d'isolant de grille (13), et est plus importante du côté d'une face supérieure, opposée à la face inférieure, et
    - les flancs latéraux de la couche de grille conductrice (17) sont recouverts, sur une partie inférieure par un premier matériau (291) et sur une partie supérieure par un deuxième matériau (293), le premier matériau ayant un module de Young plus important que celui du deuxième matériau.
  2. Transistor selon la revendication 1, dans lequel le module de Young du premier matériau (291) est supérieur à 200 GPa.
  3. Transistor selon la revendication 1 ou 2, dans lequel le module de Young du deuxième matériau (293) est inférieur à 100 GPa.
  4. Transistor selon l'une quelconque des revendications 1 à 3, dans lequel le premier matériau (291) a une constante diélectrique plus important que celle du deuxième matériau (293).
  5. Transistor selon l'une quelconque des revendications 1 à 4, dans lequel la constante diélectrique du premier matériau (291) est supérieure à 7.
  6. Transistor selon l'une quelconque des revendications 1 à 5, dans lequel la constante diélectrique du deuxième matériau (293) est inférieure à 4.
  7. Transistor selon l'une quelconque des revendications 1 à 6, dans lequel la couche de grille conductrice (17) comporte une encoche s'étendant sur l'ensemble de sa largeur du côté de sa face inférieure.
  8. Transistor selon l'une quelconque des revendications 1 à 7, dans lequel la différence entre la longueur (L1) de la couche de grille conductrice du côté de la face inférieure et la longueur (L3) de la couche de grille conductrice du côté de la face supérieure est comprise entre 5 nm et 40 nm.
  9. Transistor selon l'une quelconque des revendications 1 à 8, le premier matériau (291) est à base de nitrure, de carbure ou de diamant.
  10. Transistor selon l'une quelconque des revendications 1 à 9, dans lequel le deuxième matériau (293) est à base d'orthosilicate de tétraéthyle, de verre de phosphosilicate ou de carbonitrure de silicobore.
  11. Commutateur radiofréquence comportant un transistor (10 ; 10') selon l'une quelconque des revendications 1 à 10.
FR2308741A 2023-08-17 2023-08-17 Commutateur RF Pending FR3152192A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2308741A FR3152192A1 (fr) 2023-08-17 2023-08-17 Commutateur RF
US18/804,598 US20250063769A1 (en) 2023-08-17 2024-08-14 Rf switch

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2308741A FR3152192A1 (fr) 2023-08-17 2023-08-17 Commutateur RF
FR2308741 2023-08-17

Publications (1)

Publication Number Publication Date
FR3152192A1 true FR3152192A1 (fr) 2025-02-21

Family

ID=88690340

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2308741A Pending FR3152192A1 (fr) 2023-08-17 2023-08-17 Commutateur RF

Country Status (2)

Country Link
US (1) US20250063769A1 (fr)
FR (1) FR3152192A1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237726A1 (en) * 2007-03-28 2008-10-02 International Business Machines Corporation Structure and methods for stress concentrating spacer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596599B1 (en) * 2001-07-16 2003-07-22 Taiwan Semiconductor Manufacturing Company Gate stack for high performance sub-micron CMOS devices
US7902008B2 (en) * 2005-08-03 2011-03-08 Globalfoundries Inc. Methods for fabricating a stressed MOS device
US7456058B1 (en) * 2005-09-21 2008-11-25 Advanced Micro Devices, Inc. Stressed MOS device and methods for its fabrication
JP2009164442A (ja) * 2008-01-09 2009-07-23 Nec Electronics Corp 半導体装置
JP6385965B2 (ja) * 2016-01-22 2018-09-05 株式会社東芝 高周波スイッチ
US10340352B2 (en) * 2017-03-14 2019-07-02 Globalfoundries Inc. Field-effect transistors with a T-shaped gate electrode
US11532549B2 (en) * 2020-11-13 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Two 2D capping layers on interconnect conductive structure to increase interconnect structure reliability

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237726A1 (en) * 2007-03-28 2008-10-02 International Business Machines Corporation Structure and methods for stress concentrating spacer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHIEN-TING LIN ET AL: "Impacts of Notched-Gate Structure on Contact Etch Stop Layer (CESL) Stressed 90-nm nMOSFET", IEEE ELECTRON DEVICE LETTERS, IEEE, USA, vol. 28, no. 5, 1 May 2007 (2007-05-01), pages 376 - 378, XP011179461, ISSN: 0741-3106, DOI: 10.1109/LED.2007.903929 *

Also Published As

Publication number Publication date
US20250063769A1 (en) 2025-02-20

Similar Documents

Publication Publication Date Title
EP1266409B1 (fr) Transistor mos a source et drain metalliques, et procede de fabrication d'un tel transistor
US8513779B2 (en) CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors
US8697539B2 (en) Method of making lower parasitic capacitance FinFET
US20060194384A1 (en) Semiconductor device with multiple semiconductor layers
JP5244128B2 (ja) 電界効果トランジスタ（ＦＥＴ）の製造方法、ｎ型およびｐ型電界効果トランジスタ
FR2838238A1 (fr) Dispositif semiconducteur a grille enveloppante encapsule dans un milieu isolant
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
EP0159931B1 (fr) Procédé de fabrication de zones d'isolation électrique des composants d'un circuit intégré
CN1797762A (zh) 半导体晶片的半导体结构及其形成方法
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP1074051A1 (fr) TRANSISTOR BIPOLAIRE VERTICAL, EN PARTICULIER A BASE A HETEROJONCTION SiGe, ET PROCEDE DE FABRICATION
FR2985089A1 (fr) Transistor et procede de fabrication d'un transistor
EP0851488A1 (fr) Transistor bipolaire à isolement diélectrique
EP1690297A1 (fr) Dispositif microelectronique a effet de champ apte a former un ou plusieurs canaux de transistors
FR3011119A1 (fr) Procede de realisation d'un transistor
EP3549161B1 (fr) Circuit electronique comprenant des tranchees d'isolation electrique
FR2806833A1 (fr) Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant
KR102536607B1 (ko) 다기능 기판
US7812388B2 (en) Deep trench capacitor and method of making same
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
FR3158594A1 (fr) Transistor MOSFET
FR3135827A1 (fr) Transistor
FR3138965A1 (fr) Transistor MOSFET
FR3122770A1 (fr) Circuit électronique comprenant des interrupteurs RF à capacités parasites réduites
CN1728383A (zh) 一种集成电路结构及制造方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20250221

PLFP Fee payment

Year of fee payment: 3