HK110094A - Tuned ring oscillator and clock generation circuit provided therewith - Google Patents

Tuned ring oscillator and clock generation circuit provided therewith

Info

Publication number
HK110094A
HK110094A HK110094A HK110094A HK110094A HK 110094 A HK110094 A HK 110094A HK 110094 A HK110094 A HK 110094A HK 110094 A HK110094 A HK 110094A HK 110094 A HK110094 A HK 110094A
Authority
HK
Hong Kong
Prior art keywords
ring oscillator
control
frequency
signal
terminal
Prior art date
Application number
HK110094A
Other languages
German (de)
English (en)
Inventor
Lewis David M.
Original Assignee
Seagate Technology International
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology International filed Critical Seagate Technology International
Publication of HK110094A publication Critical patent/HK110094A/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/03—Logic gate active element oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Claims (6)

  1. Circuit oscillateur en anneau accordé comprenant :    un oscillateur en anneau (22) ;    des moyens pour interrompre ledit oscillateur en anneau pendant un temps prédéterminé, comprenant des moyens (24, 70) formant porte de commande pour inhiber la propagation d'un signal d'oscillation dans ledit oscillateur en anneau et ayant une borne de commande servant à commander la propagation desdits signaux d'oscillation ;    des moyens de commande (40, 52 à 57) servant à assurer la commande de la fréquence de répétition d'une impulsion d'horloge de sortie ;    des moyens de comparaison (100) servant à comparer la fréquence de l'impulsion d'horloge de sortie à la fréquence d'une impulsion de référence du système et à engendrer des signaux de commande pour les moyens de commande (52 à 57) pour assurer l'ajustement de l'impulsion d'horloge de sortie de manière à accorder la fréquence de l'oscillateur en anneau (22) à la fréquence de l'impulsion de référence du système, caractérisé en ce que :    lesdits moyens de commande comprennent un diviseur de fréquence programmable (40) servant à assurer un réglage grossier, ledit diviseur programmable ayant un borne d'entrée couplée audit oscillateur en anneau et une borne de sortie à laquelle apparaît l'impulsion d'horloge de sortie et des moyens formant ligne à retard programmable (52 à 57), servant à assurer un réglage fin,    lesdits moyens formant ligne à retard programmable comprenant des moyens de programmation du temps de retard (58 à 61) servant à fixer un temps de retard, lesdits moyens formant ligne à retard programmable possédant des bornes d'entrée de programme pour recevoir lesdits signaux de commande, ayant une borne d'entrée couplée à la borne de sortie des moyens formant division de fréquence programmable (40), et ayant une borne de sortie couplée à la borne de commande des moyens formant porte de commande (24, 70) ;    ledit oscillateur en anneau comprend une pluralité d'étages inverseurs (26, 28) connectés en série dans un anneau d'oscillateur ;    et que lesdits moyens formant porte de commande sont couplés en série avec ladite pluralité d'étages inverseurs.
  2. Oscillateur en anneau accordé selon la revendication 1, dans lequel les moyens de comparaison (100) comprennent un microprocesseur de commande servant à engendrer les signaux de commande pour les moyens formant ligne à retard programmable (52 à 57).
  3. Oscillateur en anneau accordé selon la revendication 2, dans lequel les moyens de comparaison (100) comprennent des moyens servant à mesurer la fréquence de l'oscillateur en anneau (22), comprenant un compteur (110) activé pour compter le nombre d'impulsions issues de l'oscillateur en anneau accordé pendant une période prédéterminée définie par la période de l'impulsion de référence du système, dans lequel un signal d'information indicatif du nombre d'impulsions comptées est transmis audit microprocesseur de commande.
  4. Oscillateur en anneau accordé selon l'une quelconque des revendications précédentes, dans lequel, en fonctionnement, l'impulsion de référence du système est une impulsion index pour un système de mémoire rotatif.
  5. Oscillateur en anneau accordé selon la revendication 4, dans lequel, en fonctionnement, l'impulsion index est une impulsion index de broche.
  6. Circuit de génération d'horloge pour un contrôleur de disque de mémoire magnétique, caractérisé en ce qu'il comprend un circuit oscillateur en anneau accordé selon l'une quelconque des revendications précédentes.
HK110094A 1990-02-02 1994-10-12 Tuned ring oscillator and clock generation circuit provided therewith HK110094A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/474,183 US5045811A (en) 1990-02-02 1990-02-02 Tuned ring oscillator

Publications (1)

Publication Number Publication Date
HK110094A true HK110094A (en) 1994-10-21

Family

ID=23882516

Family Applications (1)

Application Number Title Priority Date Filing Date
HK110094A HK110094A (en) 1990-02-02 1994-10-12 Tuned ring oscillator and clock generation circuit provided therewith

Country Status (5)

Country Link
US (1) US5045811A (fr)
EP (1) EP0440389B1 (fr)
JP (1) JP2758994B2 (fr)
DE (1) DE69101391T2 (fr)
HK (1) HK110094A (fr)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123388A1 (de) * 1991-07-15 1993-01-21 Thomson Brandt Gmbh Vorrichtung zur erzeugung von schwingungen und deren anwendung
US5465076A (en) * 1991-10-04 1995-11-07 Nippondenso Co., Ltd. Programmable delay line programmable delay circuit and digital controlled oscillator
JP3127517B2 (ja) * 1991-10-04 2001-01-29 株式会社デンソー パルス発生装置及びパルス発生方法
FI92120C (fi) * 1992-04-15 1994-09-26 Nokia Mobile Phones Ltd Jänniteohjattu oskillaattori
JP3443896B2 (ja) * 1993-10-08 2003-09-08 株式会社デンソー デジタル制御発振装置
JP2900772B2 (ja) * 1993-12-24 1999-06-02 株式会社デンソー パルス位相差符号化回路とパルス発生回路との複合装置及びデジタル制御ｐｌｌ装置
US5633568A (en) * 1994-03-01 1997-05-27 Seagate Technology, Inc. Method and apparatus for dynamic low voltage spindle motor operation
US5471176A (en) * 1994-06-07 1995-11-28 Quantum Corporation Glitchless frequency-adjustable ring oscillator
GB9423312D0 (en) * 1994-11-18 1995-01-11 Explosive Dev Ltd Detonating arrangements
JP3986572B2 (ja) * 1995-03-23 2007-10-03 株式会社デンソー 周波数逓倍装置
US6115769A (en) * 1996-06-28 2000-09-05 Lsi Logic Corporation Method and apparatus for providing precise circuit delays
US6041419A (en) * 1998-05-27 2000-03-21 S3 Incorporated Programmable delay timing calibrator for high speed data interface
US6278331B1 (en) * 1999-03-30 2001-08-21 Infineon Technologies Ag System and method for compensating wafer parameters
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
US6557066B1 (en) 1999-05-25 2003-04-29 Lsi Logic Corporation Method and apparatus for data dependent, dual level output driver
US6424475B1 (en) * 2000-06-03 2002-07-23 Koninklijke Philips Electronics N.V. Magnetic head conductivity testing and form factor determination in a read/write device
WO2001096893A1 (fr) * 2000-06-16 2001-12-20 Transmeta Corporation Appareil de controle des caracteristiques de microplaquettes semi-conductrices
US6463570B1 (en) * 2000-07-26 2002-10-08 Advanced Micro Devices Apparatus and method for verifying process integrity
US6396312B1 (en) * 2000-08-11 2002-05-28 Agilent Technologies, Inc. Gate transition counter
AU2002337701A1 (en) * 2001-09-26 2003-04-07 General Atomics Tunable oscillator
JP3974577B2 (ja) * 2001-09-26 2007-09-12 ジェネラル アトミックス 時分割多重周波数方式を使用したデータ転送のための方法および装置
US7321601B2 (en) * 2001-09-26 2008-01-22 General Atomics Method and apparatus for data transfer using a time division multiple frequency scheme supplemented with polarity modulation
US7609608B2 (en) * 2001-09-26 2009-10-27 General Atomics Method and apparatus for data transfer using a time division multiple frequency scheme with additional modulation
US7342973B2 (en) * 2001-09-26 2008-03-11 General Atomics Method and apparatus for adapting multi-band ultra-wideband signaling to interference sources
US7236464B2 (en) * 2001-09-26 2007-06-26 General Atomics Flexible method and apparatus for encoding and decoding signals using a time division multiple frequency scheme
WO2004032600A2 (fr) * 2002-02-20 2004-04-22 General Atomics Procede et appareil de transfert de donnees reposant sur l'utilisation d'un schema de frequences multiples a repartition dans le temps avec modulation supplementaire
US6657504B1 (en) * 2002-04-30 2003-12-02 Unisys Corporation System and method of determining ring oscillator speed
GB2390665B (en) * 2002-07-09 2005-09-14 Autoliv Dev Improvements in or relating to a gas generator
US6850123B1 (en) * 2003-05-27 2005-02-01 Xilinx, Inc. Circuits and methods for characterizing the speed performance of multi-input combinatorial logic
US7081780B2 (en) * 2004-06-01 2006-07-25 Randall Don Briggs Reset circuitry for an integrated circuit
KR100561439B1 (ko) * 2004-07-20 2006-03-17 삼성전자주식회사 비디오 클럭 생성장치 및 방법
JP2006067190A (ja) * 2004-08-26 2006-03-09 Nec Electronics Corp クロック生成回路
DE102004046519B4 (de) * 2004-09-23 2006-07-06 Micronas Gmbh Verfahren und Schaltungsanordnung zur Unterdrückung von Schwingungsmoden in Ringoszillatoren
US7180378B2 (en) * 2004-11-04 2007-02-20 Gennum Corporation Tunable ring oscillator
US7373560B1 (en) 2004-12-08 2008-05-13 Xilinx, Inc. Circuit for measuring signal delays of asynchronous inputs of synchronous elements
US7765445B2 (en) * 2008-02-16 2010-07-27 International Business Machines Corporation Analog testing of ring oscillators using built-in self test apparatus
CN113168453A (zh) 2018-12-03 2021-07-23 惠普发展公司，有限责任合伙企业 逻辑电路系统封装
US10894423B2 (en) 2018-12-03 2021-01-19 Hewlett-Packard Development Company, L.P. Logic circuitry
CN113165395B (zh) 2018-12-03 2023-01-10 惠普发展公司，有限责任合伙企业 逻辑电路系统
EP3695334A1 (fr) 2018-12-03 2020-08-19 Hewlett Packard Enterprise Development Company LP Circuit logique
BR112021010672A2 (pt) 2018-12-03 2021-08-24 Hewlett-Packard Development Company, L.P. Circuitos lógicos
US11338586B2 (en) 2018-12-03 2022-05-24 Hewlett-Packard Development Company, L.P. Logic circuitry
EP3688645A1 (fr) 2018-12-03 2020-08-05 Hewlett-Packard Development Company, L.P. Ensemble de circuits logiques
CA3121146C (fr) 2018-12-03 2024-05-28 Hewlett-Packard Development Company, L.P. Paquet de circuits logiques pour le controle du trafic i2c
PT3681723T (pt) 2018-12-03 2021-08-27 Hewlett Packard Development Co Circuito lógico
PL3682359T3 (pl) 2018-12-03 2021-05-17 Hewlett-Packard Development Company, L.P. Obwód logiczny
US11407229B2 (en) 2019-10-25 2022-08-09 Hewlett-Packard Development Company, L.P. Logic circuitry package
WO2021221678A1 (fr) 2020-04-30 2021-11-04 Hewlett-Packard Development Company, L.P. Boîtier de circuiterie logique pour appareil d'impression
CN111510137B (zh) * 2020-06-04 2025-11-14 深圳比特微电子科技有限公司 时钟电路、计算芯片、算力板和数据处理设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4103251A (en) * 1977-05-05 1978-07-25 The United States Of America As Represented By The Secretary Of The Navy Stabilized delay line oscillator
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
US4646030A (en) * 1986-03-03 1987-02-24 Tektronix, Inc. Triggered frequency locked oscillator having programmable delay circuit
US4902986B1 (en) * 1989-01-30 1998-09-01 Credence Systems Corp Phased locked loop to provide precise frequency and phase tracking of two signals

Also Published As

Publication number Publication date
EP0440389A2 (fr) 1991-08-07
DE69101391D1 (de) 1994-04-21
JP2758994B2 (ja) 1998-05-28
DE69101391T2 (de) 1994-06-23
US5045811A (en) 1991-09-03
JPH0746120A (ja) 1995-02-14
EP0440389B1 (fr) 1994-03-16
EP0440389A3 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
EP0440389B1 (fr) Oscillateur en anneau accordé et circuit de génération d'horloge associé
JP3467880B2 (ja) クロック信号発生装置
US5425074A (en) Fast programmable/resettable CMOS Johnson counters
KR940007543B1 (ko) 고속 프로그램가능 분주기
EP0447219A2 (fr) Structure de ligne à retard calibrée au niveau de sub-nanoseconde
JPS59229634A (ja) プログラム可能タイミングシステム
EP0057062B1 (fr) Générateur d'impulsions d'horloge programmable
CA1137568A (fr) Circuit digital de comparaison de phase
US4608706A (en) High-speed programmable timing generator
JPS63503412A (ja) 可変周波数のシステムクロックと同相の定周波数クロックソ−スのための方法及び装置
US5339345A (en) Frequency divider circuit
US5189685A (en) Fast counter/divider and its use in a swallower counter
US4514696A (en) Numerically controlled oscillator
US5438300A (en) Digital frequency multiplier utilizing digital controlled oscillator
US4942595A (en) Circuit for dividing the frequency of a digital clock signal by two and one-half
US4587664A (en) High speed frequency divider dividing pulse by a number obtained by dividing an odd number by two
US4081755A (en) Baud rate generator utilizing single clock source
JP3003328B2 (ja) クロック信号回路
JP2530663B2 (ja) 分周回路
JP2576657B2 (ja) タイミング信号発生器
JPH0770996B2 (ja) ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置
SU1732465A1 (ru) Управл емый делитель частоты следовани импульсов
JP3243801B2 (ja) デジタル入力回路
JPH0286214A (ja) 奇数分周回路
KR100214565B1 (ko) 필터 기능을 갖는 디엘엘(dll)회로

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)