HK144594A - Method and apparatus for software debugging - Google Patents

Method and apparatus for software debugging Download PDF

Info

Publication number
HK144594A
HK144594A HK144594A HK144594A HK144594A HK 144594 A HK144594 A HK 144594A HK 144594 A HK144594 A HK 144594A HK 144594 A HK144594 A HK 144594A HK 144594 A HK144594 A HK 144594A
Authority
HK
Hong Kong
Prior art keywords
comparators
address
data
recognition
measurement
Prior art date
Application number
HK144594A
Other languages
German (de)
English (en)
Inventor
M Hall Kevin
A Schmelzer Daniel
Original Assignee
Agilent Technologies, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies, Inc. filed Critical Agilent Technologies, Inc.
Publication of HK144594A publication Critical patent/HK144594A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3636—Debugging of software by tracing the execution of the program
    • G06F11/364—Debugging of software by tracing the execution of the program tracing values on a bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Claims (6)

  1. Procédé d'acquisition de données concernant l'exécution d'un logiciel dans un système cible en cours de test, comprenant les étapes de :    surveillance des signaux de statuts, de données et d'adresses présents sur un bus d'émulation (12) en provenance du système cible en cours de test ;    programmation de comparateurs de reconnaissance d'adresses-données (15, 17) en réponse auxdits signaux de bus d'émulation, lesdits comparateurs de reconnaissance d'adresses-données (15, 17) devant être programmés pour détecter des événements statiques, particulièrement un signal d'adresses et/ou de statuts et/ou de données ou un événement pour lequel ces signaux s'inscrivent dans une plage prédéterminée et pour produire une première sortie chaque fois que les signaux de bus d'émulation sont égaux à des valeurs sélectionnées ou qu'ils s'inscrivent dans une plage de valeurs sélectionnées ;    programmation d'un générateur de ressource de haut niveau (19) en réponse à la première sortie des comparateurs de reconnaissance d'adresses-données (15, 17), ledit générateur de ressource de haut niveau (19) pouvant être programmé pour déterminer la survenance de combinaisons d'événements multiples détectés par les comparateurs de reconnaissance d'adresses-données (15, 17) et pour produire une seconde sortie chaque fois qu'une combinaison sélectionnée d'événements multiples et de configurations de sortie correspondantes en provenance des comparateurs de reconnaissance d'adresses-données survient ;    caractérisé par les étapes suivantes :    programmation de comparateurs de reconnaissance dynamique (13) en réponse auxdits signaux de bus d'émulation, lesdits comparateurs de reconnaissance dynamique (13) pouvant être programmés pour détecter des événements qui mettent en jeu les variables activées dynamiquement d'un langage de programmation d'ordre supérieur chaque fois que les signaux de bus d'émulation sont égaux à des valeurs sélectionnées ou qu'ils s'inscrivent dans une plage de valeurs sélectionnées ;    reprogrammation des comparateurs de reconnaissance dynamique (13) pendant l'exécution du logiciel en cours de test afin de produire une quatrième sortie chaque fois que les signaux de bus d'émulation sont égaux à des valeurs sélectionnées ou qu'ils s'inscrivent dans une plage de valeurs représentant un accès à une variable activée dynamiquement, lesdites valeurs sélectionnées ou lesdites plages de valeurs étant déterminées par un générateur de fonction séquentielle rapide (31) en réponse à une troisième sortie en provenance des comparateurs de reconnaissance dynamique (13) et à des signaux présents sur le bus d'émulation représentant l'emplacement dans une pile, ledit générateur de fonction séquentielle rapide (31) calculant la plage d'adresses assignée à la variable activée dynamiquement en fonction dudit emplacement de pile et de valeurs de décalage prédéterminées et reprogrammant au moins l'un desdits comparateurs de reconnaissance dynamique avec la plage d'adresses assignée à la variable activée dynamiquement, ledit générateur de fonction séquentielle rapide (31) répondant également à ladite quatrième sortie desdits comparateurs de reconnaissance dynamique pour produire une cinquième sortie ;    validation d'un générateur de fonction dédiée (25) pour répondre à la seconde sortie en provenance du générateur de ressource de haut niveau (19) et à la cinquième sortie en provenance du générateur de fonction séquentielle rapide (31) afin de produire au moins une sortie ;    stockage des signaux de statuts, de données et d'adresses présents sur le bus d'émulation (12) dans une mémoire d'acquisition (35) en réponse au signal de sortie en provenance du générateur de fonction dédiée (25).
  2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend les programmes de mesures suivants basés sur un logiciel :    mesures de traces pour mettre en oeuvre une analyse de débogage de logiciel de niveau haut ; et    mesures temporelles et de comptage dont chacune est destinée à mesurer des temps passés dans chaque module de programme en cours de test ainsi que le nombre de fois où des instructions de programmes spécifiés sont exécutées.
  3. Procédé selon la revendication 2, caractérisé en ce que les mesures de traces sont classifiées selon les types suivants :    mesure de module de trace pour suivre un flux de programme en capturant l'entrée et la sortie relatives à un module de programme spécifié ;    mesure de flux de données de trace pour suivre les valeurs de données au niveau des points d'entrée et de sortie d'une procédure ;    mesure d'instructions de trace pour tracer un flux d'instructions contenu à l'intérieur d'un unique module de programme ; et    mesure de variables de trace pour tracer tous les accès à des variables spécifiées pendant une exécution de programme ; et    en ce que les mesures temporelles et de comptage sont classifiées selon les types :    mesure de modules temporels pour mesurer et afficher des temps passés minimum, maximum et moyen dans un module de programme spécifié, dans laquelle le temps mesuré inclut la totalité du temps écoulé entre l'entrée du module spécifié et la sortie de ce module, y compris le temps passé dans des appels à des sous-programmes et dans des interruptions de sous-programmes; et    mesure d'instructions de comptage pour compter le nombre de fois où chaque instruction d'un module spécifié est exécutée.
  4. Appareil de réalisation du procédé selon la revendication 1, comprenant :    un comparateur de reconnaissance d'adresses-données (15, 17) pour détecter un signal d'adresses et/ou de statuts et/ou de données particulier ou un événement dans lequel ces signaux s'inscrivent dans une plage prédéterminée et pour produire un premier signal de sortie suite à la survenue d'une configuration choisie de signaux reçus sur un bus d'émulation depuis un système cible en cours de test, un générateur de ressource de haut niveau (19) répondant audit premier signal de sortie pour déterminer la survenance de combinaisons d'événements multiples détectés par le générateur de reconnaissance d'adresses-données (15, 17) et pour produire un second signal de sortie suite à la survenance d'une configuration choisie dudit premier signal de sortie ;    caractérisé par :    des comparateurs de reconnaissance dynamique (13) qui peuvent être programmés pour détecter des événements qui mettent en jeu des variables activées dynamiquement d'un langage de programmation d'ordre supérieur et pour produire un troisième signal de sortie suite à la survenue d'une configuration choisie de signaux reçus sur le bus d'émulation, au moins l'un desdits comparateurs de reconnaissance dynamique (13) pouvant être programmé pendant l'exécution d'un logiciel du système cible pour produire un quatrième signal de sortie suite à la survenance d'une configuration choisie de signaux reçus sur le bus d'émulation, ladite configuration représentant un accès à une variable activée dynamiquement ;    un générateur de fonction séquentielle rapide (31) répondant audit troisième signal de sortie et à des signaux présents sur le bus d'émulation et représentant l'emplacement de pile, pour calculer la plage d'adresses assignée à la variable activée dynamiquement en fonction dudit emplacement de pile et de valeurs de décalage prédéterminées et pour reprogrammer au moins l'un desdits comparateurs de reconnaissance dynamique, ledit générateur de fonction séquentielle rapide (31) répondant également audit quatrième signal de sortie pour produire un cinquième signal de sortie ;    une mémoire d'acquisition (35) qui reçoit des signaux en provenance du bus d'émulation et qui stocke des signaux sélectionnés ; et    un générateur de fonction dédiée (25) répondant audit second signal de sortie et audit cinquième signal de sortie pour stocker des données dans ladite mémoire d'acquisition.
  5. Appareil selon la revendication 4, caractérisé en ce que lesdits comparateurs de reconnaissance d'adresses-données (15, 17), lesdits comparateurs de reconnaissance dynamique (13), ladite mémoire d'acquisition (35) et ledit générateur de fonction dédiée (25) sont couplés audit système cible en cours de test via le bus d'émulation (12) et des moyens d'entrée de données (11).
  6. Appareil selon la revendication 4 ou 5, caractérisé en ce que les comparateurs de reconnaissance d'adresses-données (15, 17),    les comparateurs de reconnaissance dynamique (13),    la mémoire d'acquisition (35), et    le générateur de fonction dédiée (25) sont couplés à un microprocesseur (39) via un bus système (14), ledit microprocesseur (39) qui reçoit les paramètres de la mesure qui doit être effectuée étant conçu pour configurer les composants d'appareil conformément à des types de mesures classifiées.
HK144594A 1985-01-31 1994-12-22 Method and apparatus for software debugging HK144594A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/699,781 US4720778A (en) 1985-01-31 1985-01-31 Software debugging analyzer

Publications (1)

Publication Number Publication Date
HK144594A true HK144594A (en) 1994-12-30

Family

ID=24810890

Family Applications (1)

Application Number Title Priority Date Filing Date
HK144594A HK144594A (en) 1985-01-31 1994-12-22 Method and apparatus for software debugging

Country Status (5)

Country Link
US (1) US4720778A (fr)
EP (1) EP0189848B1 (fr)
JP (1) JPH0833845B2 (fr)
DE (1) DE3687842T2 (fr)
HK (1) HK144594A (fr)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8602849A (nl) * 1986-11-11 1988-06-01 Philips Nv Inrichting voor het emuleren van een microcontroller, middels gebruik maken van een moedermicrocontroller en een dochtermicrocontroller, moedermicrocontroller, respektievelijk dochtermicrocontroller voor gebruik in zo een inrichting, geintegreerde schakeling voor gebruik in zo een dochtermicrocontroller en microcontroller bevattende zo een geintegreerde schakeling.
JPS63155336A (ja) * 1986-12-19 1988-06-28 Hitachi Ltd デ−タ処理装置
US4935881A (en) * 1987-04-14 1990-06-19 Jeffrey Lowenson Method and apparatus for testing missile systems
US5025364A (en) * 1987-06-29 1991-06-18 Hewlett-Packard Company Microprocessor emulation system with memory mapping using variable definition and addressing of memory space
US5127103A (en) * 1987-10-14 1992-06-30 North American Philips Corporation Real-time tracing of dynamic local data in high level languages in the presence of process context switches
US5050068A (en) * 1988-10-03 1991-09-17 Duke University Method and apparatus for using extracted program flow information to prepare for execution multiple instruction streams
DE3909775A1 (de) * 1989-03-21 1990-09-27 Siemens Ag Verfahren zur untersuchung eines digitalen datenstroms
US5201050A (en) * 1989-06-30 1993-04-06 Digital Equipment Corporation Line-skip compiler for source-code development system
US5325531A (en) * 1989-06-30 1994-06-28 Digital Equipment Corporation Compiler using clean lines table with entries indicating unchanged text lines for incrementally compiling only changed source text lines
US5465258A (en) * 1989-11-13 1995-11-07 Integrity Systems, Inc. Binary image performance evaluation tool
EP0455946A3 (en) * 1990-05-07 1992-10-28 International Business Machines Corporation System for debugging shared memory multiprocessor computers
JP3169597B2 (ja) * 1990-05-16 2001-05-28 エヌイーシーソフト株式会社 マルチタスク実行時間アカウント方法とその機構
JPH04148242A (ja) * 1990-10-08 1992-05-21 Fujitsu Ltd ロード・モジュール実行時トレース処理方法
CA2105055C (fr) * 1993-01-05 1998-06-16 Jeffrey Scott Boston Methodes de retablissement de fenetres pour applications a fenetres dont l'execution est interrompue
JPH09502034A (ja) * 1993-05-10 1997-02-25 シンキング・ソフトウエア・インコーポレーテッド より少ない再コンパイル及び再リンケージ処理を可能にする目標プロセスのオブジェクト・コードの別形式を導入することにより、誤り位置とシステムへの新たな要求に起因する修正位置との自動的な識別を可能にする、コンピュータ・ソフトウェア・プロセスにおける不確実性最小化方法
GB9320052D0 (en) * 1993-09-29 1993-11-17 Philips Electronics Uk Ltd Testing and monitoring of programmed devices
WO1995025304A1 (fr) * 1994-03-14 1995-09-21 Green Hills Software, Inc. Optimisation du temps et des essais de programmes de langages de niveau superieur
FR2720173B1 (fr) * 1994-05-20 1996-08-14 Sgs Thomson Microelectronics Circuit intégré comprenant des moyens pour arrêter l'exécution d'un programme d'instructions quand une combinaison de points d'arrêt est vérifiée.
FR2721725B1 (fr) * 1994-06-23 1996-09-20 Matra Marconi Space France Module de test pour analyser l'exécution d'un programme par une carte à microprocesseur.
US5649085A (en) * 1994-12-09 1997-07-15 International Business Machines Corporation Method and system for storing and displaying system operation traces with asynchronous event-pairs
US5748878A (en) * 1995-09-11 1998-05-05 Applied Microsystems, Inc. Method and apparatus for analyzing software executed in embedded systems
US5812850A (en) * 1995-11-13 1998-09-22 Object Technology Licensing Corp. Object-oriented symbolic debugger using a compiler driven database and state modeling to control program execution
US7266725B2 (en) * 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US5732210A (en) * 1996-03-15 1998-03-24 Hewlett-Packard Company Use of dynamic translation to provide fast debug event checks
US5764883A (en) * 1996-03-28 1998-06-09 Hewlett-Packard Co. System and method for checking for dynamic resource misuse in a computer program
US6052530A (en) * 1996-10-09 2000-04-18 Hewlett-Packard Co. Dynamic translation system and method for optimally translating computer code
US5946472A (en) * 1996-10-31 1999-08-31 International Business Machines Corporation Apparatus and method for performing behavioral modeling in hardware emulation and simulation environments
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654595A1 (de) * 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
ATE243390T1 (de) * 1996-12-27 2003-07-15 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen umladen von datenflussprozessoren (dfps) sowie bausteinen mit zwei- oder mehrdimensionalen programmierbaren zellstrukturen (fpgas, dpgas, o.dgl.)
DE19654846A1 (de) * 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6044335A (en) * 1997-12-23 2000-03-28 At&T Corp. Productivity metrics for application software systems
US6106571A (en) * 1998-01-29 2000-08-22 Applied Microsystems Corporation Relocatable instrumentation tags for testing and debugging a computer program
US6658486B2 (en) 1998-02-25 2003-12-02 Hewlett-Packard Development Company, L.P. System and method for efficiently blocking event signals associated with an operating system
AU5805300A (en) 1999-06-10 2001-01-02 Pact Informationstechnologie Gmbh Sequence partitioning in cell structures
EP0997819B1 (fr) * 1999-08-06 2001-10-31 Agilent Technologies, Inc. (a Delaware corporation) Reconnaissance dynamique d'événement
JP2001195281A (ja) * 2000-01-07 2001-07-19 Sony Corp システム監視装置
US7100152B1 (en) 2000-01-31 2006-08-29 Freescale Semiconductor, Inc. Software analysis system having an apparatus for selectively collecting analysis data from a target system executing software instrumented with tag statements and method for use thereof
ATE476700T1 (de) 2000-06-13 2010-08-15 Richter Thomas Pipeline ct-protokolle und -kommunikation
US8058899B2 (en) * 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US20090300262A1 (en) * 2001-03-05 2009-12-03 Martin Vorbach Methods and devices for treating and/or processing data
US20090210653A1 (en) * 2001-03-05 2009-08-20 Pact Xpp Technologies Ag Method and device for treating and processing data
US7844796B2 (en) * 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
US9037807B2 (en) * 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US20070299993A1 (en) * 2001-03-05 2007-12-27 Pact Xpp Technologies Ag Method and Device for Treating and Processing Data
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
ATE557344T1 (de) * 2001-06-20 2012-05-15 Krass Maren Verfahren und gerät zum partitionieren von grossen rechnerprogrammen
US7996827B2 (en) * 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US7434191B2 (en) * 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7577822B2 (en) * 2001-12-14 2009-08-18 Pact Xpp Technologies Ag Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization
US20050132344A1 (en) * 2002-01-18 2005-06-16 Martin Vorbach Method of compilation
AU2003208266A1 (en) * 2002-01-19 2003-07-30 Pact Xpp Technologies Ag Reconfigurable processor
EP2043000B1 (fr) 2002-02-18 2011-12-21 Richter, Thomas Systèmes de bus et procédé de reconfiguration
WO2003081454A2 (fr) * 2002-03-21 2003-10-02 Pact Xpp Technologies Ag Procede et dispositif de traitement de donnees
US8914590B2 (en) * 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US20110238948A1 (en) * 2002-08-07 2011-09-29 Martin Vorbach Method and device for coupling a data processing unit and a data processing array
US7657861B2 (en) * 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
AU2003286131A1 (en) * 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
AU2003289844A1 (en) 2002-09-06 2004-05-13 Pact Xpp Technologies Ag Reconfigurable sequencer structure
US8386852B2 (en) * 2002-11-05 2013-02-26 Hewlett-Packard Development Company, L.P. Automated recording and replaying of software regression tests
DE112004000026D2 (de) * 2003-04-04 2006-06-14 Pact Xpp Technologies Ag Verfahren und Vorrichtung für die Datenverarbeitung
EP1634182A2 (fr) * 2003-06-17 2006-03-15 PACT XPP Technologies AG Dispositif et procede de traitement de donnees
WO2006082091A2 (fr) * 2005-02-07 2006-08-10 Pact Xpp Technologies Ag Dispositif de traitement de donnees massivement parallele a faible latence
JP4700611B2 (ja) * 2003-08-28 2011-06-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データ処理装置およびデータ処理方法
US7222034B2 (en) * 2003-09-19 2007-05-22 Tektronix, Inc. In-circuit measurement of saturation flux density Bsat, coercivity Hc, and permiability of magnetic components using a digital storage oscilloscope
US20050144588A1 (en) * 2003-12-30 2005-06-30 Intel Corporation System and method for embedded processor firmware development
JP4494899B2 (ja) * 2004-07-29 2010-06-30 富士通株式会社 プロセッサデバッグ装置およびプロセッサデバッグ方法
ATE367607T1 (de) * 2005-05-02 2007-08-15 Accemic Gmbh & Co Kg Verfahren und vorrichtung zur emulation einer programmierbaren einheit
US7281942B2 (en) * 2005-11-18 2007-10-16 Ideal Industries, Inc. Releasable wire connector
EP1974265A1 (fr) 2006-01-18 2008-10-01 PACT XPP Technologies AG Procédé de définition de matériels
US7693257B2 (en) * 2006-06-29 2010-04-06 Accuray Incorporated Treatment delivery optimization
US20090158258A1 (en) * 2007-12-17 2009-06-18 James Gregory E Instrumentation information gathering system and method
US20090327809A1 (en) * 2008-06-26 2009-12-31 Microsoft Corporation Domain-specific guidance service for software development
US20100272811A1 (en) * 2008-07-23 2010-10-28 Alkermes,Inc. Complex of trospium and pharmaceutical compositions thereof
JP2010244393A (ja) * 2009-04-08 2010-10-28 Renesas Electronics Corp パフォーマンス評価装置、及びパフォーマンス評価方法
US8990779B2 (en) * 2009-08-11 2015-03-24 Sap Se Response time measurement system and method
JP5901668B2 (ja) * 2013-02-28 2016-04-13 タタ コンサルタンシー サービシズ リミテッドＴＡＴＡ Ｃｏｎｓｕｌｔａｎｃｙ Ｓｅｒｖｉｃｅｓ Ｌｉｍｉｔｅｄ 静的解析中に発生した警告をグループ化するシステムおよび方法
US9594669B2 (en) 2015-04-30 2017-03-14 International Business Machines Corporation Debug management using a counter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338660A (en) * 1979-04-13 1982-07-06 Relational Memory Systems, Inc. Relational break signal generating device
US4503495A (en) 1982-01-15 1985-03-05 Honeywell Information Systems Inc. Data processing system common bus utilization detection logic
US4511960A (en) * 1982-01-15 1985-04-16 Honeywell Information Systems Inc. Data processing system auto address development logic for multiword fetch
JPS59183443A (ja) * 1983-04-01 1984-10-18 Omron Tateisi Electronics Co デバツグ装置
JPS59221753A (ja) * 1983-06-01 1984-12-13 Hitachi Ltd サブル−チントレ−サ
JPS603031A (ja) * 1983-06-17 1985-01-09 Fuji Electric Co Ltd 情報処理装置
US4631701A (en) * 1983-10-31 1986-12-23 Ncr Corporation Dynamic random access memory refresh control system

Also Published As

Publication number Publication date
JPH0833845B2 (ja) 1996-03-29
JPS61204749A (ja) 1986-09-10
EP0189848B1 (fr) 1993-03-03
DE3687842T2 (de) 1993-10-14
EP0189848A3 (en) 1988-10-19
DE3687842D1 (de) 1993-04-08
US4720778A (en) 1988-01-19
EP0189848A2 (fr) 1986-08-06

Similar Documents

Publication Publication Date Title
EP0189848B1 (fr) Méthode et appareil de déverminage de logiciel
US4845615A (en) Software performance analyzer
US5265254A (en) System of debugging software through use of code markers inserted into spaces in the source code during and after compilation
US5103394A (en) Software performance analyzer
US5450586A (en) System for analyzing and debugging embedded software through dynamic and interactive use of code markers
US7302675B2 (en) System and method for analyzing a graphical program using debugging graphical programs
EP1130518B1 (fr) Système et méthode d'analyse de software avec une fonction pour recolter de facon sélective des données d'analyse provenant d'un système cible sur lequel s'execute un programme instrumenté par un système de tags
US4782461A (en) Logical grouping of facilities within a computer development system
US6247146B1 (en) Method for verifying branch trace history buffer information
US8924937B1 (en) Method and system for generating verification information and tests for software
US6173395B1 (en) Mechanism to determine actual code execution flow in a computer
Harrold et al. An approach to analyzing and testing component-based systems
EP1202193A2 (fr) Appareil et méthode pour vérifier une fonction logique d'une puce à semi-conducteurs
CN110580226A (zh) 操作系统级程序的目标码覆盖率测试方法、系统及介质
US6618853B1 (en) Program production system for semiconductor tester
CN112597006B (zh) 一种嵌入式软件集成测试自动化执行系统及方法
US5115502A (en) Method and apparatus for determining internal status of a processor using simulation guided by acquired data
US20030177471A1 (en) System and method for graphically developing a program
CN100456248C (zh) 获得程序代码和函数执行覆盖率及执行效率的装置及方法
Lutz et al. Testing tools (software)
Fryer The memory bus monitor: a new device for developing real-time systems
Faisal et al. Awareness Implementation of a Real Time Operating Systems (RTOS) for Debugging
Randle et al. Microprocessors in instrumentation
Cunha et al. On the use of boundary scan for code coverage of critical embedded software
Lee Microprocessor analysers in the development and support of microprocessor-based systems

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)