HK21494A - Data processor having dynamic bus sizing - Google Patents

Data processor having dynamic bus sizing Download PDF

Info

Publication number
HK21494A
HK21494A HK214/94A HK21494A HK21494A HK 21494 A HK21494 A HK 21494A HK 214/94 A HK214/94 A HK 214/94A HK 21494 A HK21494 A HK 21494A HK 21494 A HK21494 A HK 21494A
Authority
HK
Hong Kong
Prior art keywords
operand
storage device
communication bus
bus
bus controller
Prior art date
Application number
HK214/94A
Other languages
English (en)
French (fr)
Inventor
David S. Mothersole
Lester M. Crudele
James L. Tietjen
Robert R. Thompson
Original Assignee
Motorola, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola, Inc. filed Critical Motorola, Inc.
Publication of HK21494A publication Critical patent/HK21494A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D231/00—Heterocyclic compounds containing 1,2-diazole or hydrogenated 1,2-diazole rings
    • C07D231/02—Heterocyclic compounds containing 1,2-diazole or hydrogenated 1,2-diazole rings not condensed with other rings
    • C07D231/10—Heterocyclic compounds containing 1,2-diazole or hydrogenated 1,2-diazole rings not condensed with other rings having two or three double bonds between ring members or between ring members and non-ring members
    • C07D231/12—Heterocyclic compounds containing 1,2-diazole or hydrogenated 1,2-diazole rings not condensed with other rings having two or three double bonds between ring members or between ring members and non-ring members with only hydrogen atoms, hydrocarbon or substituted hydrocarbon radicals, directly attached to ring carbon atoms
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D405/00—Heterocyclic compounds containing both one or more hetero rings having oxygen atoms as the only ring hetero atoms, and one or more rings having nitrogen as the only ring hetero atom
    • C07D405/02—Heterocyclic compounds containing both one or more hetero rings having oxygen atoms as the only ring hetero atoms, and one or more rings having nitrogen as the only ring hetero atom containing two hetero rings
    • C07D405/06—Heterocyclic compounds containing both one or more hetero rings having oxygen atoms as the only ring hetero atoms, and one or more rings having nitrogen as the only ring hetero atom containing two hetero rings linked by a carbon chain containing only aliphatic carbon atoms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Microcomputers (AREA)

Claims (5)

  1. Datenverarbeitungssystem (10) mit einem Datenprozessor (12), der über eine Nachrichten-Sammelleitung mit einem Speicher (20) Daten auszutauschen imstande ist, der über mehrere sich unterscheidende Ein-/Auslaßformate verfügt, wobei zu dem Datenprozessor (12) gehören:    Hilfsmittel zum Versorgen des Speichers (20) mit einem ersten Signal, das in einem ersten Taktzyklus des Systems anzeigt, daß unter Benutzung der Nachrichten-Sammelleitung ein Operand zu übertragen ist, und zur Übertragung des Operanden zwischen dem Datenprozessor und dem Speicher beim Empfang eines zweiten Signals aus dem Speicher, ferner dadurch gekennzeichnet,    daß eine Steuerung (14) der Nachrichten-Sammelleitung zwischen dem Datenprozessor (12) und dem Speicher (20) und an der Nachrichten-Sammelleitung angeschlossen ist, um ununterbrochen die Führung der Sammelleitung während des ersten und, wenn notwendig, eines zweiten unmittelbar folgenden Taktzyklus des Systems zu behaupten, wobei das erste Signal (*RQS, S1, S0) der Steuerung (14) der Nachrichten-Sammelleitung eine Länge des zu übertragenden Operanden anzeigt,    daß in der Steuerung (14) der Nachrichten-Sammelleitung eine erste Vorrichtung (188, 196) vorgesehen ist, um während des Übertragungsvorganges des Operanden die Führung der Sammelleitung für den Datenprozessor (12) über den Speicher (20) aufzubauen und ununterbrochen beizubehalten,    daß der Speicher (20) an die Steuerung (14) der Nachrichten-Sammelleitung das zweite Signal (*DSACK0, *DSACK1) liefert, das das Datenein-/Auslaßformat des Speichers (20) anzeigt,    daß in der Steuerung (14) der Nachrichten-Sammelleitung eine zweite Vorrichtung (188, 190) vorgesehen ist, um in dem ersten Taktzyklus des Systems aus dem Speicher (20) das zweite Signal zu empfangen,    daß eine dritte Vorrichtung (13; 94, 96, 98, 100, 102, 104) an dem Datenprozessor (12), an der Steuerung (14) der Nachrichten-Sammelleitung und über die Nachrichten-Sammelleitung an dem Speicher (20) angeschlossen ist, um während des ersten Taktzyklus des Systems den gesamten Operanden oder einen möglichst großen Abschnitt des Operanden zu übertragen, so daß zur Ausführung der Übertragung entsprechend den ersten und zweiten Signalen der Operand bei dem ersten Taktzyklus des Systems durch Ordnen der Nachrichten-Sammelleitung vollständig übertragen wird,    daß in der Steuerung der Nachrichten-Sammelleitung eine vierte Vorrichtung (180) an die dritte Vorrichtung zur Lieferung eines dritten Signals (*CURS) an die dritte Vorrichtung (18) angeschlossen ist, das die tatsächliche Größe des auf die Nachrichten-Sammelleitung gelegten Operanden anzeigt,    und daß die dritte Vorrichtung, wenn überhaupt, den Rest des Operanden, der die Kapazität der Nachrichten-Sammelleitung bei dem ersten Taktzyklus des Systems übersteigt, bei dem zweiten unmittelbar folgenden Taktzyklus des Systems in der Weise überträgt, daß zur Anpassung an den Rest die Nachrichten-Sammelleitung der Größe nach geordnet wird.
  2. Datenverarbeitungssystem (10) gemäß Anspruch 1, bei dem die Steuerung (14) der Nachrichten-Sammelleitung derart angeordnet ist, daß der Datenprozessor (12) während der Übertragung des Operanden andere Aufgaben der Datenverarbeitung auszuführen imstande ist.
  3. Datenverarbeitungssystem (10) gemäß Anspruch 1 oder 2, bei dem die erste Vorrichtung (188, 196) das erste Signal zu Beginn jedes der zusammenhängenden Taktzyklen des Systems vorsieht.
  4. Verfahren zum Übertragen von Operanden zwischen einem Datenprozessor und einem Speicher in einem Datenverarbeitungssystem (10), das einen Datenprozessor (12) besitzt, der über eine Nachrichten-Sammelleitung mit dem Speicher (20) Nachrichten austauschen kann, der mehrere sich unterscheidende Ein-/Auslaßformate aufweist, mit den folgenden Schritten:    bei einem ersten Taktzyklus des Systems aus dem Datenprozessor (12) ein Anforderungssignal an den Speicher (20) heranzubringen, das anzeigt, daß ein Operand unter Benutzung der Nachrichten-Sammelleitung zu übertragen ist,    in Abhängigkeit von dem Anforderungssignal aus dem Speicher (20) ein Antwortsignal zu empfangen und den    Operanden zwischen dem Datenprozessor (10) und dem Speicher (20) zu übertragen, ferner gekennzeichnet durch die folgenden Schritte:    während des ersten Taktzyklus und, wenn notwendig, während eines zweiten unmittelbar folgenden Taktzyklus des Systems für den Datenprozessor die Führung der Sammelleitung über den Speicher (20) mit einer Steuerung (14) der Sammelleitung aufzubauen und ununterbrochen aufrechtzuerhalten, die zwischen dem Datenprozessor (12) und dem Speicher (20) angeschlossen ist,    zu der Steuerung (14) der Nachrichten-Sammelleitung das Anforderungssignal (*RQS, S1, S0) zu übertragen, das die Länge des zu übertragenden Operanden anzeigt,    bei dem ersten Taktzyklus des Systems aus dem Speicher (20) das Antwortsignal (*DSACK0, *DSACK1) mit der Steuerung (14) der Sammelleitung zu empfangen, das das Datenein-/Auslaßformat des Speichers (20) anzeigt,    aus der Steuerung der Nachrichten-Sammelleitung ein die Operandengröße angebendes Signal (*CURS) an eine Schnittstellenschaltung (18) zu liefern, das die tatsächliche Größe des auf die Nachrichten-Sammelleitung zu legenden Operanden anzeigt, wobei die Schnittstellenschaltung an den Datenprozessor (12), die Steuerung (14) der Nachrichten-Sammelleitung und über die Nachrichten-Sammelleitung an den Speicher (20) angeschlossen wird,    während des ersten Taktzyklus des Systems den gesamten Operanden oder einen möglichst großen Abschnitt des Operanden über die von der Steuerung (14) gesteuerte Nachrichten-Sammelleitung zu übertragen, um durch eine Ordnung der Nachrichten-Sammelleitung die Übertragung entsprechend dem Anforderungssignal und dem Antwortsignal auszuführen, und    einen möglichen Rest des Operanden,der beim ersten Taktzyklus des Systems nicht in die Nachrichten-Sammelleitung hineinpaßt, bei dem zweiten unmittelbar nachfolgenden Taktzyklus durch eine Ordnung der Nachrichten-Sammelleitung zur Anpassung an den möglichen Rest zu übertragen.
  5. Verfahren zum Übertragen von Operanden in dem Datenverarbeitungssystem (10) des Anspruches 4, bei dem das Anforderungssignal zu Beginn jedes der aufeinanderfolgenden Taktzyklen des Systems vorgesehen wird.
HK214/94A 1984-06-26 1994-03-10 Data processor having dynamic bus sizing HK21494A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/624,660 US4633437A (en) 1984-06-26 1984-06-26 Data processor having dynamic bus sizing
PCT/US1985/000656 WO1986000436A1 (en) 1984-06-26 1985-04-12 Data processor having dynamic bus sizing

Publications (1)

Publication Number Publication Date
HK21494A true HK21494A (en) 1994-03-18

Family

ID=24502835

Family Applications (1)

Application Number Title Priority Date Filing Date
HK214/94A HK21494A (en) 1984-06-26 1994-03-10 Data processor having dynamic bus sizing

Country Status (10)

Country Link
US (1) US4633437A (de)
EP (1) EP0185676B1 (de)
JP (3) JPS61502565A (de)
KR (1) KR900007564B1 (de)
CA (1) CA1233264A (de)
DE (1) DE3584150D1 (de)
HK (1) HK21494A (de)
IE (1) IE57595B1 (de)
SG (1) SG119893G (de)
WO (1) WO1986000436A1 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
JPS6226561A (ja) * 1985-07-26 1987-02-04 Toshiba Corp パ−ソナルコンピユ−タ
US4799187A (en) * 1987-07-30 1989-01-17 Wang Laboratories, Inc. Memory address generator with device address type specifier
US4910656A (en) * 1987-09-21 1990-03-20 Motorola, Inc. Bus master having selective burst initiation
US4914573A (en) * 1987-10-05 1990-04-03 Motorola, Inc. Bus master which selectively attempts to fill complete entries in a cache line
US4954983A (en) * 1987-10-13 1990-09-04 Tektronix, Inc. Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor
GB2211326B (en) * 1987-10-16 1991-12-11 Hitachi Ltd Address bus control apparatus
JP2527458B2 (ja) * 1988-03-04 1996-08-21 富士通株式会社 デ―タ転送制御装置
US5073969A (en) * 1988-08-01 1991-12-17 Intel Corporation Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal
GB2228348A (en) * 1989-01-13 1990-08-22 Texas Instruments Ltd Memory interface integrated circuit
US5168562A (en) * 1989-02-21 1992-12-01 Compaq Computer Corporation Method and apparatus for determining the allowable data path width of a device in a computer system to avoid interference with other devices
US5187783A (en) * 1989-03-15 1993-02-16 Micral, Inc. Controller for direct memory access
US5119498A (en) * 1989-06-12 1992-06-02 International Business Machines Corporation Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact
JP2504206B2 (ja) * 1989-07-27 1996-06-05 三菱電機株式会社 バスコントロ―ラ
JPH0398145A (ja) * 1989-09-11 1991-04-23 Hitachi Ltd マイクロプロセッサ
US5220651A (en) * 1989-10-11 1993-06-15 Micral, Inc. Cpu-bus controller for accomplishing transfer operations between a controller and devices coupled to an input/output bus
US5329621A (en) * 1989-10-23 1994-07-12 Motorola, Inc. Microprocessor which optimizes bus utilization based upon bus speed
US5781746A (en) * 1990-07-20 1998-07-14 Siemens Aktiengesellschaft Microprocessor with multiple bus configurations
DE69034165T2 (de) * 1990-07-20 2005-09-22 Infineon Technologies Ag Mikroprozessor mit einer Vielzahl von Buskonfigurationen
KR0181471B1 (ko) * 1990-07-27 1999-05-15 윌리암 피.브레이든 컴퓨터 데이타 경로배정 시스템
US5493723A (en) * 1990-11-06 1996-02-20 National Semiconductor Corporation Processor with in-system emulation circuitry which uses the same group of terminals to output program counter bits
US5097930A (en) * 1990-12-24 1992-03-24 Eaton Corporation Pre-energizer for a synchronizer
US5537624A (en) * 1991-02-12 1996-07-16 The United States Of America As Represented By The Secretary Of The Navy Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width
JP2718292B2 (ja) * 1991-07-24 1998-02-25 日本電気株式会社 マイクロプロセッサ
WO1993004432A2 (en) * 1991-08-16 1993-03-04 Multichip Technology High-performance dynamic memory system
JP2599539B2 (ja) * 1991-10-15 1997-04-09 インターナショナル・ビジネス・マシーンズ・コーポレイション 直接メモリ・アクセス装置及びルック・アヘッド装置
JP2836321B2 (ja) * 1991-11-05 1998-12-14 三菱電機株式会社 データ処理装置
JPH07504773A (ja) * 1992-03-18 1995-05-25 セイコーエプソン株式会社 マルチ幅のメモリ・サブシステムをサポートするためのシステム並びに方法
US5251048A (en) * 1992-05-18 1993-10-05 Kent State University Method and apparatus for electronic switching of a reflective color display
JPH0827773B2 (ja) * 1992-10-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション データ経路を使用可能にする方法、装置およびデータ処理システム
JP3369227B2 (ja) * 1992-11-09 2003-01-20 株式会社東芝 プロセッサ
US5423009A (en) * 1993-02-18 1995-06-06 Sierra Semiconductor Corporation Dynamic sizing bus controller that allows unrestricted byte enable patterns
US5446845A (en) * 1993-09-20 1995-08-29 International Business Machines Corporation Steering logic to directly connect devices having different data word widths
US5835960A (en) * 1994-01-07 1998-11-10 Cirrus Logic, Inc. Apparatus and method for interfacing a peripheral device having a ROM BIOS to a PCI bus
US5758107A (en) * 1994-02-14 1998-05-26 Motorola Inc. System for offloading external bus by coupling peripheral device to data processor through interface logic that emulate the characteristics of the external bus
US6185629B1 (en) * 1994-03-08 2001-02-06 Texas Instruments Incorporated Data transfer controller employing differing memory interface protocols dependent upon external input at predetermined time
US5689659A (en) * 1995-10-30 1997-11-18 Motorola, Inc. Method and apparatus for bursting operand transfers during dynamic bus sizing
US5649125A (en) * 1995-10-30 1997-07-15 Motorola, Inc. Method and apparatus for address extension across a multiplexed communication bus
US5835970A (en) * 1995-12-21 1998-11-10 Cypress Semiconductor Corp. Burst address generator having two modes of operation employing a linear/nonlinear counter using decoded addresses
US5812798A (en) * 1996-01-26 1998-09-22 Motorola, Inc. Data processing system for accessing an external device and method therefore
US5911053A (en) * 1996-09-30 1999-06-08 Intel Corporation Method and apparatus for changing data transfer widths in a computer system
US5919254A (en) * 1997-06-25 1999-07-06 Intel Corporation Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple processing system
JPH11149444A (ja) * 1997-11-19 1999-06-02 Nec Corp データ転送制御装置及びデータ転送制御システム並びにデータ転送制御方法
US6138204A (en) * 1997-12-17 2000-10-24 Motorola, Inc. Multi bus access memory
US6611891B1 (en) * 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
US7782844B1 (en) * 1999-01-05 2010-08-24 GlobalFoundries, Inc. Method and apparatus for pattern matching on single and multiple pattern structures
US6751724B1 (en) 2000-04-19 2004-06-15 Motorola, Inc. Method and apparatus for instruction fetching
US7051218B1 (en) * 2001-07-18 2006-05-23 Advanced Micro Devices, Inc. Message based power management
US7174467B1 (en) 2001-07-18 2007-02-06 Advanced Micro Devices, Inc. Message based power management in a multi-processor system
US7000045B2 (en) * 2002-08-28 2006-02-14 Lsi Logic Corporation Byte-enabled transfer for a data bus having fixed-byte data transfer
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7366864B2 (en) * 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US8200879B1 (en) * 2004-06-29 2012-06-12 National Semiconductor Corporation Memory interface including an efficient variable-width bus
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181974A (en) * 1978-01-05 1980-01-01 Honeywell Information Systems, Inc. System providing multiple outstanding information requests
JPS581451B2 (ja) * 1978-04-28 1983-01-11 株式会社東芝 デ−タ転送方式
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4371928A (en) * 1980-04-15 1983-02-01 Honeywell Information Systems Inc. Interface for controlling information transfers between main data processing systems units and a central subsystem
JPS5798030A (en) * 1980-12-12 1982-06-18 Oki Electric Ind Co Ltd Data processing system
US4453211A (en) * 1981-04-28 1984-06-05 Formation, Inc. System bus for an emulated multichannel system
JPS5856164A (ja) * 1981-09-30 1983-04-02 Toshiba Corp デ−タ処理装置
US4503495A (en) * 1982-01-15 1985-03-05 Honeywell Information Systems Inc. Data processing system common bus utilization detection logic
JPS5955525A (ja) * 1982-09-25 1984-03-30 Toshiba Corp マイクロプロセツサ
JPS5991560A (ja) * 1982-11-18 1984-05-26 Toshiba Corp マイクロプロセツサ
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
JPH079629A (ja) * 1993-06-28 1995-01-13 Sekisui Chem Co Ltd 積層複合体及びその製造方法

Also Published As

Publication number Publication date
WO1986000436A1 (en) 1986-01-16
DE3584150D1 (de) 1991-10-24
JPH06175918A (ja) 1994-06-24
SG119893G (en) 1994-01-21
JPS61502565A (ja) 1986-11-06
IE57595B1 (en) 1993-01-13
KR900007564B1 (ko) 1990-10-15
US4633437A (en) 1986-12-30
CA1233264A (en) 1988-02-23
EP0185676A4 (de) 1986-11-10
JPH07200393A (ja) 1995-08-04
IE851575L (en) 1985-12-26
KR860700167A (ko) 1986-03-31
EP0185676A1 (de) 1986-07-02
EP0185676B1 (de) 1991-09-18
JPH079629B2 (ja) 1995-02-01
JP2586833B2 (ja) 1997-03-05
JPH0556551B2 (de) 1993-08-19

Similar Documents

Publication Publication Date Title
EP0185676B1 (de) Datenprozessor mit dynamischer breiteneinstellung
US6047120A (en) Dual mode bus bridge for interfacing a host bus and a personal computer interface bus
US4590551A (en) Memory control circuit for subsystem controller
EP0080891B1 (de) Direktes Speicherzugriffslogiksystem für ein Datenübertragungsnetzwerk
EP0141742A2 (de) Puffersystem für den Eingabe-/Ausgabe-Teil eines digitalen Datenverarbeitungssystems
EP0080890B1 (de) Schnittstellenschaltung für Untersystemsteuerung
EP0451516B1 (de) Verbessertes SCSI-Gerät in einem kleinen Rechnersystem
EP0083002A2 (de) Unterbrechungssystem für peripheres Steuerwerk
EP0074704A2 (de) Subsystemsteuerung
US5265228A (en) Apparatus for transfer of data units between buses
US4751632A (en) Data processor having multiple cycle operand cycles
US5799161A (en) Method and apparatus for concurrent data routing
EP0690382B1 (de) Rechnersystem mit einem multiplexierten Adressenbus und Pipeline-Schreiboperationen
US5371863A (en) High speed processor bus extension
US6393508B2 (en) Method and apparatus for multiple tier intelligent bus arbitration on a PCI to PCI bridge
US6865638B1 (en) Apparatus and method for transferring multi-byte words in a fly-by DMA operation
WO1986000431A1 (en) Data processor having multiple bus cycle operand cycles
EP0074300B1 (de) Speichersteuerungssystem für eine Subsystemsteuerung
JPS602710B2 (ja) 複合計算機システム
EP0380105B1 (de) Rechnerschnittstelle
US5944808A (en) Partial parity correction logic
EP0278263B1 (de) Mehrfachbus-Direktspeicherzugriffssteuerungsgerät
JPS62232061A (ja) デ−タ転送処理装置
JPH0195350A (ja) データ転送制御方式
JPS63187943A (ja) 通信制御装置

Legal Events

Date Code Title Description
PF Patent in force
PE Patent expired

Effective date: 20050411