HK40385A - Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations - Google Patents

Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations Download PDF

Info

Publication number
HK40385A
HK40385A HK403/85A HK40385A HK40385A HK 40385 A HK40385 A HK 40385A HK 403/85 A HK403/85 A HK 403/85A HK 40385 A HK40385 A HK 40385A HK 40385 A HK40385 A HK 40385A
Authority
HK
Hong Kong
Prior art keywords
data
station
clock
wire
signal
Prior art date
Application number
HK403/85A
Other languages
English (en)
French (fr)
Inventor
Adrianus Peter Martin M. Moelands
Herman Schutte
Original Assignee
Koninklijke Philips Electronics N.V.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics N.V. filed Critical Koninklijke Philips Electronics N.V.
Publication of HK40385A publication Critical patent/HK40385A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)
  • Communication Cables (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Claims (24)

1. Kommunikationssystem mit einer ersten Anzahl von Stationen (32, 34), die durch eine Zweidrahtleitung miteinander verbunden sind, die einen Datendraht (22) um Übertragen einer Reihe von Datenbits und einen Taktdraht (20) zum synchronen Übertragen eines synchronisierenden Taktsignals für jedes Datenbit zwischen zumindest einer sendenden Station und zumindest einer empfangenden Station enthält, dadurch gekennzeichnet, dass der Taktdraht ein Taktbusdraht und der Datendraht ein Datenbusdraht ist, die beide logischen Mitteln (28, 30) zur Bildung einer verdrahteten logischen Funktion zwischen den Spannungspegeln eines ersten bzw. eines zweiten logischen Werts verbunden sind, die von den betreffenden Stationen ausgesendet werden, so dass der Spannungspegel an beiden Drähten durch eine jede angeschlossene Station, die ein Signal mit dem ersten logischen Wert erzeugt, auf diesen ersten logischen Wert am betreffenden Draht gebracht werden kann, wobei jedes Signal mit dem zweiten logischen Wert, das dem betreffenden Draht zugeführt wird, maskiert wird, und dass der erwähnte Satz von sendenden/empfangenden Station zumindest eine Meisterstation und zumindest eine Sklavenstation enthält, wobei jede Meisterstation erste Mittel zum Erzeugen eines Taktimpulses mit endlicher Länge und dem zweiten logischen Wert in jeder Bitzelle zum Zuführen zum Taktdrahl enthält, wobei zumindest eine sendende Station zweite Mittel enthält, die in jeder Bitzelle vorgegebener Bitzellenfolgen ein jeweiliges Datenbit dem Datandraht zuführt in einer Zeit, die die Dauer des zugeordnet Taktimpulses auf dem Taktimpulsdraht einschliesslich der Flanken umfasst, dass weiter jede Meisterstation mit folgenden Mitteln versehen ist:
a) dritten Mitteln zur Bildung eines ersten Stoppsignals durch die Bildung eines Signalübergangs vom ersten auf den zweiten logischen Wert auf dem Datendraht während eines auf dem Takdraht vorhandenen Signals des zweiten logischen Werts;
b) vierten Mitteln zur Bildung eines ersten Startsignals durch die Bildung eines Signalübergangs vom zweiten auf den ersten logischen Wert am Datendraht während eines am Taktdraht vorhandenen Signals des zweiten logischen Werts;
dass fünfte Mittel in allen angeschlossenen Nicht-Meisterstationen ununterbrochen den zweiten logischen Wert dem Taktdraht und sechste Mittel in allen angeschlossen, nicht sendenden Stationen während der vorgebenen Bitzellenfolgen ununterbrochen den zweiten logischen Wert dem Datendraht zuführen.
2. Kommunikationssystem nach Anspruch 1, dadurch gekennzeichnet, dass einer vorgegebenen Bitzellenfolge direkt eine Bitzelle für ein von einer empfangenden Station zu erzeugendes Bestätigungsbit folgt.
3. Kommunikationssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass bei zumindest zwei zusammen sendenden Stationen in der Verbindung mit der Zweidrahtleitung diese alle auch Meisterstationen sind, dass in jeder Meisterstation ein Zeitdauergenerator (108, 110) mit einem Eingang vorhanden ist, der ein am Taktdraht erzeugtes zweites Startsignal (78, 86) empfängt, das von der ersten Station ausgelöst wird, die einen Taktsignalübergang (76) vom zweiten auf den ersten logischen Wert erzeugt, und von der letzten Station ausgelöst wird, die einen Taktsignalübergang (84) vom ersten auf den zweiten logischen Wert erzeugt, und beim Ablauf der dadurch gestarteten Zeitdauer ein "Ende"-Signal (114) abgibt, dass die ersten Mittel under der Steurung des "Ende"-Signals ein geändertes Signal (76, 83, 84) für den Taktdraht bilden und dass weiter ein Detektor (116) vorgesehen ist, der einen Signalübergang am Taktdraht als ausschliessliche Darstellung des zweiten Startsignals detektiert.
4. Kommunikationssystem nach Anspruch 3, dadurch gekennzeichnet, dass die Meisterstationen weitere Detektormittel zum Detektieren einer Unstimmigkeit zwischen einem Bitwertzustand am Datendraht und einem zu diesem Zeitpunkt von ihrem eigenen zweiten Mittel erzeugten Datenbit und zum anschliessenden Steuern einer Umschaltung auf den Zustand einer nicht als Meister sendenden Station enthalten.
5. Kommunikationssystem nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in einer von einer Meisterstation ausgehenden vorgegebenen Bitzellenfolge ein Bit eine Sender-/Empfängerfunktion angibt, die von einer Sklavenstation durchzuführen ist.
6. Kommunikationssystem nach einem der Ansprüche 1 bis 5, dadurch gerkennzeichnet, dass zum wählbaren Teilen der örtlichen Taktfrequenz durch eine ganze Zahl vor der Eingabe in den Taktbusdraht ortliche Takt- und Teilermittel in einer Meisterstation vorgesehen sind.
7. Kommunikationssystem nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zum Puffern eines am Taktbusdraht empfangenen Taktsignals unter örtlicher Synchronisation Taktfiltereingabemittel (120) in einer Station vorgesehen sind.
8. Kommunikationssystem nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zum Puffern eines am Datenbusdraht empfangenen Datensignals unter örtlicher Synchronisation Datenfiltereingabemittel (136) vorgesehen sind.
9. Kommunikationssystem nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass zumindest eine Station Mikroprozessormittel enthält.
10. Kommunikationssystem nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass weiter Wählmittel darin vorgesehen sind, die in einer Sklavenstation unter der Steuerung eines vorgegebenen Bits in eine empfangenen Datenbitfolge zwischen Lese- und Schreibzuständen wählt.
11. Kommunikationssystem nach Anspruch 10, dadurch gekennzeichnet, dass ausserdem darin Adresskomparatormittel (156) in einer Sklavenstation vorgesehen sind, die auf zu- .mindest sieben frühere Bits einer empfangenen Datenfolge anspricht.
12. Kommunikationssystem nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass auf dem Taktbusdraht übtertragene Taktsignale zumindest für eine Sklavenstation als ausschliessliche Synchronisationssignal arbeiten.
13. Kommunikationssystem nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass in einer Meisterstation die zweiten und vierten Mittel sich zum Starten einer Daten- übertragungsoperation durch die aufeinanderfolgende Bildung folgender Zustände eignen: des ersten Startsignals (66);
einer ersten Reihe von zumindest zwei Datenbits mit dem ersten logischen Wert;
einer zweiten Reihe von zumindest einem Datenbit mit dem zweiten logischen Wert;
eines in seiner Form dem ersten Startsignal entsprechenden dritten Startsignal (68).
14. Kommunikationssystem nach Ansprüche 13, dadurch gekennzeichnet, dass alle angeschlossenen Stationen eine Abfrageanordnung enthalten, deren Totzeit kürzer als entsprechend der Länge der ersten Reihe von Datenbits ist.
15. Kommunikationssystem nach Anspruch 14, dadurch gekennzeichnet, dass weiter noch Datenüberltragungsmittel vorgesehen sind , die in einer Sklavenstation Datenbits auf einen Datrendaht mit einer Bitzellengeschwindigkeit übertragen, bei der dei Zellenlänge zumindest zweimal kürzer als die Länge der Blindzeit ist.
16. Kommunikationssystem nach Anspruch 13, dadurch gekennzeichnet, dass auch Rückstellmittel vorgesehen sind, die in einer Sklavenstation beim Empfang des dritten Startsignal diese Sklavenstation in einen Anfangszustand rückstellen, wonach auf eine am Datenbusdraht anzukommende Adresse ge-wartet wird.
17. Sendende Meisterstation zur Verwendung im System nach Anspruch 1 mit einem Datentor zun Kommunizieren einer Datenbitfolge zum Datendraht einer Zweidrahtleitung und mit einem Takttor zum Kommunizieren eines synchronisierenden, mit jedem Datenbit synchron auftretenden Taksignal für jedes Datenbit zum Takdraht der Zweidrahtleitung, dadurch gekennzeichnet, dass für den ersten, örtlich zugeführten logischen Wert an beiden Toren die Station eine niedrige Ausgangsimpedanz und für den zweiten, an beiden Toren örtlich zugeführten logischen Wert die Station eine wesentlich höhere Ausgangsimpedanz hat und dass die Station erste Mittel zun Erzeugen eines Taktimpulses (58, 59) mit endlicher Länge in jeder Bitzelle und mit den dem zweiten logischen Wert zum Zuführen zum Takttor, zweite Mittel zum Zuführen eines jeweiligen Datenbits in jeder Bitzelle vorgegebener Bitzellenfolgen zum Datentor für eine Zeit, die der Dauer des zugeordneten Taktimpulses am Taktimpulstor einschliesslich seiner Flanken entspricht, dritte Mittel zur Bildung eines ersten Stoppsignals durch die Bildung eines Signalübergangs am Datentor vom ersten auf den zweiten logischen Wert (62) beim Auftreten eines Signals mit dem zweiten logischen Wert am Takttor und vierte Mittel zur Bildung eines ersten Startsignals durch die Bildung eines Signalübergangs am Datentor vom zweiten logischen Wert auf den ersten logischen Wert (60) beim Erscheinen eines Signals des zweiten logischen Werts am Takttor enthält.
18. Station nach Anspruch 17, dadurch gekennzeichnet, dass einer vorgegebenen Bitzellenfolge eine Bitzellenzeit für ein Bestätigungsbit direkt folgt.
19. Station nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass in einer vorgegebenen Bitzellenfolge eine vorgegebener Stellenbitwert eine beabsichtigte Sender-/EmpfängerFunktion angibt.
20. Empfanggende Meisterstation zur Verwendung im System nach Anspruch 1 mit einem Datentor zum Kommunizieren einer Datenbitfolge zum Datendraht und mit einem Takttor zum Kommunizieren eines synchronisierenden, mit jedem Datenbit synchron auftretenden Taktsignal für jedes Datenbit zum Taktraht der Zweidrahtleitung, dadurch gekennzeichnet, dass für den ersten, an beiden Toren örtlich zugeführten logischen Wert die Station eine niedrige Ausgangsimpedanz und für den zweiten, an beiden Toren örtlich zugeführen logischen Wert die Station eine wesentlich höhere Ausgangsimpedanz hat und dass die Station erste Mittel zum Erzeugen eines Taktimpulses (58, 59) mit endlicher Länge in jeder Bitzelle und mit dem zweiten logischen Wert zum Zuführen zum Takttor, sechste Mittel zum ununterbrochenen Zuführen des zweiten logischen Werts in jeder Bitzelle der vorgegebenen Bitzellenfolgen zum Datentor derart, dass dieser Wert von einem Signal des ersten logischen Werts mit niedriger Impedanz unterdrückt werden kann, dritte Mittel zur Bildung eines ersten Stoppsignals durch die Bildung eines Signalübergangs am Datentor zom ersten auf den zweiten logischen Wert (62) beim Erscheinen eines Signals des zweiten logischen Werts am Takttor, vierte Mittel zur Bildung eines ersten Startsignals durch die Bildung eines Signalübergangs am Datentor vom zweiten logischen Wert auf den ersten logischen Wert (60) beim Erscheinen eines Signals des zweiten logischen Werts am Takttor enthält.
21. Station nach Anspruch 20, dadurch gekennzeichnet, dass einer vorgegebenen Bitzellenfolge eine Bitzellenzeit für ein am Datentor zu erzeugendes Bestätigungsbit direkt folgt.
22. Kommunikationssystem nach Anspruch 1 mit einer sendenden Sklavenstation, die ein Datentor zum Kommunizieren einer Reihe von Datenbits und ein Takttor zum Kommunizieren eines mit jedem Datenbit synchron laufenden, synchronisierenden Taktsignals für jedes Datenbit enthält, dadurch gekennzeichnet, dass für den ersten, am Datentor örtlich zugeführten logischen Wert die Station eine niedrige Ausgangsimpedanz und für den zweiten, am Datentor örtlich zugeführten logischen Wert die Station eine wesentlich höhere Ausgangsimpedanz hat und dass die Station zweite Mittel zum Zuführen eines jeweiligen Datenbits in jeder Bitzelle der vorgegebenen Bitzellenfolgen zum Datentor für eine Zeit, die die Dauer eines am Taktimpulstor empfangbaren Taktimpulssignals des zweiten logischen Werts einschliesslich seiner Flanken überdeckt, enthält.
23. Station nach Anspruch 22, dadurch gekennzeichnet, dass einer vorgegebenen Bitzellenfolge eine Bitzellenzeit für ein am Datentor empfangbares Bestätigungsbit folgt, das als Vorbedingung zur Freigabe des direkt auffolgenden Übertrages jeder weiteren einer derartigen vorgegebenen Bitzellenfolge dient.
24. Kommunikationssystem nach Anspruch 1 mit einer empfangenden Sklavenstation, die ein Datentor zum Kommunizieren einer Reihe von Datenbits und ein Takttor zum Kommunizieren eines mit jedem Datenbit synchron laufenden, synchronisierenden Taktsignals enthält, dadurch gekennzeichnet, dass die Station Empfangsmittel zum Empfangen vorgegebener Bitzellenfolgen, die am Datentor empfangbar sind, enthält, dass einer vorgegebenen Bitzellenfolge eine Bitzelle für eine von der Station abgegebenes Bestätigungsbit folgt und dass die Station Adressvergleichsmittel zum Ansprechen auf zumindest sieben frühere Bits einer empfangenen Datenbitfolge enthält.
HK403/85A 1980-10-31 1985-05-23 Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations HK40385A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8005976A NL8005976A (nl) 1980-10-31 1980-10-31 Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.

Publications (1)

Publication Number Publication Date
HK40385A true HK40385A (en) 1985-05-31

Family

ID=19836092

Family Applications (1)

Application Number Title Priority Date Filing Date
HK403/85A HK40385A (en) 1980-10-31 1985-05-23 Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations

Country Status (10)

Country Link
EP (1) EP0051332B1 (de)
JP (3) JPS57106262A (de)
KR (1) KR880001017B1 (de)
AT (1) ATE7086T1 (de)
AU (1) AU546567B2 (de)
CA (1) CA1194574A (de)
DE (1) DE3163103D1 (de)
HK (1) HK40385A (de)
NL (1) NL8005976A (de)
SG (1) SG52184G (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3504983C2 (de) * 1984-02-22 1997-12-11 Philips Electronics Nv Datenübertragungsanordnung
US4654655A (en) * 1984-03-02 1987-03-31 Motorola, Inc. Multi-user serial data bus
FR2565751B1 (fr) * 1984-06-08 1986-09-05 Radiotechnique Compelec Circuit d'interface du type esclave
JPS6125230A (ja) * 1984-07-13 1986-02-04 Sony Corp Ｉｃ装置
JPH0727509B2 (ja) * 1985-04-06 1995-03-29 ソニー株式会社 機器内バスを利用した動作制御方法
JPH0616282B2 (ja) 1985-05-27 1994-03-02 ソニー株式会社 生産方法
JPH0752876B2 (ja) 1985-07-20 1995-06-05 ソニー株式会社 内部バス式デイジタル装置
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
JPH07104831B2 (ja) * 1985-09-20 1995-11-13 キヤノン株式会社 データ転送方法
JPH071496B2 (ja) 1985-11-05 1995-01-11 ソニー株式会社 制御方法及び制御装置
JP2578773B2 (ja) * 1986-09-01 1997-02-05 日本電気株式会社 シリアルデ−タ転送装置
DE3789743T2 (de) * 1986-09-01 1994-08-18 Nippon Electric Co Serielles Datenübertragungssystem.
JPH0771079B2 (ja) * 1986-09-01 1995-07-31 日本電気株式会社 シリアルデ−タ転送装置
US4847867A (en) * 1986-09-01 1989-07-11 Nec Corporation Serial bus interface system for data communication using two-wire line as clock bus and data bus
FR2620259B1 (fr) * 1987-03-31 1989-11-24 Smh Alcatel Dispositif de couplage de memoires non volatiles dans une machine electronique et machine a affranchir en faisant application
DE3812216A1 (de) * 1988-04-13 1989-11-02 Eurosil Electronic Gmbh Bus-system
FR2653289B1 (fr) * 1989-10-18 1995-07-07 Sagem Radiotelephone.
JPH04267458A (ja) * 1991-02-22 1992-09-24 Sharp Corp 光結合装置およびこれを利用した情報機器
AT400205B (de) * 1990-11-27 1995-11-27 Mecanotronic Produktion Von El Mehrdrahtbusleitungssystem
DE4225203A1 (de) * 1992-07-30 1992-12-03 Siemens Ag Digitales kommunikationsnetz
EP0589499B1 (de) * 1992-08-12 1999-04-07 Koninklijke Philips Electronics N.V. Mehrstationskommunikationsbussystem, sowie eine Master-Station und eine Slave-Station für den Einsatz in einem solchen System
DE4226876C2 (de) * 1992-08-13 1997-08-28 Rohde & Schwarz Serielles BUS-System
TW230808B (en) * 1993-06-04 1994-09-21 Philips Electronics Nv A two-line mixed analog/digital bus system and a station for use in such a system
DE4412549A1 (de) * 1994-04-12 1994-09-15 Wolfgang Kunz Serielles Datenübertragungssystem für Systemkomponenten mit niedriger Schaltfrequenz
GB2341468B (en) * 1994-11-09 2000-04-26 Adaptec Inc Serial port for a host adapter integrated circuit using a single terminal
US5826068A (en) * 1994-11-09 1998-10-20 Adaptec, Inc. Integrated circuit with a serial port having only one pin
DE19501800A1 (de) * 1995-01-21 1996-07-25 Zahnradfabrik Friedrichshafen Fehlererkennung und Fehlerbeseitigung bei einem seriellen Datenbussystem
EP0790489B1 (de) * 1996-02-16 2000-05-17 Dr. Johannes Heidenhain GmbH Vorrichtung und Verfahren zur Umschaltung zwischen verschiedenen Betriebsmodi eines Messwertaufnehmers
DE19614238C1 (de) * 1996-04-10 1997-12-11 Siemens Ag Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
DE19614237C1 (de) * 1996-04-10 1997-12-11 Siemens Ag Kommunikationssystem mit einer Meisterstation und mindestens einer Sklavenstation
JP3511339B2 (ja) * 1996-04-17 2004-03-29 三菱電機株式会社 通信装置
US5878234A (en) * 1996-09-10 1999-03-02 Sierra Wireless, Inc. Low power serial protocol translator for use in multi-circuit board electronic systems
JPH10198633A (ja) * 1997-01-08 1998-07-31 Mitsubishi Electric Corp シリアルデータ転送装置
TW362178B (en) * 1997-01-30 1999-06-21 Nxp Bv Electronic apparatus
FR2775091B1 (fr) 1998-02-16 2000-04-28 Matra Communication Procede de transfert de donnees en serie, et interface de bus serie synchrone mettant en oeuvre un tel procede
DE19819745A1 (de) * 1998-05-02 1999-11-04 Send Signal Elektronik Und Net Verfahren zur Datenübertragung
DE19903412C1 (de) * 1999-01-29 2000-08-24 Elsa Ag Verfahren zum Betrieb einer Shutterbrille
JP2003524947A (ja) * 1999-09-23 2003-08-19 デジタル ハーモニー テクノロジーズ インコーポレイテッド 分散同期信号のための方法および装置
DE10052627A1 (de) * 2000-10-24 2002-05-08 Abb Patent Gmbh Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems
DE10144316B4 (de) * 2001-09-10 2006-03-02 Lisa Dräxlmaier GmbH Bussystem nach dem Master-Slave-Prinzip
US20030164811A1 (en) 2002-02-21 2003-09-04 Jong-Seon Kim Flat panel display including transceiver circuit for digital interface
GB2388501A (en) * 2002-05-09 2003-11-12 Sony Uk Ltd Data packet and clock signal transmission via different paths
JP4763996B2 (ja) * 2004-11-04 2011-08-31 キヤノン株式会社 シリアル通信システム
KR101194473B1 (ko) * 2004-11-16 2012-10-24 엔엑스피 비 브이 버스 통신 시스템, 버스 통신 시스템에서 이용되는 방법, 송신기 및 수신기
WO2007034368A2 (en) 2005-09-21 2007-03-29 Nxp B.V. Bus circuit
JP4996880B2 (ja) * 2006-06-08 2012-08-08 日本オプネクスト株式会社 双方向通信システムおよび校正器
JP4782233B2 (ja) * 2010-06-23 2011-09-28 株式会社ソフイア 遊技機
JP4790854B2 (ja) * 2010-06-23 2011-10-12 株式会社ソフイア 遊技機
JP4782234B2 (ja) * 2010-06-23 2011-09-28 株式会社ソフイア 遊技機
JP4782235B2 (ja) * 2010-06-23 2011-09-28 株式会社ソフイア 遊技機
JP4790855B2 (ja) * 2010-06-23 2011-10-12 株式会社ソフイア 遊技機

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7313756A (de) * 1972-10-11 1974-04-16
JPS5148845A (ja) * 1974-10-25 1976-04-27 Hitachi Ltd Mizogatateishuhajudoro
JPS51113524A (en) * 1975-03-31 1976-10-06 Advantest Corp Data transfer controlling system
DE2837214A1 (de) * 1978-08-25 1980-03-06 Siemens Ag Anordnung zum uebertragen von digitalen datensignalen

Also Published As

Publication number Publication date
JPS63288537A (ja) 1988-11-25
KR880001017B1 (ko) 1988-06-13
EP0051332B1 (de) 1984-04-11
EP0051332A1 (de) 1982-05-12
JPH0319740B2 (de) 1991-03-15
AU7699581A (en) 1982-05-06
DE3163103D1 (en) 1984-05-17
JPH0319741B2 (de) 1991-03-15
NL8005976A (nl) 1982-05-17
JPS63288538A (ja) 1988-11-25
SG52184G (en) 1985-03-29
KR830008578A (ko) 1983-12-10
CA1194574A (en) 1985-10-01
JPS57106262A (en) 1982-07-02
AU546567B2 (en) 1985-09-05
JPS6365178B2 (de) 1988-12-14
ATE7086T1 (de) 1984-04-15

Similar Documents

Publication Publication Date Title
EP0051332B1 (de) Zweidraht-Bussystem mit einem Taktdraht und einem Datendraht zum Untereinanderverbinden einiger Stationen
US4689740A (en) Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4887262A (en) Single-channel bus system for multi-master use with bit cell synchronization, and master station comprising a bit cell synchronization element suitable for this purpose
US6055285A (en) Synchronization circuit for transferring pointer between two asynchronous circuits
US4999769A (en) System with plural clocks for bidirectional information exchange between DMA controller and I/O devices via DMA bus
US4200936A (en) Asynchronous bidirectional direct serial interface linking a programmable machine function controller and a numerical control
CA1240399A (en) Duplex controller synchronization circuit
US5208809A (en) Communication network node
US3725866A (en) Data communication system
EP0631239B1 (de) Verfahren und System zur seriellen Datenübertragung
US4396995A (en) Adapter for interfacing between two buses
GB1581836A (en) Cpu-i/o bus interface for a data processing system
US3921137A (en) Semi static time division multiplex slot assignment
US4047201A (en) I/O Bus transceiver for a data processing system
JP3832733B2 (ja) ポーリング装置および通信装置
US4744024A (en) Method of operating a bus in a data processing system via a repetitive three stage signal sequence
RU2043652C1 (ru) Устройство для сопряжения эвм с каналом связи
US6278868B1 (en) Transceiver circuit including a circuit for measuring the delay introduced by telephone lines
EP0075625B1 (de) Konversationsbus für eine Datenverarbeitungsanlage
KR100286536B1 (ko) 멀티드롭통신시스템의송신중재장치
SU1149255A1 (ru) Устройство дл управлени многоканальной измерительной системой
SU1401469A1 (ru) Устройство дл сопр жени ЭВМ с объектами управлени
SU1160421A1 (ru) Устройство дл сопр жени цифровой вычислительной машины с каналами св зи
SU1559349A1 (ru) Устройство дл сопр жени ЦВМ с группой абонентов
JP2004029947A (ja) クロック生成装置及びオーディオデータ処理装置

Legal Events

Date Code Title Description
PE Patent expired