HK47697A - Data-processing device having a non-volatile electrically erasable and reprogrammable memory - Google Patents

Data-processing device having a non-volatile electrically erasable and reprogrammable memory Download PDF

Info

Publication number
HK47697A
HK47697A HK47697A HK47697A HK47697A HK 47697 A HK47697 A HK 47697A HK 47697 A HK47697 A HK 47697A HK 47697 A HK47697 A HK 47697A HK 47697 A HK47697 A HK 47697A
Authority
HK
Hong Kong
Prior art keywords
signal
reinitialisation
programming
processing unit
register
Prior art date
Application number
HK47697A
Other languages
English (en)
French (fr)
Inventor
Ugon Michel
Original Assignee
Cp8 Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cp8 Technologies filed Critical Cp8 Technologies
Publication of HK47697A publication Critical patent/HK47697A/xx

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)
  • Debugging And Monitoring (AREA)
  • Logic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Microcomputers (AREA)

Claims (10)

  1. Datenverarbeitungsvorrichtung, mit einer Verarbeitungseinheit (2), einem nichtflüchtigen speicher (5), der wenigstens unter der teilweisen Steuerung der Verarbeitungseinheit mittels wenigstens eines Programmiersignals (Vpp, WE, EE) elektrisch löschbar und umprogrammierbar ist, Mitteln zur Erfassung (8, 8bis, 12, 13) eines Anforderungssignals zur Reinitialisierung der Vorrichtunq sowie Sperrmitteln (7, 11, 15, 16, 20), die so beschaffen sind, daß sie wenigstens so lange, wie das Reinitialisierungs-Anforderungssignal einen für die Aktivierung der Reinitialisierung geeigneten Pegel besitzt, verhindern, daß das Programmiersignal auf den nichtflüchtigen speicher einwirkt, wobei die Sperrmittel durch die Erfassungsmittel aktiviert werden, dadurch gekennzeichnet, daß sie Mittel (13) wie etwa einen Schwellenwertdetektor, der beim Anlegen der Spannung an die Vorrichtung ein Reinitialisierungs-Anforderungssignal aussendet, wenn der Versorgungswert (Vcc) dieser Vorrichtung einen minimalen Wert (Vcc min) erreicht hat, bei dem die Logikschaltungen der Vorrichtung einwandfrei arbeiten, sowie interne Hittel für die Anforderung der Reinitialisierung im Lauf des Betriebs enthält; die Sperrmittel (7, 11, 15, 16, 20) in der Weise angeschlossen sind, daß sie unterschiedslos das eine oder das andere dieser Reinitialisierungs-Anforderungssignale berücksichtigen und wenigstens ein Register (11, 15, 16, 20) enthalten, das einen Eingang für den Empfang der Reinitialisierungs-Anforderungssignale und einen Ausgang besitzt, der mit Steuermitteln (21) für wenigstens eines der für die Programmierung des umprogrammierbaren Speichers (5) notwendigen Signale (Vpp, WE, EE) verbunden ist, wobei dieses Register so beschaffen ist, daß es durch einen Reinitialisierungsbefehl in eine Konfiguration versetzt wird, die einer Sperrung der Programmierung entspricht, und eine einzige Programmierkonfiguration besitzt, in der es geladen werden muß, damit es eine Programmierung zuläßt, wobei das Laden eines Registers durch ein geeignetes Ausgangssignal (CVpp, CWE, CEI) der Verarbeitungseinheit synchron mit einem Takt der Vorrichtung erfolgt.
  2. Vorrichtung nach Anspruch 1, in der das Register mehrere Zellen (110 bis 112; 150 bis 152; 160 bis 162) enthält, die an eine kombinatorische schaltung (17 bis 20) entsprechende Aktivierungssignale liefern, wobei die kombinatorische Schaltung so beschaffen ist, daß sie das Programmiersignal zum nichtflüchtigen Speicher nur dann schickt, wenn sie Aktivierungssignale empfängt, die der Programmierkonfiguration des Registers entsprechen.
  3. Vorrichtung nach Anspruch 1, in der das Register ein Schieberegister (20) enthält, das einen einzigen Eingang, der mit der Verarbeitungseinheit verbunden ist, und so viele Ausgänge besitzt, wie Programmiersignale zum nichtflüchtigen Speicher übertragen werden müssen.
  4. Vorrichtung nach Anspruch 1, in der das Programmiersignal ein Versorgungssignal (Vpp), ein Schreibbefehlssignal (WE) sowie ein Löschbefehlssignal (EE) enthält.
  5. Vorrichtung nach Anspruch 1, die einen flüchtigen Speicher (4) enthält, wobei das Laden der Programmierkonfiguration in das Register mittels eines Konfigurationsprogramms erfolgt, das die im flüchtigen Speicher befindlichen ausführbaren Befehle enthält.
  6. Vorrichtung nach Anspruch 5, in der die ausführbaren Befehle durch die Verarbeitungseinheit in den flüchtigen Speicher geladen werden, wenn die Vorrichtung ein die Programmierung des nichtflüchtigen Speichers anforderndes Signal empfängt.
  7. Vorrichtung nach Anspruch 5, die Mittel enthält, um die in den flüchtigen Speicher (4) geladenen Befehle zu löschen, sobald diese ausgeführt worden sind.
  8. Datenverarbeitungsvorrichtung nach irgendeinem der Vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Erfassungsmittel erste Erfassungsmittel (8, 8bis, 12, 13) enthalten, die so beschaffen sind, daß sie einen ersten Pegel (RAZ1) des Reinitialisierungs-Anforderungssignals erfassen und die Sperrmittel so lange aktivieren, wie der Pegel dieses Signals zwischen dem ersten Pegel und dem aktiven Pegel liegt.
  9. Datenverarbeitungsvorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß ein Ausgang (83) der ersten Erfassungsmittel (8) mit dem Reinitialisierungseingang der Verarbeitungseinheit (2) verbunden ist, um in diesen einen Reinitialisierungsbefehl einzugeben, wenn das Anforderungssignal den ersten Pegel erreicht hat.
  10. Datenverarbeitungsvorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sie zweite Erfassungsmittel (10) für einen zweiten Pegel (RAZ2) des Reinitialisierungs-Anforderungsbefehls enthält, wovon der Ausgang mit dem Reinitialisierungseingang der Verarbeitungseinheit (2) verbunden ist, derart, daß die Eingabe eines Reinitialisierungsbefehle in die Verarbeitungseinheit (2) validiert wird, nachdem die ersten Erfassungsmittel (8, 8bis) die Sperrung der Eingabe wenigstens eines der für die Programmierung erforderlichen Signale bewirkt haben, und derart, daß der Reinitialisierungsbefehl ungültig gemacht wird, bevor die Aufhebung der Sperrung durch die ersten Mittel zugelassen wird.
HK47697A 1988-12-20 1997-04-10 Data-processing device having a non-volatile electrically erasable and reprogrammable memory HK47697A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8816788A FR2640798B1 (fr) 1988-12-20 1988-12-20 Dispositif de traitement de donnees comportant une memoire non volatile electriquement effacable et reprogrammable

Publications (1)

Publication Number Publication Date
HK47697A true HK47697A (en) 1997-04-18

Family

ID=9373144

Family Applications (1)

Application Number Title Priority Date Filing Date
HK47697A HK47697A (en) 1988-12-20 1997-04-10 Data-processing device having a non-volatile electrically erasable and reprogrammable memory

Country Status (15)

Country Link
US (1) US5566323A (de)
EP (1) EP0377368B1 (de)
JP (1) JPH0831046B2 (de)
KR (1) KR950001833B1 (de)
AT (1) ATE135487T1 (de)
AU (1) AU626368B2 (de)
CA (1) CA2005762C (de)
DE (1) DE68925960T2 (de)
ES (1) ES2087872T3 (de)
FR (1) FR2640798B1 (de)
GR (1) GR3019980T3 (de)
HK (1) HK47697A (de)
NO (1) NO307395B1 (de)
SG (1) SG66263A1 (de)
WO (1) WO1990007185A1 (de)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137080A (ja) * 1990-09-28 1992-05-12 Fuji Photo Film Co Ltd Ｉｃメモリカード
US6118261A (en) * 1993-11-08 2000-09-12 International Business Machines Corp. Slew rate control circuit
KR100566465B1 (ko) 1995-01-31 2006-03-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
DE19740941A1 (de) * 1997-09-17 1999-03-18 Siemens Ag Verfahren zum Ansteuern eines elektrisch programmierbaren Datenspeichers und Schaltungsanordnung zur Durchführung des Verfahrens
DE19912781A1 (de) * 1999-03-12 2000-11-23 Francotyp Postalia Gmbh Verfahren zum Schutz eines Sicherheitsmoduls und Anordnung zur Durchführung des Verfahrens
US6389500B1 (en) * 1999-05-28 2002-05-14 Agere Systems Guardian Corporation Flash memory
US6654847B1 (en) 2000-06-30 2003-11-25 Micron Technology, Inc. Top/bottom symmetrical protection scheme for flash
US7013481B1 (en) 2000-03-31 2006-03-14 Intel Corporation Attestation key memory device and bus
US7089418B1 (en) 2000-03-31 2006-08-08 Intel Corporation Managing accesses in a processor for isolated execution
US7013484B1 (en) 2000-03-31 2006-03-14 Intel Corporation Managing a secure environment using a chipset in isolated execution mode
US6754815B1 (en) 2000-03-31 2004-06-22 Intel Corporation Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set
US6934817B2 (en) 2000-03-31 2005-08-23 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6769058B1 (en) 2000-03-31 2004-07-27 Intel Corporation Resetting a processor in an isolated execution environment
US6760441B1 (en) 2000-03-31 2004-07-06 Intel Corporation Generating a key hieararchy for use in an isolated execution environment
US7194634B2 (en) * 2000-03-31 2007-03-20 Intel Corporation Attestation key memory device and bus
US7111176B1 (en) 2000-03-31 2006-09-19 Intel Corporation Generating isolated bus cycles for isolated execution
US6976162B1 (en) 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US6711701B1 (en) * 2000-08-25 2004-03-23 Micron Technology, Inc. Write and erase protection in a synchronous memory
US7389427B1 (en) 2000-09-28 2008-06-17 Intel Corporation Mechanism to secure computer output from software attack using isolated execution
US7793111B1 (en) 2000-09-28 2010-09-07 Intel Corporation Mechanism to handle events in a machine with isolated execution
US7215781B2 (en) * 2000-12-22 2007-05-08 Intel Corporation Creation and distribution of a secret value between two devices
US6907600B2 (en) 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US7035963B2 (en) 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
US7818808B1 (en) 2000-12-27 2010-10-19 Intel Corporation Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor
US7225441B2 (en) * 2000-12-27 2007-05-29 Intel Corporation Mechanism for providing power management through virtualization
US7117376B2 (en) * 2000-12-28 2006-10-03 Intel Corporation Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations
US7272831B2 (en) 2001-03-30 2007-09-18 Intel Corporation Method and apparatus for constructing host processor soft devices independent of the host processor operating system
US7191440B2 (en) 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7024555B2 (en) 2001-11-01 2006-04-04 Intel Corporation Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment
US7103771B2 (en) * 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126453A1 (en) * 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7308576B2 (en) * 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
US7124273B2 (en) * 2002-02-25 2006-10-17 Intel Corporation Method and apparatus for translating guest physical addresses in a virtual machine environment
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7028149B2 (en) 2002-03-29 2006-04-11 Intel Corporation System and method for resetting a platform configuration register
US20030196096A1 (en) * 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US20030196100A1 (en) * 2002-04-15 2003-10-16 Grawrock David W. Protection against memory attacks following reset
US7127548B2 (en) 2002-04-16 2006-10-24 Intel Corporation Control register access virtualization performance improvement in the virtual-machine architecture
US20030229794A1 (en) * 2002-06-07 2003-12-11 Sutton James A. System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container
US7142674B2 (en) 2002-06-18 2006-11-28 Intel Corporation Method of confirming a secure key exchange
US20040003321A1 (en) * 2002-06-27 2004-01-01 Glew Andrew F. Initialization of protected system
US6996748B2 (en) 2002-06-29 2006-02-07 Intel Corporation Handling faults associated with operation of guest software in the virtual-machine architecture
US7124327B2 (en) 2002-06-29 2006-10-17 Intel Corporation Control over faults occurring during the operation of guest software in the virtual-machine architecture
US7296267B2 (en) * 2002-07-12 2007-11-13 Intel Corporation System and method for binding virtual machines to hardware contexts
US7165181B2 (en) 2002-11-27 2007-01-16 Intel Corporation System and method for establishing trust without revealing identity
US7073042B2 (en) 2002-12-12 2006-07-04 Intel Corporation Reclaiming existing fields in address translation data structures to extend control over memory accesses
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US20040128465A1 (en) * 2002-12-30 2004-07-01 Lee Micheil J. Configurable memory bus width
US7415708B2 (en) 2003-06-26 2008-08-19 Intel Corporation Virtual machine management using processor state information
US7424709B2 (en) 2003-09-15 2008-09-09 Intel Corporation Use of multiple virtual machine monitors to handle privileged events
US7287197B2 (en) * 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7739521B2 (en) 2003-09-18 2010-06-15 Intel Corporation Method of obscuring cryptographic computations
US7610611B2 (en) 2003-09-19 2009-10-27 Moran Douglas R Prioritized address decoder
US7366305B2 (en) * 2003-09-30 2008-04-29 Intel Corporation Platform and method for establishing trust without revealing identity
US20050080934A1 (en) 2003-09-30 2005-04-14 Cota-Robles Erik C. Invalidating translation lookaside buffer entries in a virtual machine (VM) system
US7177967B2 (en) 2003-09-30 2007-02-13 Intel Corporation Chipset support for managing hardware interrupts in a virtual machine system
US7237051B2 (en) 2003-09-30 2007-06-26 Intel Corporation Mechanism to control hardware interrupt acknowledgement in a virtual machine system
US7636844B2 (en) 2003-11-17 2009-12-22 Intel Corporation Method and system to provide a trusted channel within a computer system for a SIM device
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
US8037314B2 (en) 2003-12-22 2011-10-11 Intel Corporation Replacing blinded authentication authority
US7802085B2 (en) 2004-02-18 2010-09-21 Intel Corporation Apparatus and method for distributing private keys to an entity with minimal secret, unique information
US7356735B2 (en) 2004-03-30 2008-04-08 Intel Corporation Providing support for single stepping a virtual machine in a virtual machine environment
US7620949B2 (en) 2004-03-31 2009-11-17 Intel Corporation Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment
US7490070B2 (en) 2004-06-10 2009-02-10 Intel Corporation Apparatus and method for proving the denial of a direct proof signature
US7305592B2 (en) 2004-06-30 2007-12-04 Intel Corporation Support for nested fault in a virtual machine environment
US7840962B2 (en) 2004-09-30 2010-11-23 Intel Corporation System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time
US8146078B2 (en) 2004-10-29 2012-03-27 Intel Corporation Timer offsetting mechanism in a virtual machine environment
US8924728B2 (en) 2004-11-30 2014-12-30 Intel Corporation Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information
US8533777B2 (en) * 2004-12-29 2013-09-10 Intel Corporation Mechanism to determine trust of out-of-band management agents
US7395405B2 (en) 2005-01-28 2008-07-01 Intel Corporation Method and apparatus for supporting address translation in a virtual machine environment
US7295478B2 (en) * 2005-05-12 2007-11-13 Sandisk Corporation Selective application of program inhibit schemes in non-volatile memory
US8014530B2 (en) 2006-03-22 2011-09-06 Intel Corporation Method and apparatus for authenticated, recoverable key distribution with no database secrets
DE102008030628B4 (de) * 2008-06-20 2013-08-22 Flextronics International Kft. Steuersystem
CN108665930B (zh) * 2017-04-01 2024-11-26 兆易创新科技集团股份有限公司 一种nand闪存芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011396B2 (ja) * 1980-05-08 1985-03-25 松下電器産業株式会社 半導体記憶装置の駆動回路
JPS57152696A (en) * 1981-03-17 1982-09-21 Matsushita Electric Industrial Co Ltd High frequency deicing device
US4604616A (en) * 1983-12-01 1986-08-05 The Arthur G. Russell Company, Incorporated Apparatus for programming an electrically erasable programmable read-only memory
US4644494A (en) * 1984-02-06 1987-02-17 Sundstrand Data Control, Inc. Solid state memory for aircraft flight data recorder systems
IL74952A0 (en) * 1984-05-04 1985-08-30 Gould Inc Method and system for improving the operational reliability of electronic systems formed of subsystems which perform different functions
JPH077599B2 (ja) * 1984-05-25 1995-01-30 株式会社日立製作所 半導体集積回路装置
US4612632A (en) * 1984-12-10 1986-09-16 Zenith Electronics Corporation Power transition write protection for PROM
US4744062A (en) * 1985-04-23 1988-05-10 Hitachi, Ltd. Semiconductor integrated circuit with nonvolatile memory
US4692903A (en) * 1985-07-15 1987-09-08 Zenith Electronics Corporation Memory loss protection circuit
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
JPS62245353A (ja) * 1986-04-18 1987-10-26 Hitachi Ltd Ｅｅｐｒｏｍのデ−タ書換え防止回路
JPS62271031A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd 記憶デ−タ保護方式
FR2600809B1 (fr) * 1986-06-24 1988-08-19 Eurotechnique Sa Dispositif de detection du fonctionnement du systeme de lecture d'une cellule-memoire eprom ou eeprom
FR2604555B1 (fr) * 1986-09-30 1988-11-10 Eurotechnique Sa Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement
FR2606199B1 (fr) * 1986-11-04 1988-12-09 Eurotechnique Sa Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement
US4975878A (en) * 1988-01-28 1990-12-04 National Semiconductor Programmable memory data protection scheme

Also Published As

Publication number Publication date
DE68925960T2 (de) 1996-08-08
KR950001833B1 (ko) 1995-03-03
NO307395B1 (no) 2000-03-27
WO1990007185A1 (fr) 1990-06-28
JPH0831046B2 (ja) 1996-03-27
FR2640798B1 (fr) 1993-01-08
SG66263A1 (en) 1999-07-20
ATE135487T1 (de) 1996-03-15
AU4806490A (en) 1990-07-10
US5566323A (en) 1996-10-15
GR3019980T3 (en) 1996-08-31
AU626368B2 (en) 1992-07-30
JPH03500944A (ja) 1991-02-28
DE68925960D1 (de) 1996-04-18
CA2005762A1 (fr) 1990-06-20
EP0377368B1 (de) 1996-03-13
CA2005762C (fr) 1997-02-11
NO903630D0 (no) 1990-08-17
KR910700527A (ko) 1991-03-15
EP0377368A1 (de) 1990-07-11
NO903630L (no) 1990-10-17
ES2087872T3 (es) 1996-08-01
FR2640798A1 (fr) 1990-06-22

Similar Documents

Publication Publication Date Title
US5566323A (en) Data processing system including programming voltage inhibitor for an electrically erasable reprogrammable nonvolatile memory
US5991849A (en) Rewriting protection of a size varying first region of a reprogrammable non-volatile memory
US4564922A (en) Postage meter with power-failure resistant memory
KR100300809B1 (ko) 고장안전불휘발성메모리프로그래밍시스템과그방법
KR100444537B1 (ko) 데이타처리장치
US4811293A (en) Method for storing data in an electrically erasable memory for carrying out this method
KR100305490B1 (ko) 비휘발성메모리제어회로
KR101110994B1 (ko) 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치
US4612632A (en) Power transition write protection for PROM
US20100023780A1 (en) Flash device security method utilizing a check register
EP0587445B1 (de) Integrierte Halbleiterschaltung und diese verwendende IC-Karte
US5991207A (en) Circuit configuration having a number of electronic circuit components
US5925139A (en) Microcomputer capable of preventing writing errors in a non-volatile memory
US5941987A (en) Reference cell for integrated circuit security
US5787040A (en) Device for the protection of stored data
JPH0822422A (ja) メモリ装置
US5606531A (en) Method and circuit for detecting a fault in a clock signal for microprocessor electronic devices including memory elements
US6119210A (en) Device for the protection of stored data using a time delay circuit
US6118709A (en) Externally controlled power on reset device for non-volatile memory in integrated circuit form
US5497462A (en) Method and circuit for protecting circuit configurations having an electrically programmable non-volatile memory
RU2169951C2 (ru) Полупроводниковое запоминающее устройство
KR100388219B1 (ko) 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
KR20010071231A (ko) 쓰기 인에이블 비트를 갖는 마이크로 컨트롤러
JPS62220398A (ja) Ｉｃカ−ド
US7194570B2 (en) Method and device for selecting the operating mode of an integrated circuit

Legal Events

Date Code Title Description
AS Change of ownership

Owner name: CP8 TECHNOLOGIES

Free format text: FORMER OWNER(S): BULL CP8

CHPA Change of a particular in the register (except of change of ownership)
PF Patent in force
PE Patent expired

Effective date: 20091218