HK68794A - Method and arrangements for testing megabit memory modules with arbitrary test patterns in a multiple bit test mode - Google Patents

Method and arrangements for testing megabit memory modules with arbitrary test patterns in a multiple bit test mode Download PDF

Info

Publication number
HK68794A
HK68794A HK68794A HK68794A HK68794A HK 68794 A HK68794 A HK 68794A HK 68794 A HK68794 A HK 68794A HK 68794 A HK68794 A HK 68794A HK 68794 A HK68794 A HK 68794A
Authority
HK
Hong Kong
Prior art keywords
test
test word
cell
bit
word
Prior art date
Application number
HK68794A
Other languages
German (de)
English (en)
Inventor
Dr. Normen Lieske
Dipl.-Ing. Werner Selchter
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of HK68794A publication Critical patent/HK68794A/xx

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Claims (7)

  1. Procédé pour tester des modules de mémoire à mégabits dans un mode de test multibits à configurations de test arbitraires du type dans lequel, lors de la mémorisation d'une donnée à un bit, la donnée à un bit est reproduite simultanément sur m cellules d'un groupe de la plage de cellules de mémoire suivant la relation de dimension m : f(DE) = {DE} 1,...,m avec DE ε {0,1} et, lors de la lecture des contenus des cellules d'un tel groupe de cellules, le groupe de cellules est reproduit avec inversion pour créer la donnée initiale à un bit selon la fonction inverse de dimension m : f⁻¹({DA} 1,...,m ) = DA avec DA ε {0,1} caractérisé en ce que m informations de données individuelles (DE) mémorisées dans le module de mémoire à mégabits (MBS) sont réunies dans un registre de mot de test en un mot de test (TW0) de dimension m et, qu'ensuite, l'attribution pour une coordination individuelle et fixe de la position binaire du mot de test (TW0) avec les cellules d'un groupe de cellules de dimension m, et appartenant à un environnement topologique d'un bit précis, le mot de test (TW0, pour DE=0) ou le mot de test inverse (TW0, pour DE=1) est reproduit sur un groupe désigné de cellules ou successivement sur plusieurs groupes désignés de cellules du champ de cellules (ZF).
  2. Procédé suivant la revendication 1, caractérisé en ce que, sont générés au moins deux mots de test (TW0 et TW1) optionnels, indépendants l'un de l'autre, pouvant être sélectionnés par l'information de données (DE) mémorisée et pouvant être reproduits sur le groupe des cellules du champ de cellules (ZF).
  3. Procédé suivant la revendication 1 ou 2, caractérisé en ce que les mots de test (TW0 et/ou TW1) sont envoyés à un élément logique de comparaison (VGL), qui compare le contenu réel des cellules d'un groupe de cellules aux mots de test (TW0 ou TW1) originaux mémorisés et qui, en fonction de la comparaison, génère un bon ou un mauvais signal.
  4. Agencement pour la mise en oeuvre du procédé selon l'une des revendications 1 ou 3, caractérisé en ce que le module de mémoire à mégabits (MBS) comporte un registre de mots de test, en amont du champ de cellules (ZF), pour la réception d'un mot de test (TW0) de dimension m et un élément logique de comparaison (VGL) qui est relié au registre de mot de test, en aval du champ de cellules (ZF), ainsi que plusieurs commutateurs (S2 et S3) pour commander la mémorisation d'un mot de test dans le registre de mot de test et pour écrire, dans le champ de cellules (ZF), le mot de test ou le mot de test inverse (TW0 ou TW0).
  5. Agencement pour la mise en oeuvre du procédé selon l'une des revendications 2 ou 3, caractérisé en ce que le module de mémoire à mégabits (MBS) comporte deux registres de mots de test, monté en amont du champ de cellules (ZF), pour la réception des deux mots de test (TW0 et TW1) de dimension m et un élément logique de comparaison (VGL), monté en aval du champ de cellules (ZF), et relié au registre de mots de test, ainsi que plusieurs commutateurs (S2 et S3) pour commander la mémorisation du mot de test dans le registre de mots de test et pour écrire le mot de test (TW0 ou TW1) dans le champ de cellules (ZF).
  6. Agencement suivant la revendication 4 ou 5, caractérisé en ce qu'il est prévu un compteur (Z) à cycle de comptage m ou 2xm, qui détermine la fin de la mémorisation du mot de test (TW0) ou des mots de test (TW0 et TW1) et qui excite l'écriture d'un mot de test (TW0 ou TW0 respectivement TW0 ou TW1) dans le champ de cellules (ZF).
  7. Dispositif selon la revendication 4 ou 5, caractérisé en ce qu'il est prévu une entrée de commande, par laquelle une ligne d'adresse Aj, rendue disponible par l'intermédiaire du mode de test multibits nécessitant un plus faible espace d'adresses, détermine la fin de la mémorisation du mot de test (TW0) ou des mots de test (TW0 et TW1) et excite l'écriture d'un mot de test (TW0 ou TW0 respectivement TW0 ou TW1) dans le champ de cellules (ZF).
HK68794A 1986-10-08 1994-07-14 Method and arrangements for testing megabit memory modules with arbitrary test patterns in a multiple bit test mode HK68794A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863634352 DE3634352A1 (de) 1986-10-08 1986-10-08 Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus

Publications (1)

Publication Number Publication Date
HK68794A true HK68794A (en) 1994-07-22

Family

ID=6311350

Family Applications (1)

Application Number Title Priority Date Filing Date
HK68794A HK68794A (en) 1986-10-08 1994-07-14 Method and arrangements for testing megabit memory modules with arbitrary test patterns in a multiple bit test mode

Country Status (7)

Country Link
US (1) US4841525A (fr)
EP (1) EP0263470B1 (fr)
JP (1) JP2894691B2 (fr)
KR (1) KR960004739B1 (fr)
AT (1) ATE85862T1 (fr)
DE (2) DE3634352A1 (fr)
HK (1) HK68794A (fr)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2222461B (en) * 1988-08-30 1993-05-19 Mitsubishi Electric Corp On chip testing of semiconductor memory devices
JPH02276099A (ja) * 1989-04-18 1990-11-09 Mitsubishi Electric Corp マイクロプロセッサ
US5167020A (en) * 1989-05-25 1992-11-24 The Boeing Company Serial data transmitter with dual buffers operating separately and having scan and self test modes
ATE125386T1 (de) * 1989-05-31 1995-08-15 Siemens Ag Verfahren und vorrichtung zum internen paralleltest von halbleiterspeichern.
JP2717712B2 (ja) * 1989-08-18 1998-02-25 三菱電機株式会社 半導体記憶装置
EP0418521A3 (en) * 1989-09-20 1992-07-15 International Business Machines Corporation Testable latch self checker
US5113399A (en) * 1989-10-16 1992-05-12 Rockwell International Corporation Memory test methodology
US5073891A (en) * 1990-02-14 1991-12-17 Intel Corporation Method and apparatus for testing memory
US5159599A (en) * 1990-07-31 1992-10-27 Sgs-Thomson Microelectronics, Inc. High speed testing for programmable logic devices
DE4028819A1 (de) * 1990-09-11 1992-03-12 Siemens Ag Schaltungsanordnung zum testen eines halbleiterspeichers mittels paralleltests mit verschiedenen testbitmustern
US5200960A (en) * 1990-09-21 1993-04-06 Xerox Corporation Streaming tape diagnostic
JPH06242181A (ja) * 1992-11-23 1994-09-02 Texas Instr Inc <Ti> 集積回路の試験装置及び方法
DE19639613A1 (de) * 1996-09-26 1997-08-14 Siemens Ag Integrierter Speicher und Paralleltest-Schaltungsanordnung
US5822513A (en) * 1996-09-27 1998-10-13 Emc Corporation Method and apparatus for detecting stale write data
US6539508B1 (en) 2000-03-15 2003-03-25 Xilinx, Inc. Methods and circuits for testing programmable logic
DE10133689C2 (de) * 2001-07-11 2003-12-18 Infineon Technologies Ag Testverfahren und Testvorrichtung für elektronische Speicher
US8794391B2 (en) 2007-07-10 2014-08-05 Ton-Rong TSENG Safety braking system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195770A (en) * 1978-10-24 1980-04-01 Burroughs Corporation Test generator for random access memories
US4414665A (en) * 1979-11-21 1983-11-08 Nippon Telegraph & Telephone Public Corp. Semiconductor memory device test apparatus
US4319355A (en) * 1979-12-28 1982-03-09 Compagnia Internationale Pour L'informatique Method of and apparatus for testing a memory matrix control character
JPS57203298A (en) * 1981-06-09 1982-12-13 Matsushita Electric Ind Co Ltd Semiconductor storage device
US4541090A (en) * 1981-06-09 1985-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
JPS59119597A (ja) * 1982-12-27 1984-07-10 Fujitsu Ltd 半導体記憶装置
JPS59185097A (ja) * 1983-04-04 1984-10-20 Oki Electric Ind Co Ltd 自己診断機能付メモリ装置
JPS61145799A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd メモリを内蔵した半導体集積回路
DE3583493D1 (de) * 1984-12-28 1991-08-22 Siemens Ag Integrierter halbleiterspeicher.
US4715034A (en) * 1985-03-04 1987-12-22 John Fluke Mfg. Co., Inc. Method of and system for fast functional testing of random access memories
ATE53261T1 (de) * 1985-03-26 1990-06-15 Siemens Ag Verfahren zum betreiben eines halbleiterspeichers mit integrierter paralleltestmoeglichkeit und auswerteschaltung zur durchfuehrung des verfahrens.
JPS6231439A (ja) * 1985-08-03 1987-02-10 Fujitsu Ltd 命令再処理制御方式

Also Published As

Publication number Publication date
EP0263470A3 (en) 1989-11-15
KR880005623A (ko) 1988-06-29
EP0263470A2 (fr) 1988-04-13
DE3634352A1 (de) 1988-04-21
EP0263470B1 (fr) 1993-02-17
KR960004739B1 (ko) 1996-04-12
ATE85862T1 (de) 1993-03-15
JPS63106997A (ja) 1988-05-12
JP2894691B2 (ja) 1999-05-24
DE3784209D1 (de) 1993-03-25
US4841525A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
HK68794A (en) Method and arrangements for testing megabit memory modules with arbitrary test patterns in a multiple bit test mode
US5742613A (en) Memory array of integrated circuits capable of replacing faulty cells with a spare
US4394753A (en) Integrated memory module having selectable operating functions
US6577547B2 (en) Semiconductor memory device
US3681757A (en) System for utilizing data storage chips which contain operating and non-operating storage cells
KR100336530B1 (ko) 기록 및 판독 가능한 집적 회로의 버스 터미널을테스트하기 위한 방법
KR930011107B1 (ko) 불량 메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리 장치
US5717694A (en) Fail analysis device for semiconductor memory test system
US5841785A (en) Memory testing apparatus for testing a memory having a plurality of memory cell arrays arranged therein
US5533194A (en) Hardware-assisted high speed memory test apparatus and method
US4654830A (en) Method and structure for disabling and replacing defective memory in a PROM
US4074236A (en) Memory device
US5914964A (en) Memory fail analysis device in semiconductor memory test system
US5917833A (en) Testing apparatus for semiconductor device
CN212303083U (zh) 缺陷修复电路和存储器
CN1206659C (zh) 测试存储器的方法
US20020138799A1 (en) Data transfer apparatus, memory device testing apparatus, data transfer method, and memory device testing method
JP3563362B2 (ja) 集積メモリのメモリセルの機能をテストする方法および集積メモリ
US7437627B2 (en) Method and test device for determining a repair solution for a memory module
AU607516B2 (en) Nest level judging hardware device for high speed message handling systems
CN114388048B (zh) 修复电路和存储器
CN114171102A (zh) 缺陷修复电路和缺陷修复方法
JPS585681A (ja) 半導体メモリ試験装置
CN111459741B (zh) 一种通用的存储器数据和地址产生方法
JPH10135820A (ja) カウンタの動作検査方法およびシリアルアクセスメモリ

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)