IT7320472A1 - Procedimento, sistema e attrezzo per il trattamento di oggetti - Google Patents

Procedimento, sistema e attrezzo per il trattamento di oggetti

Info

Publication number
IT7320472A1
IT7320472A1 ITMI1973A20472A IT2047273A IT7320472A1 IT 7320472 A1 IT7320472 A1 IT 7320472A1 IT MI1973A20472 A ITMI1973A20472 A IT MI1973A20472A IT 2047273 A IT2047273 A IT 2047273A IT 7320472 A1 IT7320472 A1 IT 7320472A1
Authority
IT
Italy
Prior art keywords
chips
chip
substrate
wafer
tool
Prior art date
Application number
ITMI1973A20472A
Other languages
English (en)
Other versions
IT979177B (it
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of IT7320472A1 publication Critical patent/IT7320472A1/it
Application granted granted Critical
Publication of IT979177B publication Critical patent/IT979177B/it

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/78Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using vacuum or suction, e.g. Bernoulli chucks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0446Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00Severing by tearing or breaking
    • Y10T225/30Breaking or tearing apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00Severing by tearing or breaking
    • Y10T225/30Breaking or tearing apparatus
    • Y10T225/371Movable breaking tool
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/51Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5176Plural diverse manufacturing apparatus including means for metal shaping or assembling including machining means
    • Y10T29/5177Plural diverse manufacturing apparatus including means for metal shaping or assembling including machining means and work-holder for assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53039Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
    • Y10T29/53043Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor including means to divert defective work part

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

[0001] ocket BU972OO1 7 CS 979177 DESCRIZLONE dell'invenzione...avente.per..titolo: "PROCEDIMENTO, SISTEMA E ATTREZZO PER IL TRATTAMENTO DI OGGETT a nome: International Business Machines Corporation residente in ARMONK,New York_lO5O4_(USA) di nazionalita statunitense Z0472N73 1 6 FEB.1973 depositata il: con il n La presente invenzione si riferisce ad un sistema ed a un attrezzo per_trattare una disposizione orientata di oggetti in cui gli oggetti, durante il loro trattamento, con servano l'orientamento.
[0002] originale e possono essere sistemati con precisione in.
[0003] un_punto distante_dalla_disposizione, senza che sia richiesta l'osservanza di tolleranze di precisione tra.gli.oggetti.e.
[0004] l'attrezzo.a il sistema...Piu-particolarmente essa riguarda un attrezzo e .un.
[0005] sistema di questo tipo in cui gli_oggetti da.una disposizione orientata ed allineata con pre cisione vengono direttamente sistemati su una posizione pre determinata con precisione Sotto certi aspetti, la presente invenzione e un perfezionamento all'invenzione descritta e rivendicata nel brevetto.statunitense N.3.584.74l.di_Schirmer.
[0006] L'attrezzo e il sistema descritti.in..tale brevetto consentono che- oggetti come ad esempio chip semiconduttori, vengano provati e selezic nati conservando nel-contempo una predeterminata direzione di orientamento.
[0007] Nella forma di realizzazione ivi descritta 99 .
[0008] x1 £699 viene fornita una matrice di elementi di presa a depressione aventi dimensioni_di una_tolleranza predeterminata rispetto ai_chip a circuito integrato da selezionare Una relazione dimensionale di precisione tra l'appa recchiatura di trattamento e i chip.a_circuito integrato si rivela assai utile per i chip a circuito integrato attualmente fabbricati.
[0009] Tuttavia, _i chip_a circuito integrato sono soggetti a determinate variazioni di dimensioni e ci.richiede_tollerar ze adeguate nell'apparecchiatura di trattamento.del tipo descritt da Schirmer.
[0010] Nel caso di chip a circuito integrato piü elaborati attualmente in corso di sviluppo, l'orientamento e l'allineamento di_questi chip ai fini..del_loro posizionamento su zone_di contatto di un substrato devono essere .maggiori di..
[0011] quelli ottenibili_.con.il.sistema..descritto da Schirmer..che.richiede diverse..tolleranze per.i..vari_formati dei.chip.
[0012] Di conseguenza, uno scopo dell'invenzione consiste nel fornire un attrezzo e un-sistema per il trattamento di aggetti aventi un predeterminato allineamento ed orientamentc in una data posizione, in cui gli oggetti possono essere spo stati e sistemati precisamente in un'altra posizione senza perdere il loro allineamento o orientamento.e senza-richiedere ina tolleranza di precisione tra le parti.
[0013] di un attrezzo sistema e gli oggetti Un altro-scopo dell'invenzione consiste nel fornire un attrezzo e un sistema per trattare chip semiconduttori 1X-66 €699 in..cui_l'allineamento e l'orientamento di_precisione_dei..chip in un wafer non tagliato viene mantenuto, indipendentemente dalle normali variazioni delle dimensioni dei chip, fino_al posizionamento dei chip su un substrato.
[0014] Un.altro_scopo.ancora dell'invenzione consiste : nel fornire_un attrezzo per trattare chip a circuito integrat.
[0015] in cui non richiesta una tolleranza di_precisione tra le parti_dell'attrezzo.e i chip, e.
[0016] ci nonostante l'orientamento e.
[0017] l'allineamento dei.chip vengono mantenuti..fino_al loro posizionamento.
[0018] su un_substrato.
[0019] Un.altro scopo.
[0020] ancora dell'invenzione_consiste nel fornire un sistema da impiegare per la fabbricazione di circuiti integrati in cui wafer a circuiti integrati vengono provati, tagliati in chip senza alterare sostanzialmente l'aljineamento l'orientamento dei_circuitiintegrati nel wafer ed i chip vengono sistemati su un.substrato conservando.il loro.orientament ed allineamento Un ulteriore.scopo..dell'invenzione..consiste nel fornire_un sistema_in.cui chip a circuito.integrato.in.una disposizione.
[0021] orientata e allineata vengono provati, un substrato viene orientato.precisamente rispetto ad un.chip che supera la prova presente nella.disposizione e.il.chip.
[0022] viene precisa mente_sistemato sul substrato, il tutto senza che l'orientamehto e l'allineamento.dei chip depositati vadano persi.
[0023] Un altro scopo...ancora dell'invenzione.consiste nel fornire un sistema per trattare chip a circuito integrato in cui l'orientamento e_l'allineamento_dei chip vengono mantenuti fino al posizionamento su un substrato, ed in cui i chip che soddisfano le specifiche di prova vengono selettivamente tagliati dal wafer senza perdere il loro orientamento ed allineamento Questi scopi nonche altri correlati, possono essere raggiunti con l'attrezzo e il sistema qui descritti.
[0024] Un sistema per trattare una disposizione orientata ed allineata di oggetti secondo l'invenzione comprende mezzi per mantenere in modo sganciabile gli oggetti nelle loro posizioni orientate ed allineate.
[0025] Ai mezzi di mantenimento sono associati, in relazidne di cooperazione,_dei mezzi per spostare gli_oggetti uno per uro unidirezionalmente dalle rispettive posizioni orientate ed al- lineate.
[0026] Sono forniti mezzi per sistemare un elemento di ricezione di un.oggetto.dai mezzi di.spostamento.
[0027] Altri mezzi impegnano i mezzi di_spostamento per far si che spostino un.oggetto dalla sua posizione_sulla disposizione orientata ed allineata verso l'elemento di ricezione.
[0028] Un sistema in grado di trattar una disposizione di chip semiconduttori comprende inoltre preferibilmente un mezzo per l'allineamento di precisione di un wafer semiconduttore contenente una disposizione di dispositivi semiconduttori per l'operazione di taglio.Sono inoltre forniti_mezzi per tagliare_il wafer in chip senza alterare sostanzialmente l'orientamento e l'allineamento dei dispositivi semiconduttori sui chip.
[0029] 99.X1 893 Per l'impiego con chip a circuito integrato o dispositivi semiconduttori,.nel sistema pu essere.incorporato un attrezzc che comprende una custodia che forma una camera interna.
[0030] La superficie superiore della custodia pu ricevere un wafer contenente una molteplicita di chip a circuito integrato o dispositivi semiconduttori.
[0031] La superficie ha almeno un condottc a depressione di trattenuta per ogni chip che passa attraversc la superficie superiore nella camera interna per mantenere ogni chip rella sua posizione sulla disposizione.
[0032] Sono forniti mezzi per collegare un dispositivo di aspirazione alla camera interna.
[0033] Un.condotto di_accessodi_posizionamento passa attraverso la superficie superiore per ogni_.chip nel wafer..E' previsto un tubo di posizionamento dei_chip in grado di spostarsi in modo_alternativo.normalmente al piano della superficie superiore attraverso il.condotto di accesso di posizionamento per.ogni chip...Sono inoltre previsti mezzi_che..collegano un dispositiv di aspirazione.
[0034] al tubo di posizionamento dei chip_cosi che quest'ultimo possa impegnare un..chip tagliato.dalwafer e provvedere alsuo posizionamento su un substrato senza altera ne l'orientamento_e.
[0035] l'allineamento.
[0036] Per l'impiego..con chip a circuito.integrato_o dispositivi semiconduttori, il sistema pu comprendere mezzi di prova per i chip, in grado di determinare se un chip.pud.essere posizionato su_un substrato.Mezzi di memoria sono collegati ai mezzi di prova e_ai mezzi di spostamento del_tubo_di posizionamento dei..chip.
[0037] Cid.consente di localizzare sul-substrat le posizioni in corrispondenza-delle quali ciascun chip deve essere fissato e.:di spostare il_tubo di posizionamento-dei chip solo verso quei chip che si-sono dimostrati adatti al posizionamento sul substrato.
[0038] Un sistema ancora piü vantaggios.
[0039] comprende secondi mezzi di prova-dei chip dopo che questi son stati sistemati sul substrato, tali secondi mezzi di prova essendo collegati ai mezzi di memoria.
[0040] Nel caso di substrati portanti un numero notevole di chip, mezzi di ri-lavorazione sono anche_collegati.ai mezzi di memoria per rimuovere chip difettosi sul substrato e sostituirli con altri.
[0041] Il sistema e l'attrezzo.della presente invenzione consentono di migliorare sensibilmente il trattamento di oggetti come ad esempio-chip a-circuito integrato, poiche non richiedonc una predeterminata tolleranza tra gli oggetti e l'attrezzo o sistema, mentre permettono di mantenere un orientamento un allineamento-molto preciso degli oggetti durante il lorc spostamento da una posizione-sulla disposizione ad un element di ricezione.
[0042] Mentre l'attrezzo e il sistema sono particolarmente adatti per trattare chip a circuito integrato e dispositivi semiconduttori, e sottinteso che l'invenzione trova applicazione nel trattamento di un'ampia varieta-di componenti elettrici altri oggetti in una disposizione che devono essere sstemati con precisione in un punto distante dalla loro posizione sull.
[0043] disposizione I precedenti ed altri scopi, caratteristiche_! vantaggi.dell'invenzione risulteranno.evidenti dalla descriziohs piü particolareggiata_che segue delle forme_di realizzazion preferite.dell'invenzione, come_illustrato nei disegni allegat Nei_disegni: La Figura l e_una..vista in prospettiva di un attrezz secondo l'invenzione, con parti_omesse per.mostrare dettagli interni; La Figura 2_e una vista in pianta ingrandita dell'area 2 mostrata_in Figura l; La Figura 3.
[0044] una vista in sezione presa lungc la linea 3-3_in Figura 2; La Figura 4 una vista in prospettiva dell'attrezzc il posizionamento di chip-in un sistema secondo l'invenzione; La Figura 5 e un-reogramma illustrante le fasi del trattamento-di-chip a circuito integrato in cui l'attrez rappresentato nelle Figure l-4 pud essere.impiegato; La Figura 6 ê uno-schema a blocchi di un sistema secondo l'invenzione, in cui pud essere usato l'attrezzo dell.
[0045] Figure l-4.ed in cui possono essere eseguite le fasi indicate in.
[0046] Figura 5 Passando ora ai disegni e piu particolarmente alle Figure l-3, mostrato un attrezzo 10 per il trattamento di chip a circuito integrato.
[0047] L'attrezzo ha una custodia l2 che forma la camera l4.
[0048] La superficie superiore l6 della custodia 12 atta a ricevere il wafer semiconduttore l8, che contiene una molteplicita di chip a circuito integrato 20.
[0049] Come mostrat: nelle Figure 2 e 3, la superficie superiore l6 dell'attrezzo : l0 ha una molteplicita di condotti a depressione di trattenut dei chip 22 che si estendono attraverso detta superficie fino alla camera interna l4.
[0050] Un condotto di accesso di posizionamento dei chip 24 passa anche attraverso la superficie superiore l6 dell'attrezzo l0 per ogni chip a circuito integrato 20.
[0051] Un tubo di posizionamento dei chip 26 impegna la custodia l2 dell'attrezzo l0 ed ê in grado di spostarsi in modo_alternativc normalmente al piano della superificie superiore l6 attraverso il condotto di accesso 24 previsto per ogni chip.
[0052] Se lo si desidera,per ogni_.chip..20 pu.essere fornito un.
[0053] tubo separato di posizionamento dei_chip._26_o un_unico.tubo.di_posizionamento dei chip 26 pu essere successivamente registrato.rispetto al condotto di accesso 24 di ogni chip a circuito integrato 20 Un condotto a depressione 28 ecollegato ad un dispositivo di aspirazione.
[0054] (non mostrato).
[0055] La fessura di registrazione 30 sulla custodia l2 pu impegnare_un elemento di registrazione 32 che fa parte dell'apparecchiatura in un sistema per_il trattamento di chip con cui l'attrezzo l0 viene impiegato.
[0056] Si passi_oraalla Figura 4 dove e illustrato l'impiego dell'attrezzo l0 per il posizionamento dei chip.
[0057] Prima del posizionamentodei_chip, il wafer l8 contenente chip a circui integrato.20.é stato_tagliato.con una tecnica mediante l quale il wafer verra_tagliato nei singoli chip 20 senza intaccar il loro orientamento ed allineamento, mantenuto dai condotti a.depressione_di.trattenuta 22._.Ci viene meglio.ottenuto me diante .taglio a mezzo laser..Per il posizionamento dei chip, l'attrezzo l0_viene.rovesciato e montato su un' _adatta appa- recchiatura di posizionamento dei.chip comprendente il meccanismo di posizionamento X -.Y 34-per posizionare.un chip particolare ad esempio il chip.36, sulla zona di.contatto (non mostrata) sul substrato modulare 38 su cui.
[0058] il.chip.
[0059] 36.deve essere sistemato spostandol'attrezzo.l0,il_substrato.38,..o.entrambi, lungo gli assi X - Y mostrati in Figura 4.
[0060] Durante l'impiego, sono previsti.mezzi...39 per..spostare_altri substrati 40.alla_posizion del..substrato modulare_38._-Quando un.substrato.é.nella posizione del substrato 38, ê.
[0061] necessario allineare_le zone di contattc sulla sua-superficie molto precisamente con i terminali di contatto 42 sul chip 36.--Ci pu essere ottenuto mediante l'impiego di specchi opportunamente sistemati e di un microscopio a suddivisione..di ..campo.
[0062] (non mostrato) Quando le zone sul substrata.38 sono state allineate precisamente rispetto_ai_.terminali.di contatto.42_sul.chip 36, il tubo di posizionamento.dei chip 26 viene abbassato attraverso il condotto di accesso di posizionamento 24-mentre viene fatta una depressione nel tubo per impegnare il chip 36.
[0063] Cio interrompe la depressione nei condotti_a depressione di trattenuta 22 mantenendo il chip 36 nella propria posizion sulla disposizione_e sposta il chip 36 verso il substrato 38, come mostrato.
[0064] Quando il chip.
[0065] 36 stato_completamente abbassato sul substrato 38, la_depressione_attraverso il tubo di posizionamento_dei_chip_26_e annullata, liberando quindi il chip 36, il tubo 26_e ritirato attraverso il condotto di accesso 24_ed un altro chip non difettoso viene.
[0066] registrato per il posizionamento sul_substrato.38.
[0067] La Figura 4 mostra altri gruppi di condotti a depressione di trattenuta 22 e.condotti di accesso.di posizionamento 24 da_cui..dei .chip sono_gia..stati_sistemati..Con un'appropriata depressione nel condotto 28, e possibile sistemare tutti i chip da_un wafer l8 mantenendo nel frattempo attraverso i condotti a..depressione di trattenuta 22 una forza sufficiente a trattenere..l'ultimo chip che deveessere_sistemato sull'attrezz l0.
[0068] Nella normale.fabbricazione_di circuiti integrati, tuttayia non tutti i_circuiti integrati nel wafer.
[0069] l8 soddisferannc le specifiche di prova e.percio non tutti i chip 20 verranno posizionati.
[0070] Il reogramma..di Figura 5 mostra una parte di un procedimento per_la_fabbricazione_di.circuiti_integratie il posizionamento.di chip in cui pud essere impiegato l'attrezzo delle Figure.
[0071] l-4..- Durante.il procedimento, un wafer semiconduttore contenente una_disposizione ordinata completa di_circuiti integrati e allineato ad un attrezzo come nelle Figure l- 4 e fissato all'attrezzo da condotti a depressione di trattenuta 22 in corrispondenza di ogni chip nella disposizione ordinata I chip vi passano attraverso per essere posizionati sull'attrezzo I chip vengono prima provati elettricamente in c.c., c.a.
[0072] o sia in c.c.
[0073] che in c.a.
[0074] e quindi sottoposti ad esame visivo.
[0075] Viene conservata una registrazione di quei chip nel wafer che non superano la prova o l'esame.
[0076] Il wafer viene quindi tagliato a mezzo laser in chip e i residui dell'operazione di taglio sono allontanati dai chip.
[0077] Le operazioni di taglio -te ezuas atsngasa auasse ouossod rantttnd gp aaset ozzaa e terare l'orientamento e l'allineamento originali dei chip nel wafer prima dell'operazione di taglio.
[0078] Dopo il taglio, i chip che superano la prova e l'esa- me sono pronti per essere posti sui substrati, come mostrato in Figura 4.
[0079] Ai chip viene quindi applicato fondente ed essi vengono fissati mediante saldatura a riflusso ai substrati in un forno adatto, dopo di che viene eseguita un'operazione di pulitura convenzionale per rimuovere il fondente in eccesso e qualsiasi altro contaminante introdotto dall'operazione di saldatura a riflusso: I chip sul substrato vengono nuovamente provati per accertarsi che sul substrato siano presenti solo chip a circuito integrato che soddisfano le specifiche.
[0080] Se tutti i chip sul substrato soddisfano i criteri di prova, il substrato passa alle successive fasi di lavorazione per produrre un modulo a circuito integrato complesso: Se uno o piü chip sul 12 substrato non superano la prova, e necessario rimuovere il chip a circuito integrato difettoso e sostituirlo con un chip che soddisfa le specifiche di prova.
[0081] I chip difettosi vengono : rimossi dal substrato e quest'ultimo viene sottoposto ad un ciclo di ri-lavorazione, come mostrato, per la sostituzione dei chip difettosi rimossi.
[0082] Uno strumento particolarmente vantaggioso da impiegare per la rimozione dei chip difettosi descritto nella domanda di brevetto statunitense a nome Ward, N.
[0083] di serie l39.063 depositata il 30 aprile l97l e ceduta alla stessa titolare della presente invenzione (corrispondente alla domanda di brevetto italiana N.
[0084] 2l0l3A/72), la cui descrizione ê qui incorporata mediante riferimento.
[0085] Tornando ora all'operazione di posizionamento dei chip, i chip che non hanno superato la prova o l'esame prima del taglio vengono selezionati e sottoposti ad una nuova prova poiche accade spesso che un'indicazione di prova non superata sia dovuta a qualche altra causa diversa da un difetto reale nel chip.
[0086] In particolare nel caso dell'esame visivo, un chip indicato come difettoso dall'esame visivo pu in effetti rivelarsi adatto all'impiego.
[0087] Dopo la nuova prova, quei chip che soddisfano le specifiche di prova e di esame vengono riman dati al ciclo dei prodotti normali.
[0088] Si passi ora alla Figura 6 dove mostrato uno schema a blocchi di un sistema preferito per eseguire un procedimento del tipo mostrato nel reogramma di Figura 5, che puo incorporare l'attrezzo delle Figure l-4.
[0089] E' mostrata una memoria ed un'unita di controllo 44 alla quale un dispositivo di prova 46, una stazione d'esame visivo 48, una stazione di taglio dei chip 49, una stazione di posizionamento dei chip 50 ed un dispositivo di prova 52 sono collegati mediante cavi rispettivamente 54, 56, 57, 58 e 60.
[0090] La memoria e unita di controllo 44 puo essere, per esempio, quella di una macchink per l'elaborazione dei dati di controllo di un processo di scopo generale, come un calcolatore di controllo di processc IBM Modello l800.
[0091] I dispositivi di prova 46 e 52, la stazione di esame visivo 48 e la stazione di posizionamento dei chip 50 possono-essere di tipo convenzionale, purche siano in grado di ricevere un attrezzo-del tipo illustrato nelle Figure l-4 E"prevista una stazione di allineamento dei wafer 62 per allineare con estrema precisione un wafer l8 su un attrezzo l0.
[0092] Il wafer allineato suil'attrezzo viene quindi trasferito al dispositivo di prova +6 per la prova elettrica Dal dispositivo di prova 46, l'attrezzo l0 portante il wafer l8 si sposta alla stazione di esame visivo 48, quindi alla stazione di taglio dei chip 49.
[0093] La stazione di taglio dei chip 49 e preferibilmente del tipo a laser, come quella prodotta dalla Quantronics Corporation, Smithville, New York.
[0094] Dopo il taglio, l'attrezzo l0, che porta ora i singoli chip tagliati aventi lo stesso orientamento ed allineamento come nel wafer 1X-66 893 l8, viene trasferito alla stazione di posizionamento dei chip 14 50.
[0095] I substrati 40 su cui i chip 20 devono essere posti, vengoho forniti dall'alimentatore dei substrati 66 alla stazione di posizionamento dei chip 50 e il posizionamento dei chip viene eseguito nel modo sopra descritto con riferimento alla Figura 4.
[0096] Dopo il posizionamento dei chip, i substrati 40 contenenti i chip 20 si spostano al dispositivo di prova 52 dove i chip 20 vengono sottoposti ad un'altra prova elettrica.
[0097] Se tutti i chip 20 sul substrato 40 soddisfano le specifiche di prova, come determinato dal dispositivo di prova 52, il substrato 40 passa alle successive fasi di lavorazio- ne.
[0098] Se uno o piu chip 20 sono difettosi, il substrato 40 viene trasferito alla stazione di rimozione dei chip 68, che e di preferenza del tipo descritto nella domanda di brevetto sopra citata.
[0099] Dopo la rimozione dei chip difettosi, il substrato 40 viene rimandato alla stazione di posizionamento dei chip per la sostituzione dei chip difettosi.
[0100] I chip difettosi che non sono stati sistemati dalla stazione di posizionamento dei chip 50 vengono forniti ad un'apparecchiatura di ricaricamento dei chip 70, dove essi vengono riposizionati su un attrezzo l0 per un'ulteriore prova vengono quindi rimandati al dispositivo di prova 46.
[0101] Per svariate ragioni, una notevole quantita di chip in origine ritenuti difettosi, una volta riciclati, in effetti superano le prove Dato che il dispositivo di prova 46, la stazione di esame 48, la stazione_di taglio dei chip.49, la stazione di posizionamento dei_chip 50_e_il dispositivo_di_prova 52 sono collegati alla memoria 44, é_possibile fare a meno di t tare chip difettosi.
[0102] Infatti, la stazione di esame.
[0103] visivo 48 pu_essere_controllata dai risultati ottenuti dal dispositivo di prova 46_attraverso la memoria e l'unita di controllo 44 per sottoporre all'esame visivo solo i chip che superano le prove elettriche del.dispositivo di prova 46.
[0104] Se.
[0105] la resa_di circuiti integrati non difettosi nel wafer l8 e relativamente bassa, l'operazione di taglio a mezzo.laser pu essere controllata dalla memoria e dall'unita di.controllo.44_per_tagliare i chip non.difettosi uno per uno dal wafer l8, invece di tagliare tutti i chip...Analogamente,.
[0106] solo i chip.che superano..le prove elettrichee l'esame visivo vengona posizionati dalla stazion di posizionamento_dei.chip 50.
[0107] Dato che il dispositivo di prova 52_identifichera quali.chip su un-substrato_40..devono.essere risistemati, occorre solo che la stazione di posizionamentc dei..chip..50.avanzi a tali posizioni sul substrato 4Q.
[0108] Sara ora.evidente che a stato fornito un attrezzo e un sistema per il trattamento-di oggetti in grado di -conseghire gli scopi fissati .dell'invenzione.
[0109] Dato .che_l'attrezzo..consente il posizionamento diretto e unidirezionale di oggetti da una posizione precisamente orientataed allineata in-una disposizione ordinata sull'attrezzo ad un elemento di ricezione,-la precisjon originale sulla disposizione viene conservata fino al posizionamento 16 Il sistema consente di eliminare l'inutile trattamento e lavo razione di oggetti difettosi.
[0110] Questa invenzione consente che i chip integrati piu elaborati ora in corso di sviluppo vengan trattati e posizionati con precisione su substrati automaticament Mentre l'invenzione stata particolarmente mostrat e descritta con riferimento ad alcune sue forme di realizzazione preferite, gli esperti comprenderanno che varie modifiche nella forma e nei dettagli potranno essere apportate senza scostarsi ne dallo spirito ne dall'ambito dell'invenzione .

Claims (1)

1. l.
Sistema per trattare una disposizione orientata ed allineata di oggetti comprendente: a) mezzi per mantenere in modo sganciabile gli oggetti nelle loro posizioni orientate ed allineate; b) mezzi per spostare gli oggetti singolarmente in modo unidirezionale dalle loro posizioni orientate ed allineate c) mezzi per posizionare un_elemento_di ricezione cosi che possa ricevere un oggetto da detti mezzi di spostamento, e_d) mezzi che impegnano detti mezzi di spostamento per causare lo spostamentc di un oggetto dalla sua posizione sulla disposizione orientata ed allineata a detto elemento di ricezione: 2.
Sistema secondo la rivendicazione l in cui gli oggetti sono costituiti da una disposizione ordinata di chip semiconduttori: 3.
Sistema secondo la rivendicazione 2 comprendente inoltre: e) mezzi per l'allineamento di precisione di un wafer 17 contenente una disposizione ordinata di dispositivi semiconduttori per il taglio; e f) mezzi per tagliare il wafer in chip senza alterare sostanzialmente l'orientamento e l'allineamento dei dispositivi semiconduttori sui chip.
4.
Sistema secondo la rivendicazione 3 in cui i dispositivi semiconduttori sono circuiti integrati.
5.
Attrezzo per allineare e posizionare chip semicqnduttori su un substrato comprendente: a) una custodia che forma una camera interna, b) una superficie superiore di detta custodia atta a ricevere un wafer semiconduttore contenente una molteplicita di chip semiconduttori, un condotto a depressione di trattenuta dei chip se passa attraverso detta superficie fino a detta camera interna per ogni chip nel wafer, d) mezzi per collegare un dispositivo di aspirazione a detta camera interna, e) un detta superficie superiore per ogni chip nel wafer, f) un tubo di posizionamento dei chip in grado di spostarsi in modo alternativo normalmente al piano di detta superficie superiore attraverso detto condotto di accesso previsto per ogni chip, e g) mezzi per collegare un dispositivo di aspirazione a dett: tubo di posizionamento dei chip.
6.
Attrezzo secondo la rivendicazione 5 in cui detti chip semiconduttori sono chip a circuito integrato.
7.
Sistema per il trattamento di chip a circuito integrato comprendente: a) un attrezzo secondo la rivendicazione 18 5, b) mezzi che_impegnano.
detto attrezzo per l'allineamento di precisione del wafer portato da detto attrezzo per tagliare il wafer in chip_contenenti ognuno un circuito integrato, c) mezzi per tagliare il wafer in chip senza sostanzialmente alterare l'orientamento e l'allineamento dei chip su detto attrezzo, e d) mezzi per posizionare_un substrato per riceverc un chip a circuito_integrato da detto tubo di posizionamento dei chip per il.fissaggio al substrato.
8.
Sistema secondo la rivendicazione 7 caratterizzato dal.fatto che sul substrato pu essere fissata una_molteplicita di chip.a circuito integrato, il sistema.comprendendo inoltre e) mezzi per localizzare differenti posizioni del substrato su cui un_chip..deve..essere..fissato per ricevere..un..diverso chip dai chip portati_da_detto_attrezzo,e_f) mezzi_per spostare successivamente_detto tubo di posizionamento dei chip_a detto condotto di_posizionamento inrcörrispondenza di un chip da posizionare_sul.substrato.
9.
Sistema secondo la rivendicazione_8..comprendent inoltre: g)-primi mezzi di prova per i circuiti integrati portati.da detto.attrezzo, in grado di determinare se un chip pu essere posizionato sul substrato, h) mezzi_.di memoria collegati a detti mezzidi prova, e i) mezzi di controllo collegati a detti mezzi di spostamento del tubo di posizionamentc dei chip, mediante i quali possono essere_localizzate le 19 posizioni sul substrato in corrispondenza delle quali-un-chip deve essere fissato e detto tubo di posizionamento dei chip uo essere spostato solo verso quei chip che si -determinato sono qualificati ad.essere posti sul substrato.
10.
Sistema secondo la rivendicazione 9.comprendent inoltre: i) secondi mezzi di prova per detti chip-dopo che essi sono stati posti sul substrato, detti secondi mezzi di prova essendo anche collegati a detti mezzi di memoria ll Sistema secondo la rivendicazione l0 comprendent inoltre: j) mezzi_di ri-lavorazione collegati a detti mezzi di controllo per rimuovere un chip difettoso sul substrato sostituirlo con un altro chip l2.Sistema secondo la rivendicazione 9 in cui detti mezzi ditaglio sono anche collegati a detti mezzi-di controllo e in cui detti mezzi di taglio tagliano selettivamerte solo quei chip che-si e determinato sono qualificati ad esser posti..sul substrato.
l3.
Procedimento pen il trattamento e il posizionamento di chip a circuito integrato comprendente le fasi di: a) orientare un wafer contenente una molteplicita di chip a circuito integyato non tagliati in una disposizione ordinata, b) mantenere in modo sganciabile il wafer-trattenendo ogni chip nella disposizione ordinata, c)-tagliare-i chip nel wafer senza alterare l'orientamente e l'allineamento dei chip, d) registrare una posizione desiderata su un substrato con precisione rispetto ad un chip nella disposizione ordinata in una direzione da questo e parallela a 20 questo, e) posizionare il chip con precisione sul substrato sganciandolo dalla disposizione ordinata e spostandolo unidire zionalmente alla posizione desiderata sul substrato.
l4.
Procedimento secondo la rivendicazione l2 in cui per tagliare i chip viene impiegato un laser.
15.
Procedimento secondo la rivendicazione 14 in cui i chip vengono provati ed i risultati della prova vengono impiegati per consentire il posizionamento dei soli chip che soddisfano i criteri di prova.
l6.
Procedimento secondo la rivendicazione 15 in cui i risultati della prova vengono utilizzati per tagliare selettivamente solo i chip che soddisfano i criteri di prova.
l7.
Tutte le caratteristiche di novita dell'invenzione sostanzialmente come mostrato e/o descritto.
p._International Buiness Machines Caroration P.
Il Mandatario r.
ing.
Antonio B.
Barbieri J.
l'Ufficiale_Rogan (to/Pjetri) gg/ .
ITMI1973A20472A 1972-03-31 1973-02-16 Procedimento, sistema e attrezzo per il trattamento di oggetti IT7320472A1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00240018A US3811182A (en) 1972-03-31 1972-03-31 Object handling fixture, system, and process

Publications (2)

Publication Number Publication Date
IT7320472A1 true IT7320472A1 (it) 1974-08-16
IT979177B IT979177B (it) 1974-09-30

Family

ID=22904758

Family Applications (1)

Application Number Title Priority Date Filing Date
ITMI1973A20472A IT7320472A1 (it) 1972-03-31 1973-02-16 Procedimento, sistema e attrezzo per il trattamento di oggetti

Country Status (6)

Country Link
US (1) US3811182A (it)
CA (1) CA980920A (it)
DE (2) DE2315402C2 (it)
FR (1) FR2178865B1 (it)
GB (1) GB1420863A (it)
IT (1) IT7320472A1 (it)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879839A (en) * 1973-06-04 1975-04-29 Ibm Method of manufacturing multi-function LSI wafers
US3918146A (en) * 1974-08-30 1975-11-11 Gen Motors Corp Magnetic semiconductor device bonding apparatus with vacuum-biased probes
US3896541A (en) * 1974-09-16 1975-07-29 Western Electric Co Method and apparatus for supporting substrates during bonding
US4046985A (en) * 1974-11-25 1977-09-06 International Business Machines Corporation Semiconductor wafer alignment apparatus
US4181249A (en) * 1977-08-26 1980-01-01 Hughes Aircraft Company Eutectic die attachment method for integrated circuits
DE3137301A1 (de) * 1981-09-18 1983-04-14 Presco Inc., Beverly Hills, Calif. "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung"
US4646009A (en) * 1982-05-18 1987-02-24 Ade Corporation Contacts for conductivity-type sensors
JPS60100450A (ja) * 1983-11-07 1985-06-04 Disco Abrasive Sys Ltd 半導体ウエーハ装着及び切断装置
US4787143A (en) * 1985-12-04 1988-11-29 Tdk Corporation Method for detecting and correcting failure in mounting of electronic parts on substrate and apparatus therefor
DE3920035A1 (de) * 1988-07-04 1990-01-11 Kuttler Hans Juergen Vorrichtung zum vereinzeln und transportieren von werkstuecken
US5115545A (en) * 1989-03-28 1992-05-26 Matsushita Electric Industrial Co., Ltd. Apparatus for connecting semiconductor devices to wiring boards
JPH02303100A (ja) * 1989-05-17 1990-12-17 Matsushita Electric Ind Co Ltd 部品装着方法
JPH0770824B2 (ja) * 1991-03-04 1995-07-31 松下電器産業株式会社 電子部品接続方法
US5323013A (en) * 1992-03-31 1994-06-21 The United States Of America As Represented By The Secretary Of The Navy Method of rapid sample handling for laser processing
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
US5840592A (en) * 1993-12-21 1998-11-24 The United States Of America As Represented By The Secretary Of The Navy Method of improving the spectral response and dark current characteristics of an image gathering detector
US5915370A (en) * 1996-03-13 1999-06-29 Micron Technology, Inc. Saw for segmenting a semiconductor wafer
US5874319A (en) * 1996-05-21 1999-02-23 Honeywell Inc. Vacuum die bond for known good die assembly
US5803797A (en) * 1996-11-26 1998-09-08 Micron Technology, Inc. Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck
US5809987A (en) * 1996-11-26 1998-09-22 Micron Technology,Inc. Apparatus for reducing damage to wafer cutting blades during wafer dicing
KR100236487B1 (ko) 1997-10-22 2000-01-15 윤종용 정전기 방전 불량을 방지하기 위한 분할형 칩 흡착수단을구비하는 칩 접착 장치
US6187654B1 (en) 1998-03-13 2001-02-13 Intercon Tools, Inc. Techniques for maintaining alignment of cut dies during substrate dicing
US6325059B1 (en) * 1998-09-18 2001-12-04 Intercon Tools, Inc. Techniques for dicing substrates during integrated circuit fabrication
JP4388640B2 (ja) * 1999-09-10 2009-12-24 株式会社ディスコ Csp基板保持部材及び該csp基板保持部材が載置されるcsp基板用テーブル
US6787382B1 (en) * 2001-08-30 2004-09-07 Micron Technology, Inc. Method and system for singulating semiconductor components
GB2399311B (en) * 2003-03-04 2005-06-15 Xsil Technology Ltd Laser machining using an active assist gas
GB2404280B (en) * 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
US7220175B2 (en) * 2005-04-28 2007-05-22 Win Semiconductors Corp. Device for carrying thin wafers and method of carrying the thin wafers
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
JP5882364B2 (ja) 2011-02-18 2016-03-09 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウエハレベルのシンギュレーションのための方法
DE102011115834A1 (de) * 2011-10-13 2013-04-18 Thyssenkrupp System Engineering Gmbh Verfahren zum Justieren einer Haltevorrichtung und System zum Bearbeiten von Werkstücken
US9842782B2 (en) * 2016-03-25 2017-12-12 Mikro Mesa Technology Co., Ltd. Intermediate structure for transfer, method for preparing micro-device for transfer, and method for processing array of semiconductor device
JP2019012773A (ja) * 2017-06-30 2019-01-24 株式会社ディスコ ウェーハの加工方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1237942B (de) * 1962-07-19 1967-03-30 Siemens Ag Vorrichtung zum Haltern scheibenfoermiger Werkstuecke aus Halbleitermaterial durch Ansaugen
US3131476A (en) * 1963-03-21 1964-05-05 Philco Corp Production of semiconductor blanks
GB1153008A (en) * 1965-09-18 1969-05-21 Telefunken Patent Method of and apparatus for Measuring and Sorting the Individual Elements in a Semiconductor Wafer
US3448510A (en) * 1966-05-20 1969-06-10 Western Electric Co Methods and apparatus for separating articles initially in a compact array,and composite assemblies so formed
FR1064185A (fr) * 1967-05-23 1954-05-11 Philips Nv Procédé de fabrication d'un système d'électrodes
US3583561A (en) * 1968-12-19 1971-06-08 Transistor Automation Corp Die sorting system
US3584741A (en) * 1969-06-30 1971-06-15 Ibm Batch sorting apparatus
US3720309A (en) * 1971-12-07 1973-03-13 Teledyne Inc Method and apparatus for sorting semiconductor dice

Also Published As

Publication number Publication date
US3811182A (en) 1974-05-21
IT979177B (it) 1974-09-30
DE2315402A1 (de) 1973-10-04
FR2178865B1 (it) 1976-05-21
DE2315402C2 (it) 1989-06-08
GB1420863A (en) 1976-01-14
CA980920A (en) 1975-12-30
FR2178865A1 (it) 1973-11-16

Similar Documents

Publication Publication Date Title
US3859723A (en) Bonding method for multiple chip arrays
US3811182A (en) Object handling fixture, system, and process
US3584741A (en) Batch sorting apparatus
KR100261935B1 (ko) 전자다이 자동배치 방법 및 장치
US5662262A (en) Tape withh solder forms and methods for transferring solder forms to chip assemblies
US4567433A (en) Complex probe card for testing a semiconductor wafer
JP2821046B2 (ja) 半導体素子用特性検査装置
US5444386A (en) Probing apparatus having an automatic probe card install mechanism and a semiconductor wafer testing system including the same
KR970004752B1 (ko) 전자장치의 제조방법 및 그 제조에 사용되는 소재기판 및 이 소재기판으로부터의 프린트기판의 절단장치
US6820792B2 (en) Die bonding equipment
TWI829951B (zh) 半導體晶粒轉移的橋設備和方法
US3521128A (en) Microminiature electrical component having integral indexing means
JP4222442B2 (ja) 電子部品試験装置用インサート
US6954272B2 (en) Apparatus and method for die placement using transparent plate with fiducials
US3627124A (en) Method for separating selected articles from an array
US5455518A (en) Test apparatus for integrated circuit die
KR102442373B1 (ko) 배치 장치 및 배치 방법
JPS6226876A (ja) 発光ダイオ−ドアレイの整列方法
JPS6247142A (ja) 半導体装置のマ−キング法
JP3147966B2 (ja) 圧力素子測定用圧力印加ステージ
US6968614B2 (en) Method for positioning an electronic module having a contact column array into a template
JP2606442B2 (ja) 半導体装置のテスト治工具
JPH11163059A (ja) 集積回路用半導体薄板検査装置およびその検査方法
Inspection Bare/Loaded Substrate Tester Bath Scientific Ltd of Melksham, Wiltshire, has launched a high speed version of its PrecisionProbe bare/loaded substrate tester. The new version is aimed at higher throughput manufacturers in Europe. To overcome the limitations of jigs and fixtures, the system uses moving probe technology
JPH0456147A (ja) Ic搬送方法