JPS60100450A - 半導体ウエーハ装着及び切断装置 - Google Patents

半導体ウエーハ装着及び切断装置

Info

Publication number
JPS60100450A
JPS60100450A JP58207496A JP20749683A JPS60100450A JP S60100450 A JPS60100450 A JP S60100450A JP 58207496 A JP58207496 A JP 58207496A JP 20749683 A JP20749683 A JP 20749683A JP S60100450 A JPS60100450 A JP S60100450A
Authority
JP
Japan
Prior art keywords
wafer
frame
mounting
cutting
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58207496A
Other languages
English (en)
Other versions
JPS6412094B2 (ja
Inventor
Yuzo Nonaka
祐三 野中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP58207496A priority Critical patent/JPS60100450A/ja
Publication of JPS60100450A publication Critical patent/JPS60100450A/ja
Priority to US06/791,488 priority patent/US4696712A/en
Publication of JPS6412094B2 publication Critical patent/JPS6412094B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0052—Means for supporting or holding work during breaking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064—Devices for the automatic drive or the program control of the machines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/106—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y10T156/1348—Work traversing type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/30—Breaking or tearing apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体ウェーハをフレームに装着し、次いで
フレームに装着されたウェーハを所要通９に切断するた
めの半導体ウェーハ装着及び切断システムに関する。
周知の如く、半導体デバイスの製造においては、半導体
ウェーハの表面に多数の回路パターン金施す。かかる回
路パターンは、一般に、格子状に配列された多数の直線
状領域（通常、ストリートと称されている）によって区
画された多数の矩形領域の各々に施される。次いで、上
記回路パターンの各々が所要通りのものであるか否かを
検査する所謂ブロービング工程が遂行される。しかる後
に、ウェーハを上記直線状領域に沿って切断し、上記矩
形領域を個々に分離する（個々に分離された矩形領域は
、通常、チップと称されている）切断工程が遂行される
。そして更に、個々に分離された上記矩形領域を基板乃
至パッケージに固定する所謂ダイ−ボンディング等の工
程が遂行される。
上記切断工程においては、一般に、ウェーッ１の切断に
先立ってウェーッ１をフレームに装着する。
かかるフレームは通常ウェーハよシも大きい面積を有す
る開口を有し、かかる開口内にウェーッ・を位置せしめ
て、フレームとウェーッ１に跨って両者の裏面にテープ
を貼着することによって、ウェーハをフレームに装着す
る。しかる後に、ウェーッ）と上記直線状領域に沿って
切断する。かかる切断は、上記テープを切断することな
くウェーッ・のみを切断し、それ故に、ウェーッーは上
記矩形領域の各々に分離せしめられるが、上記矩形領域
の各々は、別個に分散されることなく、上記テープによ
って切断前の位置に保持される、 而して、上述した通９の半導体デ／くイスの製造工程の
遂行においては、種々の特性のウェーッ・が任意に送給
されてもこれに適切に対処し得るように、各工程におい
て実際に処理すべきウェーッ＼の特性を的確に認識して
各工程の遂行を制御することが重要である。例えば、上
記切断工程におけるウェーハの切断においては、ウェー
ッ・自体の寸法及び回路パターンの寸法（従って上記直
線状領域の間隔）等の特性全的確に認識することが重要
でおる。また、上記ダイ・ボンディング工程においては
、一般に、上述した特性に加えて、回路ノくターンの種
類（そして寸だ上記ブロービング工程における結果）を
的確に認識することが重要である。
かような事実に鑑み、当業者には周知の如く、ウェーハ
の表面には、一般に、上記回路ノくターンに加えて、ウ
ェーッーの特性を示す表示（ウェーッ・自体及び施され
た回路パターンの特性と共に、製造番号をも含む場合が
多い）も施されている。従って、かかる表示を適切に検
出することができれば、ウェーハの特性を的確に認識す
ることができる。
しかしながら、上記表示の検出に関して次の事実が注目
されねばならない。即ち、ウェーハの無駄に消費される
部分を最小限度にせしめる等の見地から、上記表示はウ
ェーハの比較的小さい特定の部分に比較的高密度で施さ
れているが、上述したウェーハの切断の際には上記表示
が施されている特定の部分も切断されて２個又はそれ以
上の部分に分離される等に起因して、ウェーハの切断の
後においては、上記表示の適切な検出が不可能乃至著し
く困難になる。従って、上記切断工程の後においては、
ウェーハの特性を的確に認識することが不可能乃至著し
く困難でオシ、これによって、ウェーハ製造の自動化及
び高能率化等が著しく阻害されていた。
本発明は上記事実に鑑みてなされたものであシ、その主
目的は、ウェーハの切断の後においても、容易且つ的確
にウェーッ・の特性全認識することを可能にし、かくし
てウェーハ製造の自動化及び高能率化等の実現を可能に
することである。
本発明者は、鋭意検討の結果、ウェーッ・の切断工程に
使用されるところの、ウェーッ・をフレームに装着し、
次いでフレームに装着されたウェーッ・を所要通シに切
断するための半導体ウェーッ・装着及び切断システムに
おいて、フＹ−ムに施された又は施される識別表示とフ
レームに装着された又は装着前れるウェーッ・の特性と
の相対関係を確立し、かかる相互関係を記憶するように
なせば、それ以後においては、フレームの識別表示全検
出することによってウェーハの特性を容易且つ適確に認
識することができ、上記主目的を達成することができる
ことを見出した。
即ち、本発明によれば、半導体ウェー７１をフレームに
装着するためのウェーハ装着装置と、該ウェーハ装着装
置から送出される該フレーム及びこれに装着された該ウ
ェーハを受取シ該つエーノ＼を所要通シに切断するウェ
ーハ切断装置とを含む、半導体ウェーハ装着及び切断シ
ステムにおいて：該フレームに施された又は施される識
別表示と該フレームに装着された又は装着される該ウェ
ーハの特性との相対関係を示す相対関係信号全生成する
相対関係信号生成手段と、 該相対関係信号生成手段が生成する該相対関係信号を記
憶する記憶手段と、 を具備することを特徴とする半導体ウェーハ装着及び切
断システムが提供される。
フレームの識別表示は、所望ならばフレームにウェーハ
を装着する際或いはその前又は後にフレームに施すこと
もできるが、予めフレームに施しておくのが好ましい。
そして、上記ウェーッ・切断装置によってウェーハが切
断される前に、ウェーハの特性を検出してこれに対応し
た特性信号を生成するウェー７・検出手段と、フレーム
の上記識別表示を検出してこれに対応した識別表示信号
を生成するフレーム検出手段とが政けられており、上記
相対関係信号生成手段は、上記特性信号と上記識別表示
信号とに基いて上記相対関係信号全生成するように構成
されているのが好ましい。
以下、本発明に従って構成された半導体ウェーハ装着及
び切断システムの一具体例について、添付図面を参照し
て詳細に説明する。
第１図を参照して説明すると、・全体を番号２で示す本
発明に従って構成された図示の半導体ウェーハ装着及び
切断システムは、１台のウェーＩ・装着装置４と、２台
のウェーッー切断装置６Ａ及び６Ｂと、システム制御手
段８とを含んでいる。ウェーハ装着装置４は、後に詳述
する如く、半導体ウェーハをフレームに装着する。フレ
ーム及びこれに装着されたウェーハは、搬送手段１０に
よってウェーハ装着装置４から分岐点１２に搬送され、
そして更に、搬送手段１４によってウェーハ切断装置６
Ａに或いは搬送手段１６によってウェーハ切断装置６Ｂ
に搬送される。ウェーハ切断装置６Ａ及び６Ｂの各々は
、後に詳述する如く、ウェーハを所要通シに切断する。
フレーム及びこれに装着されたウェーハは、更に、ウェ
ーハ切断装置６人及び６Ｂから夫々搬送手段１８及び２
０によって搬出されて、適宜のウェーハ収集域（図示し
ていない）或いはウェーハに次の所要処理（例えばダイ
・ボンディング）を施す処理手段（図示していない）に
送られる。マイクロプロセッサから構成することができ
るシステム制御手段８は、ウェーハ装着装置４の作動と
ウェーッー切断装置６Ａ及び６Ｂの作動とを相互に所要
通シに胸連せしめると共に、搬送手段１０，１４，１６
，１８及び２０の作動を所要通シに制御する。
図示のウェーハ装着装置４は、ウェーッ・域２２、フレ
ーム域２４及び装着作業域２６全備えている。
ウェーハ域２２には、自動的に又は手動によシ装填され
た複数枚のウェーッ・が存在し、フレーム域２４には、
自動的に又は手動により装填された複数枚のフレームが
存在する。ウェーッ・装着装置４はマイクロプロセッサ
から構成することができる制御手段２８も備えておシ、
ウェーッ・装填装置４自体の作動はこの制御手段２８に
よって制御される。かようなウェーハ装着装置４におい
ては、フレーム域２４から順次に１枚のフレームが装着
作業域２６に供給されると共に、これに対応してウェー
ハ域２２から順次に１枚のウェーッ＼が装着作業域２６
に供給され、そして装着作業域２６においてウェーハが
フレームに所要の通シに装着される。第２図は、ウェー
ハ域２２から装着作業域２６に供給されるウェーッ・Ｗ
の一例を図示している。
一般ニオリエンテーションフラットと称されている直線
状縁部３０を除いて実質上円板形状であるウェーハＷの
表面には、格子状に配列された多数の直線状領域（ス）
　Ｑ　−）　）　３２が存在し、かかる多数の直線状領
域３２によって多数の矩形領域３４が区画されている。
そして、かかる多数の矩形領域３４の各々には、所要の
回路パターンが施されている。加えて、図示のウェーッ
ーＷにおいては、上記直線状縁部３０に隣接して比較的
小さい表示領域３６が存在し、かかる表示領域３６には
、ウェーハＷの特性を示す表示３８が施されている。
かかる表示３８は、一般に、ウェー／’Ｗ自体の寸法及
び／又は施されている回路パターンの程類、寸法（従っ
て上記直線状領域３２の間隔）等の特性と共に、連続製
造番号を示している。表示３８自体は、例えば数字、文
字或いはその仙の符号でよい。一方、第３図は、フレー
ム域２４から装着作業域２６に供給されるフレームＦの
一例を図示している。図示のフレームＦは、略方形の外
形を有する板状体から構成されている。かかるフレーム
Ｆの中央部には、上述したウェーッＳＷよりも大きい面
積を有する円形の開口４０が形成されている。また、フ
レームＦの周縁には、フレームＦの搬送及び位置付けに
利用され得る柚りの切欠き４２が形成されている。ウェ
ーハ装着装置４の上記装着作業域２６においては、第４
図に図示する如く、フレームＦの開口４０内にウェーッ
ＳＷが位置付けられる。そして、フレームＦとウェーッ
ーｗ　とＫｌ？つてフレームＦとウェーハＷとの裏面に
テープＴが貼着され、かくしてウェーッ・Ｗがフレーム
Ｆに装着される。かようなウェーハ装着方式に代えて、
例えば、フレーム域２４においてフレームＦの裏面に予
めテープＴを貼着しておき、装着作業域２６においてフ
レームＦの開口４０（この開口４０にはテープＴが存在
している）内にウェーハＷを位置付けることによってウ
ェーハＷの裏面にもテープＴを貼着せしめるウェーハ装
着方式を採用することもできる。上述した通シのウェー
ハ装着装置４自体の構成及び作用は、本発明に従って構
成された半導体ウェーハ装着及び切断システム２の新規
な特徴を構成するものではなく、不発明に従って構成さ
れた半導体ウェーハ装着及び切断システム２においては
、種々の形態のウェーハ装着装置４を採用することがで
き、それ故に、ウェーハ装着装置４自体の構成及び作用
についての詳細な説明は、本明細書においては省略する
。
而して、本発明に従って構成された図示の半導体ウェー
ハ装着及び切断システム２においては、上記ウェーハ装
着装置４のフレーム域２４に装填されるフレームＦには
、第３図及び第４図に図示する如く、識別表示４４が予
め施されている。がかる識別表示４４は、使用されるフ
レームＦに順次に付される通し番号を示すものでよく、
例えば、フレームＦの表面に付されたバーコードでよい
。
容易に理解される如く、フレームＦに識別表示４４を施
すことによって、フレームＦに装着されるウェーハＷが
悪影響を受けることはなく、そしてまたフレームＦには
識別表示４４を施すことができる充分に大きな部位が存
在し、それ故に、特に制限を受けることなく充分容易に
且つ確実に検出することができる識別表示４４をフレー
ムＦに施すことができる。
本発明に従って構成された図示の半導体ウェーハ装着及
び切断システム２においては、上記ウェ−ハ装着装置４
のウェーッル域２２に関連せしめてウェーハ検出手段４
６が設けられている。このウェーハ検出手段４６は、ウ
ェーッ・域２２に存在するウェーハＷのうちの次に装着
作業域２６に供給されるウェーハＷにおける上記表示３
８（第２図）を検出して、上記表示３８に対応した、従
ってウェーハＷの特性に対応した特性信号を生成し、か
かる特性信号をウェーハ装着装置４に内蔵されている上
記制御手段２８に供給する。かようなウェーハ検出手段
４６は、それ自体は周知の光学的検出器から構成するこ
とができる。
本発明に従って構成された図示の半導体ウェーハ装着及
び切断システム２においては、更に、上記分岐点１２に
関連せしめてフレーム検出手段４８が設けられている。
このフレーム検出手段４８は、上記搬送手段１０によっ
て分岐点１２に搬送されたフレームＦ及びこれに装着さ
れたウェーッＳＷのうちのフレームＦに施されている上
記識別表示４４を検出して、上記識別表示４４に対応し
た識別表示信号を生成し、かかる識別表示信号をウェー
ッ・装着装置４に内蔵されている上記制御手段２８に供
給する。かかるフレーム検出器４８は、上記識別表示４
４がバーコードである場合には、それ自体は周知の光学
的バーコード検出器から構成することができる。
上記ウェーハ検出手段４６が生成する特性信号と上記フ
レーム検出手段４８が生成する識別表示信号とは、上述
した如く、ウェーッー装着装置４に内蔵されている制御
手段２８に供給され、そして制御手段２８は、上記特性
信号と上記識別表示信号とに基いて、フレームＦの識別
表示４４とこのフレームＦに装着されたウェーッーＷの
表示３８、即ちウェーハＷの特性との相対関係を示す相
対関係信号を生成する。従って、図示の具体例において
は、制御手段２８は、ウェーハ装着装置４の作動を制御
する制御手段として機能すると共に、ウェーハ検出手段
４６から供給される特性信号とフレーム検出手段４８か
ら供給され為識別表示信号とを所要通シに関連せしめて
（即ち特定のウェーハＷの特性信号とこの特定のウェー
ハＷが装着されるフレームＦＩ：ｌ）識別表示信号とを
関連せしめて）両者の相対関係を示す相対関係信号を生
成する相対関係信号生成手段としても機能する。制御手
段２８が生成する上記相対関係信号は、システム制御手
段８に内蔵されている記憶手段５０に供給され、そこに
記憶される。かくして、記憶手段５０には、ウェーハ装
着装置４の装着作業域２６において次々に組合せられる
ところのフレームＦの識別表示４４とウェーハＷの！性
との相対関係リストが記憶される。
上述した如く、ウェーハ装着装置４から搬送手段１０に
よって分岐点１２に搬送されたフレームＦ及びこれに装
着されたウェーッＳＷは、システム制御手段８の制御に
応じて、更に、搬送手段１４によってウェーハ切断装置
６Ａに搬入され或いは搬送手段１６によってウェーハ切
断装置６ＢＫ搬入される。ウェーハ切断装置６Ａ及び６
Ｂの各々は、受取ったフレームＦ及びこれに装着された
ウェーハＷにおけるウェーハＷを、上記直線状領域３２
に沿って切断し、かくして矩形領域３４の各々に分離す
る（第２図）。しかしながら、チーブＴは切断されず、
従ってウェーハＷは矩形領域３４ρ各々に分離せしめら
れるが、矩形領域３４の各々は、別個に分散されること
なく、チーブＴによって切断前の位置に保持される。ウ
ェーッ・切断装置６Ａ及び６Ｂ自体は、例えは回転ダイ
ヤモンドブレードでよい切断手段（図示していない）を
具備した公知の形態のものでよい。図示のウェー／−切
断装置６Ａ及び６Ｂの各々は夫々、マイクロプロセッサ
から構成することができる制御手段５２Ａ及び５２Ｂも
備えておシ、ウェーハ切断後ａ６ｈ。
及び６Ｂの各々自体の作動は、夫々１制御手段５２Ａ及
び５２Ｂによって制御される。而して、ウェーハ切断装
置６Ａ及び６Ｂの作動は、切断すべきウェーハＷの特性
に応じて制御されることが重要である。例えば、ウェー
ハＷの特性の相異はウェーハＷの寸法及び／又は回路パ
ターンの寸法（従って、上記直線状領域３２０間隔）の
相異を含み、従って、ウェーハ切断装置６Ａ及び６Ｂに
おける切断手段とウェーハＷとの相対的位置付は等がウ
ェーハＷの特性に応じて適切に遂行されねばならない。
図示の半導体ウェーッ・装着及び切断システム２におい
ては、システム制御手段８は、フレームＦ及びこれに装
着されたウェー／ＳＷｆ分岐点１２からウェーハ切断後
［６Ａ又は６Ｂのいずれに搬入するかを制御すると共に
、ウェーハ切断装置６Ａ又は６Ｂに搬入されるフレーム
Ｆ及びこれに装着されたウェーハＷにおけるウェーハＷ
の％性に関する情報を記憶手段５０から抽出して、ウェ
ーハ切断後置６Ａ又は６Ｂの制御手段５２Ａ又は５２Ｂ
に送給する。かくして、制御手段５２Ａ又は５２Ｂは、
システム制御手段８から送給される上記ウェーハＷの特
性に関する情報に基いて、ウェーハ切断装置６Ａ又は６
Ｂの作動を切断すべきウェーハＷの特性に応じて所要通
シに制御する。尚、ウェーハ切断装置６Ａ及び６Ｂ自体
の構成及び作用は、本発明に従って構成された半導体ウ
ェーハ装着及び切断システムの新規な特徴を構成するも
のではなく、本発明に従って構成された半導体ウェーハ
装着及び切断システムにおいては、植々の形態のウェー
ハ切断装置６人及び６Ｂを採用することができ、それ故
に、ウェーハ切断装置６Ａ及び６Ｂ自体の構成及び作用
についてめ詳細な説明は、本明細書においては省略する
。
既に言及した如く、ウェーッ・切断後Ｒ６Ａ及び６Ｂに
おいてウェーハＷが所要通シに切断されたところのフレ
ームＦ及びこれに装着されたウェーハＷは、夫々、搬送
手段１８及び２０によってウェーハ切断装置６Ａ及び６
Ｂから搬出され、次いで、一旦適宜の収集域（図示して
いない）に収集された後に或いは直接的に、ウェー／％
Ｗに次の所要処理（例えばダイ・ボンディング）を加え
る処理手段（図示していない）に搬入される。而して、
かかる処理手段においても、容易に理解される如く、フ
レームＦ及びこれに装着されたウェーハＷにおけるウェ
ーハＷの特性に応じて処理手段の作動を適切に制御する
ことが必要である。然るに、第２図を参照することによ
って容易に理解される如く、ウェーハ切断装置６人又は
６ＢにおいてウェーハＷを直線状領域３２に沿って切断
すると、通常、ウェーハＷの表示領域３６が複数個の部
分に分離ソれ、かかる事実等に起因して、ウェーハＷを
所要通シに切断した後においては、ウェーハＷの表示領
域３６の表示３８を検出してウェーハＷの特性を認識す
ることが不可能乃至著しく困難である。
而して、本発明に従って構成された図示の半導体ウェー
ハ装着及び切断システム２においては、ウェーハ切断装
置６Ａ及び６Ｂにおいて切断されることがないフレーム
Ｆに識別表示４４が施されていると共に、システム制御
手段８の記憶手段５゜にフレームＦの識別表示４４とこ
のフレームＦに装着されたウェーハＷの表示３８（Ｊｉ
’ＤちウェーハＷの特性）との相対関係リストが記憶さ
れている。
それ故に、ウェーハＷの切断後における上記処理手段で
の処理の際には、フレームＦの識別表示４４を検出する
と共に、かかる検出に応じて記憶手段５０における相対
関係リストを読出すことによって、処理すべきウェーハ
Ｗの特性を的確に認識することができ、従って上記処理
手段の作動を処理すべきウェーハＷの特性に応じて適切
に制御することができる。システム制御手段８の記憶手
段５０に記憶されている上記相対関係リストは、例えば
、半導体ウェーハ装着及び切断工程を含む半導体製造工
程の全体を管理及び制御するホストコンピュータ５４に
よって読出して、上記処理手段に付設されている制御手
段（図示していない）に送給することができる。半導体
ウェーハ装着及び切断工程に先立って、ウェーハＷの矩
形領域３４（第２図）に施されている回路パターンの検
査、即ち所謂ブロービング工程が遂行される場合には、
かかるブロービング工程の結果（即ち、特定のウェーハ
Ｗにおける複数個の回路パターンの各々の合否）もホス
トコンピュータ５４によって読出し、必要に応じて、シ
ステム制御手段８の記憶手段５０から読出される上記相
対関係リストに関連せしめて、ホストコンピュータから
上記処理手段に付設されている上記制御手段に送給する
ことができる。
以上、添付図面を参照して本発明に従って構成された半
導体ウェーハ装着及び切断システムの−具体例について
詳細に説明したが、本発明はかかる具体例に限定される
ものではなく、本発明の範囲を逸脱することなく種々の
変形乃至修正が５３能である。
例えば、上述した具体例においては、ウェーハ装着装置
４のウェーハ域２２にてウェーッ・Ｗの表示３８をウェ
ーハ検出手段４６によって検出しているが、ウェーハ切
断装置６Ａ又は６ＢによってウェーハＷが切断される前
の任意の時点、例えはフレームＦ及びこれに装着された
ウェーッ・Ｗがウェーハ装着装置４から搬出されて分岐
点１２に到着した時等、にてウェーハＷの表示３８を検
出してもよい。
また、上述した具体例においては、分岐点、１２にてフ
レームＦの識別表示４４をフレーム検出手段４８によっ
て検出しているが、他の適宜の時点、例えばウェーハ装
着装置４のフレーム域２４（従って、フレームＦにウェ
ーハＷが装着される前）等にてフレームＦの識別表示４
４を検出することもで７きる。
更に、上述した具体例においては、予め識別表示４４が
施されているフレームＦｅ使用し、フレームＦの識別表
示４４を検出することによってフレームＦの識別表示４
４とフレームＦに装着されたウェーハＷの特性との相対
関係を確立しているが、所望ならば、フレームＦの識別
表示とフレームＦに装着されたウェーハＷの特性との相
対関係を確立する際（例えばフレームＦにウェーハＷを
装着する際或いはその前文は後）に、適宜の識別表示形
成装置によってフレームＦに識別表示を施すこともでき
る。
更にまた、上述した具体例においては、ウェーハ検出手
段４６によってウェーハＷの表示３８を検出することに
よってウェーハＷの特性を認識し、これに基いてフレー
ムＦの識別表示４４とフレームＦに装着されたウェーハ
Ｗの特性との相対関係を確立しているが、例えば、特定
の特性のウェーハＷが一群としてウェーハ装着装置４に
装填され、次いで別個の特定の特性のウェーハＷが一群
としてウェーハ装着装置４に装填される場合等であって
、ウェーハ装着装置４の装填されるウェーハＷの特性を
予め操作員が認識している場合には、ウェーハＷの表示
３８を検出することなく、操作員がウェーハＷの特性を
直接的に制御手段２８に入力し、かくしてフレームＦの
識別表示４４とフレームＦに装着されたウェーハＷの特
性との相対関係を確立することもできる。また、ウェー
ッ・装着装置４に装填されるウェーハＷの特性に関する
情報が、例えばホストコンピュータ５４に予め入力され
ている場合には、ウェーハＷＬ：Ｄ＠性に関する情報を
ホストコンピュータ５４から制御手段２８に送給して、
フレームＦの識別表示４４とフレームＦに装着されたウ
ェーハＷの特性との相対関係を確立することができる。
【図面の簡単な説明】
第１図は、本発明に従って構成された半導体ウェーハ装
着及び切断システムの一具体例を図式的に示す簡略図。 第２図は、半導体ウェーハの一例を示す平面図。 第３図は、フレームの一例を示す平面図。 第４図は、テープを使用して第２図の半導体ウェーハを
第３図のフレームに装着した状態を示す平面図。 ２・・・ウェーハ装着及び切断システム４・・・ウェー
ハ装着装置 ６Ａ及び６Ｂ・・・ウェーハ切断装置 ８・・・システム制御手段 ２８・・ニウエーハ装着装置に内蔵された即］御手段（
相対関係信号生成手段） ３８・・・ウェーハにおける表示 ４４・・・フレームにおける識別表示 ４６・・・ウェーハ検出手段 ４８・・・フレーム検出手段 ５０・・・記憶手段 ５２Ａ及び５２Ｂ・・・ウェーハ切断装置に内蔵された
制御手段 Ｗ・°・ウェーハ Ｆ・・・フレーム Ｔ・・・テープ

Claims (1)

  1. 【特許請求の範囲】 １、半導体ウェーハ全フレームに装着するためのウェー
    ハ装着装置と、該ウェーハ装着装置から送出される該フ
    レーム及びこれに装着された該ウェーハを受取シ該ウェ
    ーハを所要通シに切断するウェーハ切断装置とを含む、
    半導体ウェーハ装着及び切断システムにおいて； 該フレームに施された又は施される識別表示と該フレー
    ムに装着された又は装着される該ウェーハの特性との相
    対関係を示す相対関係信号を生成する相対関係信号生成
    手段と、 該相対関係信号生成手段が生成する該相対関係信号を記
    憶する記憶手段と、 を具備することを特徴とする半導体ウェーハ装着及び切
    断システム。 ２、該ウェーハ切断装置によって該ウェーッ・が切断さ
    れる前に、該ウェーハの鈑特性を検出して該特性に対応
    した特性信号を生成するウェーハ検出手段が設けられて
    おり、 該相対関係信号生成手段は、少なくとも該ウェーハ検出
    手段が生成する該特性信号に基いて該相対関係信号を特
    徴する特許請求の範囲第１項記載の半導体ウェーハ装着
    及び切断システム。 ３、該フレームには予め該識別表示が施されており、 該フレームの該職別表示を検出して該識別表示に対応し
    た識別衣下情号を生成するフレーム検出手段が設けられ
    ており、 該相対関係信号生成手段＆礼少なくとも該フレーム検出
    手段が生成する該鰯ｕｔ４示信号に基いて、該相対関係
    個号を特徴する特許請求の範囲第１項又は第２項記載の
    半導体ウェーハ装着及び切断システム。 ４、該フレームの該識別表示はバーコードである、特許
    請求の範囲第３項記載の半導体ウェーハ装着及び切断シ
    ステム。 ５、該ウェーハ装着装置は、咳フレームに該ウェーハを
    装着する装着作業域、該装着作業域に供給すべき該フレ
    ームが装填される７レーム域、及び該装着作業域に供給
    すべき該ウェーハが装填されるウェーハ域を含み、 該ウェーハ検出手段は、核ウェーハが該ウェーハ域にあ
    る時に該ウェーハの該特性を特徴する特許請求の範囲第
    ２項記載の半導体ウェーハ装着及び切断システム。 ６、該ウェーハ検出手段は、該フレーム及びこれに装着
    された該ウェーハが該ウェーハ装着装置から送出された
    後で且つ該ウェーハ切断装置に受取られる前に、該ウェ
    ーハの該特性を特徴する特許請求の範囲第２項記載の半
    導体ウェーハ装着及び切断システム。 ７、該フレーム検出手段は、該フレーム及びこれに装着
    された該ウェーハが該ウェーハ装着装置かう送出された
    後で且つ該ウェーハ切断装置に受取られる前に、該フレ
    ームの該識別表示を特徴する特許請求の範囲第３項又は
    第４項記載の半導体ウェーハ装着及び切断システム。 ８、該ウェーハ装着装置は、該フレームに該ウェーハ全
    装着する装着作業域、該装着作業域に供給すべき該フレ
    ームが装填されるフレーム域、及び該装着作業域に供給
    すべき該ウェーハが装填されるウェーハ域を含み、 該フレーム検出手段は、該フレームが該ウェーハ装着装
    置の該フレーム域にある時に該フレームの該識別表示を
    特徴する特許請求の範囲第３項又は第４項記載の半導体
    ウェーハ装着及び切断システム。 ９、　該フレームには、該ウェーハよシ大きい面積を有
    する開口が形成されておシ、 該ウェーハ装着装置は、該開口内に該ウェーハを位置せ
    しめ、該フレーム及び該ウェーハに跨って該フレーム及
    び該ウェーハの裏面にテープを貼着せしめることによっ
    て、該フレームに該ウェーハ全装着する、特許請求の範
    囲第１項から第８項までのいずれかに記載の半導体ウェ
    ーハ装着及び切断システム。 ＪＯ１該ウェーハの表面には、格子状に配列された複数
    個の直線状領域によって区画された複数個の矩形領域の
    各々に施された回路パターンが存在し、 該ウェーハ切断装置は、該直線状領域に沿って該ウェー
    ハを切断して該矩形領域の各々に分離する、特許請求の
    範囲第１項から第９項までのいずれかに記載の半導体ウ
    ェーハ装着及び切断システム。
JP58207496A 1983-11-07 1983-11-07 半導体ウエーハ装着及び切断装置 Granted JPS60100450A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58207496A JPS60100450A (ja) 1983-11-07 1983-11-07 半導体ウエーハ装着及び切断装置
US06/791,488 US4696712A (en) 1983-11-07 1985-10-25 Semiconductor wafer mounting and cutting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58207496A JPS60100450A (ja) 1983-11-07 1983-11-07 半導体ウエーハ装着及び切断装置

Publications (2)

Publication Number Publication Date
JPS60100450A true JPS60100450A (ja) 1985-06-04
JPS6412094B2 JPS6412094B2 (ja) 1989-02-28

Family

ID=16540675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58207496A Granted JPS60100450A (ja) 1983-11-07 1983-11-07 半導体ウエーハ装着及び切断装置

Country Status (2)

Country Link
US (1) US4696712A (ja)
JP (1) JPS60100450A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318393A (ja) * 1987-06-17 1988-12-27 日本ベルボン精機工業株式会社 三脚
JPS6457646U (ja) * 1987-10-01 1989-04-10
JPH01222905A (ja) * 1988-03-02 1989-09-06 Hitachi Ltd ウエハ分割一貫装置
JPH097977A (ja) * 1995-06-26 1997-01-10 Disco Abrasive Syst Ltd ダイシング装置及びダイシングシステム
JPH1197322A (ja) * 1997-09-16 1999-04-09 Fujitsu Ltd データ管理方法、データ管理装置、及び、搭載台
JP2015227272A (ja) * 2014-06-02 2015-12-17 日本電気硝子株式会社 分相ガラス及びこれを用いた複合基板
JP2018114575A (ja) * 2017-01-17 2018-07-26 株式会社ディスコ ドレッシングボード、切削ブレードのドレッシング方法及び切削装置
CN114999958A (zh) * 2022-05-27 2022-09-02 颀中科技（苏州）有限公司 用于去除卷带芯片的芯片剔除装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6443458A (en) * 1987-08-11 1989-02-15 Nitto Denko Corp Stick cutter for tacky tape with respect to thin board
US4907065A (en) * 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
US4875955A (en) * 1988-08-31 1989-10-24 Mazda Motor Manufacturing (Usa) Corporation Method and apparatus for preventing installation in an automobile body of a glass window panel having overcured adhesive thereon
DE3931495C2 (de) * 1989-09-21 1997-06-26 Itt Ind Gmbh Deutsche Verfahren zur "fließenden" Feinklassifizierung von Kapazitätsdioden
JP3173052B2 (ja) * 1990-12-12 2001-06-04 株式会社ディスコ 半導体ウェーハのダイシング方法
JPH05121543A (ja) * 1991-08-09 1993-05-18 Teikoku Seiki Kk ウエハーマウンタのウエハー支持方法、その装置及びその装置を備えるウエハーマウンタ
JP3888754B2 (ja) * 1997-12-08 2007-03-07 日東電工株式会社 半導体ウエハの自動貼付け装置
KR100387526B1 (ko) * 2001-02-07 2003-06-18 삼성전자주식회사 반도체 제조장비의 웨이퍼 감지 오동작 방지장치
AT502233B1 (de) * 2001-06-07 2007-04-15 Thallner Erich Vorrichtung zum lösen eines trägers von einer halbleiterscheibe
JP3809353B2 (ja) * 2001-08-02 2006-08-16 キヤノン株式会社 Ｉｄ付き加工物の製造方法
KR100720420B1 (ko) * 2002-03-25 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자용 합착 장치의 동작 제어 방법 및 그 장치
US7281535B2 (en) * 2004-02-23 2007-10-16 Towa Intercon Technology, Inc. Saw singulation
JP4841262B2 (ja) * 2006-02-13 2011-12-21 株式会社東京精密 ウェーハ処理装置
JP4693696B2 (ja) * 2006-06-05 2011-06-01 株式会社東京精密 ワーク処理装置
EP1873812A1 (en) * 2006-06-26 2008-01-02 Axalto SA Wafer frame
DE102014118833A1 (de) * 2014-12-17 2016-06-23 Mechatronic Systemtechnik Gmbh Verfahren und Vorrichtung zum Vorausrichten eines flachen Substrats
KR20220164857A (ko) * 2021-06-04 2022-12-14 로체 시스템즈(주) 카세트 반송 시스템 및 카세트 위치 자동 티칭 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811182A (en) * 1972-03-31 1974-05-21 Ibm Object handling fixture, system, and process
US4296542A (en) * 1980-07-11 1981-10-27 Presco, Inc. Control of small parts in a manufacturing operation
US4485553A (en) * 1983-06-27 1984-12-04 Teletype Corporation Method for manufacturing an integrated circuit device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318393A (ja) * 1987-06-17 1988-12-27 日本ベルボン精機工業株式会社 三脚
JPS6457646U (ja) * 1987-10-01 1989-04-10
JPH01222905A (ja) * 1988-03-02 1989-09-06 Hitachi Ltd ウエハ分割一貫装置
JPH097977A (ja) * 1995-06-26 1997-01-10 Disco Abrasive Syst Ltd ダイシング装置及びダイシングシステム
JPH1197322A (ja) * 1997-09-16 1999-04-09 Fujitsu Ltd データ管理方法、データ管理装置、及び、搭載台
JP2015227272A (ja) * 2014-06-02 2015-12-17 日本電気硝子株式会社 分相ガラス及びこれを用いた複合基板
JP2018114575A (ja) * 2017-01-17 2018-07-26 株式会社ディスコ ドレッシングボード、切削ブレードのドレッシング方法及び切削装置
CN108327102A (zh) * 2017-01-17 2018-07-27 株式会社迪思科 修整板、切削刀具的修整方法和切削装置
CN108327102B (zh) * 2017-01-17 2021-09-14 株式会社迪思科 修整板、切削刀具的修整方法和切削装置
CN114999958A (zh) * 2022-05-27 2022-09-02 颀中科技（苏州）有限公司 用于去除卷带芯片的芯片剔除装置
CN114999958B (zh) * 2022-05-27 2024-05-03 颀中科技（苏州）有限公司 用于去除卷带芯片的芯片剔除装置

Also Published As

Publication number Publication date
JPS6412094B2 (ja) 1989-02-28
US4696712A (en) 1987-09-29

Similar Documents

Publication Publication Date Title
JPS60100450A (ja) 半導体ウエーハ装着及び切断装置
US4027246A (en) Automated integrated circuit manufacturing system
US7874493B2 (en) Method of manufacturing RFID devices
US5332406A (en) Apparatus for producing semiconductor device
KR100465249B1 (ko) 웨이퍼 처리장치
US20080295318A1 (en) Method and Device for Continuously Producing Electronic Film Components and an Electronic Film Component
US20080267745A1 (en) Positioning Device and Method for Transferring Electronic Components
JPH06166600A (ja) 半導体インゴット加工方法
US20040259277A1 (en) Semiconductor wafer having an edge based identification feature
DE3884655D1 (de) Eine Vorrichtung zum Transport eines elektrisch leitenden Wafers.
US20060109120A1 (en) RFID tag in a substrate
JP2598305B2 (ja) 半導体ウエハの処理システム
ATE66329T1 (de) Verfahren zum befoerdern und ausrichten von flachen gegenstaenden wie z.b. von halbleiterplaettchen und eine vorrichtung zum transportieren solcher gegenstaende.
KR20200144058A (ko) 전자부품이 내장된 재료 스트립의 제조방법 및 장치
JP2005044268A (ja) Ｒｆ−ｉｄメディア製造装置
JPH1050639A (ja) ウェハの自動製造システム
JPH09306873A (ja) ウェーハの分割システム
JP4809648B2 (ja) 電子装置の製造方法
TW513899B (en) Method for determining a position in a TAB automatic handling machine, and automatic handling machine
KR101926091B1 (ko) 라벨 분리 기능이 향상된 라벨 피더
JP3269147B2 (ja) 部品供給方法
JPH11171125A (ja) 半導体装置用テーピング装置及びその方法
JPH01202832A (ja) 半導体製造装置のプローバー
TWI329563B (ja)
JPH0329309A (ja) ウェーハ管理方法