IT7370869A1 - Dispositivo semiconduttore e procedimento per la sua fabbricazione - Google Patents

Dispositivo semiconduttore e procedimento per la sua fabbricazione

Info

Publication number
IT7370869A1
IT7370869A1 ITTO1973A70869A IT7086973A IT7370869A1 IT 7370869 A1 IT7370869 A1 IT 7370869A1 IT TO1973A70869 A ITTO1973A70869 A IT TO1973A70869A IT 7086973 A IT7086973 A IT 7086973A IT 7370869 A1 IT7370869 A1 IT 7370869A1
Authority
IT
Italy
Prior art keywords
region
island
zone
type
conductivity
Prior art date
Application number
ITTO1973A70869A
Other languages
English (en)
Other versions
IT1000635B (it
Original Assignee
Nv Philips Gloeilampenfabrieken
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nv Philips Gloeilampenfabrieken filed Critical Nv Philips Gloeilampenfabrieken
Publication of IT7370869A1 publication Critical patent/IT7370869A1/it
Application granted granted Critical
Publication of IT1000635B publication Critical patent/IT1000635B/it

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/63Combinations of vertical and lateral BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/13Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/117Oxidation, selective

Landscapes

  • Element Separation (AREA)

Description

[0001] 1000635 PEM6686 DESCRIZICME dell'invenzione industri le dal titolo: Italie "Dispositivo semiconduttore e procedimento per la sua fab- bricazione" di: N.V.PEILIPS' GLOEILAMPENFABRIEKEN, nazionalita olandese, a Eindhoven, Paesi Bassi.
[0002] Depositatail 27Dicembre 1973 70869-A/73 La presente invenzione si riferisce ad un dispositivo semiconduttore avente un corpo semiconduttore con almeno un elemento circuitale semiconduttore, comprendente una prima regione adiacente alla superficie, di un primo tipo di ccn- duttivita, adiacente ad una seconda regione del secondo tipo di conduttivita presente sotto di essa, una zona di isolamen- to del secondo tipo di conduttivita che si estende finc alla seconda regione e, insieme con la seconda regione, circonda interamente una parte a forma di isola della prima regione di isolamento e la regione a forma di isola essendo adiacen- te ad una configurazione di materiale elettricamente isolan- te, che e almeno parzialmente inserita nel corpo semicondut- tore sotto detta superficie, e che circonda la parte forma L'Ufficlale Roga di isola della superficie, detto elemento circuitale essendo presente interamente entro la parte a forma di isola.
[0003] L'invenzione si riferisce inoltre ad un procedimento per la fabbricazione di un tale dispositivo.
[0004] AD/g1 Dispositivi come sopra descritti sono noti e sono de- scritti, ad esempio, in "Philips Research Reports" volume 26, Giugno, 1971, pp.
[0005] 166-180.
[0006] Tali strutture sono molto a- datte per applicazioni in circuiti semiconduttori monolitici, tra l'altro a causa della densita di costipazione elevata ot- tenibile e della possibilita di determinare, mediante una u- nica maschera, le dimensioni ela posizione di un gran nume- ro di zone del circuito che deve essere infine realizzato (auto-registrazione).
[0007] Tuttavia, i dispositivi finora noti presentano alcuni inconvenienti, che possono, in certe circostanze, portare limitazioni indesiderate della loro applicazione.
[0008] In strutture note del tipo descritto, ad esempio,la zo na di isolamento e generalmente formata da una zona del se condo tipo di conduttivita che e adiacente alla seconda re- gione (che pud essere, ad esempio, il substrato ed e inte- ramente coperta,sul lato della superficie,dalla configurazio- ne isolante inserita.
[0009] Una tale struttura viene spesso fabbri- cata provvedendo dapprima il materiale di drogaggio per for- mare la zona di isolamento nella superficie, e poi provveden- do la configurazione isclante sulla zona superficiale forte- mente drogata,mediante ossidazione locale della superficie del semiconduttore drogato.
[0010] Con l'inserire la configurazione di ossido, la zona drogata si sposta in profondita nel corpo semiconduttore.
[0011] In certe circostanze, tuttavia, una parte con- 2 siderevole del materiale di drogaggio pu passare nell'ossi- do, in particolare quando il materiale di drogaggio e un ac- cettore, ad esempio boro.
[0012] In conseguenza della concentrazio- ne ridotta risultante, sar difficile, almeno per valori ac- cettabili di tempo di ossidazione, ottenere al disotto l'os- sido inserito e la zona di isolamento che ha uno spessore che considerevolmente maggiore, ad esempio, dello spesso- re della configurazione di ossido stessa.
[0013] Poiché, quando si trazione della configurazione di ossido generalmente non superiore a -? micron, non sara pertanto possibile,con que- sto procedimento, che lo spessore globale della configura- zione di ossido sotto la superficie, insieme.con la zona di isolamento, ammonti a piu di circa 4-5 micron.
[0014] Da ci conse- gue, ad esempio, che uno strato epitassiale,che deve essere diviso in isole mediante la configurazione di ossido e la zona di isolamento che si estende sotto di esso, non pu es- sere piu spesso che, al massimo, circa 5 micron nelle strut- ture note, ci che rappresenta spesso una limitazione inde- sider ta.
[0015] Un ulteriore inconveniente, che in quei casi in cui la zona di isolamento deve essere munita di contatti neces sario, nelle strutture note descritte, provvedere una fine- stra per il contatto nella configurazione di ossido, attra- verso l'intero spessore della configurazione di ossido.Come 3 risultato dei lunghi tempi di attacco chimico, necessari per tale scopo, ad esempio,cio presenta dei problemi in pratica per quanto riguarda il mascheramento ed inevitabile attacco dal disotto, come risultato del quale e molto difficile prov- vedere nella configurazione di ossido finestre,per i contatti, di dimensioni piccole ed accuratamente determinate.
[0016] Uno degli scopi della presente invenzione e di elimi- nare o almeno ridurre considerevolmente,detti inconvenienti che si verificano in dispositivi noti.
[0017] L'invenzione e, tra l'altro, basata sulla conoscenza del fatto che gli inconvenienti sopra descritti posseno es- sere evitati mediante una conformazione nuova, conveniente- mente scelta, della configurazione inssrita e della zona di isolamento, e che, inoltre, si possono ottenere ulteriori vantaggi impiegando l'invenzione, tra l'altro la possibili- ta di realizzare varie strutture di semiconduttori interes- santi, che sono difficili da realizzare in altro modo, come sara descritto in dettaglio in appresso.
[0018] Secondo l'invenzione, un dispositivo semiconduttore del tipo descritto nel preambolo e caratterizzato dal fatto che la zona di isolamento si estende attraverso la configu- razione inserita fino ad una parte di detta superficie che e interamente limitata dalla configurazione isolante inse- rita.
[0019] Benché la struttura tradizionale sopra descritta for- la, si e trovato, in pratica, che la struttura apparentemen- te superfluamente complicata secondo l'invenzione presenta un certo numero di importanti vantaggi.
[0020] Ad esempio, poiché nel dispositivo secondo l'invenzio- ne la zona di isolamento non e interamente coperta dalla con- figurazione isolante inserita, ma si estende attraverso una nale del semiconduttore, la zona di isolamento pu essere fa- cilmente munita di contatti nell'area di detta apertura.
[0021] In effetti, al massimo solo un sottile strato isolante,ad esem- pio uno strato di ossido, presente sopra detta apertura.
[0022] Un ulteriore importante vantaggio del dispositivo se condo l'invenzione che, poiché nella fabbricazione di det- ta nuova struttura la zona di isolamento puo essere provvi- sta senza obiezioni dopo aver provvisto la configurazione i- solante inserita,la concentrazione di drogaggio della zona di isolamento pu essere indipendente dagli stadi di fabbrica- zione della configurazione inserita, ad esempio per ossida- 'ufficlale trare dalla superficie attraverso l'intero spessore di uno strato, ad esempio uno strato epitassiale, di spessore rela- tivamente elevato, e secondo una forma di attuazione preferi- ta, di almeno 5 micron di spessore Benché la prima regione del primo tipo di conduttivi- ta possa essere formata interamente da detta regione a for ma di isola, la zona di isolamento estendendosi lateralmen- te fino al bordo del corpo semiconduttore, preferibilmente si impieghera una struttura in cui la zona di isolamento se- para la parte a forma di isola dalla parte rimanente della prima regione.
[0023] La prima regione pud essere uno strato epi- tassiale,che e diviso in due o piu parti dalla zona di iso- lamento, parecchie delle quali possono essere a forma di i- sola.
[0024] Detta parte di superficie dove la zona di isolamento raggiunge la superficie semiconduttrice non richiedein li- nea di principio di essere munita di contatti.
[0025] Vantaggiosa- mente, tuttavia, il dispositivo sara spesso costruito in mo- do che detta parte di superficie sia almeno parzialmente ri- coperta da uno strato conduttivo che serve da elettrodo di collegamento..
[0026] In certe circostanze, ad esempio quando non e neces- sario che la zona di isolamento penetri attraverso uno stra- to semiconduttore spesso, .
[0027] necessario che la zona di isolamento arrivi alla superficie solo localmente, ad esempio solo per scopi di formazione di contatti.
[0028] Spesso, tuttavia, e in par- ticolare quando la zona di isolamento con la configurazione di isolamento inserita deve penetrare dalla superficie at- 6 traverso uno strato semiconduttore spesso, si assicurera pre feribilmente che detta parte di superficie circondi sostan- zialmente interamente la parte a forma di isola.
[0029] La zona di isolamento puo estendersi dalla superficie verso il basso e, ad esempio, confinare direttamente con un substrato del secondo tipo di conduttivita, su cui e provvi- sta la prima regione, in forma di uno strato epitassiale del primo tipo di conduttivita.
[0030] In certe circostanze, tuttavia, si scegliera preferibilmente una struttura diversa, in cui la zona di isolamento e adiacente ad uno strato sepolto del secondo tipo di conduttivit , che appartiene alla seconda re- gione e che si estende tra la prima regione ed un substrato del primo tipo di conduttivita su cui e accresciuta epitas- sialmente la prima regione, detto strato sepolto, insieme con la zona di isolamento, circondando interamente la parte a forma di isola della prima regione entro il corpo semicon duttore.
[0031] Uno dei vantaggi di cio che parecchi "sub-substra- ti" possono essere provvisti in un cristallo semiconduttore, detti sub-substrati potendo comprendere ciascuno uno o piü elenenti circuitali, e potendo essere muniti ciascuno sepa- ratamente di contatti.
[0032] In molti casi, pud essere preferibile che la regione a forma di isola non abbia drogaggio omogeneo, ma che la parte a forma di isola comprenda uno strato sepolto del pri- mo tipo di conduttivita, detto strato sepolto del primo ti- 7 po di conduttivita essendo spesso provvisto vant ggiosamen- te su, e adiacente al, strato sepolto del secondo tipo di conduttivita gi menzionato.
[0033] In questo modo, si pu realiz- zare la costruzione di importanti strutture di semicondut- tore.
[0034] Secondo l'invenzione, un'altra importante forma di at- tuazione preferita, e caratterizzata dal fatto che la zona di isola, la quale giunzione adiacente ad una parte della configurazione inserita che ha un'apertura entro la regione a forma di isola, la regione a forma di isola entro l'aper- tura comprendendo alla superficie una zona di interruzione di canale avente un drogaggio cosi elevato che impedita la formazione di un canale di inversione nell'area dell'a- pertura.
[0035] Il vantasgio di una tale struttura che la posi- zione di almeno la configurazione inserita, la zona di iso- ta, pu essere impiegata come un otturatore di canale ad auto- registrazione, aumentando il drogaggio della superficie nel- l'apertura, ad esempio mediante una diffusione superficiale.
[0036] La zona di interruzione di canale risultante preferibilmen- te,circonda sostanzialmente interamente le zone attive di un elemento circuitale semiconduttore presente nella regio- ne a forma di isola.
[0037] Se un secondo strato sepolto del primo 8 tipo di conduttivita e provvisto entro l'isola come sopra de scritto, ad esempio come un collettore sepolto, una zonafor- temente drogata del primo tipo di conduttivita pu vantaggio- samente estendersi, attraverso l'apertura sopra menzionata, dall'apertura sostanzialmente fino allo strato sepolto del primo tipo di conduttivita, cosi da facilitare la formazio- ne di contatti di detto strato sepolto.
[0038] L'invenzione e inoltre,particolarmente interessante nel caso in cui una zona adiacente alla superficie, del se- condo tipo di conduttivita, e provvista nella regione a for ma di isola, detta zona essendo interamente circondata dalla configurazione inserita, e in cui provvista una zona adia cente alla superficie del primo tipo di conduttivita,la zona del secondo tipo di conduttivita formando la zona di base di e di collettore sono formate dalla regione a forma di isola, e dalla detta zona del primo tipo di conduttivita..Un tale transistore, provvisto se desiderato di una zona di interru- zione di canale, come sopra descritto, puo essere fabbricato sostanzialmente interamente ad auto-registrazione.
[0039] L'invenzione si riferisce inoltre ad un procedimento L'UlflcialeRo conduttore quale sopra descritto, in cui una configurazione di ossido,che almeno parzialmente inserita nella superfi- cie, viene formata in una prima regione adiacente alla su- perficie, del primo tipo di conduttivita, mediante ossida- zione locale, e in cui e provvista una zona di isolamento a diacente alla stessa, del secondo tipo di conduttivita.
[0040] Se- condo l'invenzione, detto procedimento e caratterizzato dal fatto che durante l'ossidazione locale, nell'area della zo- na di isolamento da provvedere, una parte della superficie semiconduttrice e mascherata contro l'ossidazione, cosicché una interruzione nella configurazione di ossido viene forma- ta in tale area,e una parte della zona di isolamento del se- condo tipo di conduttivita e formata per introduzione di un materiale di drogaggio determinante il secondo tipo di con- duttivita attraverso detta interruzione, la configurazione isolante inserita servendo da maschera contro detto materia le di drogaggio, e detta zona di isolamento confinando con la seconda regione.
[0041] L'invenzione sara ora descritta piu dettagliatamente con riferimento ad alcune forme di attuazione e al disegno, in cui la figura 1 una vista in pianta, schematica, di un dispositivo secondo l'invenzione, la figura 2 e una vista in sezione trasversale, sche- matica, del dispositivo illustrato in figura 1, secondo la linea II-II, le figure da 3 a 9 sono viste in sezione, schematiche, del dispositivo illustrato nelle figure 1 e 2, durante sta- 10 di successivi di fabbricazione, e le figure 10, 11, 12 e 13 sono viste in sezione, sche- matiche, di altre forme di attuazione di dispositivi secon- do l'invenzione.
[0042] Le figure sono schematiche e non sono disegnate in sca- la, ed in esse particolarmente le dimensioni nella direzione dello spessore sono fortemente ingrandite.
[0043] Parti corrispon- denti sono generalmente indicate con gli stessi numeri di ri- stesso tipo di conduttivita sono generalmente ombreggiate nella stessa direzione.
[0044] Nella vista in pianta di figura 1, la configurazione di ossido inserito e ombreggiata e i confi- ni di strati metallici sono indicati a linee tratteggiate: La figura una vista in pianta, schematica, e lafi- gura 2 una vista in sezione, schematica, secondo la linea II-II di figura 1, di un dispositivo semiconduttore secondo l'invenzione.
[0045] La figura mostra una parte di un circuito in- tegrato avente un elemento circuitale, in questo caso un tran- sistore bipolare (3,8,9), e comprende un corpo semicondutto- re 1 di silicio avente una prima regione 3 a conduttivitadi tipo n, che adiacente ad una superficie 2 e ad una secon- da regione 4 a conduttivita di tipo p, che presente sotto di essa, e che formata da un substrato su cui e provvista la regione 3 in forma di uno strato epitassiale.
[0046] La regione 3 comprende inoltre uno strato 3 B sepolto fortemente droga 11 to, a conduttivita di tipo n.
[0047] Una configurazione 5 di ossido di silicicprovvista mediante ossidazione locale,e in questo esempio inserita so- Una parte 3A, Ba forma di isola della regione 3, che com- prende lo strato 3B,e interamente circondata, entro il cor- po, d una zon 6 di isolamento a conduttivita di tipo p,che si estende fino alla seconda regione 4 (in questo caso il substrato).
[0048] La giunzione p-n 7 tra la zona di isolamento.6 e l'isola 3A e adiacente alla configurazione isolante inse- rita 5.
[0049] La regione 3A, B forma la zona di collettore del tran- sistore.
[0050] Una zona 8 a conduttivita di tipo P, adiacente alla superficie 2, e limitata dalla configurazione inserita 5,for- ma la zona di base del transistore, mentre una zona superfi- ciale 9 di tipo n, che provvista nella zona di base 8,for- ma la zona di emettitore del transistore.
[0051] Il transistore e cosi presente interamente entro la regione a forma di isola (3A, B.
[0052] Le zone di emettitore e di base 9 e 8 sono munite di contatti mediante strati metallici i5 e 14.
[0053] In forme di attuazione note di un dispositivo avente un transistore bipolare quale e illustrato in figura 2, la zona di isolamento 6 si estende interamente sotto l'intero spessore della configurazione inserita 5.
[0054] In certe circo- stanze, cio puo presentare notevoli inconvenienti, come gia descritto, in particolare per quanto riguarda la formazione 12 di contatti della zona o zone 6, e per quanto riguarda la loro concentrazione di drogaggio, che deve essere elevata quando lo strato 3 e relativamente spesso.
[0055] Secondo l'invenzione, tuttavi , la zona di isolamento 6 si estende attraverso la configurazione inserita 5 fino ad una parte 2A della superficie 2, la quale parte 2A intera mente circondata dalla configurazicne inserita 5.
[0056] Ci presen- ta l'importante vantaggio che la zona 6 pu essere facilmen- te munita di contatti, ad esempio attraverso lo strato metal- lico 10, senza che sia necessario, per tale scopo, pratica- re mediante attacco fisico una finestra per contatti attra- verso l'intero spessore della configurazione 5.
[0057] Un ulteriore importante vantaggio e che la zona 6 pud essere provvista, se desiderato,dopo che sia provvista la configu- razione inserita 5,ad esempio mediante diffusione, con il ri- sultato che il drogaggio e la profondita della zona di iso- lamento 6 sono interamente indipendenti dagli stadi di pro- cedimento impiegati per provvedere la configurazione inse- rita 5.
[0058] La parte di superficie 2A circonda, in questo esempio, la parte a forma di isola della prima regione 3 interamente, L'Uflclale Rogande stensione dopo la formazione della configurazione 5.
[0059] Nei ca si in cui lo strato 3 non e troppo spesso, cio non stret- 13 ta emergere alla superficie solo localmente, attraverso una mazione di cont tti.
[0060] Nell'esempio descritto, la giunzione p-n 7 e adiacen- te ad una parte della configurazione isolante 5 che ha una apertura 11 entro la regione a forma di isola 3A, detta aper- tura circondando interamente la zona di base 8, la regione 3A entro l'apertura 11 comprendendo alla superficie una zo- na conduttiva 12 di tipo n fortemente rogata, mediante la quale evitata la formazione di un canale di inversione al- la superficie nell'area dell'apertura 11.
[0061] La zona 12 e inte- ramente limitata dallossido inserito 5, forma una zona di interruzione di canale tra la zona di base 8 e la zona di isolamento 6, e circonda interamente le parti ttive delle zone di transistore 9, 8 e 3A.
[0062] Detta zona 12 form pure con tatto con uno strato metallico 13, che forma il collegamen- to di collettore del transistore.
[0063] Secondo una variante di questa struttura, la zona 12 pu anche estendersi attraver- so l'intero spessore della regione 3A fino allo strato se- polto 3B.
[0064] In questa struttura, la zona 12 di interruzione di canale pu essere mantenuta molto stretta, e nel presente e- sempio ha una larghezza di circa 3 micron.
[0065] Si rileva inoltre, che il luogo della parte di super- ficie 2A pud essere scelto interamente arbitrariamente, ri- spetto alla configurazione isolante circostante 5.
[0066] Come ri- 14 sultato di cid, se vi pericolo di collasso tra l zona di isolamento 6 ed una zona semiconduttrice presente su un suo lato, ad esempio nell'isola, la larghezza su detto lato del- l'ossido inserito 5,che limita la parte di superficie 2A,pu essere scelta pii larga di altrove, con il risultato che si evita detto collasso.
[0067] Cid sara importante,in particolarese nel circuito mo- nolitico sono presenti elementi che sono fatti funzionare ad alta tensione.
[0068] Il dispositivo secondo l'invenzione, illustrato nelle figure e 2, pu essere fabbricato, ad esempio, come segue.
[0069] licio di tipop4 avente uno spessore, ad esempio, di 200 mi- cron ed una resistivita ad esempio,di 10 ohm.cm.
[0070] Su detta lastra si provvede localmente un deposito di arsenico, -m- nalmente usati per formare lo strato sepolto 3B, dopodiché la superficie viene preparata per la crescita epitassiale, ed unc strato di silicio di tipo n 3avente uno spessore ad esempio di 6 micron,ed una resistivita, ad esempio, di 0,5 ohm.cm,viene accresciuto epitassialmente sul substrato 4, parimenti impiegando metodi generalmente noti.
[0071] Si ottiene la struttura illustrata in figura 3, in cui durante la cre scita epitassiale detto deposito di arsenico diffonde par zialmente nel substrato 4 e parzialmente nello strato epi- 15 tassiale 3 per formare uno strato sepolto 3B fortemente dro- gato, di tipo n.
[0072] Uno strato di mascheramento contro l'ossidazione vie- ne poi prcvvisto sulla superficie, ad esempio uno strato 20 di nitruro di silicio dello spessore di O,i5 micron.
[0073] Se de- siderato, si pud provvedere uno strato sottile di ossido sotto lo strato 20.
[0074] Uno strato'21 dello spessore i 0,1 mi- cron,di ossido di silicio viene depositato sullc strato di nitruro 20.
[0075] Se desiderato, detto strato puo essere pure ot- tenuto mediante ossidazione termica del nitruro di silicio, ma in tal caso sara generalmente considerevolmente piü sot- tile.
[0076] Lo strato di ossido 21 viene poi portato alla formade- siderata mediante un metodo di incisione fotolitografico no- to, dopodiché detto strato 21 serve da maschera durante l'at- tacco chimico, ad esempio mediante acido fosforico,delle par ti dello strato 20 non coperte dallo strato 21.
[0077] Per tutti i dettagli riguardanti la formazione e l'attacco chimico di strati di nitruro di silicio si fa riferimento a Appels e al, "Philips Research Reports", Aprile 1970, pp.
[0078] 118-132,in cui sono date tutte le informazioni necessarie all'esperto del ramo riguardanti metodi relativi alla ossidazione locale di superfici di silicio.
[0079] In questo modo, si ottiene la struttura illustrata in figura 4.
[0080] La parte della superficie di silicio non coperta dalla maschera anti-ossidazione 20 viene ora attaccata chi- 16 micamente fino ad una profondit di circa 1 micron, anche u- na parte del silicio essendo attaccata sotto i bordi del ni- truro 20, vedi figura 5.
[0081] Detto stadio di attacco chimico ser ve ad ottenere una superficie sostanzialmente piana, dopo a- siderato si pu omettere questo stadio di ttacco chimico.
[0082] Il silicio viene poi ossidato termicamente a 1000°cin ossigeno umido,per circa 16 ore, le cavita risultanti dal trattamento di attacco chimico essendo interamente riempite di ossido, come risultato del fatto che l'ossido occupa un volume maggiore del silicio dal quale esso e formato.La con figurazione di ossido risultante 5 ha uno spessore di circa 2 micron e si estende fino alla superficie di silicio origi- nale 2, cosicché la superficie dell'intero corpo diventa so- stanzialmente piana.
[0083] Dopo eliminazione del nitruro, uno stra- to 22 di ossido di silicio viene depositato piroliticamente, in modo noto, sull'insieme, detto strato essendo eliminato nell'area delle zone di isolamento da provvedere, impiegan- do una maschera con larga tolleranza.
[0084] In questo modo si ot- tiene la struttura illustrata in figura 6.
[0085] In uno stadio successivo, si effettua una diffusione profonda di boro, la configurazione di ossido inserito 5 e lo strato di ossido 22 servendo da maschera.
[0086] In questo modo, si ottiene la zona di isolamento 6, vedi figura 7, mediante la quale una parte 3A, B a forma di isola separata dalla 17 parte rimanente dello strato 3.
[0087] Durante detta diffusione di boro, le zone 6 sono ricoperte di ossido; le differenze di spessore dello strato di ossido sono trascurate nella figu- ra per ragioni di chiarezza.
[0088] Una parte dello strato di ossido 22 sopra la zona di base da provvedere viene poi eliminata, parimenti impicgando uno stadio di mascheramento con ampia tolleranza, dopodiché si provvede la zona di base 8 del transistore,ad esempio me- diante una diffusione di boro della profondita di 2 micron, lo strato 22 e la configurazione di ossido 5 servendo da ma schere.
[0089] Non necessario che la zona 6 sia mascherata.
[0090] In questo modo, si ottiene la struttura illustrata in figura 8, in cui uno strato sottile di ossido e formato durantela dif- fusione sulle zone 6 e 8, lo strato i ossido sulla superfi- cie essendo nuovamente illustrato in figura come avente spes- sore costante, per motivi di chiarezza.
[0091] Nell'area delle zone 9 e 12 da formare, vedi figura9, aperture vengono poi incise nell'ossido mediante uno stadio di foto-incisione.
[0092] La zona di emettitore 9 che, ad esempio, ha uno spessore di un micron, e la zona superficiale 12 di tipo n fortemente drogata, sono provviste mediante diffusio- ne di fosforo.
[0093] Secondo una variante, la zona di emettitore pu confinare con la configurazione inserita 5 su un lato, con il risultato che la tolleranza della maschera per la fi- nestra di diffusione dell'emettitore e pure larga.
[0094] 18 Finestre per i contatti sono poi provviste nel modo usua- le, e lo strato di contatto di emettitore 24, lo strato di contatto di base 25, lo strato di contatto di collettore 13 e lo strato di contatto 10 che forma contatto con il substra to 4 attraverso la zona 6, sono poi provvisti mediante depo sizione da fase vapore, ed attacco chimico di uno strato me tallico, ad esempio alluminio,con il risultato che si ottie ne la struttura illustrata nelle figure 1 e 2.
[0095] Secondo il metodo di fabbricazione sopra descritto, un grande vantaggio dell'invenzione consiste nel fatto che la posizione della maggior parte delle zone, in qussto esempio delle zone 8, 2 e 6, e determinata interamente mediante u- na sola maschera, cioe la maschera anti-ossidazione 20, co- sicché si ottiene un grado elevato di auto-registrazione ed una limitazione massima degli stadi di mascheramento,con stret ta tolleranza.
[0096] Nel caso in cui la zona di emettitore e adia- cente alla configurazione di ossido inserito,la strutturadi se miconduttore che eprovvista nello strato epitassiale 3 pu esse- re fabbricata interamente impiegando,oltre alla maschera di ni- truro 20, solo stadi di mascheramento con ampia tolleranza.
[0097] Cio vale anche per i seguenti esempi.
[0098] La figura 10, ad esempio, una vista in sezione, schemati- ca, di un dispositivo secondo l'invenzione avente un transi- store bipolare con una zona di emettitore 9 di tipo n ed u- na zona di base 8 di tipo p, che sono interamente limitatt 19 da una configurazione di ossido 5 che parzialmente inseri- ta nel corpo.
[0099] In questo esempio, la configurazione di ossi- do sporge dalla superficie di silicio 2 sostanzialmente di sua formazione e stato omesso uno stadio di attacco chimico come nella figura 5 del precedente esempio.
[0100] La prima regio- ne consiste in questo caso di due strati epitassiali a con- duttivita di tipo n 31 e 32, provvisti successivamente, le circondata dalla zona di isolamento 6.
[0101] All'interfase degli strati 31 e 32, detta regione'a forma di isola comprende u- no strato sepolto 33 conduttivita i tipo n fortemente dro- gato.
[0102] Gli strati 31 e 32 sono provvisti su un substrato 40 di tipo n.
[0103] Entrambi gli strati epitassiali 31 e 32 hanno u- no spessore, ad esempio, di circa 3 micron.
[0104] La seconda regione a conduttivita di tipo P, in questo esempio, non formata dal substrato 40 ma da uno strato se- polto a conduttivita di tipo p 41, che presente nell'area dell'interfase tra il substrato 40 e lo strato epitassiale 31.
[0105] La zona di isolamento 6 e adiacente allo strato sepolto 41 ed emerge alla superficie attraverso un'apertura nella configurazione isolante inserita 5, dove essa in contatto con uno strato metallico 43.
[0106] La zona di collettore (31A,32A, 33) e munita di contatti alla superficie di uno strato me- 20 po n 42.
[0107] Il substrato 40 e in contatto, attraverso gli stra- ti 31 e 32, con uno strato metallico 45 che in contatto con lo strato 32 attraverso una zona di contatto di tipo n fortemente drogata46.
[0108] Uno degli importanti vantaggi di detta struttura e che la tensione inversa tra il sub-substrato (41, 6 e la zona di collettore (31A, 32A, 33) e indipendente dalla tensione applicata tra il substrato 40 e la regione 41, 6).
[0109] Poiche la capacita della giunzione p-n che delimita l'isola puo provvedere problemi da un punto di vista tecnico di circui- to, e detta capacita determinata,tra l'altrodalla tensio- ne attraverso la giunzione p-n, l'applicazione di sub-substra ti come sopra descritto presenta la possibilita di influenza re detta capacita di isolamento dell'isola indipendentemente dalla tensione applicata al substrato 40.
[0110] Il dispositivo illustrato in figura 10 pud essere fab- bricato impiegando gli stessi procedimenti come nell'esempio precedente, in cui,tuttavia,il materiale di partenza a un substrato 40 di tipo n su cui viene poi provvisto, nel modo usuale, un deposito locale di un accettore, che preferibil- mente diffonde relativamente lentamente, ad esempio boro, L'ufficlale per formare lo strato sepolto 41, dopodiché si accresce un primo strato epitassiale di tipo n 31.
[0111] Un deposito locale di un donatore che diffonde relativamente lentamente,ad e- sempio arsenico, viene poi provvisto sullo strato 31 per 21 formare lo strato sepolto 33, dopodiché si accresce lo stra- to 32 di tipo n.
[0112] La formazione della configurazione di ossi- do 5, della zona di isolamento 6 e delle zone 8,9, 42 e 46, pu essere poi effettuata nel modo descritto nel precedente esempio con riferimento alle figure 3-9, in cui, tuttavi , in questo caso non viene asportato silicio, mediante attac- configurazione di ossido 5, cosicché l'ossido 5 sporge par- zialmente dalla superficie 2.
[0113] La configurazione di ossido 5 sporgera, ad esempio, di circa 1 micron dalla superficie 2, e sara inserita circa 1 micron sotto la superficie 2.
[0114] E possibile provvedere vari strati sepolti 4 ed an- che varie zone di isolamento 6, per formare parecchie iso- le e sub-substrati, ad esempio come e illustrato sul lato destro di figura 10.
[0115] Naturalmente, il circuito pu anche comprendere elementi che non sono presenti entro un tale sub-substrato.
[0116] In questo esempio, sono provvisti due strati epitas- siali 31 e 32 tra i quali presente lo strato sepolto 33.
[0117] E' ovvio, tuttavia, che se desiderato lo strato sepolto 33 pu essere provvisto sopra e adiacente allo strato sepolto 41, nel qual caso e necessario accrescere solo uno strato epitassiale 31 dopo aver provvisto detti due strati sepol- ti.
[0118] Cio illustrato in figura 11, in cui e illustrato un dispositivo che altrimenti ha, in linea di principio, la 22 stessa struttura del dispositivo di figura 10, tuttavia con l'eccezione che in figura 11 la configurazione di ossido,co me nelle figure 1 e 2, e sostanzialmente interamente inseri- ta sotto la superficie 2, che la zona fortemente drogata di tipo n 42 si estende fino allo strato sepolto 33 (e pertan to non pu essere provvista, come in figura 0, simultanea mente all'emettitore 9, e che la zona di emettitore 9 e a- diacente alla configurazione di ossido 5 su un lato.
[0119] Le zo- ne 9, 8, 42, 6 e 31 sono in contatto con strati metallici 43 a 47; lo spessore dello strato 31 e ad esempio di 10 mi- cron.
[0120] Il dispositivo illustrato in figura 11 pud anche es- sere fabbricato interamente analogamente ai procedimenti de- scritti nella fabbricazione dei dispositivi illustrati nel- le figure 1 e 2 e nella figura 10, in cui gli esperti dal ramo possono, naturalmente, scegliere molte varianti fra le possibili a loro disposizione.
[0121] Si rileva in particolare, che sia negli esempi gia descritti sia negli esempi che so- no ancora da descrivere, le varis zone di semiconduttore da per diffusione, in altro modo, ad esempio mediante inseri mento forzato di ioni, e che la diffusione pud anche esse- re effettuata in vari modi, ad esempio partendo da uno stra- to di ossido drogato.
[0122] La figura 12 e una vista in sezione, schematica, di 23 un altro esempio di dispositivo secondo l'invenzione.
[0123] La co struzione di detto dispositivo in considerevole nisura a naloga a quella illustrata in figura 10, per quanto riguar da il substrato 40 di tipo n, gli strati epitassiali di ti- po n 31 e 32, lo strato sepolto di tipo p 41 e lo strato se- polto di tipo n 33.
[0124] L'elemento di circuito provvisto nella regione a forma di isola (31A, 32A), tuttavia, in questo ca so un transistore p-n-p laterale avente una zona di emet- zS d od TP exo4otloo tp suoz sun pe lS d od FP.exo4F che circonda detta zona di emettitore e che si innesta nel- la configurazione di ossido 5.
[0125] La zona di base 32A munita di contatti attraverso uno strato di diffusione di tipo n42 ed uno strato metallico 53, le zone di emettitore e di col- lettore 51 e 52 sono munite di contatti mediante strati me- tallici 54 e 55.
[0126] La zona di emettitore 51 si estende fino allo strato sepolto,fortemente drogato di tipo n 33, cosic- ché l'emissione avviene sostanzialmente interamente in un direzione laterale, e la zona 51 puo essere provvista, se desiderato, simultaneamente alla zona di isolamento 6.Se de- siderato, la zona di collettore 52 pu pure estendersi fino allo strato sepolto 33.
[0127] Benché nell'esempio di figura 12 siano impiegati due strati epitassiali di tipo n 31 e 32, lo strato sepolto 33 pu in questo caso,essere pure provvisto, se desiderato,di- rettamente sopra lo strato sepolto 41, analogamente alla fi- 24 gura 11.
[0128] La figura 13, infine, e una vista in sezione, schema.
[0129] tica, di un dispositivo che comprende due diversi elementi circuitali semiconduttori, che sono provvisti ciascuno in u- na regione a forma di isola (6A; 6B),che presente inte- ramente entro un sub-substrato di tipo p (6A, 62A, 6B, 62B) detti sub-substrati essendo ognuno munito di contatti sepa- ratamente mediante strati metallici 72 e 73 che, in questo esempio, circondano interamente le isole 6A e 6B.
[0130] Un transistore bipolare laterale avente una zona di e mettitore di tipo p 64 ed una zona di collettore di tipo p 65 e presente nella prima isola a conduttivita di tipo n 6A Dette zone 64 e 65 si innestano nella configurazione di os- sido inserito 5,cosicché la zona di emettitore 64 pu emet tere sostanzialmente solo su un lato.
[0131] Cid provvede una mi- gliore efficienza che nella tecnologia planare tradizionale, in cui l'emettitore di un tale transistore laterale pu emet- tere sostanzialmente in tutte le direzioni.
[0132] L'emissione per- pendicolare alla superficie 2 della lastra di silicio pu perfino essere ulteriormente limitata mediante diffusione del la zona 64, e possibilmente anche della zona 65, fino ad una di tipo n fortemente drogato 63A.
[0133] La base 61A del transisto- re 64, 61A, 65 munita di contatti, attraverso un'apertura nella configurazione di ossido 5 ed una zona di diffusione 25 di contatto di tipo n fortemente drogata, mediante lo stra- to metallico 66.
[0134] E' da notare, che un transistore laterale, ad esempio/transistore (64, 61A, 65) rappresenta una strut- le, con l'impiego di una configurazione isolante inserita, anche in assenza di un sub-substrato (6A, 62A).
[0135] Il sub-substrato (6B, 62B) circonda un'isola di tipo n 61B che comprende un transistore verticale bipolare sostan- zialmente uguale ai transistori bipolari delle figure 10 e 11.
[0136] E' ovvio che entro parecchi sub-substrati (6, 62),si pud provvedere un certo numero di diversi elementi circuitali semiconduttori, mentre anche un isola puo in certe circo- stanze,comprendere piu di un elemento circuitale.
[0137] Tutti gli esempi descritti mostrano i vantaggi gia men- zionati, provocati dal fatto che le zone di isolamento 6 si estendono,attraverso un'apertura nella configurazicne di os- sido 5,fino ad una parte della superficie di silicio origi- nale 2 che limitata interamente dalla configurazione 5 Per quanto riguarda la fabbricazione dei vari disposi- tivi descritti, e da notare che essi comprendono tutti un gran numero di regioni definite mediante una unica maschera, gurazione isolante inserita 5, cosicché si ottiene un grado elevato di auto-registrazione.
[0138] E' ovvio che l'invenzicne non e limitata ai suddetti 26 esempi, che sono dati solo a titolo illustrativo, ma che mol- te variazioni sono possibili per gli esperti del ramo senza allontanarsi dall'ambito di questa invenzione.
[0139] Ad esempio, altri elementi circuitali semiconduttori, quali diodi, resi- stori, transistori a giunzione ad effetto di campo, transi- stori ad effetto di campo a porta isolata, tiristori plana ri e simili, possono essere prqvvisti entro una regione a forma di isola, invece di, od oltre ai, transistori bipola- ri descritti.
[0140] Invece di essere diffusa a partire dalla su- perficie, la zona di isolamento pud,almeno parzialmentees- sere diffusa a partire dal lato del substrato, ad esempio da uno strato sepolto.
[0141] Invece di silicio, il corpo semicon- duttore puo essere costituito da un altro materiale semicon- duttore, preferibilmente un materiale dal quale si pud forma- re una configurazione isolante mediante ossidazione locale, ad esempio carburo di silicio.
[0142] Invece che di ossido di sili- cic, la configurazione isolante puo essere costituita da un altro materiale isolante.
[0143] Se la configurazione consiste di un ossido del corpo semiconduttore, esso pu essere formato, invece che per ossidazione termica anche mediante altri me- todi di ossidazicne, ad esempio mediante ossidazione anodi- ca.
[0144] Gli strati metallici possono essere sostituiti,intera- mente c parzialmente,da altri strati buoni conduttori, ad e- sempio di silicio policristallino drogato.
[0145] In tutti gli e sempi, detti tipi di conduttivita possono essere pure sosti- 27 tuiti simultaneamente con i tipi di conduttivita opposta,men- gio degli strati semiconduttori presenti possono essere pure variati entro larghi limiti.
[0146] Materiali diversi da nitruro di silicio possono inoltre,essere impiegati come maschera contro l'ossidazione.
[0147] Il drogaggio dell'isola,sotto la configurazione di os- sidopu essere pure aumentato localmente,in modo da impedi- re l'inversione.
[0148] Una tale concentrazione di drogaggio aumentata, sotto l'ossido inserito, pu ad esempio essere ottenuta per diffu- sione o inserimento forzato di ioni prima, simultaneamente, o dopo aver provvisto la configurazione di ossido inserito, come descritto nel brevettc belga 768.076.
[0149] A scopo illustra- tivo, una tale concentrazione di drogaggio localmente aumen- tata, in questi esempi di atomi donatori, e illustrata nelle figure 2 e 10 con la linea tratteggiata 80.
[0150] E' da rilevare che grazie alla presente invenzione,non vi e pericolo di for mazione di un canale n sull'intera zona di isolamento di ti- po p 6, neppure quando lo strato n 80 drogato maggiormente della zona di tipo p 6, poiché la zona 80 interrotta nella stessa posizione dove e interrotta la configurazicne di ossi- do inserito 5 sopra la zona 6.
[0151] .

Claims (3)

1. 1.
Dispositivo semiconduttore avente un corpo semicon- 28 duttore con almeno un elemento circuitale semiconduttore, comprendente una prima regione adiacente alla superficie,di un primo tipo di conduttivita, adiacente ad una seconda re- gione del secondo tipo di conduttivita presente sotto di es- s , una zona di isolamento del secondo tipo di conduttivita, che si estende fino alla seconda regione e, insieme con la seconda regione, circonda interamente una parte a forma di isola della prima regione entro il corpo semiconduttore, la giunzione p-n tra la zona di isolamento e la regione a for- ma di isola essendo adiacente ad una configurazione di un materiale elettricamente isolante che e almeno parzialmente inserito nel corpo semiconduttore sotto detta superficie e che circonda la parte a forma di isola alla superficie,det- to elemento circuitale essendo presente interamente entro la parte a forma di isola, caratterizzato dal fatto che la zo- na di isolamento si estende attraverso la configurazione in- serita fino ad una parte di detta superficie che e delimita- ta interamente dalla configurazione isolante inserita.
2.
Dispositivo semiconduttore secondo la rivendicazio- ne 1, caratterizzato dal fatto che la zona di isolamentc se- para la parte a forma di isola dalla parte rimanente della prima regione.
'UficlaleF 3.
Dispositivo seniconduttore secondo la rivendicazio- ne 1 o 2, caratterizzato dal fatto che detta parte di super- ficie e almeno parzialmente coperta da uno strato condutti- 29 vo che serve da elettrodo di collegamento.
4.
Dispositivo semiconduttore secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che detta parte di superficie circonda sostanzialmente inte- ramente la parte a forma di isola.
5.
Dispositivo semiconduttore secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che la zona di isolamento confina con uno strato sepolto del secondo tipo di conduttivita, che appartiene alla secon- strato del primo tipo di conduttivita, su cui e accresciuta epitassialmente la prima regione, detto strato sepolto, in- sieme con la zona di isolamento, circondando interamente la parte a forma di isola della prima regione entro il corpo semiconduttore.
6.
Dispositivo semiconduttore secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che la parte a forma di isola comprende uno strato sepolto del primo tipo di conduttivita.
7.
Dispositivo semiconduttore secondo le rivendicazio- ni 5 e 6, caratterizzato dal fatto che lo strato sepolto del strato sepolto del secondo tipo di conduttivita.
8.
Dispositivo semiconduttore secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto 30 che la zona di isolamento forma una giunzione p-n con la par te a forma di isola, la quale giunzione e adiacente ad una parte della configurazione inserita che ha un'apertura entro la regione aforma di isola, la regione a forma di isola en- tro l'apertura comprendendoalla superficie una zona di in- terruzione di canale avente un elevato drogaggio, tale che e impedita la formazione di un canale di inversione nell'a rea dell'apertura.
9.
Dispositivo semiconduttore secondo la rivendicazio- ne 8, caratterizzato dal fatto che la zona di interruzione di canale circonda sostanzialmente interamente le zone atti- ve di un elemento circuitale semiconduttore presente nella regione aforma di isola.
O.
Dispositivo semiconduttore secondo la rivendicazic- ra sostanzialmente fino ad uno strato sepolto del primo ti- po di conduttivit presente nella regione a forma di isola.
1l.
Dispositivo semiconduttore secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che una zona adiacente alla superficie,del secondo tipo di conduttivita, provvista nella regione a forma di isola ed e delimitata interamente dalla configurazione inserita, in duttivita adiacente alla superficie, la zona del secondo ti- 31 po di conduttivita formando la zona di base di un transisto- re bipolare verticale,le cui zone di emettitore e di collet- tore sono formate dalla regione a forma di isola e da detta zona del primo tipo di conduttivita.
12.
Dispositivo semiconduttore secondo una qualsiasi delle precedenti rivendicazicni, caratterizz to dal fatto che la prima regione e una regione a forma di strato accre sciuto epitassialmente, avente uno spessore di almeno 5 mi- cron.
3.
Procedimento per la fabbricazione di un disposi- tivo semiconduttore secondo una qualsiasi delle precedenti rivendicazioni, in cui una configurazione di ossido,che almeno parzialmente inserita nella superficie,viene forma- ta in una prima regione adiacente alla superficie, del pri- mo tipo di conduttivita, mediante ossidazione locale, ed in cui e provvista una zona di isolamento adiacente alla stes- sa, del secondo tipo di conduttivita, caratterizzato dal fat- to che durante l'ossidazione locale nell'area della zona di isolamento da provvedere, una parte della superficie del se- miconduttore mascherata contro l'ossidazione cosicché si forma un'interruzione nella configurazione di ossido in ta le area, e che almeno una parte della zona di isolamento del secondo tipo di conduttivita viene formata mediante la introduzione di un materiale di drogaggio determinante il secondo tipo di conduttivita attraverso detta interruzione, 32 mentre la configurazione isolante inserita serve da masche- ra contro questa introduzione, detta zona di isolamento es- sendo adiacente alla seconda regione.
PER L'UfficlaleRog 33 .
IT70869/73A 1972-12-29 1973-12-27 Dispositivo semiconduttore e proce dimento per la sua fabbricazione IT1000635B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7217783.A NL161301C (nl) 1972-12-29 1972-12-29 Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan.

Publications (2)

Publication Number Publication Date
IT7370869A1 true IT7370869A1 (it) 1975-06-27
IT1000635B IT1000635B (it) 1976-04-10

Family

ID=19817648

Family Applications (1)

Application Number Title Priority Date Filing Date
IT70869/73A IT1000635B (it) 1972-12-29 1973-12-27 Dispositivo semiconduttore e proce dimento per la sua fabbricazione

Country Status (11)

Country Link
US (1) US3911471A (it)
JP (1) JPS524433B2 (it)
AT (1) AT356178B (it)
CA (1) CA1003577A (it)
CH (1) CH566079A5 (it)
DE (1) DE2361319C2 (it)
FR (1) FR2271666B1 (it)
GB (1) GB1456376A (it)
IT (1) IT1000635B (it)
NL (1) NL161301C (it)
SE (1) SE390852B (it)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993513A (en) * 1974-10-29 1976-11-23 Fairchild Camera And Instrument Corporation Combined method for fabricating oxide-isolated vertical bipolar transistors and complementary oxide-isolated lateral bipolar transistors and the resulting structures
DE2510593C3 (de) * 1975-03-11 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Integrierte Halbleiter-Schaltungsanordnung
GB1499845A (en) * 1975-03-26 1978-02-01 Mullard Ltd Thyristors
US4063272A (en) * 1975-11-26 1977-12-13 General Electric Company Semiconductor device and method of manufacture thereof
DE2708639A1 (de) * 1977-02-28 1978-08-31 Siemens Ag Transistoranordnung auf einem halbleiterplaettchen
JPS5599722A (en) * 1979-01-26 1980-07-30 Hitachi Ltd Preparation of semiconductor device
JPS6055988B2 (ja) * 1979-01-26 1985-12-07 株式会社日立製作所 半導体装置の製法
JPS55133569A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Semiconductor device
JPS588139B2 (ja) * 1979-05-31 1983-02-14 富士通株式会社 半導体装置の製造方法
US4376664A (en) * 1979-05-31 1983-03-15 Fujitsu Limited Method of producing a semiconductor device
DE3071380D1 (en) * 1979-05-31 1986-03-13 Fujitsu Ltd Method of producing a semiconductor device
JPS5673446A (en) * 1979-11-21 1981-06-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5856434A (ja) * 1981-09-30 1983-04-04 Fujitsu Ltd 半導体装置の製造方法
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
US7981759B2 (en) * 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE636316A (it) * 1962-08-23 1900-01-01
US3423650A (en) * 1966-07-01 1969-01-21 Rca Corp Monolithic semiconductor microcircuits with improved means for connecting points of common potential
US3502951A (en) * 1968-01-02 1970-03-24 Singer Co Monolithic complementary semiconductor device
NL169121C (nl) * 1970-07-10 1982-06-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam, dat aan een oppervlak is voorzien van een althans ten dele in het halfgeleiderlichaam verzonken, door thermische oxydatie gevormd oxydepatroon.
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
NL7105000A (it) * 1971-04-14 1972-10-17
US3796613A (en) * 1971-06-18 1974-03-12 Ibm Method of forming dielectric isolation for high density pedestal semiconductor devices

Also Published As

Publication number Publication date
GB1456376A (en) 1976-11-24
NL161301C (nl) 1980-01-15
IT1000635B (it) 1976-04-10
ATA1085073A (de) 1979-09-15
SE390852B (sv) 1977-01-24
NL161301B (nl) 1979-08-15
DE2361319A1 (de) 1974-07-04
JPS4999286A (it) 1974-09-19
US3911471A (en) 1975-10-07
FR2271666B1 (it) 1976-11-19
CA1003577A (en) 1977-01-11
NL7217783A (it) 1974-07-02
AU6389573A (en) 1975-06-26
CH566079A5 (it) 1975-08-29
JPS524433B2 (it) 1977-02-03
DE2361319C2 (de) 1983-03-03
FR2271666A1 (it) 1975-12-12
AT356178B (de) 1980-04-10

Similar Documents

Publication Publication Date Title
US6967139B2 (en) Method of manufacturing semiconductor device
US4048649A (en) Superintegrated v-groove isolated bipolar and vmos transistors
EP0091984B1 (en) Integrated circuit devices comprising dielectric isolation regions and methods for making such devices
US4393573A (en) Method of manufacturing semiconductor device provided with complementary semiconductor elements
EP0663698B1 (en) Semiconductor device and its manufacture
GB1393123A (en) Semiconductor device manufacture
US4161745A (en) Semiconductor device having non-metallic connection zones
GB2113909A (en) Power mos fet
JPH10256270A (ja) 相補型バイポーラトランジスタおよびその製造方法
US10083857B2 (en) Method for manufacturing semiconductor device with trench isolation structure having plural oxide films
US20020060339A1 (en) Semiconductor device having field effect transistor with buried gate electrode surely overlapped with source region and process for fabrication thereof
US4988639A (en) Method of manufacturing semiconductor devices using trench isolation method that forms highly flat buried insulation film
US4191595A (en) Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface
US3911471A (en) Semiconductor device and method of manufacturing same
US4903109A (en) Semiconductor devices having local oxide isolation
US3997378A (en) Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth
US3928091A (en) Method for manufacturing a semiconductor device utilizing selective oxidation
JPH02208952A (ja) 半導体装置及びその製造方法
US3975818A (en) Method of forming closely spaced electrodes onto semiconductor device
JPH04112565A (ja) 半導体抵抗素子及びその製造方法
US4284998A (en) Junction type field effect transistor with source at oxide-gate interface depth to maximize μ
US3316128A (en) Semiconductor device
JP3144527B2 (ja) 高濃度pn接合面を有する半導体装置の製造方法
JPS6048914B2 (ja) 半導体装置
JP3157245B2 (ja) 半導体装置およびその製造方法