IT7720324A1 - Circuito modulare con transistori memorizzatori - Google Patents

Circuito modulare con transistori memorizzatori

Info

Publication number
IT7720324A1
IT7720324A1 ITMI1977A20324A IT2032477A IT7720324A1 IT 7720324 A1 IT7720324 A1 IT 7720324A1 IT MI1977A20324 A ITMI1977A20324 A IT MI1977A20324A IT 2032477 A IT2032477 A IT 2032477A IT 7720324 A1 IT7720324 A1 IT 7720324A1
Authority
IT
Italy
Prior art keywords
transistor
switching elements
line
signal
potential
Prior art date
Application number
ITMI1977A20324A
Other languages
English (en)
Other versions
IT1074302B (it
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of IT7720324A1 publication Critical patent/IT7720324A1/it
Application granted granted Critical
Publication of IT1074302B publication Critical patent/IT1074302B/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17712—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays one of the matrices at least being reprogrammable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Description

[0001] 413/76/S STUDIO CONSULENZA BREVETTI JAUMANN MlLANO-Piazza Castello,2 Descrizione dcll'invenzione avente per titolo: "Circuito modulare con transistori memorizzatori" aella ditta Siemens Aktiengesellschaft con sede a Berlino e ionaco (Germania) aepositata i116 FEB.1977 20324A/77 L'invenzione concerne un circuito modulare, che ha morsetti di entrata a ciascuno dei quali viene addotto un segnale di entrata, dopodiche sui suoi morset- ti di uscita viene fornito un segnale di uscita, che di- pende anche dal modo in cui il circuito modulare e stato precedentenente impostato elettricamente all'uopo.
[0002] Circuiti modulari di questo genere vengong senpre piu impiegati come traduttori, convertitori di co- dice, memoric di programmi per l'claborazione di segnali ai entrata od anche come memorie di microprogrammi.
[0003] E' noto che per ottenere determinati segna- li di uscita, che devono venire ricavati da determinati segnali di entrata, si possono usare matrici di concate- nazione disposte in cascata.
[0004] Comie noto, qualsiasi conca- tenazione di variabili puo venire rappresentata con la somma dei loro prodotti o con il prodotto delle loro som- Verknupfung von zwei Variablen" in Reiss/Licdl/Spichall: "ntegriorte Digitalbausteine" 1970 by Siemens Aticngesellschaft, Berlino e Monaco, page.
[0005] 34 e segs.
[0006] STUDIO CONSULENZA BREYETTI JAUMANN MILANO-PiazzaCastello,2 Moti circuiti modulari, che possono venire impiegati secondo questi criteri, hanno una tale struttu- ra matriciale, laddove nei punti di incrocio fra linee di riga e di colonna di una prima e di una seconda ma- trice di concatenazione sono disposti elementi di commu- tazione, mediante i cuali determinate linee di riga e de terminate linee di colonna possono venire congiunte o disgiunte fra di loro.
[0007] Sono noti circuiti modulari, nei quali ta- li "elementi di commutazione" possono venire portati gia all'atto della fabbricazione, mediante una cosiddetta programmazione a maschera, ncl loro primo o sccondo stato binario, in modo corrispondente ad una prestabilita ta- vola di funzioni, cfr.
[0008] per esempio MOS/LSI from Texas Instruments, October 197O, by TEXAS INSTRUMENTS INCORPORArED "A Fexas Instruments Application Report", Bulletin CA-153 Kent Adres: "MOS PRCGRAMMABLE LOGIC ARRAYS".
[0009] Tali circui- bricati su indicazioni del cliente e percio, per piccole quantita, si hanno elevati costi di fabbricazione e quind elcvati prezzi unitari.
[0010] E' inoltre svantaggioso il fatto che la tavola di funzioni di un modulo programmato a ma- schera non é modificabilc.
[0011] Un altro noto tipo di circuiti modulari pos- MlLANO-Piazza Castello,2 siede elementi di commutazione impostabili elcttricamente Qucsti elementi possono venire impostati dallo stesso utente, cosa che permette una diminuzionc dei costi rispct- to al tipo menzionato per primo.
[0012] Una varicta di tali circuiti modulari vie- ne imoostata in modo tale che a determinati morsetti di entrata o ai uscita vengono applicate tensioni di imposta- zione, la cui ampiezza differisce da quella delle tensio- ni di esercizio normali, per cui vengono fusi elenenti di commutazione, percorsi da conseguenti correnti sopraele- vate, ai linee di riga o di colonna.
[0013] Tali circuiti modu- lari vengono chiamati "fusible programmable", cfr.
[0014] ad esenpio il prospetto della ditta SIGNETICS, CBJECrIVE SPECEFICATICH,APRIL 975: "BIPOLAR FIELD-PROGRAMMABLE L0GIC ARRAr 82S100, 82S101".
[0015] Un'altra varieta di tali circuiti mcdulari presenta, quali clementi di comnutazio ne, transistori costruiti in modo speciale, i quali, venen do percorsi da una corrente sopraelevata, vengono porta- ti alla cosiddetta seconda rottura, per cui avviene una migrazione di materiale dalla loro zona di emettitore alla un diodo, cfr.
[0016] ad esempio Intersil, SE Spezial-Elcctronic KG, prospetto provvisorio del gennaio 1975: "ELERTRISCH PROGRAMMIERBARE LOGIKHATRIX IM 5200".
[0017] Circuiti modulari di questo genere presenta- STUDIO CONSUBENZA BREVETTI JAUMANN MlLANO-iazzaCastello,2 no l'inconveniente che, come i circuiti modulari progran- nati a maschera, essi possono venire impostati una sola volta per una determinata funzione.
[0018] Sono pero anche noti circuiti modulari ripe- tutamente impostabili clettricamente, nei quali gli ele- menti di commutazione nci punti di incrocio delle linee di riga e di colonna sono realizzati con transistori a effetto di campo con gate elettricamente flottante.
[0019] Fali gate elettricamente flottanti possono venire caricati con l'adduzione di opportuni potenziali di impostazione, in modo talc che i rispettivi elementi di commutazione non possono piu venire portati nel loro stato di conduzione ad opera di potenziali di comando addotti in un secondo tempo, cioé risultano praticamente inesistenti.
[0020] La carica bloccante di tali gate elettrica- mente flottanti puo venire annullata con un processo di cancellazione.
[0021] Un noto circuito modulare di questo genere e desumibile da IBM Technical Disclosure Bullctin, volume 17, No.
[0022] 10, marzo 1975.
[0023] In questa disposizione, per ogni posto di memorizzazione, cioe per ogni incrocio fra una linea di riga e una linea di colonna, sono previsti due transistori, e precisamente un transistore a effetto di campo con gate elettricamente flottante e un transisto- re a effetto di campo tradizionale.
[0024] Con l'adduzione di STUDIO CONSULENZA BREVETTI JAUMANN MILANO-PiazzaCastello,2 opportuni potenziali si puo caricare o scaricare il gate elettricamente flottante del rispettivo transistore a ef fetto di campo.
[0025] Il secondo transistore a effetto di campo tradizionale, che e associato al transistore a effetto di campo provvisto di gate elettricamente flottante, e pre- visto per inserire o disinserire circuiti di comando per il posto di memorizzazione.
[0026] Un tale circuito modulare per mette ripetutamente un'impostazione elcttrica dci suoi posti ai memorizzazione, cosi da eliminare gli inconvenieh- ti delle tccniche menzionate in precedenza.
[0027] Per un circuito modulare del tipo testé men- zionato e pero svantaggioso il fatto che sono necessari almeno due transistori per ogni punto di incrocio fra una linea di riga e una linea di colonna di una matrice di con- catenazione.
[0028] Inoltre, per impostare gli elementi di commu tazione con gate elettricamente flottante, si devono pre- vedere appositi attacchi di comando.
[0029] Data la necessita di usare piu transistori per ogni punto di incrocio, occorre occupare un'area re- lativamcnte grande per ogni elemento di commutazione e si ha, fra l'altro, una dissipazione di potenza corrisponden temente elevata.
[0030] La necessita di prevedere appositi attac chi di comando e svantaggiosa, perche i punti di connes- sione usati per questo scopo non rimangono piu a disposi- zione per altre funzioni di un tale modulo.
[0031] STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 La presentc invenzione si pone il problena di realizzare un circuito modulare, il auale non prcsenti gli inconvenienti suindicati.
[0032] Si vuole occupare poca su- perficie per ogni punto di incrocio fra lc linee di riga e di colonna, per poter conseguire un'clevata densita di occupazione dello spazio.
[0033] Si vuole incltre dissipare poc potenza, cosi da elevare la durata utile e la sicurezza di funzionamento nei confronti dello stato noto della tecnica.
[0034] Infine si vuole che morsetti previsti per il fun.
[0035] zionamento del circuito modulare vengano anche utilizzat per impostare gli elementi di commutazione, affinche la maggioranza di cuesti morsetti di un tale modulo rimange a disposizione per il suo funzionamento.
[0036] Per il resto.
[0037] l'invenzione persegue anche lo scopo cke fra le due matri ci di concatenazione da disporre in cascata non sia neces sario nessun elemento, cosi da conseguire, oltre ad un ulteriore risparmio di superficie occupata e di potenza dissipata, anche la possibilita di avere una disposizione ottimale delle piste conduttrici.
[0038] Viene indicato un circuito modulare, special mente per impianti di commutazione telefonica, il quale ha morsetti di entrata a ciascuno dei cuali viene addotto un, segnale di entrata, dopodiche sui suoi morsetti di uscita viene fornito un segnale di uscita, che dipende anche dal modo in cui il circuito modulare e stato preceden- STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 temente impostato elettricamente all'uopo, ed il quale e costruito con elemcnti di conmutazione clettronici usa- ti in modo binario, specialmente con transistori, connessi in forma matriciale a linee di riga e di colonna.
[0039] Qucsto circuito modulare e caratterizzato dal fatto che esso puo venire impostato ripetutamente ogni volta mediante un primo segnale di impostazione addot to ai morsetti di entrata e mediante un secondo segnale di impostazione addotto contemporaneamente ai morsetti di uscita, nonche dal fatto che il segnale di impostazione a dotto ai morsetti di entrata viene addotto a determinatc linee di riga, mentre il segnale di impostazione addotto ai morsetti di uscita agisce su almeno un'intera linea di colonna tranite commutatori, i quali staccano la via del segnale di uscita dai morsetti di uscita.
[0040] Convenientemente per l'impostazione vengono utilizzati in questo caso sia morsetti di entrata, sia mo setti ai uscita, c percio si hanno piu possibilita che in altri casi per distribuire i segnali di impostazione sugli elementi di commutazione previsti.
[0041] Per csempio, in questo modo gli elementi di commutazione possono venire controllati a coordinate per l'impostazione.
[0042] Conveniente mente, di conseguenza, i segnali occorrenti per l'imposta ione devono anche comprendere un minore numero di clementi di segnalc.
[0043] STUDIO CONSULENZA BREVETTIJAUMANN MILANO-Piazza Castello,2 Uno svilupoo dell'invenzione caratterizza to dal fatto che il primo segnale di impostazionc vienc addotto a detcrminate linee di riga di un primo gruppo ai linee ai riga, nonche dal fatto che con la relativa impg stazione vengono impostati soltanto elementi di commuta- zione, che sono connessi a linee ai riga di questo gruppo e inoltre dal fatto che per impostare elementi di commu- tazione, che sono connessi a linee di riga non appartenenti al primo gruppo, cioe appartenenti aa un secondo gruppo.
[0044] viene utilizzata la precedente impostazione di elementi di commutazione e precisamente in modo tale che ora ai morsetti di entrata viene addotto un terzo segnale di impp- stazione, che tramite clementi di commutazione gia impo- stati agisce su almeno una linea ai colonna, mentre un guarto segnale di impostazione addotto ai morsetti di usci ta agisce contemporaneamente su determinatc lince di riga dcl secondo gruppo, ed a tale scopo viene revocato il pre cedente distacco della via del segnale di uscita.
[0045] Un altro sviluppo dell'invenzione carat- erizzato dal fatto che nci punti di incrocio fra le linee ai riga e le linee di colonna e rispettivamente connessc un elemento di commutazionc, nonche dal fatto che gli elc nenti di commutazione possono venire impostati elettrica mente, essendo realizzati nella forma di transistori a effetto di campo con gate clettricamente flottante, e inol- STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Fiazza Castello,2 tre dal fatto che le zone di gate di comando e le zone di drain i questi elementi di commutazione sono connessq rispettivamente alle corrispondenti linee di riga e alle corrispondcnti linee di colonna, nonche dal fatto che le zone di source di tutti gli clementi di commutazione song collegate fra di loro, e infine dal fatto che elementi di commutazione selezionabili a piacere possono venire impostati per coincidenza di potenziali sulle loro zone di gate di comando, di drain e di source.
[0046] Questi due sviluppi dcll'invenzionc presenta- no il vantaggio di richiedere un modico dispendio di mor- setti del circuito modularc, occorrenti per cseguire com- mutazioni e comandi, e di occupare poca superficie per gli elementi di commutazione nei punti di incrocio fra le linee di riga e di colonna.
[0047] Un tale modulo ha inoltre una bassa dissipazionc di potenza.
[0048] Le due matrici comprendenti il primo gruppo di lince di riga c il secondo gruppo di linee di riga so- no costruite in modo tale da essere collegatc tramite linee si di colonna in comune, che/cstendono su entrambe le ma- trici.
[0049] Cio non esclude pero che sulle linee di colonna possano anchc venire inseriti semplici elementi circuita li senza una spcciale funzione di concatenazione, come ad esempio amplificatori o elementi invertitori.
[0050] Oltre all'ulteriore risparmio di superficie e di calore dissi- 10 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-piazza Castello,2 pato, dovuto alle linec di colonna in comune, si conscguc l vantagsio che il circuito modulare ha un'elcvata velo- cita di lavoro.
[0051] L'invenzione viene spiegata nel seguito con riferimento ad un esempio di realizzazione c facendo ri- ferimento a varic figure.
[0052] La figura 1 mostra la disposizione di prin- cipio el circuito modulare secondo l'invenzione nella forma ai unc schena a blocchi con interruttori ES1, Es2 ES.
[0053] c commutatori AS1, AS2 ...
[0054] ASp risoettivamentc riportati simbolicamente nel circuito di entrata ES e nel circuito di uscita As.
[0055] La figura 2 mostra l'esempio di un circuito di concatenazione per oiu variabili e1 fino a em, che imp gaastaii eccitatori con uscita ad inversione e una dispo sizione di concatenazione a due stadi con elementi NOR.
[0056] La figura 3 mostra lo schema di un esempio di realizzazione di un amplificatore di entrata VE con il relativo diagramma di funzionamento.
[0057] La figura 4 mostra lo schema di un esempio di realizzazione di un amplificatore di uscita VA.
[0058] La figura 5 mostra un esempio di realizzazi ne di un commutatore di colonna.
[0059] La figura 6 mostra un ulteriore csempio di realizzazione di un commutatore ai colonna, in cui con STUDIO CONSULENYA BREVETTI JAUMANN MlLANO-PiazzaCastello,2 la disposizione di una matrice NOR viene eseguita una scelta di una di 64 linee di colonna P1, P2 ...
[0060] P64.
[0061] La figura 7 mostra uno schema complessivo del circuito modulare con due matrici, cioe M1 e M2, ampli- ficatori di entrata VE, amplificatori di uscita VA, com- mutatori di colonna SPS e alimentatori di riga ZV.
[0062] Secondo la disposizione mostrata nella fi- gura 1, un segnale di entrata viene addotto, con i suoi clementi di segnale, ai morsetti di entrata E1, E2 ...
[0063] Em.
[0064] All'uopo si suppone che gli interruttori ES1, ES2 ...
[0065] ESm del circuito di entrata ES si trovino nella posizione di.
[0066] segnata, cosicche i morsetti di entrata E1, E2 ...
[0067] En sono collegati con le linee di riga Z1, z2 ...
[0068] Zm di un primo gruppo di linee di riga contenuto nel circuito mo- dulare programmabile.
[0069] Si suppone inoltre che i commuta- tori AS1, AS2 ...
[0070] ASp del circuito di uscita AS si tro- vino nella posizione disegnata, cosicche i morsetti di uscita A1, A2 ...
[0071] Ap sono collegati con le lince di ri- ga S1, s2 ...
[0072] Sp di un secondo gruppo di linee di riga contenuto nella parte di concatenazione M del circuito modulare.
[0073] Le lince di colonna P1, P2, P3, P4 ...
[0074] Pn ven- gono intersecate sia alle linee di riga Z1, z2 ...
[0075] Zn, che dalle linee di riga St, S2 ...
[0076] Sp.
[0077] In particolare, tutti i punti di incrocio fra le linee di riga del prim gruppo e le linee di colonna formano una prima matrice STUDIO CONSULENZA BREVETTI JAUMANN 12 MILANO-Pikzza Castello,2 M1 ed i punti di incrocio fra lc linee di riga del secondp gruppo e le linee di colonna formano una seconda matrice :2.
[0078] I relativi dettagli si possono desumere dalla figura 7, che verra spiegata nel seguito.
[0079] Il decodificatore DEC e connesso rispettiva mente con le sue entrate ai lati di contatto di lavoro dei commutatori AS1, AS2 ...
[0080] ASp e con le sue uscite alle linee di colonna P1, P2, P3, P4 ...
[0081] Pn.
[0082] Lo scopo di quc- sto decodificatore verra spiegato nel seguito.
[0083] Com'e stato accennato all'inizio, con la con nessione in cascata di due matrici di concatenazione si bossono ottenere arbitrarie funzioni di concatenazione di variabili di entrata.
[0084] Il risultato della rispettiva concatenazione puo venire prelevato dalle uscite A1, A2 .l.
[0085] Ap L'esempio di concatenazione delle variabili di entrata e1 fino a em, mostrato nella figura 2, indica una di 16 concatenazioni possibili, cioe la concatenazio- ne OR esclusivo.
[0086] Per mezzo degli clenenti di commutazione realiz zati nella forma di transistori memorizzatori si puo Con essi si possono cseguire arbitraric intcrconncssioni Fra le uscite degli stadi eccitatori 1T1, 1T2 ...
[0087] mT1, mT2 e le entrate degli elementi di concatenazione 1G1, .1 2 ai un primo gruppo, nonche fra le uscite di questi elementi STUDIO CONSULENZA BREVETTI JAUMANN 13 MILANO-Piazza Castello,2 di concatenazione 1G1, .1G2 e le ertrate dell'elemento di concatenazione 2G di un secondo gruppo.
[0088] Nel circuito modulare secondo l'invenzionc, gli elementi di concatenazione menzionati sono realizzati nella forma di matrici di concatenazione, laddove le fun- zioni di elementi di concatenazione del primo gruppo ven- :: funzioni di elementi di concatenazione del secondo gruppc vengono svolte in una seconda matrice di concatenazione.
[0089] A tale scopo, le uscite degli stadi eccitatori sono col- legate con le linee di riga di un primo gruppo, cioe con le linee di riga z1, z2 ...
[0090] Zm della prima matrice M1 cd i morsetti di uscita A1, A2 ...
[0091] Ap sono collegati con le linee di riga di un secondo gruppo, cioe con le linee di riga S1, S2 ...
[0092] Sp della seconda matricc M2.
[0093] Le due matrici hanno in comune le linee di colonna P1, P2 ...
[0094] Pr cfr.
[0095] anche la figura 7.
[0096] Le uscite degli elementi di concatena- zione.del primo gruppo formano, = = =.
[0097] per escmpio lc linee di colonna P1 e P2.
[0098] Le linee collegate con le entrate dell'ulteriore elemcnto di concatenazione NOR 2G formano una linea di riga S el secondo gruppo, cfr.
[0099] anche la figura 7.
[0100] I collegamenti impostabili nei punti di in- crocio fra linee di riga e di colonna sono realizzati pe: STUDIO CONSULENZA BREVETTI JAUMANN MILANO-PiazzaCastello,2 mezzo di elementi di commutazione bloccabili o sblocca- bili, disposti individualmente, ossia per mezzo dei tran sistori memorizzatori.
[0101] A seconda della funzione di conca- tenazione del circuito modulare, i gate clettricanente flottanti di questi transistori memorizzatori vanno ca- ricati negativamente, cosa che corrisponde: :: ad un'assor za di collegamento nella figura 2, o non vanno caricati, : cosa che corrisponde ad un collegamento riportato in cor- rispondenza di un punto d'incrocio fra una linea di ri- ga e una linea di colonna.
[0102] Nella figura 7, rispettivanentc nclla prima matrice M1 e nella seconda matrice M2 sono riportati cle menti di commutazione individuali, alcuni dei quali sono marcati con un astcrisco.
[0103] Questi elementi di commutazione, contrassegnati per un esempio di impostazione delie ue matrici, sono bloccati, cioe i loro gate elettricanentc flottanti sono caricati negativamente, cosicche un segna e di comando positivo addotto al gate di comando non ê in grado di portare il rispettivo transistore nello sta to di conduzione.
[0104] Gli elementi di commutazione, che non sono contrassegnati con un asterisco, possono venire co mandati in modo normale.
[0105] Le linee di colonna P1, P2 ...
[0106] Pn, insicme con transistori di colonna SPT7, SPT2 ...
[0107] SPTn, contenut in un commutatore di colonna SPS e connessi individual- STUDIO CONSUBENZA BREVETTI JAUMANN MILANO-iazza Castello,2 mente a dette linec, e insicne con le zone di gate di comando degli elementi di commutazione, che con le loro zone di drain sono connessi a dette linee di colonna, for- mano gli clementi di concatenazione NOR rappresentati simbolicamente nella figura 2.
[0108] Analogamente, lc linee i riga del sccondo sruppo, cioe S1, s2 ...
[0109] S6, insieme con i transistori, contenuti in un alimentatore di riga Zv : c associati individualmente a dctte linee di riga, c in- sicme con le zone di gate di comando degli elementi di commutazione, che con le loro zonc di drain sono connes si a dette linee di riga, formano pure elemcnti di conca.
[0110] tenazione NOR, come sono rapprcsentati simbolicamente nclla figura 2.
[0111] Nella figura 7 riportata una tavola conteren- te cquazioni di concatenazione per le linee di colonna P1, P2, Pn e per le linee di riga dcl secondo gruppo S1, S2 e S6.
[0112] Per il considerato esempio i elementi di commutazione non bloccati e di elementi di commutazione bloccati, e per elementi di segnalc che vengono addotti ai morsctti di cntrata E1 e E2, si ottiene sulla linea di riga S1 una concatenazione NAND (15), sulla linea di riga S2 una concatenazionc OR esclusivo (9) e sulla linea di riga s6 una concatenazione OR (12) dci due elencnti di segnale di entrata: Il seguentc prospetto indica a titolo di 16 STUDIO.CONSULENZA BREYETTIJAUMANN MLANO-PiazzaCastello,2 esempio gli elementi i commutazione che devono esscre di volta in volta bloccati per ottenerc i 16 tipi di con.
[0113] catenazione di due variabili di entrata, che vengono ad- dotte come elementi di segnale ai morsetti di entrata E1 e E2.
[0114] Il segnale di uscita,corrispondente al risultato della rispettiva concatenazione, puo venire prelcvato in questo esempio dalla linea di riga St.
[0115] :Tipodi Elementi di commutazionc concate 151/2 151/1 1S1/2 182/1 152/2 152/1 1S2/2 2s1/1 2s?/%nacaone 1S1/1 * * * * * *..: .7) * * * * * 2) * * * (3) x * * * * (4) * * * * * * 5) * * (6) * * * (7 * * (8) * * * (6) * * * * 10) * * * 11 A * * * * 12) * * * * * * * 13 * * x * * * * 14) * * * * * * * 15) * * * (16) STUDIO CONSULINZA BREVETTI JAUMANN MlLANO-Piazza Castello,2 Tutti gli altri elementi di commutazione mo- strati nella figura 7, cioe gli elementi di commutazione 1Sm/1 , 1Sm/1, 1Sm/2 e 1Sm/2, contenuti nella prima ma- tricc M1 e connessi alle linee di colonna P7 e P2, nonche l'elemento di commutazione 2Sn/1, che nella seconda ma- trice H2 connesso alla linea di riga S1, vanno blocca- ti, in questo esempio, pcr tutti.e 16 i tipi di concate- nazione.
[0116] I tipi di concatcnazione sono dcfiniti nel modo seguente: 18 STUDIO CONSULINZA BREVETTI JAUMANN MILANO-Piazza Castello,2 No.
[0117] Denominazione..
[0118] Espressione booleana (1) Costante S1 =L (2) AND S1 =E1AE2 (3) Inibizionc S1=E1E2 (4) Inibizione S1=E14E2 (5) NOR S1=E1V2 (6) Identita S1=D1 7 Identita S1 = 32 (8) Ecuivalenza S1=(E1B2)Y(E1A32) (9) OR esclusivo S1 =(E1 E2) V(E1A E2) S1=E2 (10) Negazione S1=E1 (11) Negazione (12) OR S1=E1VE2 (13) Implicazione S1 = B1YE2 (14) Implicazione S1=E1VE2 (15) NAND S1=E1/B2 (16) Costante S1=H Si possono pero ottenere i vari tipi di con- catcnazione anche con altre configurazioni.
[0119] Cosi pure si possono utilizzare altre linee di riga del secondo gruppo, per esempio S2 o S6, per prelevare segnali di usci ta.
[0120] Inoltre un elemento OR esclusivo EOG, montato rispet tivamente in ciascuno degli amplificatori di uscita VA1 ...
[0121] VA6 individuali per ogni riga, in cooperazione con un interruttore bistabile BS rispettivamente associa STUDIO CONSULENZA BREVETTI JAUMANN MiLANO-Piazza Castello,2 to individualmente, permette a scelta di invertire un segnale che compare su una linea di riga del secondo grup po, cioe S1 ...
[0122] S6, cfr.
[0123] anche la tavola in figura 7.
[0124] Com'e noto, per inversione del rispettivo sc- gnale di uscita, ogni tipo di concatenazionc puo venire trasformato in un altro tipo di concatenazione secondo la seguente regola: (T) = (16) (2) 15) 3) (14) (4) (13) (5) (12) (6) 11) (2) (10) (8) (9) Le possibilita di ottenere uguali tipi di concatenazione con differenti configurazioni di elementi di commutazione bloccati e di elementi di commutazione non bloccati della prima matrice M1 e della seconda matrice M2, di fornire segnali di uscita a diversc linee di riga del secondo gruppo S1 ...
[0125] s6 c di attuare trasformazioni mediante l'inversione di segnali di uscita, conferiscono al circuito modulare un elevato grado di flessibilita c quindi una grande utilita.
[0126] Per l'impostazione dei loro due stati di 20 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 commutazione binari, anche i menzionati interruttori bi- mente associati, provvisti di gate elettricamente flot- tante.
[0127] I funzionamenti degli elementi OR esclusi vo EOG e degli interruttori bistabili BS vengono spiega- ti insieme con quelli degli ulteriori componenti indivi- duali degli amplificatori di uscita VA1 ...
[0128] VA6, cioe degli amplificatori di lettura LV, degli eccitatori di uscita AT e degli interruttori dei segnali di impostazio ne Ess.
[0129] La figura 3 mostra lo schema di un ampli- ficatore di entrata VE.
[0130] Un tale amplificatore di entra- ta contiene essenzialmente due stadi eccitatori con usci ta ad inversione, disposti in cascata, come si puo anche desumere dalla figura 7.
[0131] Ciascuna delle uscite ad inver- sione collegata con una linea di riga individualmente associata di un primo gruppo, rispettivamente Z e Z , della parte di concatenazione M del circuito modulare.
[0132] Dal diagramma di funzionamento si puo desumere che il se gnale di riga Z e il segnale di riga invertito Z si compor tano diversamente in dipendenza di segnali di entrata "e" con diverso livello, ossia rispettivamente H e la tensione di impostazione up.
[0133] Se al morsetto di entrata E viene addotto 21 STUDIO CONSULENZA BREVETTI JAUMANN MlLANO-Piazza Castello,2 un segnale di entrata "e" con il livello binario L, che corrisponde al livello zero, allora sul morsetto di con- nessione di riga z si stabilisce un.segnale di riga z con il livello binario L e sul morsetto di connessione di riga Z si stabilisce un segnale di riga invertito Z con il livello binario H' (caso di esercizio a).
[0134] Se al morsetto di entrata E viene addotto un segnale di entrata "e" con il livello binario H, allora sul morsetto di connessione di riga Z si stabilisce il livello binario H' e sul morsetto di connessione di riga Z si stabilisce il livello binario L (caso di esercizio b).
[0135] Se viene addotto un segnale di entrata "e" con il livello superiore, cioe la tensione di impostazio- ne up, allora il segnale sul morsetto di connessione di riga Z conserva il livello binario L.
[0136] Il segnale sul mor- setto di connessione di riga z assume pure il livello bi.
[0137] nario L (caso di esercizio c).
[0138] Questo comportamento di un tale amplifica- tore di entrata VE e rappresentato simbolicamente nella figura 7 rispettivamente con due elementi invertitori, che possono venire influenzati dal morsetto di entrata E tra- mite un interruttore a soglia.
[0139] Applicando l'elevata tensione di imposta- zione positiva up ad un morsetto per la tensione di impo- stazione UP, con l'adduzione di un segnale di entrata "e" avente il livello binario L al morsetto di entrata E que- STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 22 sta elevata tensione di impostazione positiva up puo ve- nire applicata al morsetto di connessione di riga z.
[0140] Il morsetto di connessione di riga Z fornisce in questo ca so un segnale con il livello binario L (caso di eserci- zio d).
[0141] Se al morsetto di entrata E viene invece addotto un segnale di entrata "e" con il livello binario H, allora la tensione di impostazione up viene applicata al morsetto di connessione.di riga Z.
[0142] Il morsetto di con- nessione di riga Z fornisce in questo caso un segnale con il livello binario L (caso di esercizio e).
[0143] Il funzionamento del circuito di un tale amplificatore di entrata VE viene descritto nel seguito per i singoli casi di esercizio.
[0144] In aggiunta occorre.anche tener conto del morsetto US per la tensione di comando individuale.
[0145] Caso di esercizio a: e = L us = 0 Al livello binario L corrisponde un poten.
[0146] ziale di circa O volt, che viene addotto ai gate di co- mando dei transistori T2 e T11.
[0147] Le zone di drain e di gate di comando dei transistori T1 e T1O sono connesse morsetto per la tensione di alimentazione UB, attraverso il quale viene addotta la tensione di alimentazione po- sitiva ub.
[0148] I due transistori menzionati per ultimi ven- 23 STUDIO CONSULENZA BREVETTI JAUMANN MlLANC-Piazza Castello,2 gono attivati, cosicche le loro zone di source si trova- no approssimativamente al potenziale di alimentazione.
[0149] Attraverso la zona di source del transistore T1, al gate di comando del transistore T4 viene addotto un potenzia- le di attivazione.
[0150] Percio questo transistore conduce e il potenziale positivo, addotto attraverso il transisto- re T3 nello stato di conduzione, viene portato a 0 volt Il transistore T6 riceve un potenziale di gate di coman T7 e percio la zona di source del transistore T6 assume approssimativamente il potenziale di alimentazione.
[0151] Poi- che la zona di drain del transistore T4 si trova a circa O volt, il transistore T7, la cui zona di gate di coman do e connessa alla zona di drain del transistore T4, non puo assumere lo stato di conduzione e percio il potenzia- le di source del transistore T6 viene addotto alla zona di source del transistore T24.
[0152] Il gate di comando di que- sto transistore si trova al potenziale di alimentazione e percio il transistore conduce e il potenziale di source viene comunicato alla zona di drain.
[0153] Il morsetto di con- nessione di riga z e collegato con questa zona di drain e percio assume un potenziale positivo, corrispondente al livello binario H'.
[0154] La zona di source del transistore T12 e collegata con la zona di drain del transistore T2, che in questo caso di esercizio si trova ad un potenzia- 24 STUDIO CONSULENZA BREVETTI JAUMANN MlLANO-PiazzaCastello,2 le positivo.
[0155] Il transistore T10 si trova con la zona di source ad un potenziale positivo, poiche il transistore T11 e bloccato.
[0156] Il gate di comando del transistore T12 e collegato con la zona di source del transistore T10 e con la zona di drain del transistore T11.
[0157] Il transistore: T12 viene attivato, cosicche il potenziale positivo della zona di drain del transistore T2 puo pervenire al gate di comando del transistore Ti7.
[0158] Il potenziale di alimenta zione positivo addotto attraverso il transistore T18, che.
[0159] attraverso il ramo drain-source del transistore Ti4 rice- ve un potenziale di gate di comando positivo, non puo agi- re sulla zona di source del transistore T20, perche il transistore T17 conduce.
[0160] Il transistore T20 riceve il po- tenziale di gate di comando dal morsetto per la tensione di alimentazione UB, cosicche il potenziale di drain del transistore T17 viene addotto attraverso la zona di source del transistore T20 alla zona di drain di questo transisto re e percio il morsetto di connessione di riga z si trova approssimativamente a O volt, cioe al livello binario L.
[0161] Caso di esercizio b: e=H us=0 Con l'adduzione di un potenziale di entra- ta "e" avente il livello binario H, che corrisponde ad un potenziale positivo, vengono attivati i transistori 25 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 T2 e T11.
[0162] Percio il potenziale di terra perviene dalle zone di source di questi due transistori alle loro zone di drain.
[0163] I rapporti W/L dei due transistori T10 e T11 sono progettati diversamente in modo tale che il transis re T11 ha una resistenza elevata rispetto a quella del transistore T10.
[0164] Percio, adducendo il livello binario H al morsetto di entrata E e quindi alla zona di gate di comando di questo transistore, il ramo source-drain ha una resistenza cosi elevata rispetto a quella del transis.
[0165] re T10 che la zona di gate di comando del transistore T2..
[0166] riceve ancora, in questo caso, un potenziale di attiva- zione attraverso la zona di source del transistore T10.
[0167] Di conseguenza il potenziale di drain del transistore T2, che é applicato anche alla zona di source del transistore T72, si comunica, mediante il potenziale di gate di comando positivo di quest'ultimo transistore, alla zona di gate di comando del transistore T17 e alla zona di gate di comando del transistore T15.
[0168] Questi due transistori, ossia T15 e T17, assumono lo stato di inter- dizione, cosicche sulla loro zona di drain si trova rispet- tivamente un potenziale positivo, perche il potenziale del transistore T14, che si trova a sua volta al potenzia- le di alimentazione positivo, perviene alla zona di drain del transistore T15, il quale e anche collegato con la zona di gate di comando del transistore T18, e perche la 26 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Fiazza Castello,2 zona di drain del transistore T18 si trova a sua volta al potenziale di alimentazione positivo, per cui anche la zona di source di questo transistore si trova pratica mente ad un potenziale positivo.
[0169] Percio la zona di sourc del transistore T20 ha un potenziale positivo e di con- seguenza, con il potenziale positivo sulla sua zona di gate di comando, il potenziale di source viene comunica to alla zona di drain, cosicche il morsetto di uscita di riga z si trova ad un potenziale positivo, ossia al li- vello binario H'.
[0170] Com'e gia stato descritto, la zona di drain del transistore T2 si trova a circa 0 volt e percio il transistore T4, la cui zona di gate di comando si trova pure a questo potenziale, non puo venire attivato.
[0171] Il po- tenziale di alimentazione positivo viene quindi addotto attraverso il transistore T3 alla zona di gate di comando del transistore T7.
[0172] La zona di gate di comando del transisto- re T6 si trova, come la zona di drain del transistore T2 a circa O volt, per cui detto transistore assume lo stato di interdizione.
[0173] Perci, attraverso la zona di drain el transistore T7, il potenziale di circa 0 volt perviene alla zona di source del transistore T24, la cui zona di gate di comando si trova al potenziale di alimentazione positivo.
[0174] Il transistore T24 viene attivato e percio il basso potenziale applicato alla zona di source perviene 28 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-PiazzaCastello,2 re T2O, che é collegata con il morsetto di connessione di riga z, si trova ad un basso potenziale.
[0175] Di conseguen- za, il segnale applicato al morsetto di connessione di riga Z assume il livello binario L.
[0176] Il potenziale di terra applicato alla zona di drain del transistore T2, che viene attivato dall'al to potenziale applicato al morsetto di entrata E, pervie ne anche alla zona di gate di comando del transistore T4.
[0177] Il transistore conduce, cosicche la zona di drain si tro- va approssimativamente al potenziale di alimentazione, che viene addotto attraverso il transistore T3.
[0178] La zona di gate di comando del transistore T7 si trova pure a questo potenziale, per cui la relativa zona di drain si trova a circa O volt.
[0179] La zona di source del transistore T6, che non riceve nessun potenziale positivo attraverso la zona di drain perche la zona di gate di comando del transistore Si trova a circa O volt, non puo elevare il potenziale della zona di drain del transistore T7, cosic che la zona di source del transistore T24 si trova pure a circa O volt.
[0180] Poiche alla zona di gate di comando del transistore T24 viene addotto il potenziale di alimenta- zione, questo transistore viene attivato, cosicche il basso potenziale perviene al morsetto di connessione di riga Z.
[0181] Cio corrisponde al livello binario L.
[0182] Percio i due morsetti di_connessione di riga, ossia z e z, hanno STUDIO CONSULENZA BREYETTI JAUMANN MILANOPiazza Cästello,2 assunto il livello binario L.
[0183] Caso di esercizio d: e = L us =ub Con il basso potenziale corrispondente_al livello binario L, che viene addotto al morsetto di en- trata E, i due transistori T2 e T11 rimangono bloccati.
[0184] Percio la zona di source del transistore T1, le zone di gate di comando dei transistori T4 e T6, nonche le zone di source dei transistori T23 e T8 si trovano ad alto po- tenziale, poiche il transistore T1 riceve sempre, attra verso la sua zona di gate di comando, un potenziale di attivazione dal morsetto per la tensione di alimentazione UB.
[0185] Anche la zona di drain del transistore T11 e quindi la zona di source del transistore TO, nonche la zona di gate di comando del transistore T12 rimangono ad alto potenziale.
[0186] Il transistore T4 viene attivato, cosicche il basso potenziale sulla sua zona di source pu agire sul la zona di source del transistore T3 e sulla zona di gate di comando del transistore T7.
[0187] Il transistore T6 viene attivato e percio la sua zona di source e quindi la zona di source del transistore T24 vengono portate ad alto potenziale.
[0188] In questo caso di esercizio, le zone di gate di comando dei transistori T8 e T21 sono messe alla ten- sione di alimentazione ub, cosicche entrambi i transisto ri vengono attivati.
[0189] Percio l'alto potenziale applicato 30 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Fiazza Castello,2 alla zona di source del transistore T8 perviene alla zona di gate di comando del transistore T9.
[0190] Questo transistore viene attivato e adduce l'alto potenziale della tensione di impostazione up, applicata al morsetto per la tensio- ne di impostazione UP, attraverso la zona di source, al morsetto di connessione di riga z.
[0191] Com'e gia stato accen- nato, la zona di gate di comando del transistore T12 si trova ad alto potenziale, cosicche l'alto potenziale ap- : plicato alla sua zona di source perviene alla relativa zona di drain.
[0192] Percio la zona di source del transistore T13 e le zone di gate di comando dei transistori T15 e T17 assumono un alto potenziale.
[0193] I due transistori menzio- nati per ultimi vengono attivati, cosicche il basso po- tenziale applicato alle loro zone di source pu agire rispettivamente sulle relative zone di drain.
[0194] Percio le zone di source dei transistori T74, T19 e T21, nonche la zona di gate di comando del transistore T18 si trovano pure ad un basso potenziale.
[0195] Poiche il transistore T20 e stabilmente connesso alla tensione di alimentazione ub con la sua zona di gate di comando, esso viene attivato, cosicche il basso potenziale applicato alla zona di drain del transistore T17 puo agire sul morsetto di connessio- ne di riga Z.
[0196] Il transistore T21 continuamente attivato in questo caso di esercizio fornisce un basso potenziale attraverso il suo rano source-drain, alla zona di gate 31 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 di comando del transistore T22, cosicche questo transisto- re rimane bloccato.
[0197] Percio l'elevata tensione di imposta- zione up non pu pervenire al morsetto di connessione di riga Z, che rimane quindi ad un basso potenziale.
[0198] Caso di esercizio e: e =H us = ub Con l'alto potenziale, corrisponden.
[0199] te al livello binario H, sul morsetto di entrata E ven- gono attivati i transistori T2 e T11.
[0200] La zona di drain del transistore T2, le zone di source dei transistori T1, T23, T8, T12 e le zone di gate di comando dei transistori T4 e T6 assumono un basso potenziale.
[0201] La zona di drain del transistore T11 e quindi la zona di source del tran- sistore T10 e la zona di gate di comando del transistore T12 rimangono ad alto potenziale, perche i rapporti W/L dei due transistori T1O e T11, che formano un partitore di tensione fra il potenziale di alimentazione e il poten- ziale di massa, sono progettati in modo tale che il tran- sistore T11, ricevendo il livello binario H sulla sua zo- na di gate di comando, conserva una resistenza superiore a quella del transistore T10.
[0202] La zona di drain del tran- sistore T4, che non viene attivato, rimane, insieme con la zona di gate di comando del transistore T7, ad un al to potenziale, che viene addotto attraverso la zona di source del transistore T3.
[0203] Il transistore T7 viene atti.
[0204] 32 STUDIO CONSULENZA BREVETTI JAUMANN MILANQ-Piazza Castello,2 vato e percio la sua zona di drain, nonche le zone di source dei transistori T6 e r24 assumono un basso poten- ziale.
[0205] Il transistore T24 si trova sempre con la sua zo- na di gate di comando ad un alto potenziale, cioé al po- tenziale di alimentazione, cosicche esso viene attivato e trasmette il basso potenziale, applicato alla sua zona di source, alla sua zona di drain e quindi alla zona di source del transistore T9 e al morsetto di connessione di riga z.
[0206] Il transistore T8 riceve sulla sua zona di gate di comando il potenziale di alimentazione, applicato in questo caso di esercizio al morsetto per la tensione di comando Us, cosicche esso viene attivato e trasmette at- traverso la sua zona di drain il basso potenziale, ap- plicato sulla sua zona di source, alla zona di gate di comando del transistore T9.
[0207] La zona di drain del transisto- re T9, che in un primo tempo si trovava ad un potenziale sopraelevato, viene portata ad un basso potenziale dal transistore T24 attivato.
[0208] Il transistore T12, la cui zona di gate di comando si trova ad alto potenziale, trasmet- te il basso potenziale, applicato sulla sua zona di source, alle zone di gate di comando dei transistori T15 e T17, nonche alla zona di source del transistore T13.
[0209] Poiche il transistore T75 assume lo stato di interdizione, l'alto plicato alle zone di source dei transistori T19 e T21, 33 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Piazza Castello,2 nonche alla zona di gate di comando del transistore T18.
[0210] Alla zona di drain del transistore Ti7, che non e attiva to, nonche alle zone di source dei transistori T18 e T20 é applicato un alto potenziale.
[0211] In questo caso di eserci- zio, il transistore T21 riceve sulla sua zona di gate di comando un potenziale di attivazione, cosicche l'alto po- tenziale applicato sulla sua zona di source pu venire trasmesso alla zona di gate di comando del transistore T22.
[0212] Percio il transistore T22 conduce e di conseguenza il potenziale sopraelevato della tensione di impostazione up, addotta attraverso il morsetto per la tensione di impostazione UP, puo pervenire alla zona di source del transistore T22 e quindi al morsetto di connessione di riga z.
[0213] Le capacita C1, C2, C3 e C4, che in questo esempio sono realizzate nella forma di varactor, formano con i rispettivi transistori associati, cioe T23 T9, T19 e T22, cosiddetti circuiti bootstrap; mediante i quali i potenziali di gate dei rispettivi transistori ven gono elevati, in modo noto, per evitare perdite di po- tenziale, cfr.
[0214] per esempio IEE Journal of Solid-State Circuits,Vol.Sc-7, No.3, giugno.1972,_pagg:_217-224, BEliminating Threshold Losses in MOS Circuits by Bootstrapping Using Varactor Coupling".
[0215] La figura 4_mostra_i dettagli cir- 34 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Fiazza Castello,2 cuitali di un esempio di realizzazione dell'amplificatore di uscita VA.
[0216] Lo schema suddiviso in 5 parti.
[0217] I transistori T25, T26, T27 , T28 e T29 formano un amplificatore di lettura LV per elementi di segnale, che compaiono sulla linea di riga S, individual mente associata, appartenente al secondo gruppo.
[0218] Con i transistori T30, T31, T32, T33, T34 T35, T36 e T37 formato un elemento OR esclusivo EOG.
[0219] I transistori T38, T39, T40 e T41 formano un eccitatore di uscita AT.
[0220] I transistori T42, T43, T44, T45, T46, T47 e T48 formano un interruttore bistabile BS, che mediante segnali di impostazione pu a sua volta fornire segnali con l'uno o l'altro livello binario all'elemento OR esclusivo EOG.
[0221] Il transistore T49 forma infine un in- terruttore di segnali di impostazione EsS, mediante il quale segnali di impostazione, che vengono addotti all'usci- ta funzionale F, possono venire addotti alla rispettiva linea di riga S del secondo gruppo di linee di riga.
[0222] Nel seguito vengono spiegati i vari casi di esercizio, cioe f, g, h, i, j, k ed l, di un tale amplificatore di uscita VA.
[0223] Caso di esercizio f: s = L (T45 non bloccato) X=H SST = L CE-=L 35 STUDIO CONSULENZA BREVETTI JAUMANN MILANQ-Piazza Castello,2 Con l'adduzione di un elemento_di segnale avente il livello binario L viene bloccato il transistore di entrata T25 dell'amplificatore di lettura LV.
[0224] Percio la zona di source_del transistore T26_e la zo na di drain del transistore T25 si trovano_ad un potenzia le positivo.
[0225] Questo potenziale e applicato anche_alle zo ne di gate di comando dei transistori T29_e T37 nell'e= lemento OR esclusivo EOG.
[0226] La zona di drain_del_transisto- re T29 e la zona di source_del transistore T28 si trovano ad un basso potenziale, cosicche il transistore_T32 nel- l'elemento OR esclusivo EOG_e bloccato.Poiche per questo caso di esercizio si suppone che il transistore memoriz- zatore T45 nell'interruttore bistabile_ BS_non sia blocca to, il transistore T44 si trova con_la_sua zona di source ad un basso potenziale.
[0227] Questo.potenziale.viene assunto anche dalle zone di gate_di comando dei_transistori T31 e T36.
[0228] Lo stato menzionato_si_stabilisce perche il transistore di entrata T42 dell'interruttore.bi stabile BS si trova con la sua_zona di_gate_di comando_al potenziale di alimentazione.e con la suazona.di source.
[0229] tramite il morsetto di inversione_X, ad_un potenziale-po sitivo necessario per questo processo di lettura.
[0230] La zona ai drain del_transistore T42 diventa perci pure positiva e quindi la zona_di_gate_di.comando_del transistore-me -36 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Piazza Castello,2 morizzatore T45 riceve un potenziale di attivazione.
[0231] Per ci il basso potenziale applicato al morsetto di comando di source SsT viene anche trasmesso alla zona di drain del transistore memorizzatore T45.
[0232] La zona di gate di comando del tran sistore T48 e collegata con la zona di drain del transisto- re memorizzatore T45, cosicche il transistore T48 e bloc- cato in presenza di un basso potenziale sulla zona di drain del transistore memorizzatore: Percio la zona di source del transistore T47 la cui zona di gate di_coman- do si trova al potenziale di alimentazione,/trova pure si ad un potenziale positivo.
[0233] Con la zona di source del trar sistore T47 e con la zona di drain del transistore T48 sono collegate le zone di gate di comando dei transistori T33 e T35 nell'elemento OR esclusivo EOG.
[0234] Questi due tran sistori vengono attivati, cosicche sulla zona di drain del transistore T33 compare un basso potenziale, che.vie- ne addotto attraverso il transistore T37.
[0235] In questo caso di esercizio, al morsetto di comando CE e applicato un basso potenziale, cosicche i transistori T38 e T39 nel- l'eccitatore di uscita AT sono bloccati.
[0236] Le zone di drain dei transistori T31 e T33, nonché la zona di_source del transistore T3O nell'elemento OR esclusivo EOG si trovano in_questo momento ad_un_basso potenziale, che_viene_anche addotto_alla_zona_di gate di comando del_transistore T41 37 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-PiazzaCastello,2 nell'eccitatore di uscita AT.
[0237] Percio questo transistore e bloccato.
[0238] Attraverso la zona di source del transistore T34, un alto potenziale perviene alla zona di gate di co- mando del transistore T4O nell'eccitatore di uscita AT.
[0239] Il potenziale positivo sul morsetto di inversione X agi- sce attraverso il transistore T40 sulla relativa zona di source e percio l'uscita funzionale F si trova a questo potenziale.
[0240] Il corrispondente elemento di segnale sull'usci- ta funzionale F ha il livello binario H.
[0241] Caso di_esercizio_g: s=L (T45 bloccato) X=H SST = L 1=30 Al morsetto di connessione di riga S viene addotto un elemento di segnale con il livello bi nario L.
[0242] Il transistore memorizzatore T45 e bloccato.
[0243] Per cio la zona di drain di questo transistore e quindi an- che la zona di source del transistore T44 si trovano ad un alto potenziale.
[0244] Dato che il morsetto di comando CE si trova ad un basso potenziale, ne segue.che, come nel caso di esercizio f, i transistori T38 e T39 nell'eccita tore di uscita AT sono bloccati.
[0245] A causa dell'alto po- tenziale di drain del transistore memorizzatore T45, la zona di gate di comando del transistore T48 si trova ad un potenziale di attivazione, cosicche la relativa zona 38 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 di drain assume un basso potenziale.
[0246] Le zone di gate di comando dei transistori T31 e T36 nell'elemento OR esclusivo EOG assumono un alto potenziale, mentre le zone di gate di comando dei transistori T33 e T35 assumono un basso potenziale.
[0247] Adducendo un elemento di segnale con il livello binario L al morsetto di connessione di riga condizioni come nel caso di esercizio f.
[0248] Percio il tran- sistore T32 nell'elemento OR esclusivo EOG riceve lo stes- so potenziale di gate di comando, cioe un basso potenzia le, cosicche questo transistore rimane bloccato.
[0249] Poiche il transistore T31 riceve un potenziale di attivazione, la sua zona di source si trova ad un alto potenziale, perche il transistore T30 conduce.
[0250] Il transistore T36 riceve pure un potenziale di attivazione, cosicche il transistore T37, che e nello stato di conduzione e alla cui zona di drain applicato un basso potenziale, pu trasmettere questo potenziale alla zona di drain del transistore T36.
[0251] Percio la zona di gate di comando del transistore T40 nell'eccitatore di uscita AT viene messa ad un potenziale di blocco.
[0252] L'alto potenziale della zona di source del transistore T30 perviene anche alla zona di gate di comando del transistore T41, cosicche quest'ul- timo assume lo stato di conduzione e pu applicare un basso potenziale all'uscita funzionale F.
[0253] Il basso po- 39 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-PiazzaCastello,2 tenziale corrisponde al livello binario L.
[0254] Caso di esercizio h: s=H (T45 non e bloccato) X=H SST =L T=3 Con l'adduzione di un elemento di segnale avente il livello binario H viene attivato il transistore di entrata T25 dell'amplificatore di lettura LV.
[0255] Percio la zona di source del transistore T26 e la zo- na di drain del transistore T25 si trovano ad un basso potenziale.
[0256] Questo potenziale e anche applicato alle zo- ne di gate di comando dei transistori T29 e T37 nell'ele- mento OR esclusivo EOG.
[0257] La zona di drain del transistore T29 e la zona di source del transistore T28 si trovano ad un alto potenziale, per cui viene attivato il transisto- re T32 nell'elemento OR esclusivo EOG.
[0258] Percio la relati- va zona di drain si trova ad un basso potenziale.
[0259] Avendo supposto che, in questo caso di esercizio, il transistore memorizzatore T45 nell'interruttore bistabile BS non sia bloccato, il transistore T44 si trova con la sua zona di source ad un basso potenziale, che agisce anche sulle zone di gate di comando dei transistori T31 e T36.
[0260] Come nel caso di esercizio f, il transistore di entrata T42 dell'interruttore bistabile BS eteyzae4od te opueaos tp ege8 tp eaoz ens et uos eao4 s 40 STUDIO CONSULENZA BREVETTIJAUMANN MILANO-Fiazza Castello,2 di alimentazione e con la sua zona di source, tramite il morsetto di inversione x, pure ad un potenziale positivo.
[0261] Percio la zona di drain del transistore T42 diventa posi- tiva e di conseguenza la zona di gate di comando del tran.
[0262] sistore memorizzatore T45 riceve un potenziale di atti- vazione.
[0263] Il basso potenziale applicato al morsetto di co- mando di source ssr viene quindi trasmesso anche alla zo na di drain del transistore memorizzatore T45.
[0264] La zona di gate di comando del tran.
[0265] sistore T48 e collegata con la zona di drain del transisto- re memorizzatore T45, cosicche il transistore T48 bloc- cato in presenza di un basso potenziale su questa zona di drain.
[0266] Percio la zona di source del transistore T47, la cui zona di gate di comando si trova al potenziale di ali mentazione, ha pure un potenziale positivo.
[0267] Con la zona di source del transistore T47.e con la zona di drain del transistore T48 sono collegate le zone di gate di comando dei transistori T33 e T35 nell'elemento OR esclusivo EOG TS SSL ECL HxoqStSUe4 Top 0pUeuoo TP 0qe9 TP eUoz e1 trovano ad un potenziale di attivazione, per cui il po- tenziale di source del transistore T32, che viene atti- vato in questo caso di esercizio, viene trasmesso alla zona di drain del transistore T35 e quindi alla zona di source del transistore T34, alle zone di drain dei transisto- ri T36 e T38 e alla zona di gate di comando del transistc- 41 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 re T40.
[0268] Per questo caso di esercizio si suppone di nuovo che il morsetto di comando CE si trovi ad unbasso poten- ziale, per cui i transistori T38 e T39 sono bloccati.
[0269] La zona di gate di comando del transistore T41 collegata con la zona di source del transistore T30 e con le zone di drain dei transistori T31 e T33.
[0270] Poiche la zona di gate di comando del transistore T31 si trova ad un potenziale di blocco, la zona di source del transistore T30 e le zone di drain dei transistori T31 e T33 si trovano ad un alto potenziale, che agisce anche sulla zona di gate di comando del transistore T41.
[0271] Il transistore T41 assume lo stato di conduzione, cosicche all'uscita funzionale F compare un basso potenziale, che corrisponde al livello binario L del rispettivo elemento di segnale.
[0272] Caso di esercizio i: s=H (T45 bloccato) X =H SST = L 1= Gli stati di commutazione dei transi- stori dell'amplificatore di lettura LV, cioe T25, T26, T27, T28 e T29, sono uguali a quelli nel caso di eserci- zio h.
[0273] Le zone di gate di comando dei transistori T31 e T36 nell'elemento OR esclusivo EOG si trovano ad un poten- ziale di attivazione, mentre le zone di gate di comando dei transistori T33 e T35 si trovano ad un potenziale di STUDIO CONSULENZA BREYETTI JAUMANN 42 MILANO-Fiazza Castello,2 blocco.
[0274] Come nel caso di esercizio h, il transistore T32 si trova con la sua zona di gate di comando ad un potenzia- le di attivazione, per cui la sua zona di drain viene mes sa ad un basso potenziale.
[0275] La zona di gate di comando del transistore T37 si trova ad un basso potenziale, per cui questo transistore e bloccato.
[0276] Dato che, in questo caso di esercizio, la zona di gate di comando del transistore T31 si trova ad un potenziale di attivazione, la sua zona di drain viene messa ad un basso potenziale.
[0277] Questo basso po tenziale si comunica alla zona di gate di comando del tran- sistore T41 nell'eccitatore di uscita AT e percio questo transistore viene bloccato.
[0278] Poiche il morsetto di comando CE si trova ad un basso potenziale, i transistori T38 e T39 rimangono bloccati.
[0279] La zona di gate di comando del transistore é bloccato, cosicche il basso potenziale sul- la zona di source del transistore T32 non puo agire sulla zona di drain del transistore T35.
[0280] Percio la zona di source del transistore T34 si trova ad un alto potenziale, che agisce sulla zona di gate di comando del transistore T40.
[0281] Questo transistore viene attivato, cosicche il potenziale positivo sul morsetto di inversione X puo agire sulla zo- na di source del transistore T40 e quindi sull'uscita funzionale F.
[0282] L'elemento di segnale risultante ha percio il livello binario H.
[0283] 43 STUDKO CONSULENZA BREVETTIJAUMANN MiLANO-Piazza Castello,2 Caso di esercizio j: s=./.
[0284] x = ./.
[0285] SST = L CE=H Con l'alto potenziale sul morsetto di comando CE, le zone di gate di comando dei transistori T38_e T39 nell'eccitatore di uscita AT vengono messe ad un potenziale di attivazione.
[0286] Le zone di drain di questi due transistori assumono un basso potenziale, per cui le zone di gate di comando dei transistori T4O e T41 ricevo- no un potenziale di blocco.
[0287] Percio l'uscita funzionale F non riceve ne un alto potenziale attraverso la zona di source del transistore T4O, ne un basso potenziale attra verso la zona di drain del transistore T41.
[0288] In questo ca so di esercizio, l'uscita funzionale F e quindi senza po tenziale.
[0289] Cio vale indipendentemente dai potenziali che compaiono sul morsetto di connessione di riga S.
[0290] Questo caso di esercizio_viene utilizzato per attuare_processi di impostazione, adducendo un_potenziale positivo_dall'ester no_all'uscita funzionale E, attraverso il transistore T49 nella parte denominata interruttore di impostazione Ess e.attraverso il.morsetto_di.connessione di riga S.
[0291] Questi processi_di impostazione verranno spiegati nel seguito.
[0292] 44- STUDIO CONSUENZA BREVETTI JAUMANN MILANO-PiazzaCastello,2 Caso di esercizio k (blocco del transistore memorizzatore T45): F=up x= up SST = L CE=H La carica negativa del gate flottan! te, necessaria per bloccare il transistore memorizzatore T45, viene ottenuta applicando contemporaneamente una ten sione sufficientemente elevata da una parte fra la zona di rt rxy e4teiTtep 9 oxnos tp euoz et a opueuo p a4e9 zona di drain e la zona di source, laddove la zona di source si trova ad un basso potenziale.
[0293] Per ottenere questo.
[0294] all'uscita funzionale F viene applicata una tensione di impostazione up positiva.
[0295] Affinche l'alto potenziale di impostazione su F non provochi forti correnti attraverso i transistori T40 e T41, il morsetto di comando CE viene messo ad un alto potenziale, con il quale i due transistol ri T38 e T39 vengono attivati.
[0296] Le zone di drain di questi due transistori applicano un basso potenziale alle zone di gate di comando dei due transistori T4O e T41, che vengono quindi bloccati - vedi sopra - Attraverso il transistore T42, l'al to potenziale del morsetto di comando X viene applicato alla zona di gate di comando del transistore memorizzato.
[0297] re T45.
[0298] L'alto potenziale di impostazione applicato al- STUDIO CONSULENZA BREYETTI JAUMANN MlLANO-Piazza Castello,2 l'uscita funzionale F porta nello stato di conduzione il transistore T46, che per il suo rapporto W/L ha altri- menti un'alta resistenza, in misura tale che il potenzia- le di impostazione perviene, attraverso il transistore T46 che ha assunto ora una bassa resistenza, alla zona di drain del transistore memorizzatore T45.
[0299] Si ottiene cosi la coincidenza, necessaria per l'impostazione di questo transistore memorizzatore, di due alti potenziali positi- vi sulla zona di gate di comando e sulla zona di drain.
[0300] Il gate elettricamente flottante riceve una carica negati! va, per cui questo transistore rimane bloccato per potenzia- li di comando positivi applicati successivamente.
[0301] Caso di esercizio l (sblocco del transistore memorizzatore T45): F = ./.
[0302] X =L SST = ul CE=H Il transistore memorizzatore puo venire sbloccato in due modi.
[0303] Lo sblocco puo avvenire me- dia diante un'irrazione con luce ultravioletta attraverso une finestrella di quarzo fuso del modulo o mediante proces- si elettrici.
[0304] Per il secondo modo di sblocco, la zona di gate di comando del transistore memorizzatore T45 viene messa al potenziale di terra.
[0305] Cio avviene in modo 9+ STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 tale che al morsetto di inversione X viene addotto un po- tenziale adegüatamente basso, che attraverso il ramo source-drain del transistore T42 puo agire sulla zona di gate di comando del transistore memorizzatore T45.
[0306] Con- temporaneamente una tensione di cancellazione ul positiva, che sale lentamente al suo valore finale, viene applicata alla zona di source del transistore memorizzatore T45.
[0307] Cio e possibile perche l'attacco di source del transisto- re memorizzatore non e collegato in modo fisso, come gli altri transistori, ad un terminato potenziale, ma e con- nesso al morsetto di comando di source SST, al quale si puo applicare a scelta, dall'esterno, un potenziale alto o basso.
[0308] L'esempio di realizzazione del cir- cuito modulare illustrato nelle figure citate prevede che tutti i transistori memorizzatori, cice sia quelli deno- minati elementi di commutazione nelle due matrici M1 e M2 sia i transistori memorizzatori T45 montati negli n ampli ficatori di uscita VA, siano connessi insieme, con le loro zone di source, al menzionato morsetto di comando di source SsT.
[0309] Percio si pu ottenere in modo semplice lo sblocco contemporaneo di tutti i transistori memorizzatori.
[0310] La figura 5 mostra un esempio di realizzazione di un commutatore di colonna, mediante il quale, con l'impostazione di transistori memorizzatori nel 47 STUDIO CONSULENZA BREVETTI JAUMANN MILAN-Piazza Castello,2 le due matrici M1 e M2, si puo scegliere una di 64 colon- ne, cioe P1, P2 ...
[0311] P64.
[0312] Nell'esempio di realizzazione, cio avviene in modo tale che alle sei uscite funzionali previste F1 ...
[0313] F6 per ogni colonna da scegliere viene ad dotta una propria parola binaria.
[0314] In modo noto puo venire attivata una di 64 uscite del decodificatore DEC.
[0315] Le usci- te 1, 2 ...
[0316] 64 fanno capo rispettivamente alle zone di gate di comando di transistori T50, T51 ...
[0317] T52 indivi- dualmente associati.
[0318] Le zone di drain di questi transisto- ri fanno capo, insieme, al morsetto per la tensione di impostazione UP, al quale viene applicata, durante un pro cesso di impostazione, una tensione di impostazione up.
[0319] Se e attivata ad esempio l'uscita 1 del decodificatore, allora viene attivato il relativo transistore T50 e per- cio il potenziale di impostazione viene applicato attra- verso il morsetto per la tensione di impostazione UP e attraverso il ramo drain-source del transistore T50 al- l'intera linea di colonna P1.
[0320] In modo analogo si possono scegliere tutte le altre linee di colonna.
[0321] Nella figura 5 in corrispondenza del- le linee di colonna P1, P2 ...
[0322] P64 sono rappresentate ca pacita parassite, cioe CP1, CP2 ...
[0323] CP64, condizionate dalla tecnologia.
[0324] Queste capacita possono venire caricate durante un processo di impostazione.
[0325] Per poter annullare le cariche disturbatrici, per ogni linea di colonna e pre! 48- STUDIO CONSULENZA BREVETTI JAUMANN MILANOPiazza Castello,2 visto un interruttore di scarica individuale, cioe T53, T54 ...
[0326] T55.
[0327] Le zone di gate di comando di questi interruttori di scarica sono connesse insieme ad un mor- setto di comando di scarica SE, al quale viene applicato un potenziale di comando di scarica positivo per attivare gli interruttori di scarica.
[0328] Per le rispettive capacita parassite si formano circuiti di scarica attraverso i rami drain-source dei rispettivi interruttori di scarica Naturalmente il menzionato decodi- ficatore DEC puo anche essere connesso con le sue entrate a punti di connessione del modulo non occorrenti per al- tri scopi.
[0329] La figura 6 mostra un altro esempio di realizzazione di un dispositivo selettore di colonne, al quale sulle uscite funzionali F1 fino a F6 della linea di colonna da scegliere, cioé P1, P2 ...
[0330] P64, vengono di nuovo addotte opportune parole binarie.
[0331] Come nell'esempio di realizzazione secondo la figura 5, anche in questo ca so per ogni linea di colonna da scegliere sono previsti transistori di colonna individuali, cioe SPT1, SPT2...
[0332] spT64, alle cui zone di drain e di gate di comando viene addotta una tensione di impostazione up attraverso il menzionato morsetto per la tensione di impostazione UP.
[0333] In modo corrispondente ai livelli binari degli elementi di segnale, che vengono addotti alle 67 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 uscite funzionali F1 fino a F6, le zone di gate di co- mando di transistori ausiliari, connesse direttamente a queste uscite funzionali, o le zone di gate di comando di ulteriori transistori ausiliari, connesse indirettamente a queste uscite funzionali tramite elementi di inversio- ne N1 fino a N6, possono venire influenzate in modo tale che i transistori ausiliari vengono sbloccati o bloccati.
[0334] La disposizione costituisce un dispo- sitivo di concatenazione NOR a struttura matriciale.
[0335] La linea di colonna, per la quale il potenziale di imposta- zione addotto attraverso il transistore di colonna SPT individualmente associato non viene disperso attraverso un transistore ausiliario attivato, rappresenta la linea scelta, in modo tale che si possono impostare i transisto ri memorizzatori fungenti da elementi di commutazione, che sono connessi a questa linea di colonna.
[0336] Tutte le altre 63 linee di colonna, previste in questo esempio di realiz- zazione, hanno un passo potenziale, in modo tale che gli elementi di commutazione connessi a queste linee non pos- sono venire impostati.
[0337] I transistori selettori di colonna SPT1, SPT2 ...
[0338] SPT64 possono essere realizzati, a scelta, nella forma di transistori MOS con canale n del tipo ad arricchimento o del tipo ad impoverimento.
[0339] La scelta del tipo di transistori dipende dalla potenza dissipata am- 50 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Piazza Castello,2 missibile per un modulo ovvero dal consumo di corrente ammissibile per questo modulo.
[0340] Nella figura 6 i transisto- ri di colonna SPT1 e SPT2 sono ad esempio transistori del tipo ad arricchimento, mentre il transistore di colonna SPT64 ê rappresentato nella forma di un transistore del tipo ad impoverimento.
[0341] Naturalmente questi transistori saranno normalmente tutti transistori del tipo ad arric- chimento o tutti transistori del tipo ad impoverimento.
[0342] La figura 7 mostra uno schema comples- sivo di un esempio di realizzazione del circuito modulare, che oltre alle disposizioni essenziali per l'invenzione, gia rappresentate nella figura 1, e alle ulteriori disposi- zioni rappresentate nelle figure 3 - 6, presenta nei suoi dettagli circuitali la parte di concatenazione_comprenden te le due matrici M1 e M2.
[0343] Com'é gia stato accennato al l'inizio, un'arbitraria combinazione di elementi di segna le, che vengono addotti ai morsetti di entrata E1, E2...
[0344] Em puo venire concatenata secondo una funzione arbitraria mediante un circuito modulare, che e costituito essenzial mente da due matrici di concatenazione disposte in casca ta.
[0345] La funzione di concatenazione desiderata viene deter minata da tre parametri, ossia: 1.- dallo stato attivo o inattivo di elementi di commuta zione 1s ...
[0346] e Ts ...
[0347] nei punti di incrocio fra linee di riga del primo gruppo e linee_di_colonna nella 51 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 prima matrice M; 2.-dallo stato attivo o inattivo di elementi di commu- tp coutt ot exj otoonouy tp tound tou ...
[0348] sz cuogze colonna e le linee di riga del secondo gruppo nella seconda matrice M2 e 3.-dagli stati di commutazione binari dei vari interrut- tori bistabili BS1, BS2 ...
[0349] BS6 negli amplificatori di uscita VA1, VA2 ...
[0350] VA6.
[0351] In precedenza e gia stato spiegato il funzionamento degli amplificatori di entrata VE rap- presentati nella figura 7, degli amplificatori di uscita VA con gli interruttori bistabili BS e del commutatore di colonna SPS.
[0352] Nel seguito vengono spiegati i vari modi di impostazione degli elementi di commutazione 1S ...
[0353] e 1S ...
[0354] della prima matrice M1 e degli elementi di commutazione 2s ...
[0355] della seconda matrice M2, ossia il blocco e lo sblocco di questi elementi di commutazione.
[0356] Il blocco degli elementi di commu- tazione nella prima matrice di concatenazione M1 puo av- venire in due modi, rispettivamente denominati casi di esercizio m ed n.
[0357] Caso di esercizio m(blocco di elementi di commutazione 1s..../1s....
[0358] attuato colonna per colonna): Per bloccare, colonna per colonna, 52 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-PiazzaCastello,2 gli elementi di commutazione 1S.../1S...
[0359] della prima matrice M1, ai morsetti di entrata E1, E2 ...
[0360] Em vengono addotti segnali con elementi di_segnale binari, che negli amplificatori di entrata VE1, VE2 ...
[0361] VEm, mediante una tensione di impostazione up applicata al morsetto per la tensione di impostazione UP e mediante una tensione di c mando us applicata al morsetto per la tensione di comando US, vengono trasformati in segnali di riga ad alto livel lo corrispondenti alla tensione di impostazione - cfr casi di esercizio d ed e - A seconda_del livello binario L o H di un elemento di segnale_addotto ad un morsetto_di_en trata E, sul rispettivo morsetto di connessione di riga Z e sul morsetto di connessione di_riga invertito z_compa re un_alto_potenziale positivo o un basso potenziale_di circa O volt.
[0362] Com'é gia stato_spiegato inizialmente, il blocco di un transistore memorizzatore.usato come_element di commutazione 1S.../1S...
[0363] puo venire_attuato in_modo tale che si applica contemporaneamente_alla.sua zona di gate di comando e alla_sua_zona di drain un_potenziale positivo_elevata rispetto al_potenziale_di_source._Il gate elettricamente flottante riceve cosi una carica negativa Segnali di lettura con livello normale, cioe con il li- vello binario H', addotti in un secondo tempo alla zona di gate di comando di un transistore memorizzatore_cosi 53 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 bloccato, non possono attivare questo transistore memo- rizzatore.
[0364] Nella figura 7, com'e gia stato ac- cennato, determinati elementi di commutazione nella pri- ma matrice M1 sono marcati con un asterisco.
[0365] Le marcatu- re indicano quali degli elementi di commutazione 1S.../1$..
[0366] devono venire bloccati in un esempio considerato, cioé per la colonna P1 gli elementi i commutazione 1S1/1, 1S2/1, 1Sm/1 e 1Sm/1, per la colonna P2 gli elementi di commutazione 1S1/2, 1s2/2, 1Sm/2 e 1Sm/2; e per la colon- na Pn l'elemento di commutazione 1Sm/n.
[0367] Dalla descrizione dei casi di eser- cizio d ed e degli amplificatori di entrata VE si possono desumere i potenziali che compaiono sui morsetti di con- nessione di riga Z e z per effetto di elementi di se- gnale con i livelli binari L o H, che vengono applicati ai rispettivi morsetti di entrata E.
[0368] In particolare, ad- ducendo un basso potenziale, cioe il livello binario L, al morsetto di entrata E si ha pure un basso potenziale, cioe il livello binario L, sul morsetto di connessione di riga Z e invece un potenziale positivo elevato, cioe il livello binario H", sul morsetto di connessione di riga z.
[0369] Adducendo un alto poteaziale, cioe il livello binario H, al morsetto di entrata E si invertono le con- dizioni sui morsetti di connessione di riga, ossia un 54 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Fiazza Castello,2 potenziale positivo elevato, cioe il livello binario H" compare sul morsetto di connessione di riga z e un basso potenziale, cioe il livello binario L, compare sul mor- setto di connessione di riga z.
[0370] Per le impostazioni secondo l'esem pio considerato occorre anzitutto mettere al potenziale di impostazione la linea di colonna P1, alla quale sono connesse le zone di drain degli elementi di commutazione 1s1/1, 1S1/1, 152/1 ...
[0371] 1Sm/1 e 1Sm/1.
[0372] Cio puo.avvenire fra l'altro, con uno dei due metodi gia indicati in oc- casione della descrizione delle figure 5 e 6.
[0373] Successi- vamente ai morsetti di entrata E1, E2 ...
[0374] Em vengono ad- dotti, in una prima fase, i seguenti elementi di segnale: e1=H (viene trasformato in Z1=H, Z1=L) e2=H (viene trasformato in Z2=H", z2=L) em=H (viene trasformato in Zm=H", Zm=L).
[0375] Gli elementi di commutazione 1S1/1, 1s2/1 e 1Sm/1 vengono percio bloccati, perche_per essi si stabilisce la coincidenza, necessaria per il blocco, dei potenziali positivi di drain e di gate di comando, elevati rispetto al potenziale di source in_comune.
[0376] In una seconda fase, ai morsetti di entrata E1, E2 ...
[0377] Em vengono addotti 55 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-PiazzaCastello.2 seguenti elementi di segnale: e1=H (viene trasformato in Z1=H", z1=L) e2=H (viene trasformato in Z2=H", Z2=L) : em=L (viene trasformato in Zm=L, Zm=H").
[0378] Con questa operazione viene blocca to in aggiunta l'elemento di commutazione 1Sm/1.
[0379] Con que sto sono impostati tutti gli elementi di commutazione per la linea di colonna P1 nella prima matrice M1.
[0380] Segue ora il blocco degli elementi di commutazione 1S1/2, 152/2, 1Sm/2 e 1Sm/2 della linea di colonna P2.
[0381] A tale scopo, la linea di colonna P2 viene messa al potenziale di impostazione.
[0382] Successivamente, in una terza fase, ai morsetti di entrata E1, E2 ...
[0383] Em ven gono addotti i seguenti elementi di segnale: e1=L (viene trasformato in Z1=L, Z1=H") e2=L (viene trasformato in z2=L, z2=H) em=L (viene trasformato in Zm=L, Zm=H").
[0384] Gli elementi di commutazione 1S1/2, 1s2/2 e 1Sm/2 vengono percio bloccati.
[0385] In una quarta 56 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 fase, ai morsetti di entrata E1, E2 ...
[0386] Em vengono addot- ti i seguenti elementi di segnale: e1=L (viene trasformato in Z1=L, Z1=H") e2=L (viene trasformato in Z2=L, Z2=H") em=H (viene trasformato in Zm=H", Zm=L).
[0387] Con questa operazione viene bloc- cato in asgiunta l'elemento di commutazione 1Sm/2.
[0388] In que- sto modo sono impostati tutti gli elementi di commutazio- ne della linea di colonna P2 nella prima matrice M1.
[0389] Segue il blocco degli elementi di commutazione 1S1/n, 1s2/n e 1Sm/n della linea di colonna Pn.
[0390] A tale scopo, la linea di colonna Pn viene messa al potenziale di impostazione.
[0391] Successivamente ai morsetti di entrata E1, E2 ...
[0392] Em vengono addotti i seguenti ele- menti di segnale: e1=H (viene trasformato in Z1=H", Z1=L) e2=L (viene trasformato in Z2=L, z2=H") em=H (viene trasformato in Zm=H", Zm=L).
[0393] Vengono percio bloccati gli ele- -57 STUDIO CONSULENZA BREYETTI JAUMANN MILANOPiazza Castello,2 menti di commutazione 1S1/n, 1s2/n e 1Sm/n.
[0394] Non e neces- saria un'ulteriore fase, perche tutti gli elementi di com mutazione della linea di colonna Pn nella prima matrice M1 sono gia impostati.
[0395] Sono quindi necessarie al massimo 2n fasi per impostare elementi di commutazione della pri- ma matrice M1.
[0396] Con l'impostazione contemporanea di piu elementi di commutazione di una linea di colonna, descrit- ta finora, attraverso il rispettivo transistore di colon- na SPr7,...
[0397] SPTn circola una corrente relativamente ele- vata.
[0398] I transistori di colonna devono quindi venire realiz- zati con una resistenza relativamente bassa, cioe con un grande rapporto W/L, per tenere piccola la caduta di ten- sione sul loro ramo drain-source.
[0399] Per moduli, 'che hanno numerose linee di colonna, questa condizione puo essere svantaggiosa, perche l'ingombro superficiale di un tale transistore di colonna é relativamente grande.
[0400] In un caso di questo genere e quindi conveniente che gli elementi di commutazione di una linea di colonna vengano bloccati uno dopo l'altro, ossia che venga influenzato di volta in volta un solo elemento di commutazione nel punto di incrocio fra una linea di riga e una linea di colonna nel- la prima matrice M1.
[0401] Caso di esercizio n (blocco individuale di elementi di com- mutazione 1s.../1s...): -58 STUDIO CONSUIENZA BREVETTI JAUMANN MILANO-iazza Castello,2 Per il blocco individuale di ele- menti di commutazione, dopo aver scelto la rispettiva linea di colonna, gli elementi di segnale con i potenziali oc- correnti per l'impostazione desiderata vengono addotti in tempi diversi ai morsetti di entrata E1, E2 ...
[0402] Em.
[0403] In particolare, l'elemento di commutazione di volta in volta da bloccare viene messo con la sua zona di gate di comando al potenziale di impostazione, cioe H", nel modo gia spie :%:: gato.
[0404] A tutti gli altri elementi di commutazione, le cui zone di gate di comando sono raggiungibili attraverso gli ulteriori morsetti di entrata, viene addotto il basso po- tenziale corrispondente al livello binario L.
[0405] Volendo ad esempio bloccare individualmente l'elemento di commutazio ne 1S1/1, ai morsetti di entrata E1, E2 ...
[0406] Em vanno for- niti, in una prima fase, i seguenti elementi di segnale: e1=H (viene trasformato in Z1=H", Z1=L e2=up (viene trasformato in Z2=L, z2=L) en=up (viene trasformato in Zm=L, Zm=L) Con questa configurazione di potenzia li, soltanto per l'elemento di commutazione scelto si hanno dunque le condizioni necessarie per lo sblocco.
[0407] Adducendo elementi di segnale con la tensione di impostazione up ai 59 STUDIO CONSULENZA BREVETI JAUMANN MILANO-Piazza Castello,2 morsetti di entrata E2 ...
[0408] Em, i morsetti di connessione di riga Z2, z2 ...
[0409] Zm e Zm assumono il livello binario L - cfr.
[0410] il caso di esercizio c degli amplificatori di en trata VE - In una seconda fase vengono forniti i seguenti elementi di segnale: e1=up (viene trasformato in Z1=L, Z1=L) e2=H (viene trasformato in Z2=H", Z2=L) : em=up (viene trasformato in Zm=L, Zm=L).
[0411] Viene cosi bloccato l'elemento di commutazione 1S2/1.
[0412] Nella penultima fase vengono forniti i seguenti elementi di segnale: e1=up (viene trasformato in Z1=L, Z1=L) e2=up (viene trasformato in Z2=L, Z2=L) em=H (viene trasformato in Zm=H", Zm=L).
[0413] Viene cosi bloccato.l'elemento di commutazione 1Sm/1.
[0414] L'ultima fase provoca la fornitura dei seguenti elementi di segnale: 60 STUDIO CONSULENZA BREYETTI JAUMAN MILANo-Piazza Castello,2 e1=up (viene trasformato in Z1=L, z1=L) e2=up (viene trasformato in Z2=L, Z2=L) em=L (viene trasformato in Zm=L, Zm=H).
[0415] Con quest'ultima fase viene blocca- to l'elemento di commutazione TSm/T.
[0416] In modo analogo vengono impostati gli elementi di commutazione delle altre linee di colonna Nel seguito vengono spiegati vari metodi con i quali si possono impostare gli elementi di commutazione della seconda matrice M2, ossia 2S1/1, 2s2/2.
[0417] 2S1/6; 252/1, 252/2 ...
[0418] 252/6; 2Sn/1, 2Sn/2 ...
[0419] 2Sn/6.
[0420] Caso di esercizio p (blocco di elementi di commutazione 2s....
[0421] attuato riga per riga: I rispettivi elementi di commuta- di commutazione nella prima matrice di concatenazione M1.
[0422] Il blocco di un tale elemento di commutazione viene di nuovo attuato per mezzo di potenziali positivi, appli cati in coincidenza sulla sua zona di gate di comando e sulla sua zona di drain ed elevati rispetto al potenziale di source.
[0423] E' gia stato spiegato come un amplificatore di uscita VA puo venire influenzato da un opportuno segna.
[0424] STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 le sul morsetto di comando CE in modo tale che un segnale sul morsetto di connessione di riga S non venga inoltrato all'uscita funzionale F.
[0425] L'eccitatore di uscita AT in un amplificatore di uscita VA viene infatti disattivato con l'adduzione di un segnale avente il livello binario H, cioe sulla rispettiva uscita funzionale F si stabilisce uno stato di potenziale indifferente - cfr.
[0426] il caso di esercizio j - : Quindi, allo scopo di impostare elementi di commutazione, attraverso questa uscita funzionale F si pu addurre dall'esterno al circuito modulare un poten.
[0427] ziale di impostazione, che porta nello stato di conduzio- ne il transistore T49 nella parte dell'amplificatore di uscita,VA indicata come interruttore del segnale di im- postazione ESs.
[0428] Il segnale applicato all'uscita funzionale F puo agire sul morsetto di connessione di riga S.
[0429] Con un'opportuna adduzione di segnali si possono scegliere ar bitrarie linee di riga S nel secondo gruppo di linee di riga, cioé nella seconda matrice di concatenazione M2, e quindi si possono scegliere gli elementi di commutazione connessi con le loro zone di drain alle rispettive linee di riga S.
[0430] Il morsetto per la tensione di impostazione UP del commutatore di colonna SPS, cfr.
[0431] figura 6, viene messo al potenziale di impostazione.
[0432] Percio i transistori di colonna SPT1, SPT2 ...
[0433] SPT64 vengono attivati e appli- cano detto potenziale alle linee di colonna, che nel modo 62 STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 indicato nella figura 7 sono collegate con le zone di ga- te di comando degli elementi di commutazione 2S...
[0434] Con questo metodo si possono bloc- care contemporaneamente tutti gli elementi di commuta zione, che sono raggiungibili, a scelta, attraverso una piu linee di riga.
[0435] Nel seguito viene spiegato un meto- do differenziato.
[0436] Caso di esercizio q (blocco di elementi di commutazione 2S...
[0437] attuato colonna per colonna): .
[0438] Gli elementi di commutazione 2S..
[0439] della seconda matrice M2 possono venire influenzati con- elementi di commutazione 1S.../1s...
[0440] della prima matri- ce M1.
[0441] A tale scopo, il morsetto per la tensione di impo- stazione UP del commutatore di colonna SPS viene messo anzi- tutto al potenziale di impostazione - cfr.
[0442] la figura 6 c la relativa descrizione - .
[0443] I transistori di colonna SPT1, SPT2 :.: SPTn vengono attivati e forniscono detto potenziale a tutte le linee di colonna P1, P2 ...
[0444] Pn.
[0445] Successivanente, per scegliere una determinata linea di colonna, ai morsetti di entrata E1, E2 ...
[0446] Em vengono forniti elementi di segnale con_opportu ni livelli binari.
[0447] Il segnale e, di volta in volta occor rente, deve avere una combinazione di bit tale che nessu STUDIO CONSULENZA BREVETTI JAUMANN MILANQ-Piazza Castello,2 no degli elementi di commutazione non bloccati 1S.../1s..
[0448] della linea di colonna da scegliere, cioe ad esempio 1S1/1 e 1S2/1 della linea di colonna P1, venga messo con la sua zona di gate di comando ad un potenziale di atti vazione.
[0449] Secondo l'esempio illustrato nella figura 7 so- no pertanto adatti elementi di segnale con i seguenti li.
[0450] velli binari: e1=H (viene trasformato in Z1=H', Z1=L) ..
[0451] : e2=H (viene trasformato in Z2=H', Z2-L) em=H (viene trasformato in Zm=H', Zm=L).
[0452] In questo modo, nessuno degli ele- menti di commutazione 1S.../TS...
[0453] della linea di colonna P1 puo venire attivato e abbassare l'alto potenziale.
[0454] Vengono invece attivati gli elementi ai commutazione 1S1/2 e 1S2/2 della linea di colonna P2 e l'elemento di commutazione 1S2/n della linea di colonna Pn.
[0455] I potenziali di queste due linee di colonna assumono un basso livello.
[0456] Soltanto le zone di gate di comando degli elementi di commutazione 2S...
[0457] della linea di colon- ha P1, cioe 2s1/1, 2S1/2...
[0458] 2S1/6, sono dunque messe al potenziale di impostazione.
[0459] Questi_elementi_di_commutazio STUDIO CONSULENZA BREVETTI JAUMANN +9 MILANO-Piazza Castello,2 ne possono venire bloccati, insieme o individualmente, me diante un potenziale di impostazione applicato alle uscite funzionali F - cfr.
[0460] il caso di esercizio p -.
[0461] In modo analogo si puo attuare il blocco di elementi di commutazione 2s...
[0462] delle altre linee di colonna.
[0463] Per scegliere la linea di colonna P2 sono ad esempio adatti elementi di segnale con i seguenti livelli binari: e1=L (viene trasformato in Z1=L, Z1=H') e2=L (viene trasformato in Z2=L, z2=H1) em=L (viene trasformato in Zm=L, Zm=H').
[0464] Nessuno degli elementi di commuta- zione 1S.../1s...
[0465] della linea di colonna P2 puo venire attivato e percio su questa linea di colonna rimane con- servato il potenziale di impostazione.
[0466] Vengono invece at- tivati gli elementi di comnutazione 1S1/1, 1s2/1 della linea di colonna P1 e 1S1/n della linea di colonna Pn, cosic- che queste due linee di colonna yengono messe ad un basso potenziale.
[0467] Caso di esercizio r (sblocco di elementi di commutazione 2$..: Com'e gia stato spiegato per il ca- 65 STUDIO CONSULENZA BREVETTI JAUMANN MILANOPiazza Castello,2 so di esercizio l (sblocco del transistore memorizzatore T45), gli elementi di commutazione possono venire sbloc- cati con un metodo ottico o con un metodo elettrico.
[0468] Il metodo ottico non richiede ulteriori delucidazioni.
[0469] Lo sblocco elettrico e di nuovo conseguibile in vari modi.
[0470] Qui viene indicata, a titolo di esempio, una conveniente utilizzazione degli elementi di commutazione impostati 1S.../1s...
[0471] per sbloccare elementi di commutazione 2S...
[0472] Lo sblocco viene ottenuto per an- nullamento della carica negativa del gate elettricamente flottante.
[0473] A tale scopo e necessario che la zona di gate di comando del rispettivo elemento di commutazione venga messa ad un basso potenziale e che la zona di source ven ga messa ad un alto potenziale.
[0474] Per mezzo di un segnale e, addotto ai morsetti di entrata E1, E2 ...
[0475] Em ed avente un'adatta combinazione di bit, si puo ottenere che per ogni linea di colonna P1, P2 ...
[0476] Pn venga attivato almeno un ele- mento di commutazione 1S.../1s...
[0477] , cosi da mettere ogni linea di colonna ad un basso potenziale.
[0478] Per un tale se- gnale viene scelta una combinazione di bit, che non e stata usata per nessuno dei processi di impostazione per gli elementi di commutazione 1S.../1S...,per esempio: 66 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Fiazza Castello,2 e1=L (viene trasformato in Z1=L, Z1=H:) e2=H (viene trasformato in Z2=H', Z2=L) em=L (viene trasformato in Zm=L, Zm=H').
[0479] Con questa configurazione di poten- ziali vengono attivati gli elementi di commutazione 1S1/1 1s2/2 e 1Sm/n e percio tutte le linee di colonna vengono messe ad un basso potenziale.
[0480] Questo potenziale viene an- che assunto dalle zone di gate di comando di tutti gli elementi di commutazione 2S...
[0481] .
[0482] L'alto potenziale viene addotto alle zone di source di tutti questi elementi di commutazione attraverso il morsetto di comando di source SST2, che in tutti gli altri casi di esercizio si trova ad un basso potenziale.
[0483] Con la scelta di altre combinazioni di bit per segnali e, utilizzando ancora gli elementi di commutazione impostati 1S.../1s...
[0484] si possono sbloccare elementi di commutazione 2s..., colonna per colonna.
[0485] Caso di esercizio s (sblocco di elementi di commutazione 18.../18.
[0486] Un semplice modo di sbloccare elet- tricamente questi elementi di commutazione consiste nel fatto che le uscite di tutti gli amplificatori di entrata 67 STUDIO CONSULENZA BREVETTI JAUMANN MlLANO-Piazza Castello,2 VE vengono disattivate, ossia a tutti i morsetti di con- nessione di riga Z1, z1; z2, z2 ...
[0487] Zm, Zm vengono appli cati segnali con il livello binario L - cfr.
[0488] il caso di esercizio c degli amplificatori di entrata VE -.
[0489] Percio le zone di gate di comando di tutti gli elementi di com- mutazione 1S.../1S...
[0490] si trovano ad un basso potenziale.
[0491] Il basso potenziale sul morsetto di comando di source SsT1 viene disinserito e sostituito con un alto potenziale.
[0492] In questo modo, tutti gli elementi di commutazione 1S.../1s...
[0493] finora bloccati vengono sbloccati contemporanea mente per annullamento della carica negativa dei loro gate elettricamente flottanti.
[0494] Il descritto esempio di realizzazio- ne del circuito modulare secondo l'invenzione ha una strut tura tale che i relativi elementi si trovano in un unico modulo integrato secondo la tecnica dei semiconduttori.
[0495] La vantaggiosa tecnica circuitale, con la quale sono realizzate le due matrici M1 e M2, of- fre un ulteriore vantasgio nella progettazione delle ma- schere di fabbricazione.
[0496] Per esempio, rispettivamente due gruppi vicini di elementi di commutazione, che sono ri- spettivamente associati a due linee di colonna vicine, possono essere disposti sulla superficie di un chip in modo da avere una pista conduttrice in comune per la con- nessione delle zone di source.
[0497] Ne risulta un risparmio -68- STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 di superficie, che permette di elevare la densita di concentrazione.
[0498] Infine si cita anche un esempio di realizzazione del circuito modulare, in cui i segnali da addurre al circuito, che comprendono piu elementi di segnale, vengono addotti in un codice-serie ad un apposi- to morsetto, al quale e connesso un convertitore serie-pa rallelo, il quale inoltra poi questi segnali in un codice -parallelo ad ulteriori elementi appartenenti al circuito modulare.
[0499] Per l'esempio di realizzazione de- scritto sono previsti elementi di commutazione, che sono realizzati nella forma di transistori memorizzatori con gate elettricamente flottante.
[0500] L'invenzione non e per limitata all'impiego di tali elementi di commutazione.
[0501] Que sti possono anche essere realizzati nella forma di tetrod con gate elettricamente flottante.
[0502] Elenco dei simboli di riferimento segnale di uscita A1,A2...Ap morsetto di uscita AS circuito di uscita AS1,AS2...ASp commutatore AT eccitatore di uscita BS interruttore bistabile C1...c4 varactor 69 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Piazza Castello,2 morsetto di comando CP1...CP64 capacita parassita DEC decodificatore E,E1,E2...Em morsetto di entrata segnale di entrata e1,e2...em elenento di segnale EOG elemento OR esclusivo ES circuito di_entrata ES1,ES2...ESm interruttore ESS interruttore del_segnale di impostazione F,F1...F6 uscita funzionale H,H',H",L livello binario LV amplificatore di lettura M parte di_concatenazione M1 prima.matrice M2 seconda matrice N1...N6 elemento invertitore 1...P64,Pn linea di colonna p1,p2 segnale di linea di_colonna S morsetto.di.connessione.di.riga S1...S6,Sp linea di_riga.di_un.secondo gruppo SE morsettodi..comando.di.scarica SPS commutatore.di..colonna SPT1...SPT64,SPTn transistore.
[0503] di colonna SST1, SST2 morsetto.di.comandodi.source 70 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Piazza Castello,2 T1...152 transistore 153...155 interruttore di scarica an morsetto per la tensione di alimentazione ub tensione di alimentazione ue tensione di entrata UP morsetto per la tensione di impostazione dn tensione di impostazione US :8 morsetto per la tensione di comando us tensione di comando VA,VA1...VA6 .
[0504] amplificatore di uscita VE,VE1...VEm amplificatore di entrata x morsetto di inversione morsetto di connessione di riga 21...Zm,21...Zn linea di riga di un primo gruppo ZV alimentatore di riga 1...64 uscita del decodificatore 1G1,1G2 elemento di concatenazione_di un primo_gruppo 2G elemento.di concatenazione.di_un_secondo.gruppo 1S...,1s..
[0505] elemento.di commutazione_nella_prima_matrice 2S..
[0506] elemento di commutazione nella seconda matrice 1T1,1T2...mT1,mT2 stadio eccitatore Rivendicazioni T.- Circuito modulare, avente morsetti di entrata a cia= scuno dei quali_vieneaddottoun_segnale_di.entrata, dopo diche sui suoi morsetti di uscita viene.fornito_un segna .

Claims (1)

1. 70 STUDIO CONSULENZA BREYETTI JAUMANN MILANO-Piazza Castello,2 T1...152 transistore 153...155 interruttore di scarica an morsetto per la tensione di alimentazione ub tensione di alimentazione ue tensione di entrata UP morsetto per la tensione di impostazione dn tensione di impostazione US :8 morsetto per la tensione di comando us tensione di comando VA,VA1...VA6 .
amplificatore di uscita VE,VE1...VEm amplificatore di entrata x morsetto di inversione morsetto di connessione di riga 21...Zm,21...Zn linea di riga di un primo gruppo ZV alimentatore di riga 1...64 uscita del decodificatore 1G1,1G2 elemento di concatenazione_di un primo_gruppo 2G elemento.di concatenazione.di_un_secondo.gruppo 1S...,1s..
elemento.di commutazione_nella_prima_matrice 2S..
elemento di commutazione nella seconda matrice 1T1,1T2...mT1,mT2 stadio eccitatore Rivendicazioni T.- Circuito modulare, avente morsetti di entrata a cia= scuno dei quali_vieneaddottoun_segnale_di.entrata, dopo diche sui suoi morsetti di uscita viene.fornito_un segna STUDIO CONSULENZA BREVETTI JAUMANN MILANO-Piazza Castello,2 le di uscita, che dipende anche dal modo in cui il cir cuito modulare é stato precedentemente impostato elet- tricamente all'uopo, e costruito con elementi di commu- tazione elettronici usati in modo binario, specialmente con transistori, connessi in forma matriciale a linee di riga e di colonna, specialmente per impianti di commuta- zione telefonica, caratterizzato dal fatto che esso pu : venire impostato ripetutamente, ogni volta mediante un primo segnale di impostazione addotto ai morsetti di en- trata (E1, E2 ...
Em) e mediante un secondo segnale di : impostazione addotto contemporaneamente ai morsetti di uscita (A1, A2 ...
Ap), nonche dal fatto che il segnale di impostazione addotto ai morsetti di éntrata (E1, E2 ...
Em) viene addotto a determinate linee di riga (z1, z2 ...
Zm)) mentre il segnale di impostazione addotto ai morsetti di uscita (A1, A2 ...
Ap) agisce su almeno un'intera linea di colonna (P1) tramite commutatori (AS1, AS2 ...
ASp), i quali staccano la via del segnale di uscita dai morset- ti di uscita (A1, A2 ...
Ap).
2.- Circuito modulare secondo la rivendicazione 1, carat- terizzato dal fatto che il primo segnale di impostazione viene addotto a determinate linee di riga (z1, z1; Z2, z2 ...
Zm, Zm) di un primo gruppo di linee di riga, nonche dal fatto che con la relativa impostazione vengono impostati soltanto elementi di commutazione (1S...), che STUDIO CONSULENZA BREVETTIJAUMANN MILANOPiazza Castello,2 sono connessi a linee di riga di questo gruppo, e inol- tre dal fatto che per impostare elementi di commutazione (2S...)_, che.
sono connessi a linee di.
riga.(S1, s2 ...
$p) non_appartenenti al primo.gruppo, cioé_appartenenti_ad un secondo gruppo, viene utilizzata la precedente imposta zione di elementi di commutazione (1S...) .e precisamente in modo tale che ora ai morsetti di entrata (E1, E2 ...
Em) viene addotto un terzo segnale di impostazione, che tra mite elementi di commutazione (1s...), gia impostati, agisce su almeno una linea di colonna_(per_esempio Pi), mentre_un quarto segnale di impostazione addotto ai mor setti di.uscita(A1, A2 ...Ap) agisce contemporaneamente su determinate_linee di riga_(per esempio S1) del_secondo gruppo, ed a_tale scopo viene revocato il_precedente di staccodella yia_del_segnale di uscita.
.-Circuito modulare secondo la rivendicazione 1_oppure 2, caratterizzato dal fatto che l'uno o l'altro.stato binario.di un_elemento di commutazione_(1S.../2S...) vie ne impostato.mediante_differenti_segnali_di impostazione che hanno_elementi di segnale_corrispondenti_al_codice binario.
4.- Circuito modulare secondo la.
rivendicazione 3, carat- terizzato dal fatto che il segnale_di impostazione.addot to.ai morsetti di entrata (E1, E2 ...
Em) ha alcuni ele- menti di segnale.con un.livello_elevato, nonche_dal_fatto STUDIO CONSULENZA BREVETTI JAUMANN MILANQ-PiazzaCastello,2 che questi elementi di segnale agiscono su interruttori (ES1, ES2 ...
ESm), i quali sono inseriti sugli attacchi di linea di riga (z1, z2 :..
Zm) e, in conseguenza del loro azionamento, determinano la formazione_dell'uno e dell'altro stato binario di almeno un_elemento di com- mutazione raggiunto (1S.../2s...).
5.- Circuito modulare secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che i morsetti di entrata (per esempio E1) sono collegati_ccn_.entrate di amplificatori di entrata (per esempio VE1) individual- mente associati alle righe, i quali hanno_un primo e un secondo stadio eccitatore, nonche dal fatto che_questi stadi eccitatori hanno ciascuno un'uscita ad inversione, nonche dal fatto che l'uscita del primo stadio eccitato- re é collegata rispettivamente con l'entrata del secondo stadio eccitatore e con una prima linea di riga (per esem pio z1) del primo gruppo, associata_al primo stadio ec- citatore, e inoltre dal fatto che l'uscita del secondo stadio eccitatore e collegata con una_seconda linea di riga (per esempio zi)del primo gruppo, associata a que- sto stadio eccitatore, nonche dal fatto che_questelinee di riga raggruppate a coppie (z1, zi) sono collegate con il rispettivo morsetto di entrata (E1)_rispettivamente tramite un elemento invertitore e tramite un interruttore a soglia previsto in comune, e inoltre dal fatto.
che, ad.
-74 STUDIO CONSULENZA BREYETTI JAUMANN M1LANO-PiazzaCastello.2 ducendo a questo morsetto di entrata (E1) un elemento di segnale con una prima o una seconda ampiezza di grandez- za prestabilita, diversa dalla prima, corrispondentemente alla prima linea di riga (Z1) viene addotto il livello binario L e alla seconda linea di riga (z1) viene addotto il livello binario H, o viceversa, e infine dal fatto che quando un elemento di segnale supera l'ampiezza presta bilita, le uscite di entrambi gli stadi eccitatori vengo no disattivate e in questo modo sia alla prima linea di riga (z1), che alla seconda linea di riga (z1) viene ad- dotto un segnale con il livello binario L.
.- Circuito modulare secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che un'impostazione colonna per colonna, di singoli elementi di commutazione (1S...) nei punti di incrocio fra le linee di riga del primo gruppo (z1, z1; z2, z2 ...
Zm, Zm)e le linee di co- lonna (P1, P2 :.: Pn) viene ottenuta in modo tale che ai gate di comando di elementi di commutazione che non sono da impostare vengono addotti segnali con il livello bi- nario L, per disattivazione delle uscite dei relativi sta di eccitatori.
7.- Circuito modulare secondo una delle rivendicazioni pre.
cedenti, caratterizzato dal fatto che un'iupostazione, ri ga per riga, di singoli elementi di commutazione (2S...) nei punti di incrocio fra le linee di riga del_secondo 75 STUDIO CONSULENZA BREVETTI JAUMANN MiLANO-PiazzaCastello,2 gruppo (S1, S2 ...
S6) e le linee di colonna (P1, P2 ...Pn) viene ottenuta in modo tale che ai morsetti di entrata (E1, E2 ...
Em) vengono addotti elementi di segnale tali da rendere elettroconduttori gli elementi di commutazio- ne (1s ...) impostati in precedenza nei punti di incro- cio fra le linee di riga del primo gruppo (Z1, Z1; Z2, z2 ...
Zm, Zm)e tutte le linee di colonna da esclu- dere.
8.- Circuito modulare secondo una delle rivendicazioni pre- cedenti, caratterizzato dal fatto che l'uno o l'altro sta- to binario di elementi di commutazione (1S.../2S...), vie.
stato binario, che viene utilizzato come stato iniziale cioé dopo una cancellazione, gli stati degli elementi di commutazione (1S.../2S...) vengono impostati di nuovo, laddove per impostare l'altro stato binario si agisce sol- tanto sui rispettivi elementi di commutazione (1S.../2S...) 9.- Circuito modulare secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che nei punti di in- crocio fra le linee di riga (Z1, Z1; z2, z2 .:: Zm, Zm/S1, S2 ...
S6) e le linee di colonna (P1, P2 ...
Pn) e rispet tivamente connesso un solo elemento di commutazione, non che dal fatto che gli elementi di commutazione (1S.../2s...) possono venire inpostati elettricamente, essendo realiz zati nella forma di transistori a effetto di campo con STUDIO CONSLENZA BREYETTI JAUMANN 76 MILANO-Piazza Castello,2 gate elettricamente flottante, e inoltre dal fatto che le zone di gate di comando e le zone di drain di questi elementi di commutazione (1s.../2S...) sono connesse ri- spettivamente alle corrispondenti linee di riga (z1, z1; Z2, z2 ...
Zm, Zm/S1, S2 ...
S6) e alle corrispondenti linee di colonna (P1, P2 ...
Pn) , nonche dal fatto che le zone di source di tutti gli elementi di commutazione (1S.../2S...) sono collegate fra di loro, e infine dal : fatto che elementi di commutazione (1s.../2s...), selezio nabili a piacere, possono venire impostati per coinciden za di potenziali sulle loro zone di gate di comando, di drain e di source.
10.- Circuito modulare secondo la rivendicazione 9, carat terizzato dal fatto che le zone di source di tutti gli elementi di commutazione (1S.../2s.:.) possono venire por tate, tramite un morsetto di comando di source (ssr), ad un primo potenziale per processi di impostazione od esplo razione o ad un secondo potenziale per processi di cancel lazione.
11.- Circuito modulare secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che i commutatori (AS1, AS2 ...
ASp) si compongono ciascuno di un contat- to elettronico di riposo e di un contatto elettronico di lavoro, nonché dal fatto che questi conmutatori (AS1, AS2 ...
ASp) possono venire comandati tramite un morset STUDIO CONSULENZA BREVETTIJAUMANN MILANOPiazzaCastello.? to di comando di inversione (CE) 12.- Circuito modulare secondo una delle rivendicazioni precedenti, in cui il numero delle linee di colonna e sensibilmente maggiore del numero dei morsetti di uscita, caratterizzato dal fatto che i commutatori (AS1, AS2 ...
ASp) previsti per i morsetti di uscita (A1, A2 ...
Ap) vengono utilizzati per inoltrare verso un decodificatore (DEC) segnali di impostazione addotti ai morsetti di uscita (A1, A2 ...
Ap), nonche dal fatto che questo decodificatore (DEC) e costruito nella forma di una matrice di decodificazione (SPS).
13.- Circuito modulare secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che per scaricare ca pacita parassite (CP1, CP2 ...
CP64), per ogni linea di colonna (P7; P2 ...
P64) previsto un interruttore di scarica individuale (T53, T54 ...
T55), nonche dal fatto che i gate di comando di tutti gli interruttori di scari ca (T53, 154 ...
T55) sono connessi ad un morsetto di co- mando di scarica (SE), e inoltre dal fatto che alla fine di un processo di impostazione, a questo morsetto di co- mando di scarica (sE) viene addotto un segnale di comando 14.- Circuito modulare secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che segnali da ad- durre al circuito, che comprendono piu elementi di segna- 78 STUDIO CONSULENZA BREYETTI JAUMANN MILANOPiazzaCastello,2 le, vengono addotti in codice-serie ad un apposito morset to, al quale e connesso un convertitore serie-parallelo, il quale inoltra poi questi segnali in codice-parallelo ad ulteriori elementi appartenenti al circuito modulare.
15.- Circuito modulare secondo una delle rivendicazioni precedenti, caratterizzato dal fatto che i relativi ele- menti si trovano in un unico modulo integrato secondo la tecnica dei semiconduttori.
STUDIO CONSULENZA BREVETTI AUMANN :: Art.
Ogaita Rendto .
IT20324/77A 1976-02-20 1977-02-16 Circuito modulare con transistori memorizzatori IT1074302B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762606958 DE2606958A1 (de) 1976-02-20 1976-02-20 Bausteinschaltung mit speichertransistoren

Publications (2)

Publication Number Publication Date
IT7720324A1 true IT7720324A1 (it) 1978-08-16
IT1074302B IT1074302B (it) 1985-04-20

Family

ID=5970471

Family Applications (1)

Application Number Title Priority Date Filing Date
IT20324/77A IT1074302B (it) 1976-02-20 1977-02-16 Circuito modulare con transistori memorizzatori

Country Status (12)

Country Link
US (1) US4091359A (it)
JP (1) JPS52101910A (it)
AT (1) AT362828B (it)
BE (1) BE851602A (it)
CH (1) CH613823A5 (it)
DE (1) DE2606958A1 (it)
FR (1) FR2341914A1 (it)
GB (1) GB1563939A (it)
IL (1) IL51337A (it)
IT (1) IT1074302B (it)
NL (1) NL7701768A (it)
SE (1) SE409526B (it)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307379A (en) * 1977-11-10 1981-12-22 Raytheon Company Integrated circuit component
US4233667A (en) * 1978-10-23 1980-11-11 International Business Machines Corporation Demand powered programmable logic array
US4327355A (en) * 1980-06-23 1982-04-27 Burroughs Corporation Digital device with interconnect matrix
US4495427A (en) * 1980-12-05 1985-01-22 Rca Corporation Programmable logic gates and networks
GB2089160B (en) * 1980-12-05 1985-04-17 Rca Corp Programmable logic gates and networks
JPS5885638A (ja) * 1981-11-17 1983-05-23 Ricoh Co Ltd プログラマブルロジツクアレイ
JPS6050940A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 半導体集積回路
US4870302A (en) * 1984-03-12 1989-09-26 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
USRE34363E (en) * 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4617479B1 (en) * 1984-05-03 1993-09-21 Altera Semiconductor Corp. Programmable logic array device using eprom technology
US4761768A (en) * 1985-03-04 1988-08-02 Lattice Semiconductor Corporation Programmable logic device
US5198705A (en) * 1990-05-11 1993-03-30 Actel Corporation Logic module with configurable combinational and sequential blocks
US5235221A (en) * 1992-04-08 1993-08-10 Micron Technology, Inc. Field programmable logic array with speed optimized architecture
US5331227A (en) * 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5300830A (en) * 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5384500A (en) * 1992-05-15 1995-01-24 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes
US5287017A (en) * 1992-05-15 1994-02-15 Micron Technology, Inc. Programmable logic device macrocell with two OR array inputs
US5220215A (en) * 1992-05-15 1993-06-15 Micron Technology, Inc. Field programmable logic array with two or planes
US5298803A (en) * 1992-07-15 1994-03-29 Micron Semiconductor, Inc. Programmable logic device having low power microcells with selectable registered and combinatorial output signals
JP3922653B2 (ja) * 1993-03-17 2007-05-30 ゲイトフィールド・コーポレイション ランダムアクセスメモリ（ｒａｍ）ベースのコンフィギュラブルアレイ
US5936426A (en) * 1997-02-03 1999-08-10 Actel Corporation Logic function module for field programmable array
US6407576B1 (en) 1999-03-04 2002-06-18 Altera Corporation Interconnection and input/output resources for programmable logic integrated circuit devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566153A (en) * 1969-04-30 1971-02-23 Texas Instruments Inc Programmable sequential logic
JPS5026048B1 (it) * 1969-11-24 1975-08-28
JPS4874757A (it) * 1971-12-30 1973-10-08
US3816725A (en) * 1972-04-28 1974-06-11 Gen Electric Multiple level associative logic circuits
US4004103A (en) * 1975-10-15 1977-01-18 Bell Telephone Laboratories, Incorporated Path-finding scheme for a multistage switching network

Also Published As

Publication number Publication date
AT362828B (de) 1981-06-25
IT1074302B (it) 1985-04-20
BE851602A (fr) 1977-08-18
NL7701768A (nl) 1977-08-23
FR2341914A1 (fr) 1977-09-16
ATA77077A (de) 1980-11-15
IL51337A0 (en) 1977-03-31
GB1563939A (en) 1980-04-02
US4091359A (en) 1978-05-23
FR2341914B1 (it) 1982-03-05
SE409526B (sv) 1979-08-20
IL51337A (en) 1979-05-31
JPS52101910A (en) 1977-08-26
DE2606958A1 (de) 1977-08-25
SE7701858L (sv) 1977-08-21
CH613823A5 (it) 1979-10-15

Similar Documents

Publication Publication Date Title
US5400262A (en) Universal interconnect matrix array
US7224182B1 (en) Hybrid configurable circuit for a configurable IC
US4445202A (en) Electrically switchable permanent storage
US4091359A (en) Modular logic circuit utilizing charge-storage transistors
JP4970630B1 (ja) ソフトエラーアップセット不感性を有する揮発性記憶素子
US6037829A (en) Look-up table using multi-level decode
US7932742B2 (en) Configurable IC with interconnect circuits that have select lines driven by user signals
US20080129337A1 (en) Method and apparatus for performing shifting in an integrated circuit
CA1092664A (en) Time shared programmable logic array
KR20030043626A (ko) 레벨 시프터
CA2201853A1 (en) High voltage level shifter for switching high voltage in non-volatile memory integrated circuits
US4990800A (en) Mode selector for use in semiconductor memory device
EP0469653B1 (en) Integrated circuit including an input buffer circuit
US4796229A (en) Writable logic array
US6064623A (en) Row decoder having global and local decoders in flash memory devices
US20080282214A1 (en) Reconfigurable integrated circuit
KR970006596B1 (ko) 반도체 기억장치
WO2017195509A1 (en) Reconfigurable circuit and the method for using the same
EP0507441B1 (en) Counter circuit
US5239507A (en) Semiconductor memory device with readout data buses connecting local and main sense amplifiers
US5297084A (en) Memory device with current mirror type sense amplifiers for comparing units of reference cells and information cells
KR20110100298A (ko) 집적 회로의 입력 포트에서의 전력 소모를 감소시키는 회로 및 방법
US8207802B2 (en) Memory cell based array of tuning circuit
US20030122693A1 (en) Binary encoding circuit
US10879902B2 (en) Reconfigurable circuit using nonvolatile resistive switches

Legal Events

Date Code Title Description
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19950227