IT8148909A1 - Perfezionamento nei sistemi di memoria dinamici a semiconduttore - Google Patents

Description

DOCUMENTAZIONE

RILEGATA

DzS0<'>:?i<'>3~0?r3

corredo di in domanda di brevetto oer invenzione

\ dal titolo

"berf ezionamento nei sistemi di mec Orla t! iriSISICl ? semiconduttore" .

a nome, di: HOI'?EYV/ELI . INFOmTIOH SYSiEv'S, IMO .

r\ ?*?

? 3 *

4

RIASSUNTO

%

Ad integrazione dei circuiti contatori di aggi. ornamento e di ini zializs azione incorporati in. un sistema di memoria dinamico sono previsti ulte w < riori circuiti ..di controllo dei contatori per la IO"? -? 0 ? iro sincronizzazione dalla stessa sorgente di tem no? ? C . . rizzazione. impiegata per pilotare i circuiti _conta-!? :

tori di aggiornamento e di . inizi&iizzazione. .1 cir

?

_ _ culti di controllo, contatori eseguono il cont eggio . '7. <? >in conformit? ad. un modulo . uno .meno. .di. un cont e gg i o C3

?> massimo,. cosi da., generare una sequenza di o ont e ggio c

_ at traverso.. un. ..corri apond?nt e numero .di cicli . di f.un- -_ sionamento per la. selezione .degli indirizzi di riga

. di.. colonna che., rendono .possibile . di .leggere l \in~

_ formazione memorizzata . in ciascuna posizione del. si-_ stema. di . memoria; .correggere, per errori .a singolo

_ bit. jc . riscrivere, l 'informazione, .rendendo cosi._il oi-_ sterna, mono suscettibile nei _ coni ront i_? 3 gii -errori ..

UOJ-J- o moroxai, come quelli prodotti dalle particel

le alfa.

. DEscaizio?is . . .. . . . s La presente invenzione, si riferisce ai sistemi di .memoria .dinamici _e_pi? .particolarmente al ._ perfezionamento .della, affidabilit? di .tali . sistemi.

TEORICA PRECEDENTE . _ _ _

Recentemente, i produttori dei clip di me-,

moria dinamici ad accesso casuale hanno notato che i...

chip di memoria. ad alta densit? mancano di immunit?. \ . nei confronti degli errori morbidi risultanti, dalle .

? < particelle alfa ionizzanti. JP.er superare questo , pr?- ? d.

A

blemi , alcuni, produttori hanno perfezionato le. strut- ? <'>?? c ture dei chip, cos? da fornire un e levai D egrado di. im- - 1 nun?t? ..nei, confronti degli, errori -.morbidi. Mentre que-? --sta .soluzione riduce, la probabilit? che si verifichibottali errori morbidi, ..possono, ancora verificarsi- er? -r _ rori_di questo , genere che, possono.. dare .origine pi in- ? -- o:

CP

.. correggib.ili_condizioni_.di ..errore. _ _c .. _ Altri produttori hanno proposti certe alter- -^native di. progettazione dei sistemi. Esse comprendono . -la. correzione .degli errori , la riscrittura- della paro ?

_l_a__ corretta per. impedire..!? accumulo, degli errori, - la -_d epurazione periodica della memoria e la ridondanza -.. dei. si.st erai,.._I._proble:ni degli errori morbidi e le alter-?

nat ive ni pr? gelazione sono s; - ?. a ? ^ ii 5iu . c a? sione "Memory System Design Seminar" della In?! Corpo rat don, Copy ri ght 1979

Si potr? notare che, mentre le alternative sopra indicate . sono state, suggerite, sembra che non vi siano, sistemi di .memoria che abbiano la capacit? .di offrire una proiezione contro gli errori morbidi .

In accordo con ci?, uno scopo principale della presente invenzione ? quello di fornire un sistemadi memoria con la capacit? di protezione contro gli errori morbidi *

Un ulteriore scopo della presente invenzio ? quello di fornire una capacit? di protezione contro gli errori morbidi mediante l' aggiunta di un minimo di apparecchiature supplementari al sist ema di memoria. . . .

SOMMARIO DELI*INVENZIONE

$<? >I Gli scopi .sopra indicati sono raggiunti in <qK7 **fiA?t >M<JA>Ann<RLX>? <S >?<j>?<p>....

una preferita forma di realizzazione della presente invenzione incorporando un apparecchio supplementare in un sistema di memoria dinamico il quale, insieme con i circuiti di inizializzazione di aggiornamento o rigenerazione (refresh) e con i circuiti di rivelazione e correzione degli errori (EDAC)- del sistema di memoria dinamico inizia cicli di riscrittura d? funzionamento aa ;ma. frequenza predeterminai; a per . scrivere le versioni corrette dell ' informazione .che viene

letta in uscita da_.ciascuna posizione.. L? apparecchio supplementare .comprende circuiti, di .controllo conta-_t ori. che sono . sincronizzati dalla . stessa sorgente di. ,

t emporizz azione che sincronizza . il funzionamento, dei .. circuiti contatori di indirizzamento d? .aggiornamelito e di inizializzazione. I circuiti di controllo contatori eseguono, il conteggio con un modulo uno meno

di un conteggio massimo generato .da tali circuiti;

rendono possibile la generazione, di. una .sequenza di . conteggi che selezionano diverse combinazioni di . indirizzi. di .riga e di colonna per riscrivere, .tutte le .. v .posizioni con. informazioni prive di errori. durante. _

un corrispondente, numero di. cicli di. funzionamento .

.alla frequenza predeterminata. _ _ _ _ - . ... ..- ..

..La. frequenza .predeterminata .viene . scelta.. in_ - . /

?c ...modo. da risultare .inferiore alla .frequenza di aggior-.? . ... . _

o rnamento , cos? da ridurre al -minimo ..1' interferenza _ _ _ j? con le normali operazioni della memoria. . Grazie sdla .utilizzazione degli esistenti circuitidi. aggio raamen- . . __ to e di inizializzazione e. grazie, .all * impiego .de gli.

esistenti .percorsi.. dei .dat i,..i__circuiti ..suppl ement a^ _ _ ri vengono mantenuti al minimo... _ _ _ . _ .. _ Le originali caratteristiche ..che si riten- _

gono distintive dell?invenzione sia per quanto ri guaio

da la sua organiszazione sia per quante riguarda il suo metodo di funzionamento, insieme con ulteriori suoi scopi e vantaggi, saranno meglio compresi dalla seguente descrizione quando considerata insieme con i disegni allegati. Si deve espressamente comprendere, comunque, che ciascuno dei disegni, ? dato per. scopi di illustrazione e-d.i descrizione soltanto e non deve essere interpretato come una definizione, dei limiti della presente invenzione.

BREVE DESCRIZIONE BEI DISEGNI .

La figura 1 rappresenta uno schema a bloc- <? >chi di un sistema cL memoria dinamico che incorpora l?apparecchio della,presente invenzione; .

la figura 2 descrive in maggiore dettaglio i circuiti del blocco 207 della figura 1;

la figura 3 descrive in maggiore dettaglio, i circuiti di temporizzazione del blocco .204 della . figura 1; . . . <:>

la figura 4 descrive in maggiore dettaglio i circuiti del blocco 214 della presente invenzione;

la figura 5 descrive in maggiore dettaglio i circuiti di controllo di lettura/scrittura del blocco 208; . . .

la figura 6 descrive in maggiore dettaglio circuiti del blocco 212; _ . ...

la figura 7 descrive in maggiore dettaglio

. i chip dei blocchi 210-20 e 210-40;

le figure da 8a a 8c rappresentano, di a grammi _ di t emporizzazione usati per spiegare il funzionamento della presente^ invenzione ; _ _ _

la figura 9 illustra il formato degli indirizzi di memoria applicati all' organo di controllo.

200 come parte di ciascuna richiesta di lettura, o di

scrittura nella memoria.

INTERFACCIA DEL SOTTOSISTEMA DI MIMO RIA

< Q. Prima di descr?vere l ?organo di controllo Vi < della figura 1 , si vede che vi sono un certo .numero O e*

? ^ < di .conduttori o line e_ che costituiscono l ? interfaccia C oj c?. ? us fra l 'organo di controllo ed una linea .o__condutt ore . . y -... c omnibus. Come rappresentato ; i conduttori di interfaccia comprendono un numero di . nonduttori_di_ indirizza- .

mento {BS ADO 0-23 * BSPOO) , due gruppi di co ndut tori, di

dati (BSDT00-1 5 , . BSDPOO, BSDP08) _ e ( BSDT 1 6-3.1 B3DP1 6,

<i?h B>A<RZg>AN<? >& <7>.<, >B3DJP24) , ui numero di conduttori di controllo (BSMREF-_BSMC1E) , un numero di conduttori <? >di temporizzazione

(B3REQT-BSNAKR) , e un numero di conduttori di . reti. .di

rottura di .allacciamento . (B3AU.0K-BSIUpK,._ BSMYOK). .

_ la descrizione dei summenzionat i conduttori

di i nt e rf ac eia verr? _dat a in maggior dett aglio nel se_-guito . _ _ _ _ _ _ _ _ _ _

CONDUTTORI j i

DI MEMORIA.

Designazione Descrizione Conduttori di indirizzamento

BSAD00-BSAD23 I conduttori di indirizzamento omnibus costituiscono un percorso della larghezza di ventiquattro bit impiegato insieme con il conduttore di riferimento di memoria omnibus B5MREF per trasferire un indirizzo di 24 bit all ' organo di colici trollo 200 oppure un elemento di identi-J?-< ficazione di 16 bit- dall'organo di con- 5 , O *

. ? trollo 200 al conduttore omnibus (per O

cc la ricezione da una unit? asservita). =

<

K

Quando usati per l' indirizzamento della?! memo ria, i segnali applicai i ai condutl^-'. .

Ni

OC.

ri BSAD00-B3AD03 eseguono la selezione^

bj

di un particolare modulo di 51 2K parol^F, i segnali applicati ai conduttori BSAD04-0BBSAD22 eseguono la selezione di una delle 51 2K parole nel modulo mentre il segnale applicato al conduttore BSAD23 esegue la selezione o scelta di uno dei byte entro la parola scelta (in altre parole B3AD23 = 1 =byte di destra; BSAD23~0--byte di sinistra

Quando usati per ident ificazione, i .

conduttori BSAB00-B3ApG7 non sono u-,

sati . I conduttori B 3 ADO 8- B 3 AL 23 portano la identificazione dell'unit? ricevente come trasmessa all. ' organo . di _

controllo 2Q0 durante, la precedente ..

richiesta di lettura della memoria.

BSAFOO Il conduttore di. parit? di. indirizza-,

mento omnibus ? un conduttore bidirezionale che fornisce un segnale, di i ??

parit? dispari pei.?? i segnali di. indi <

5 O - -rizzamento. applica? i. ai .conduttori _

B S ? <?>DO 0- B S AIO 7 . .. _ _ _ . ..

Conduttori di dati .... . _ . . _ ..

BS.DT00-BSDT1 5 , .1 .gruppi .di conduttori di. dati omnibus

BSDT1.6-BSDT3 1 costituiscono, un percorso .bidirezio- .

naie . della .larghezza, di _3.2._bit ,.o_ di ... ...

due paroJLe .per trasferire, i .datilo ..

1! inf ormazione?d,i. identif icas ione. .fra

_._llunit?._ di. controllo __100._ed. il. condut-?t or e,.omnibus come_ funzione .del. ciclo _

_. _di_funzipnament.o_.che. viene... eseguito . . . .

...Durante im.. ciclo., di .funzionamento ..de- _

-__dicato_ ..alla scrittura,... i_conduttori _

di dati omnibus trasferiscono -l' infor-*

mazione che deve essere scritta nella memoria nella posizione specificata da: segnali di indirizzamento applicati ai conduttori B3AD00-BSAD23 . Durante la prima met? di un ciclo di funzionamento impiegato per la lettura, i . conduttori di dat i B3DT00-BSDT1 5 trasferiscono 1' informazione di identificazione ( numero di canale) all'unit? di controllo 200. Durante la seconda met? del ??

\ ciclo di lettura, i conduttori di dati trasferiscono l' informazione letta dal-, la memoria.

BSDPOO,BSDP08, I conduttori di parit? di dati omnibus P3DP1 6,BSDP24 .sono due gruppi di conduttori bidirezionali che forniscono segnali di pa- ^ .rit? dispari codificati nella maniera 1 seguente: _ . . ?<; ?>? !

BSDPOO-parit? dispari per segnali appli-!

cati ai conduttori B3DT00-BSDT07 (byte di sinistra) ;

BSDPOf?=parit? dispari per i segnali applicati ai conduttori 3SDT08-BSDT1 5 (by-

* te. di destra) ; .

BSBP1 5=parit? dispari per i segnali appi!

cati ai conduttori BSBP1 6-3 3 DT 23 ; .. .

BSUP24<?>parit?. dispari per segnali applicati ai conduttori BSDT24-BSBT3 1 .. . .

Conduttori di controllo

B3MREP .. I ..conduttori .di. riferimento di memoria om~

.nibus .si estendono dal conduttore omnibus .

all?unit? .di controllo . 200 della memoria.

Quando regolato sullo, stato di .verit?, que--~ sto conduttore segnala all ?unit?, di cond trollo .200 che i conduttori BSAD00-BSAD23 vi 5 < .contengono un indirizzo di. unit? .di. .control o oc < c lo di memoria .completo e che esso, sta ese- . - C

t X o OS

. guendo una operazione di . scrittura o ..di -letf- , vi? tura sulla posizione- specificata. -Quando - o o < cs regplato.-allo .stato, di falsit?,., il condut-- r NeI < co tore segnala all ?unit? di controllo -200. che . 05 i condutt oriBSAOOO-BSAD23 contengono informazioni- indirizzate ad. un? altra unit? e non ? -all ?unit'? di controllo -200. _ ?. -iffili. Il conduttore di scrittura omnibus si- estende. dal - conduttore omnibus all? organo -di - controllo 200 della memoria. -Questo condutto ?

? re, -quando regolato, sullo stato di verit?,

insieme--con -il- conduttore BSIfRBi?- che-si- tro?

va nelle stato di ve rati, segnala all? unit? di controllo 200 di eseguire un ciclo di funzionamento d? scrittura. Quando ripristinato ad uno stato di falsit?, questo . conduttore, insieme con il conduttore BSMREF che si trova nello stato di verit?, segnata all'unit? di controllo 200 di eseguire un ciclo di funzionamento di lettura

B SBYTE Il conduttore di byte omnibus si estende dal conduttore omnibus all'unit? di con- J <? Q. trollo 200. Questo conduttore, quando commutato ad uno stato di verit?, segnaila GQ~-tic , O

.l'unit? di controllo 200 che essa deve e L-seguire una operazione su byte piuttosto

/ Ot.

che una operazione su pa.rola. *p

? B 3 LOOK Il conduttore di bloccaggio (lock) omnibus CC

si estende dal conduttore omnibus all'u?i-O) ? t? di controllo 200. Quando commutato ad .

' <0] t '/ R>OMA uno stato di verit?, questo conduttore segnala all'unit? di controllo 200 una richiesta di esecuzione di una prova o di una variazione dello stato di un multivibratore b?stabila di bloccaggio o di sincronizzazione d? memoria incorporato nel*l ?unit? ?i controllo 200.

BSSHBC Il conduttore omnibus di seconda met?

di ciclo omnibus viene usato per segnalare ad una unit? che l? informazione cor-. reni e applicata al conduttore omnibus

dall 'unit? di controllo 200' ? l ?informazione richiesta ?con una precedente richiesta di lettura. In questo caso, sia

l?unit? di controllo 200 - sia l 'unit? che riceve l'informazione sono occupate per

% ?

tutte le unit?, a partire dall? inizio del ? ciclo di avviamento fino al momento in ; <t cui 1.? unit? di controllo 200 completa

il trasferimento .

Questo conduttore viene usato insieme

c con il conduttore di BSLOOK per la com ?. mutazione o il ripristino del suo multivibrator oe bistabile di sincronizzazione

di memoria. Quando una unit? richiede

di effettuare la lettura o la scrittura

ed il conduttore BSLOOK si trova nello

stato di verit?, il conduttore B3SHBC,

quando si trova nello stato di verit?,

segnala all ?unit? di . controllo ? 200 di ripristinare il- suo mult ivibratore bistabi

le di sincronizzazione . Quando si trova nello stato di falsit?, esso segnala al-l ?unit? di controllo 200 di effettuare

la prova e di regolare nello stato di

set il suo multivibratore bi stabile di sincronizzazione . _ ... ? _

BSMOLR II conduttore di azzeramento o cloar principale omnibus si est ende dal conduttore omnbue all 'unit? di controllo 200. Quando questo conduttore ? impostato in uno stato di verit?, esso provoca il fatto che <' >l 'unit? di controllo 200 riport i a zero

? . ? <' >? <. ' >. <' " >O <' >_ . certi circuiti omnibus entro l'unit? di 7 ^ _ _ _ controllo .200. .._ _ . y ~

. .

BSYELO _ Il conduttore di giallo omnibus ? un. con- i, <* >^

m <* >. c yt ^ ' q _ ._ _ . duttore bidirezionale , che. designa. una. con- p H

dizione di errore morbido o debole ( soft )lg ?) _ Quando regolato _in .uno stato di verit? du?^. _ _ rant e la . seconda, met? di un ciclo omnibus _ _ in ri sposi a. ad . un?c ornando di lettura, __ es- . .

\

_ so_ indica che. _1_?informazione.trasferita _ _ _ accompagnata ? __s_tata .corretta .con successo.. .. _. _ _ _ Quando impostato in _uno.stato di. .verit? du- . _ f_ rant e _una ri chi est a. di lettura di memoria,.

_ _ questo conduttore indica che . .la., ri chi, est a ..

di lettura deve essere intere retai a come

un comando diagnostico .

Conduttori omnibus di Handshake/temporizzaz ione .B3REQT II conduttore di richiesta omnibus ? un

conduttore bidirezionale che si estende

. fra il conduttore omnibus e l.'unit? di

controllo 200. Quando regolato ad uno stato di verit?; esso segnala l 'unit? di controllo 200 che un' altra unit? sta, richiedendo un ciclo omnibus . Quando ripristi <

a. c/i nato ad uno stato di falsit?, esso segna <

O u la all'unit? di controllo 200 che non vi Li ! - < ? o r -<: >? alcun conduttore omnibus in attesa di ?? O oc richiesta omnibus. Questo conduttore vie CO c-Cf ne fatto forzatamente passare ad uno sta- ? O CN o < NI

i . to di verit? dall'unit? di controllo 200 OC <

CD

. f per richiedere una seconda met? di ciclo o>

c.

-,- <' >omnibus di lettura. - \ .BSDCNN II conduttore di ciclo di dati ? un conduttore bidirezionale che si estende fra

il conduttore omnibus e l?unit? di confrollo 200. Quando fatto forzatamente passare ad uno stato di verit?, il conduttore

. segnala all'unit? di controllo 200 che una unit? ha ricevuto un ciclo omnibus ri

chieste ed . ha applicato l'informazione sul. conduttore, omnibus per un' altra uiri?. ?., L'unit? di controllo .200 ..costringevi!, conduttore forzatamente ad uno stato, ai verit? per. segnalare che esso .sta trasmettendo . i . dati richiesti nuovamente ad una unit?. Prima dipel?, 1.'.unit? di. confrollo 200 ha richiestoed ha ricevuto in assegnazione un cicloomnibus? ... _ BSACKR . . Il .conduttore di riconoscimento omnibus . ? un conduttore bidirezionale che sl.?~ .st ende?f ra il. ..conduttore omnibus e. l.'uni-_t?. di. _cont rollo 200. . Quando regolato ad .uno. sfato, di. UNO. binario., dall'unit? di .. ..coni rollo .200,.. il. conduttore segnala -che _ _ ? _ esso _s.ia accettando. nn_trasferimento?om-_ nibus ..durante .una piuma met? .di ciclo- om-_ nibus ..di .lettura oppure . un ciclo di -scrit- . _ tura... Durante _una seconda met?, di ciclo- -<?>MAOAA^NO <BRZ ZA>N<A >" ? <S R>D<pg>n.... <, >_ omnibus di lettura, questo conduttore. - -_ quando., regolato, ad uno- -stato di UNO- -bina- -_ rio. . dall -'unit? da cui. ha avuto origine- - -_ la-richiesta segnala -all'unit?- di control- -_ lo. _200 la.. sua .accettazione . di-un trasf e- - _ _ riment o?. _ _ _ _ , - - ? - ?7A I? il conduttore di attesa omnibus ? un conduttore bidirezionale che si estende tra

il conduttore omnibus e l 'unit? di. controllo 200. Quando regolato ad uno stato

di verit? ovvero ad uno stato URO binariop

dall 'unit? di controllo 200, esso segnala

ad una unit? richiedente che l 'unit? di

controllo non pu? accettare un trasferimento in questa occasione . Successivamente,

l'unit? inizier? successivi recuperi fino

a quando l 'unit? di controllo 200 riconosce il trasferimento . L'unit? di controllo 200 regola il conduttore BSWAIT nello

stato di verit? alle seguenti condizioni

1 . Esso ? occupato ad eseguire un ciclo

di funzionamento interno per lettura o -t <; >scrittura. . . c < a & 2. Esso sta richiedendo una seconda met?

di .ciclo omnibus di lettura. ? ?

3. Esso sta anticipando una operazione di ? aggiornamento o rigenerazione (refresh)

4. Esso sta eseguendo una. operazione di

aggiornamento. . . .

5 . Esso ? occupato quando commutato in un <?>

modo di ini z i ai izz azione

6. Esso ? occupato ad eseguire un ci di ri scrittura di errore morbido -Quando . il . conduttore BS<?>.VAIl<1 >vi ene iiapo ei ato ad .uno. ,_st ut o. di. verit? oppure, ad uno stato di UNO binario . da . una unit?, ci? .segnala all' unit? di controllo 200 che i dai i non so no ac c et t at i _ dall <1 >unit ? _ ri chi edente . e di .terminare il. suo. presente ciclo. omnibus di funzionamento .

BSNAKR_ .Il conduttore di riconoscimento negativo <f >omnibus e un conduttore bidirezionale che! si estende fra il conduttore omnibus e l.<f >unit? di controllo 200. Quando _questo conduttore ? regolato ad uno statq_.di _ve- ;. rifa, ovvero ad uno stato di UNO binario ' dell'unit?, di controllo _ .200, esso segnala ..... che esso sta rifiutando un trasferimento specificato .. L'unit? di controllo _200 regola. il._ conduttore BSNAKR __ad uno stato . di _verit?_ne_lla_ manie ra se gu ent e: _

1 ..._I1 .mu.lt i vibratore bi stabi le. di sincro-. _ ni z z az i o ne _d i . m emo ri a_ ? . r e go 1 at o . ad u-_no._st.at o. _UN0_b inario , . e _ 2.. la?r_i chiesta ?quella_di sottoporre la _ _ p.ro.va ,e_.re gol are nello ._st at.o__d_i_s et il mult ivi "oratore bist abile di sincronizzazione (BSLGCK verit? e BS3E3C falsit?) , . . -In tutti gli altri casi, quando il multivibratore bistabile di sincronizzazione di memoria ? regolato nello stato

di set , l 'unit? . di controllo 200 genera

una risposta attraverso il conduttore

BS?CKPL oppure il conduttore BS'.VAIT oppu-<

re non genera alcuna risposta. ?.

C/?

< Quando il conduttore BSN7JCR viene fatto 3E

O Ci l~ < forzatamente passare allo stato di veri- O -g c C- o ci? segnala all'unit? <c

? <' >oc . t? da una unit?, / s

<1 <L >? fv.

<' >CO di controllo 200 che i dati non sono aco O ? ? o cettati dall'unit? e di terminare il suo <

r-i ciclo di funzionamento . <

co ?? Conduttori di controllo di interruzione c

di allacciamento . .

BSAUOK- I. conduttori di reti di int erruzione o

BSIUOK rottura di allacciamento si estendono

dal conduttore omnibus all ?unit? di controllo 200 . Questi conduttori segnalano all'unit? di controllo 200 se altre unit? di maggiore priorit? hanno effet-tuato richieste omnibus. Quando tutti i

t

l

t

[

. . _ . segnali.. sii .questi conduttori sono segna- . , _ _ .. ....li... di. .UNO <">binario, . ci?. .ss, graia all'unit? j _ _ di..co_nt.rqllo_.200 . che essa ha ricevuto in

_ _ assegnazione un ciclo omnibus, nel quale

^ _ _ _ momento .esso ?. in .grado di costringere

; _ _ i.l..conduttore BSDCiTTL a passare ad uno . -_ statq di. UNO binario... .Quando .uno -.qualsia- .. - . _ __ _ si_dei segnali sui conduttori ? uno.. ZERO . -. binario , ci? segnala all'unit?- di controllo .200 che non ha ricevuto in asa?- _

d-. . . gelazione. un. ciclo omnibus e viene in?$3i- . . _ . _ to. dal costringere, il , conduttore B5DC??N? <_ .

0 * _ _ a. .passare^ ad .uno_.stato- di .UNO?<' >binario % _

? <Q>

<' >GS <?>Jf

BSM -YOX - II - - c .onduttore ..di-rete ,d,i. interruzione <? >Mdii.

allacciamento si estende dall'unit? din -Z- M \ <

_ _ _ _ ...controllo. 200 al -conduttore -omnibus. L??.- ? - ?

< OD

_ ni t?._ di ..controllo -.200 costringe questo ^ ? .

_c

_ _ _ o conduttore- a .passare, ad uno stato di- fai- - - -_ _sit? .ovvero. . ad. uno ..stato. -di- -ZERO -binario - ? _ _ _ : _.per_.. segnai are altre unit? di minore priorit?, di runa richiesta -omnibus . -Descrizione generale. de! sistema della figura .1 -_ La 1 i gu r a-1_ r ap p r e s ent a- .una. _p r ef e rit a JZ o r- - : -di realizzazione _di_una -unit?? di ? cont rollo_.di_.me- -moria- 200 che-?-co struit a -sfruttando - i-principi_dell a

? presente invenzione. Con riferimento alla figura -1 ,

si vede che l?unit? di controllo 200 controlla le due

unit? di moduli di memoria 210-2 e 210-4 di 256X parole di una sezione di memoria 210. Le unit? raodula-. r? dei blocchi .210-2 e 210-4 comprendono circuiti in- ?

tegrati di memoria ad accesso casuale i.IOS ad alta velocit? corrispondenti ai blocchi 210-20 e 210-40 e

circuiti tampone o buffer di indirizzamento corrispondenti ai blocchi 210-22 e 210-26 e da 210-42 a 210-4 6. Ciascuna unit? di memoria, da, 25 6K parole ? costruita da chip di memoria ad accesso casuale MOS di A ?.

?? namici di 64JC parole per 1 bit illustrati in maggio -? ?

? ? <? >h <, re dettaglio nella figura 7. Pi? specificamente, con o o<'>S * ? riferimento alla, figura 7, si vede che ciascun modulo di memoria di 56K parole per 22 bit comprende 88

chip di 65.534 ( 64K) parole per 1 bit . Nell?ambito

di ciascun chip vi sono numerose disposizioni ordinate di memorizzazione organizzate in una matrice di

256 righe per 256 colonne di cellule di memorizzazione

L?unit? di controllo 200 comprende i circuiti che sono rbhiesti per generare segnali di tem- -porizzazione di memoria, eseguire operazioni di aggiornamento o rinnovazione (refresh) , operazioni - di

controllo di. riscrittura, operazioni di trasferimento

di dati, operazioni di distribuzione di indirizzi e

decodificazione. ed _operas ioni .di int e rf ac ciarr.ent o co:i conduttori omnibus*. Tali circuiti sono inclusi con .parti delle diverse sezioni, della, figura 1 . .

Le? sezioni, comprendono., una sezione di tempo rizzaz ione 20.4., ..una. sezione. _di controllo di aggio r~ _ namento ?205 , .una sezione di controllo di .risci'ittura di. errori, morbidi., 214 , una. sezione di .controllo .di . dati_206,._una sezione di indirizzi 207,. una. sezione

_ _ di controllo . di lettura/scrittura 208, una sezione

di introduzione di dati 209 , una sezione di circuiti Q- .

</) di controllo omnibus 21 1 , una sezione di. circuito dj<t O ^ . inizializzazione di memoria 21 2 ed una sezione di ci<?>?rt: **

C X ? / _ cuito__di . pilotaggio/ ricezione .omnibus 213.. - - 4 o/ .La .sezione. di. controllo omnibus. 21 1 compren-r co de. i .circuiti lo gici che generano segnali per gene- .C c r: o < f-sl rare ed accettare .richieste di cicli .omnibus per ope-<* .

< razioni a. singolo, parola.cd a doppia, parola. ..Come .si ?> v.ede dal?a figura. 1 , ..questi .circuiti, come anche i .

...circuiti, delle al t.re_ sezioni,. sono- collegati ad-un conduttore.. omnibus . attraverso i circuiti , di pilotag-_ gio/ricezione. della .sezione .2.1.3 .che. sono di . struttura Q_progett azione , convenzionale, la sezione .21 1 compren- ... de i..circuiti-.delle? reti .di interruzione .di. allaccia-? -mento. ...che. risolvono _le .priorit? delle ri chieste- sulla __?.hase- della-poisizione .fisica d? -uno, -unit? -sul -condut

liUi C oiUii-LU !J.^ > ? Uiil liti lii CuJIu iOJ-iv '? ?6?0 ?? <? J coi.?

locata nella posizione maggiormente spostata verso ..

sinistra. p verso, il fondo.,. del. .conduttore.. omnibus, . ri- . ... .

ceve come, assegnazione, la .priorit?,.. di ordine massimo _

mentre, una unit? di elaborazione centrale. .(CPU) -collo- _

caia nella posizione pi? alta, Q di sommit? del. con- ... _

duttore, omnibus. riceve in assegnazione la priorit? di _

%

ordine pi? basso . Per. ulteriori inf orma.zioni . concer- . . . nenti il funzionamento del conduttore omnibus . si. pu? _

_f are riferimento al brevetto statunitense ??? .4 .000.485 . ? . rilasciato il 28 Dicembre.. 1976. . . _ _ _ .. _ _ _ _

_ __ _ _ La sezione . di_ tempo ri zzaz ione.. 204, _jrappre~. - . . . C.

(

.. sent.ata .in .dettagLio._nella figura .3 , comp.rende...cir- _ _ i ..?.. . . culti che generano- la.. richiesta sequenza, di segnali _ _ i,- -r , <r >t <"* >di., tempo ri zzaz io ne dai cidi. .di lettura, e di scrittura _ v- . \

* ?.N 1 _ di funzionamento della memoria... Come si vede dalla . . ?. ? t ?

.figura 1., questa .sezione...trasmette .e. riceve, segnali _

o c? _ verso e dalle .sezioni 205, - 206, 207, ...208, 21.1 _ e .214 . - - . - --_ _ La sezione, di indirizzamento.. 207, .rappresene - <SAA; L pv>.

_ tata in maggiore dettaglio nelle f igure . da 2a .a 2c, ? ? - - A <R>OM <1800/ >_ comprende circuiti. che decodificano ,.. generano- e. -di- - - -_ stribuiscono segnali di indirizzamento richiesti- per .. - - - -_ le?operasioni. di.. .aggiornamento , .tnizializzazione- e - -_ - _ selezione ..dnlett.ura/scrittura. -La sezione. .207? riceve _ _ _

?*

_ i.._se gnali- di _ dndirizz ameni o . dai .. co ndut t o ri-BS ALO 8-

BSAD23 e dai conduttori di indirizzamento BS?LOO?-B3AB07 e BSAJPOO in aggiunta al segnale di controllo di riferimento di memoria dal conduttore BSL1BEB. lino lt re, la sezione 207 riceve i segnali di controllo e di temporizzazione dalle sezioni 204, 21 2 e 205 . ?

La sezione 212 di inizializzazione della memo.ria comprende circuiti di struttura e progetta-.zione convenzionali per azzerare i circuiti di sotto-. sistema di memoria allo stato iniziale oppure ad uno Astato predeterminato. .

D.

La sezione di controllo di lettura/scrit^

< ..tura 208 comprende circuiti logici di registro e di T?t. ^ ? i-- < <? >controllo , di struttura e progettazione convenzionaci<">.? c- ? <!

I circuiti di registro ricevono e memorizzano segna- t r? ?. li corrispondenti agli stati dei . conduttori BSV/RIT, 1 ? Ct o JL tv, .BSBYTE e del conauttore dx indi rxzz amento BOJ?I)23 . I <

H <? >ti-< circuiti di controllo decodificano i segnali prove- <sx ai c .nienti dai circuiti di registro e generano segnali die sono applicati alle sezioni 204 , 207 e 210 per- ? stabilire se il sotto Sistema deve eseguire operazioni di lettura, scrittura oppure lettura seguita da un

t

ciclo di funzionamento di scrittura (vale a dire per .un comando di byte) .? . . - -- - -L . - La sezione di aggiornamento 205 comprende

!i circuiti per aggiornare periodicamente il contenuto _ della memoria.. La sezione 205 riceve i segnali di t emporiszazione e di controllo, dalla sezione 204 e for-_ nisce i. .segnali di controllo di comando di aggiorna-. mento.. alle . sezioni .204 , 207,.. 208. e 21 2. Per ulteriori -_ dettagli ..si _pu? .fare riferimento . al brevetto - statuni-_ t ense_. No 85 .3 23 -.che descrive, circuiti per genera ?

_ re .segnali. .di._.c ornando, di. aggiornamento. ,(SE?C0M) .. . ?

_ _ _ I dati .nei circuiti ..della sezione 20-9 -del- -_ blocco. 209-4 comprendono . una coppia -di. circuiti-di ? - -4 ?.

_ .conversione in multiplex (mult iplexer) ed un registro -- c/i

<1 . _ di. indirizzamento che viene collegato per ricevere se- G Ci <? >1- < _ gnali. dalla .sezione 206. _ _ _

Q OS

_ _ _ I -circuiti, mult iplexer, di . progettazione -e -_ _ _ _struttura_convenzional?, ricevono . le -parole- di- dati - c?

o Q

1 _ dai .due gruppi .di conduttori omnibus BSDT00-15- e . <

r-4 OS

<? . .... _ BSDTJ 6-3.1- ed . applicano -le appropriate parole -attraver- CQ cn ? _ so..i_ gruppi -di conduttori- di- uscita MI) IEO 00-01 5- ed -_ MD IO 000- 015- ai moduli,- di -memoria corretti durante un-_ .ciclo di. funzionamento di. scrittura. In- alt re -parole, - -. ... ,?i.. circuiti multiplexer vengono selettivamente- abilita?

? _ t.i . dal se gnal e M 0 <:>.7T E S 000 - ge n e r at o - da -un- c i r cui ? o p o r-_ ta...209~1.0.-di tipo- ANI! quando-, il -segnale -di? inizializ- ?

- - _ z az i o n e_IN I T TM3-10 -d al 1 a- s e z i o n e - 2- 1-2- ? - un- s e gnal-e -di -_ ZERO. binario? (.vale.. a--dire-non-si~trova in-un modo-di- -- -inizializzazione) ?II? circuito? parta -209?40- -di tipo

AND genera li segnale MOTO ?3000 come funzione del bit di indirizzamento omnibus 22 (vale a dire il segnale BSAD22) e se il sottosistema di memoria sta e? seguendo una operazione di scrittura (in altre parole il segnale B3WRIT) . Durante una operazione di scrittura, il segnale MOTO ESO 00 seleziona la corretta parola di dati (vale a dire la parola applicata ai conduttori omnibus BSDT00-15 oppure B5DT1 6-31 ) che deve essere applicata alla corretta unit? di memoria.

- Ci? abilita una operazione di scrittura per 1' inizio n. i ?/> su un qualsiasi confine di parola. <

O <LrJ >-- Durante una operazione di lettura, i cir*?. <

C ; * cuiti multiplexer vengono condizionati in modo da ap- ^ p?icare l? informazione di identificazione di modulql . ^ ricevuta dai conduttori omnibus BSDT00-15 nuovamente ai conduttori omnibus di indirizzamento BS?D08-23 .

a < Ci? viene eseguito caricando i segnali applicati ai ?> conduttori BSDT00-15 nei registri di dati pari 206-8

r della sezione 206. Ci?, a sua volta, provoca il fatto che i circuiti di latch o di tenuta dei registri di indirizzamento del blocco 209-4 ricevano in alimentazione l?informazione di identificazione di modulo - trasmessa attraverso i conduttori omnibus BSDT00-15.

? Poich? ci? non si riferisce alla comprensione della presente invenzione, non verr? ulteriormente qui di-

r

i

i i

? scusso

j _ La_ sezione 206 di_controllo_?i_?ati coni- _ .

prende L .tre re gistri ..di dat i_con ...azionament o_a t riplice _ stato. 20 6-_8_ e._ 206-1.0 e_circuit i. multiplexe.r . 20 6-_1_6 _

e 206-18 con associati Circuit i. di coni rollo. _che a- _

bilitano la scrittura dei .dat i e/o la .loro ..lettura _

nelle unit? di. memoria pari, e .dispari 210-20 . e...210- _

40 _ della sezione .21 0. Per .esempio, durant e..ima . opera- _ _zipne_di__ciclo_ di lettura a doppia .larghezza, _i_. se gna- _

li di operando o di istruzione vengono letti in uscir

?.

t a. dalle ..unit?. .210- 20.. e .21.0-4 0. .nei_._regi.st ri. _di_usc.it a vi pari e d?spari. 20 6-^8 e .20 6r.10 Durant e ..un. ciclo- di o ui o f unz io nam ent o in cui. viene, eseguita .una scrittura, _i o o "4. segnali. di_ operando di. byte vengono_c.ari.cati. .nella . se- _ ? zione. di sinistra della . coppia .di .registri 206-208 e _

_ 206^- 10 dal c ondut t o r e_ omnibus.. at. trave r 30 __l.a. sezio ne _

_209-4_e . vengono _ scritti nell?unit?.. dispari _o._pari del-.

O <'>

la sezione 210.. _ _ ; _

f<|>MP _ _ L?unit?, di ..controllo .200 ..comprende .un. appa- . <R7 ? 1? 00>

re echio di .rivelazione e correzione di errori... (ED AC) _ ...

in_cui ciascuna. parola. cont iene.__L6 bit. di_.dat i_e. ..6_ bit . .. -di.ve.rifi c a. usai i._p er_ rive lare.. e__co_r r e gge re _e mori . a

_s in gplo bit ne 1 le_ paro le _di_ dat.i_e __p.e r _ ri velare . e se-gnalar e _s enz a _co r re z i on e__gL i__erro_ri.. a .do. pp i o.__b i t _ne l-_

La_paro.la _di_.dati. .. Liappare c.chio_ EDAC? comprende- due?

_gruppi di circuiti di codif icazione/decclif icazione

rdi EDAC 206-12 e 206-14. Questi circuiti possono as-

sumere la forma dei circuiti descritti nel brevetto

. statunitense No . 4.072.853 rilasciato il 7 Febbraio

.197.8. Inoltre, la sezione 206 rende possibile tm ri-

torno dell' informazione di identificazione ricevuta

.a. partire dai conduttori d? dati BSD!TOO-15 e memoriz-

zata nel registro 209-4 attraverso i conduttori di

indirizzamento B3AD08-23. .

. . . In conformit? agli insegnamenti della??re-

sente invenzione, la sezione 214 di controllo

or i? ?< scrittura per errori morbidi comprende circuiti Qior ^ <1 >& ^ ' 0

<? - ai accedere periodicamente a ciascuna delle posizioni" f : co nell' ambito della sezione di memoria 210 per il <c>re-? -0 <'>r o o cupero mediante lettura e per la riscrittura nuova-M

mente in queste posizioni dell* informazione cornetta cri in modo da rendere la memoria 210 meno suscettibile

nei confronti degli errori morbidi prodotti da parti-

celle alfa oppure altri disturbi del sistema. Come

rappresentato anche dalla figura 1, la sezione 214 ri-

ceve segnali di controllo dalle sezioni 205, 212 e

213. la sezione fornisce segnali di controllo alle sei

zioni 204, 206 e 207, come rappresentato. ? *

- . . . . le parti pertinenti delle sezioni sopra in-

dicate verranno . ora discusse in maggior dettaglio con

i

i

riferimento alle figure, da..2a a ,7 .

DESCRIZ IONE DETTAGLIATA DELLE SEZIONI DI CONTROLLO

_ Soli 8nto_le , sezioni, che sono ritenute __neces~ ,

sarie perula. comprensione. della. presente invenzione

.Y.e.r_ranno_ o r.a__de sc riti e.__Pe r _ult e rio ri _inf o rmaz ioni

_conc e rne_nti?le __r e_st ant i_,sezioni__si. pu? _f are. ri ferirne n- _

to alle .domande,. di _bre.vet.to.._s ?tatunitensi_sullo, stes- _

sp.,argomento oppure al brevetto statunitense, No , _ _

4.1 85. 3.23 _ _ _ _ Sezione 204 e sezione 206

< _La. figura 3 illustra. in. maggiore, dettaglio. a.

vi -<

i ci r cuit i, di t empo ri.z.z az i one__ della . s e z ione. .2 0.4. _I _ 2

O ?<' >o ; ?- < circuiti ricevono . i. segnali. _di_ impul si__di .tempo rizza-. -Q- <">

9^? o zione di . ingresso TTAP0.101 0 e__.TTAP020,1.0 . dai., circuiti... _

t . 03 generato ri_di temporizzazione a linee, di, ritardo non _ ? .rrz.

_ o o rappresentati di.. struttura, e._pro gettazione. couvenzio- _

nali. Tali .circuiti, possono .assume re_la_f orma dei _cirvo? cuiti generai o ri di. t empo rizzazione. .rappresent at.i.,nel.. c

brevett o ,st atunit ens e . .No ... 4 ,.1.85,.323.. _ I__c ir c_uit i_ gene- .

rat ori dijt emporizzazione generano, una serie. di .impul- .

si di temporizzazione attraverso una coppia di ..linee _

di _rit_ardo_da .200 nano secondi colle gat e ,in_ serie. in _

risposta... alla commut azione ,de.l_segnal.e_ MYACKR1.0_ad,uno.-st at o_ _d i. UNO J) inari o , . Quest i . impuls i, in sieme. conJLcircuiti de 1 blo c.c o_ 20A_st ab i li s cono la .t empo ri z z az i o ne _

per le restanti sezioni durante un ciclo di operazione di memoria. . .

Inoltre, i circuiti del blocco 204 ricevono un segnale di confine MYBNDY010, i segnali di in-.dirizzo. LSAD22200 ed LSAD22210 dalla sezione 207 ed il segnale di. controllo di riscrittura per errore morbido ALPCNTO10 dalla sezione 214. Inoltre, la sezione 212 applica un segnale di inizializzazione INITMM100 alla sezione 204. I segnali MYBNDY010 e ALPCNT010 ven-< gono applicati ad un circuito porta 204-5 di tipo

i NOR, ciascuno dei quali costringe forzatamente il se-< uJ a ^ gnale RASINH010 a passare ad uno stato di ZERO bina-? ? o rio quando forzato ad uno . stato di UNO binario. II.!. .. tu f-v ' ; r oo circuito porta 204-7. di tipo AND. collegato in serie

o <1 >. ? . i combina logicamente il segnale di inizializzazione o

INITMM100, il segnale . di comando di aggiornamento REFC0M1O0 generato dai circuiti facenti parte della ^ sezione 204, non rappresentata, per produrre il segnale RASINH000. .Un circuito porta 204-8 di tipo NAND combina il segnale RASINH000 ed il segnale di indirizzo LSAD22210 per. produrre un segnale di inibizione di . . strobe di riga pari ERASIH000. Il segnale viene applicato ad. un circuito porta 204-10 di tipo AND per la -combinazione con un segnale di temporizzazione MRASTT010 derivato dal segnale ????01 010 attraverso il circuito

t . ?

?

?

* <' >

porta .204-1. di_ tipo AND. ..II. segnale ..di uscita di .ri- ? - -_sult.ato _MRASTE010? viene, applicato all'ingresso di tem- . .. . porizzazione. di. RAS_.delle unit? impilate pari.21 0-20. - - -i _ Il -circuito, porta 204-14 di_iipo .NAND .cozn- _

__b.ina. il., segnale. RASINH010.._e _il_segnale_ LSAD22200. per. - - -...produrre.lui. .segna], e. _di. inibizione di riga .di spari, e _ _ _ OR?S.IHOOO.__Questo segnale, .vi ene combinato, in un. .cir- - --_ culto .porta. 204- 1.7..-.di -tipo ..AND . con il .segnale ?i tem-. . -_ po.ri.zz az.io.ne_. MR ASTQ.1..0,. p erogene rare _il segnale, di. tem- . .

< i porizzazione di fila MR?ST0.010._ Questo segnale, viene _ . cL vi -1 applicato., all ?.ingresso ?di_t emporizz azione, di. RAS del- _ - 2

O e Jke_unit? _di.._ gruppo _o_st.ac? . dispari 2 10-4 0 . j _ ; _ ? 0 o-^ o-^ _r 1... ... _ Come..si. .ye.de.. dalla..! ?gura 3,. un circuito .<' >_ . ri t_? <<? >_

$ 41 .pprta_204.-.1.iJ.i?' tipo. AND. applica un. segnale, di tempo- _ f-i < o c _rizzazi.o.ne_MDECT00.10 ad un terminale .di ingresso . 0 _ . c >

..della.. sezione., intermedia, del. .registro- di dati pari . ..

? < .206r-8 in assenza di .un. comando., di aggiornamento .(in . ..

altre parole .il.. segnale REPC0M000=1 ) Similmente r._un _

circuito . . port a ..204-1 5 - di -tipo.. AND appli camn-S egnal e -di._t.empo riz zaz ione . MDO CT0010 ..ad ..un t e minale . di? in?^ -gresso G della, sezione -intermedia del__re.gistro_di_da- ? ? -.ti_dispari._20 6-.10 ,.__La _r.eie._di rii ardo _204?19?che -vie- -_.ne_ cjo.l.le gat a_in_s er.ie_ .con..! _Circuit i.po rt a .204-3 , _

?

<1>

204-18 e 204-20 di _t.ipo.? AND genera ..s egnal-e_di. t empo riz- ?

_z_az i_Qne._MC.ASTS 0.10_,._ll._s.e gnal e_MC AST S0.1 _0._vi.ene -appi i-

cato all ? ingresso di tempo rizz azione GAS delle unit? di gruppo pari e dispari 210-20 e 210-40.

I registri di dati pari e dispari 206-8 e

206-10 vengono fatti funzionare a. triplice stato .

Pi? specificamente,., i registri sono costruiti con circuiti di t enuta o. di lat eh trasparenti del tipo. __

U

... D, per esempio quelli contrassegnati con la sigla.

SN74S373 , fabbricati dalla Texas Instruments Incor-;_po.rated._ I circuiti di_..registro_ _sono trasparenti per

. indicare che, mentre il segnale applicato al termi Q-?/> nale di ingresso G ?. un segnale di UNO binario, i _ <

O ^ ; segnali. sui_ terminali di uscita Q seguono i segnali . <u >' <' ><

? r applicati ai terminali di ingresso D. In altre paro- ^ O G? V<1 >* <? >le, nel caso, in cui _ il segnale ?pplicato al termina- t c:<* >O

le di ingresso G passi, allo stato basso , il segnale o disponibile sul terminale di uscita Q passa allo sta-: ' <' >CO to di tenuta o di lat ch. CT C

. 1 terminali di uscita dei registri 206-8 ; e 206-10 sono collegati in comune in una disposizio?

! ne OR vired per abilitare la conversione in multiplex

! della coppia dei segnali, di parole di dati . Tale con--versione in multiplex viene eseguita controllando gli

!

<5 >Stati . dei. segnali MD0TSC000,..MD0TSC010 e MDRKLB000.

! applicati ai_ terminali, di ingresso di controllo di u-? scita (OC) delle diverse sezioni dei registri 206-8

; . , e 206-10 rappresentati nella finir? 1? Questa opera-. _ ... zione e indipendente dall?azione di tenuta dei nrui?

_ tivibratori. bistabili di registro che ha luoga in -. risposta ai segnali applicati ai terminali di ingres-_ so G. _ _ . _ _ _ . _ _ _ _ ?

_ _ Il gruppo di circuiti porta da 204-22 a -. ..... . 204-28 collegati in serie copitrollano gli stati dei .

. . segnali MD0TSC100 ed MD0TSC010. Il circuito porta -. . . 204-22 di tipo AND riceve i segnali di tempo rizzs-zio-. . ne DLY1NN010 e DLY020100 all?inizio di un ciclo di

*

<

. : lettura o di scrittura per abilitare la memorizzazio-_ ne dell?informazione di identificazione dal condut- -

i

. _'tore omnibus? Poich? ci? non riguarda la comprensio? -. .. ne della. presente invenzione, il segnale PULS20210 <;>

co . pu? essere considerato come un segnale di stato ZERO w

?c o <' >o _ _ jbinario? Durante una operazione di lettura, il segna- - - A C r t fc?* . le di comando di lettura READCM000 viene costretto - <

SD

?* _ _.,_:a passare forzatamente ad uno stato di ZERO binario, <5P>O<">-^ r <? ? >. ,c_ l _ fcosa che provoca il fatto che il circuito porta 204 -. 26 di tipo AND costringa il segnale MDOTSCIOO a pas?

- ;sare ad uno stato di ZERO binario ed il circuito porta 204-28 di tipo NAND a costringere il segnale . -_ _ MDOTSC010 ? ?*a passare ad uno st ?-ato di UNO binario.' r -? - - - Il .segnale MDOTSC100, quando si trova nel-. . lo... stato ZERO binario, abilita jle sezioni intermedie - -i !

, i

i

! i

l <?>i

i ' I

! \

_ _ _ dei registri .206-8 e 206-10 .ad applicare i loro con-_ _ _ _ tenuti ai. loro terminali di uscita*- -!!, segnale . .

_ MD0TSC010, -quando . si trova nello stato di UNO. bina- .

_ . rio, inibisce le sezioni di destra, dei registri .206-_ _ m_ .8- e 206r?!0. per applicare -i. loro contenuti ai -loro. . .

? _ _ _ _ terminali ..di uscita. 1 Durante un .ci ci? -di scrittura,..

- : - - quando . il segnale- di -comando- di- lettura- READCM000 vie-._. ....._ne costretto a passare forzatamente- ad uno stato di

- UNO binario, - il -circuito porta 204-26 -di tipo .AND -. co stringe -il segnale MDOT SC 100 a passare ad uno sta-^

d - to di UNO. binario- mentre- il -circuito- porta -204-28 - <? i <? >? 1-- di -t ipo NAND -costringe il segnale MD0TSC010 a passa- -Q- i -4 - ..re. ad uno -stato -.di- ZERO -binario quando il segnale - - -^--- A1PCNT000- si trova -in. imo stato di UNO binario. - Ci? ?

, , . ?; ex - pr? due e- il- -risultato opposto - a quello -descritto. -In ... ? = ? - alt re -parole, -il segnale MD0TSC100 inibisce le se- - ^ -- -zioni intermedie -dei - registri 20 6-*8- e?206-10- impeden--- - do ad esse di applicare - i -loro contenuti ai - loro -ter- <? >? - minali -di- uscii a. -Nello stesso -tempo, -il? segnale - <?Bj:g >n.

- MD0TSC010 -abilita la- sezione di destra dei registri - -- ? - ? 206-8 e?206-10 ad applicare- i- loro contenuti ai -loro -- te minali -di uscita.<* >Se il segnale ALPCNT000 - si-tro- ?

va -in -uno -stato? di-ZERO-binario, ci? inibisce- il cir --cuito-porta -204-28-di -tipo-NAND impedendo -ad -esso -di --far passare -forzatamente il? segnale- MD0TSC010- ad- uno - stato di ZERO binario in risposta al segnale REAPC?fiOOO.

In accordo con ci?, le sezioni di destra dei registri .. _ 206-8,. e. 206-r 1.0 sono . anche inibite e non possono appli- . .. . care i loro contenuti ai loro terminali di uscita. _ . ..

_ Infine, la sezione .204. comprende inoltre . . . .un circuito porta 204-30. di tipo AND. Questo circuii...._ t? .porta di tipo AND in rispgsta ai segnali di tempo-.rizzazione DLY400010 e DLY220010 generati dai circui-,ti di temporizzazione a linee di ritardo fornisce un segnale di ripristino RESET010 che viene usato per il ripristino dei circuiti di controllo di riecrittura per errore morbido della sezione 214.'

;Sezione 207

.La figura 2 illustra diverse sezioni della sezione di indirizzamento 207?<' >Come rappresentato, la sezione 207 comprende ima sezione di indirizzamento -....idi ingresso 207-1? ima sezione di decodificazione di indirizzamento .207-2, una sezione di registro di in-_ _ .dirizzamento 207-4 ?d una sezione di ingresso di re-'

!

.gistro di indirizzamento di aggiornamento ed inizia-_ J-izzazione 207-6. . _ ._ ...... ? - - - :-. . Sezione 207-1 e 207-2 .

La sezione 207-1 per gli indirizzi di iugresso comprende una serie di interruttori manualraente , selezionabili del blocco 207-10 che ricevono i se? guai! di indiri zzamento omnibus 3SAD041 1.0 e BSAD061 10 , Questi commutatori selezionano il bit di indirizza-mento omnibus di ordine elevato che seleziona superiore/inferiore dei 25 6K moduli di memoria quando il sistema comprende l'intero complemento di 128K moduli di memoria. Quando i moduli di memoria sono costruiti impiegando 64K chip, il commutatore superiore viene portato in una posizione chiusa.<' >Ci? seleziona il bit di indirizzo 4 ( segnale BSAD041 10) come il bit_ di^indirizzo omnibus di ordine elevato . Per ^ <' >*<?>S. \ <" >chip _di _26K, l' altro interruttore viene portato nel?

\ <' >J 1 a_p o si z ione chius a c he s el e z ione il bit di indi ri z z o ^

Poich? si Suppone che i. moduli di memoria. , utilizzino_chip di 64K^L interruttore superiore viene chiuso mentre 1 ' alt_ro_int errutto re viene . apert o , 11 ^risultante segnale di bit di ordine elevato BSADX6010 in _aggiunta al. suo complemento, insieme con i lbit _di _ indirizzo di omnibus meno si gnif icat ivi 22 .e ..21 ^vengono memorizzati in un registro 207-1 2. . I tre se gn.ali^ ^vengono caricat i_in ini . re gist ro.. .207-1 2...quando il ;__I segnale di strpbe di indirla zament o. _ ADDSTR000 viene forzato ad uno st at o di ZERO binario . Ci? si verifica quando la memo ri a divent a oc cup at a ( in. alt re _parole a c ce 11 a. un . ci ci? . .omnibu s/ ri chi est? di .memoria) ? . Le uscite del registro 207-12 vengono applicate come ingressi ad un convertitore in multiplex

... da 2 a l del tipo 3N74S157 di struttura e pro getta- . .

. . zione convenzionali . Come rappresentato , il segnale

_ APLCNTOOO dalla sezione 214 viene invertito. attraver-. so il circuito invertitore 207-16 ed applicato come .

_ segnale ALPCNT010 al terminale di ingresso di seie- _

zione ( GO-G1 ) del circuito 207-14. Quando il segnale ALPCNT010 si trova in uno stato di ZERO binario,

; i segnali, da BSAD22210 a BSADX6210 nel registro 207- a. ... 12 vengono selezionati per essere applicati nei tero cc minali di uscita Y del circuito 207-14. Quando il seo o ... . gnale ALPCNT010 .? un. segnale di UEO <">binario, i segna- ? 3 <06>

% JL? r-" f, ? <00 >. - li ARAD21010 ed ARADX6010 dalla sezione 207-6 .vengp- - r--O s? Q . i no selezionati per essere applicati ai terminali di ?a.

H. C*.

?4. . uscita Y2 e Y3 mentre il terminale di uscita Y1 vie- <0 0> ne fatto forzatamente passare ad uno stato di ZERO .

?*' '

_ i binario . . ? .... _ . . . . . . _ -+ ~

- - - = - Come rappresentato , i segatili di bit di in-. dirizzamento meno significativo ?LSAB22210 ed LSAD21210

. . . . vengono applicati ai terminali di ingresso di. un cir-} i

. cuito decodificatore binario 207-20. Il segnale di

- ...: indirizzamento di bit meno significativo LSAD22210

- i ed il suo segnale di complemento LSAD22200 generati L

.. - da un circuito invertitore 207-22 vengono applicati .. .

? t

!

alle sezioni 204 e 206. Il segnale di bit di ordine elevato LSADX6210 vjLene_applicato al terminale di ingresso di abilitazione/controllo del circuito decodificatore 207-20 ._ Il segnale di complemento LSADX6200 generato^ da un_ circuito invertitore_ 207-1 5 viene applicatogli/ ingresso di ab ilit azione/ coni rollo del _ circuitole codificai ore _207j~31 , insieme con_i_ segnali di indirizzamento LSAD22210 ed_LSAD21 210. Quando il segnale di indirizzamento di ordine_ elevato LSADX621J3 ? un segnale di ZERO binario, il circuit Ae^ decodificatore 207-20 viene abilitato per il funzioni - <. >- - - - <? ? ? >o <?>f a<' >nam?nto. Quando il segnale LSADX6210 si trova nello **o -?-<? >- - - - - <' >- <. ' ? >, acz '- --C ? stato di UNO binario, il circuito decodificatore < <06>

~i? fN ? 207 -31 _ viene ab ilit at o per il f unz i onament o .

?

_ Ciascuna delle quattro uscite di decodifi i- cs .<1 cazione da DEC0D0000 a DEC0D3000 viene collegata ad ?eQ ?> um diversa coppia di circuiti porta da 207-24 207- ? 30 di tipo NAND. Si noter? che il segnale di decodificazione di zero DEC0D0000 viene applicato agli ingrassi del circuito porta 207-24 e 207-26 di tipo

NAND che generano i segnali di strobe di indiri zzamento di riga 0 e 1 . Similmente , il segnale DEC 0D10CO di decodificazione di 1 viene applicato agli ingressi dei circuiti porta 207-26 e 207-28 di tipo NAND che generano i segnali di strobe di indirizzamento di riga ? e ??. il successivo segnale di decodificazione se-quenziale DEC0D2000 viene applicato ai due circuiti

porta di tipo NANO che generano la successiva coppia

di segnali di strobe di indirizzamento di riga sequen-ziale. Infine, l'ultimo segnale di decodificazione

DEC0D3000 viene collegato a circuiti porta 207-30 e

-207-24 di tipo TTAND che generano i segnali di strobe

di indirizzamento di riga 3 e 0. In maniera analoga,

ciascuna delle quattro uscite di decodificazione da

DEC0D4000 a DEC0D7000 viene applicata ad una diversa

A ?- ??<. >coppia dei circuiti porta da 207-32 a 207-38 di tipo %?

<<. >V M B. ?? t..K Come si vede dalla figura 2, tutti i cir g-ig cuiti porta da 207-24 a 207-30 e da 207-32 a 207-38 f*<? >? < xc di tipo ????)ricevono un ulteriore segnale di ingres ?? > ? ? ? CN

so 0VRDEC000 generato da un circuito porta 207-39 di < .tipo NANE. Quando l 'uno o l'altro fra il segnale di ?Od ccr? inizializzazione ??????100 o il segnale di comando di

?

aggiornamento EEFC0M100 viene fatto passare forzatamente ad uno stato di ZERO binario dai circuiti del-I

la sezione 212 o della sezione 214, il circuito pori

ta 207-39 di tipo AKD costringe forzatamente il segnale 0VRDEC000 a passare ad uno stato di ZERO binario. Ci? introduce tutti i segnali di decodificazione

( in altre parole i segnali da DRAST2010 a DRAS'T70S0

vengono a passare orza amen e a uno s a o di

UNO binario) abilitando le otto posizioni di memoria i

jad essere scritte simultaneamente durante un modo di

I <.>

| inizializzazione di funzionamento oppure "aggiornate" durante un modo di aggiornamento. Come rappresentato , i segnali di strobe di indirizzamento di riga pari DRAST0010 e DRAST2010 vengono applicati ai chip

di memoria ad accesso casuale delle unit? di gruppo

pari a 210-20, I segnali di strobe di indirizzamento

<? >- . ? ? o-??

di riga dispari DRATT1010 e DRAST3010 vengono appl?-O > cati ai chip di memoria ad accesso casuale delle u-ca ? Z.

o ? nit? di gruppo dispari 210-40. D O ? -Sezione 207-4 6 ??>-co <?>> _ La sezione di registro di indirizzamento <;>*Q

CS

?a.

207-4 come rappresentato nella figura 2 riceve i se- ?-d

(9 gnali di indirizzamento di omnibus BSAL20210 - ?e? --\i BSAL20210 applicati attraverso i circuiti ricevito-ri di omnibus del blocco 213 della figura 1 come in-gressi per i diversi stadi di un registro di indirizzi di riga 207-40 e di un registro di indirizzi di colonna 207-41. Inoltre, come si vede dalla figura

2, questa sezione riceve gli ingressi dai circuiti

del blocco 207-6 che vengono applicati a diversi stadi di un registro di indirizzi di aggiornamento 207-42 e di un registro di indirizzi di colonna 207-43.

i

x iiGiMi xixcix ? QI ingresso ai porla di abilitazione dei

registri 207-40 e 207-41 vengono applicati in modo

da ricevere un segnale di occupato di memoria MEMBUZ010

: dalla sezione 204. I terminali di ingresso di porta

i o di gate di abilitazione dei registri 207-42 e 2077

i ;

43 vengono collegati ad una sorgente di +5 volt. Il

<?>terminale di ingresso di OC del registro di indiriz-<: >zi di riga 207-40 viene collegato per ricevere un

isegnale di temporxzzazione MRASCT000 generato dal ci!r?

!cuito porta 207-44 di tipo AND, dal circuito portai

I ; 4

,invertitore 207-46 e dal circuito porta 207-47 di ti- a.

in

-<1 <?>po NANE in risposta ai segnali ??????000, REFC0M000 ! 5

O Ui. i. I 0? ied MCASTT010. Il terminale di ingresso di OC del re7 O - fc or. o -d oc g?stro 207-41 degli indirizzi di colonna viene colle-1gato pe<.>r ricevere un s<.>egnale d<?>i t<?>e<.>mporizzaaone ri ?r 'MCASCTOOO generato dal circuito porta 207-48 di tipo / t jiNAKD e dal circuito porta 207-50 di tipo NANO in ri- i_ cc ! O? sposta ai segnali INTREFOOO ed MCASTT010. Il segnale i

! .

:INTREFOOO viene generato dai circuiti porta 207-44_

i<!>d<.>i tipo AND<' >e<.>207-48 collegati in. ser<.>ie, <">i<.>qu<.>ali ricevono i segnali ??????000, REFC0M000 e ALPCNT000. ]

1jl<.>l terminale d<'>i<.>ingress<'>o<.>d? OC del registro di ind <">i- ?

<?>. . <' >f

jrizzi di aggiornamento 207-42 viene collegato per ri-]. <' >. <' ?? '>?<" >. <' ' >. !

.cevere un segnale di_controllo MREFCTOOO generato dal

circuito porta 207-49 di tipo NAND, dal circuito por

ta_ 207-51. ni tipo NANI) e dal ..circuito, invertitore .

207-45 ,_in risposta ai segnali INTREFQOO, MCASTT010, MCASTT010 ed INITAL110.

j Ciascuno dei registri di indirizzamento, da .

207-40 a 207-43 ? costruito da circuiti di tenuta o ...

1 i di latch trasparenti di tipo D, come., quelli. designai . : ;ti con la sigla SN74S373. precedentemente discussi.

Come si vede dalla figura 2, i diversi term inali di | uscita di indirizzamento dei registri. di ciascun grup-<'>po sono collegati in comune in una disposizione vvired OR per abilitare la conversione in multiplex d Aivque X-sti segnali di indirizzamento. Come precedentemente i r 'descritto , tale conversione in multiplex viene ese- ?

O

a i ?guita controllando lo stato dei segnali applicati, ai cO terminali di ingresso di controllo di uscita (OC).j?ei o o registri da 207-40 a 207-43? _ ^ i <">

! Pi? specificamente, i terminali di control-I ? l? di uscita (OC) abilitano la cosiddetta operazione" |o_funzionamento a triplice stato, la quale viene controllata dai circuiti da 207-44 a 207.-51? Quando ciascuno_dei segnali MRASCTOOO, MCASCT000, MREFCTOOO e MWRTCT000 si trovano in uno stato di UNO binario, ci? inibisce un qualsiasi segnale di indirizzamento impedendo la sua applicazione sui terminali di usci-! <. . ">

ta Q di tale registro. Come menzionato, questa operazione ? indipendente dall 'azione di tenuta o di latching dei muli ?yibrat ori bistabili di registro.

In aggiunta, la sezione 207-4 comprende un

, circuito sommatore per interi binario 207-54 da 4

: .'bit, di struttura e p<'>rogettazione convenzionali. II ?.

?i '

:circuito sommatore 207-54 viene collegato per ef- !

?fettuare la inerementazione tLi una unit? dei bit di: indirizzamento di basso ordine da 20 a 17. In maggior <

a.

<! ? >i iSi dettaglio, il terminale di ingresso A1-A8 riceve i . . ... <

c i C ' segnali da MADD00010 ad MADD03010. I segnali di <

1 o ZERO binario sono applicati ai terminali di ingres- l S? : so B1-B8. Un circuito porta 207-56 di tipo AITD gene- CO ! c... fira-un segnale di r.iporto. di ingresso MADDUC010 come1 I C cs I ?d ri funzione degli stati dei segnali di indirizzamento ! <j >f? I\ co meno significativi LSAD22210 ed LSAD21210, del se- j o gnale INTREFOOO e del segnale di indirizzamento.

DLY060010.

I segnali di uscita incrementati da MADD0011 .

\ |

la MADD03111 che appaiono sui terminali di somma S1-j

? j

S8 del sommatore vengono applicati attraverso i circuiti buffer. 4 indirizzamento 210-26 ai chip di memo

I S

ria ad accesso casuale di gruppo pari della figura [

i7. Lo stesso si verifica per i segnali da MADD0410 j

[a MADD07010.JTI chip di memoria ad accesso casuale d:

I

gruppo dispari della figura 7 sono collegati per ri-

1

_.cevere i segnali di indirizzamento da MADD0010 a

. ...MAXD0701Q. attraverso, i .circuiti buffer. di. indir izza-...Amento 210-46. _ __ _ _ _ _ .

..Sezione 207-6

_ _ _ Xa sezione di ingresso 207-6. del registro

... ; di . indirizzamento, di ..aggiornamento ...e di., iniziali zza-, zione comprende i* circuiti di conteggio di aggioma-.. mento , e . di conteggio di indirizzi, di scrittura che .

3 generano i. valori di indirizzo, applicati ai registri

d-. ..degli indirizzi, di aggiornamento, e. .di scrittura .ddl-<i

. .la sezione 207-4* Come . rappresentato, . i circuiti, con-4 ^ C * tatori di aggiornamento o di refresh comprendono, due 0_ ; <? >v . ^ = Contatori binari collegati in serie 207-60 e 207.-6 ?:,

! ? , <1 >r ciascuno .costruito con chip di circuiti di tipo 74XS393.<0>.

! ?

207-60 viene collegato <v >? ? \ , Il contatore per ricevere un t?r.- .. >'

? \ ] segnale di cadenza o di clock RADDUC000 che viene c?n_ ! ? . generato da un circuito invertitore 207-67 ? dal cir-. ; cuito . porta 207-66 di tipo ITOR e dai circuiti po rta

) 207-65 e 207-68 di tipo AND in. risposta ai segnali . ..

?

AXPHUC010, INITMM100, REPC0M000 e MCASTTX10. Amb e- , . . 4 due i contatori ricevono un segnale di azzeramento.

;.o di clear .MYCLRR010 dalla sezione 212.

i

! _ . .1 circuiti contatori di scrittura compren?

| dono anche due contatori binari. 207-62 e 207-63 col-1 legati in serie i quali sono pilotati dal segnale.

i

: REEAUbOlO dai circuiti contatori di aggiornamento.

' Ambedue i contatori ricevono un segnale di azzera-

;mento o di clear MYCLRR110 generato da un circuito ;

porta 207-69 di tipo NAND in risposta ai segnali

jIMYCLRROCO e PWONLL010. _ !?

I circuiti inoltre comprendono un multi- ;

i

i

vibratore bistabile 207-71 di tipo D che serve come

!

stadio supjlementare del contatore 207-63? Il multi-! ?

! vibratore bistabile 207-71 viene collegato per rice?

vere il segnale di complemento WRITA7100 del segna?!

! <" " ' ">? ?a

' J ?j le di bit di indirizzamento di scrittura pi? signi- l/i j ' l

j ficativo WRITA7010 da un circuito invertitore 207- j O

72? Inizialmente, quando il segnale WRITA 7010 ? o <

D

ai O un segnale di ZERO binario, il segnale WRITA7100 aoo ? un segnale di UNO binario. In seguito alla appli- o 'O

! ! *- CN -C ; cazione dell 'energia di alimentazione, il multivibra? tt I -cot tore bistabile 207-71 di tipo D viene portato nelloI

cri ? . <? >? ! o stato di clear dal segnale MYCLRR100. Quado il se-O ^

gnale WRITA7010 viene commutato allo,stato, di UNO

i

!binario alla fine di una prima passata, il segnale

i

WRITA7100 viene commutato da uno stato di UNO bina-!

rio ad uno stato di ZERO binario che non ha alcun ;

. <. >. ?

effetto sullo stato del multivibratore bistabile

<. >. <? ' ' ">. <? " >. <. >. -? p

207-71. A seguito del comp?etamato di_una seconda <!>

i <? 1>

[passata, il segnale WRITA7010 viene ricommutato al-

?

I

f

lo stato di ZERO binario, cosa, che provoca la commu-tazione da parte . del segnale WRITA7100 sul multi vibratore bistabile_ 207-71 dallo stato di ZERO binario ad uno stato di UNO binario. A questo punto , il se- .

'gnal e MADROLOOO viene commutato da uno stato di UNO binario ad uno stato di ZERO binario. Il segnale <' >L .

MADROLOOO viene applicato alla sezione 212 e viene _usato per segn?are il completamento dell' operazion^

(X

di inizializzazione. Il multivibratore bistabile 20?>-<1>71 viene abilitato per il funzionamento per mezzo dq?? u (Si \- < segnale PWONLL010 e dal segnale di +5 volt che vengo^ ' O oc no applicati ai terminali di preset o predisposizione _?<

<? >co e_di ingresso di D, rispettivamente. Inoltre, un cir o o ? 4 cuito porta 207-70 di tip<^NiND applica un segnale MYCLRR100 al terminale di ingresso di clear che vie a ne generato in risposta al segnale PW0NLL300 e

PWONLLO 10 dalla sezione 212.

_ Come si vede dalla .figura 2, la sezione

207-6 comprende un ulteriore contatore binario 207-, 64. Questo contatore riceve anche il segnale WRITA7010 r

d<.>

al <.>

c<.>

ontatore di indirizzici scrittura 207-63. Esso riceve il segnale di azzeramento o di clear MYCLRR110 dal circuito porta o circuito gate 207-69 di tipo

NAND. Come finora spiegato, questo contatore integra i restanti circuiti di aggiornamento e di inizializ-

I

zazione e forma parte dei circuiti di controllo di riscrittura per errore morbido della presente invenzione, come finora spiegato.

Sezione di controllo di lettura/scrittura 208

; Una porzione del circuiti della sezione ...?

,208 ? rappresentata in maggiore dettaglio nella fi-j

i

- ;gura 5. Come menzionato,,la sezione 208 comprende j

I

; un registro 208-10 ed i circuiti da 208-12.a 208-45.

! Il registro 208-10 ? un registro a multivibratore !..

!;bistabile di tipo D a doppio stadio per la .memoriz- i

? 4 zazione del segnale BSWRIT110 che ? rappresentativo<1>

?

,del comando di lettura/scrittura ed il segnale

i i :.BSYEL0110 che ? rappresentativo di una condizione di

! S I oo? s errore a singolo bit di omnibus. Questi segnali vencO gono ritenuti quando il segnale MYACKR010 dalla se-! j

l zione 21 1 viene commutato ad uno stato di UNTO bina-_ i-rio. Quando uno qualsiasi dei segnali REFCOEOOO, ... ,

i .

_ INITMMOO.oppure BSMCLROOO si commuta ad uno stato i

! .di<' >ZERO binario , un circuito di gate 208-12 d<'>i . tipo l

! I

.? .AND costringe.il segnale CLRMOD?OO a passare ad uno:

_ '.stato, di UNO binario e che azzera il registro 208- j

! . ?

.. _ :.10 allo stato di ZERO binario. ... . . . j

_ Il segnale di modo di scrittura LSWRIT010

_ t ed il segnale di condizione di errore LSYELCJOlO ven ij !

_. [.gono . applicat i alla sezione 211. Il segnale, di ino- .

I

do di lettura READMM010 viene, applicato ad un circu?-, to porta o gate 208-14 di tipo AND che riceve anche un segnale di inizializzazione INITALOOO _ dalla. s ezio-ne 21 4. ; _ _ . _ _

| _ Il circuito porta 208-14 di tipo AND in ri- , sposta ad un comando di lettura (vale a j? ir e il_, se-_ gnale READI5M010 s,i trova nello stato di UNO binario ) quando il sistema non viene inizializzato oppure sta eseguendo una operazione di ciclo di riscrittura di i <'>

errore morbido (vale a dire il segnale UTITALOOO si A

trova nello stato di UNO binario) costringe forzatali mente il segnale READMI010 a passare nello stato di j ^ ;UNO^binario . Quando il segnale READMIQ10 si trova i

? ? nello stato di UNO binario, ci? provoca il fatto che-. j

<:>un circuito porta 208-40 di tipo NOR costringa un .segnale di comando di lettura READCM000 a passare al-lo stato di ZERO binario. Un circuito porta 208- 42 di tipo AND in risposta al segnale READCM000 costrin-ge il segnale READCM100 a passare nello stato di ZE-RO binario. Una coppia di circuiti porta 208-23 e 208-25 di tipo AND costringono i segnali MEREAD010 ed MOREADOlO allo stato di ZERO binario. Questi segnali vengono applicati ai conduttori di controllo di lettura/scrittura delle unit? di gruppo pari e dispari 210-20 e 210-40. Tuttavia, i segnali vengono invertiti dai circuiti incorporati in queste unit?

210-20 e 210-40 come rappresentato nella figura 7

! prima di essere applicati ai chip e che comprendono

I

<: >tali unit?.

I _ Un altro dei segnali di ingresso per il

}

'circuito porta 206-40 di tipo N0R ? un segnale di

i . . <. ? ' >;

'scrittura parziale PARTWT010. Come discusso nel bre~

I!vetto statunitense No. 4-185.<?>323? vi sono cer<'>ti tipi'

i

:di operazioni della memoria, come per esempio le ope-; ?

jrazioni di scrittura di byte e di inizializzazione !

i ;

!che richiedono due cicli di funzionamento. Lo stesso

!si verifica per i cicli di funzionamento per la ri---4-i ?

!scrittura. Come menzionato, il caso di una operazio-<?>> sJ ne di inizializzazione o di riscrittura prevede che^

1 forzatamente passa- <0>_ !il segnale INITAL000 venga fatto o ; I

; re allo stato di ZERO binario. Ci? ? in grado di asc sumere la prevalenza sul comando applicato sul con~j

duttore omnibus. I segnali di comando di lettura/

O '

scrittura MEREAD010 ed M0READ010 applicati alle uni-

<: >t? di gruppo 210-20 e 210-40 sono generati come fun-|

<' >zione del segnale PARTWT010. Il segnale PARTWT010 <?>

quando viene fatto forzatamente passare allo stato

jt ,di U<.>NO binario rim<'>ane nel<.>lo stato di UNO binario f<'>i-!

;|no<.>alla f<.>ine del prim<.>o<.>ci<..>clo ed inizia un<.>second <">o<">T;

'ciclo di funzionamento durante il quale un altro grup

po di segnali di temporizzazione identici ai. primi vengono generati dai circuiti della sezione 204. Du-rante il primo cip lo j i segnali di .comando, d i le ttu- . ra/scrittura vengono fatti passare allo_ stato d i ZE-RO binario e durante il secondo ciclo i segnali ven-gono fatti passare forzatamente allo stato di UNO bi-nario. Il segnale PARTWT010 viene generato da un rnultivibratore bistabile 208-16 di tipo D con associati circuiti di ingresso da 208-17 a 208-26. Il multivibratore bistabile 208-16 viene abilitato per la ?om-. . - - - - . <.>. ? et

I/O mutazione quando il segnale PWTSETOOO applicato afl.

? ^ terminale di ingresso di predisposizione o preseb-'Vie^ <? ' >. <" ' >. <. >O ~ <?>

D - O ne fatto forzatamente passare allo stato di ZERO _?i--- c* nario dai circuiti porta di tipo ANI<) >. 208-17 , 20 8-26., ?I 208-27 e 208-28, in aggiunta ai circuiti porta di -I o ;tipo NANB 208-18, 208-19 e 208-20 in risposta al se ?-e* co gnale di comando di aggiornamento REPC0M110, al se- cp gnale di inizializzazione INITMM010, al segnale di temporizzazione MPUXSE010, ai segnali di scrittura

? di byte BYWRIT100 e BYWRIT200 ed al segnale di fase 2 di riscrittura ALBHA2000. Ci? abilita il multivibratore bistabile 208-16 alla commutazione allo stato di UNO binario. Il multivibratore bistabile 208-16 viene commutato allo stato di ZERO binario in risposta al fatto che il segnale DLYW02000 viene applicato al terminale di ingresso di cadenza o di clock

attraverso un circuito invertitore 208-21. Il segnale di +5 volt applicato al terminale di ingresso di

clear del multivibratore bistabile 206-18 inibisce

il ripristino. Nella stessa maniera, come precedentemsite descritto, il segnale di scrittura parziale

PARTWT010 quando viene fatto passale allo stato di

URO binario inizia un ciclo di funzionamento di lettura prima di iniziare il ciclo di funzionamento di

scrittura richiesto per la esecuzione delle summenzionate operazioni in aggiunta a ciascuna operazio <?>4

1/ 4S-ne di controllo di riscrittura per errore morbido -? UJ della presente invenzione, come precedentemente spie --tgato. Come si vede dalla figura 1, il segnale di TJ scrittura parziale PARTWT010 viene applicato ai ter-' minali di ingresso di G delle sezioni di destra dei ? c*_ ivi registri 206-8 e 206-10. Il segnale PARTWT010 quando Pi < <n si trova nello stato UNO binario abilita la memoriz ?? e zazione dei segnali di uscita dai circuiti di EDAC206-12 e 206-14

Gli altri segnali MEMBUZ000 ed REFC0M1 10

applicati al circuito porta 208-40 di tipo NOR ven-gono fatti passare forzatamente allo stato di UNO

binario prima dell' inizio di un ciclo di funzionamen-to di memoria e durante un ciclo di aggiornamento o

idi refresh rispettivamente.<' >Si noter? dalla figura

_j 5 che , durante un ciclo di funzionamento per scrit-I

_ | tura, quando il segnale WRITCTOOO viene fatto forzatamente passare allo stato di ZERO binario dai cir-cuiti della sezione 204, il segnale WRITCT110 generato da un circuito invertitore 208-15 provoca il

fatto che il circuito porta 208-42. di tipo AND commu-ti il segnale READCM100 allo stato di UNO binario .

Ci? a sua volta provoca il fatto che i circuiti porta 208-23 o 208-24 di tipo AND costringano i segnali MEREAD010 e M0READ010 a passare nello stato di UTTO^i

?.

binario indicando che le unit? di gruppo 6 di staclc^ 210-20 e 210-40 debbono eseguire un. ciclo di funz io- 4 namento per scrittura.. A questo punto, un segnale di?^ O de inserimento di alimentazione PW5ASD000 dalla sezione 212 si . trova normalmente nello stato di UNO. binario ?.? I mentre i segnali di scrittura di aborto EWRITA000 e d ? eO OWRITAOOO in assenza di... condizioni di errore scno . se- Ul gnali .di _UN0. binario. _ _ _

Come si vede dalla figura. 5 ? . il segnale <78 A 0 >?EWRITAOOO ed OWRITAOOO sono ricevuti dai multivibratori bistabili 208-44 e 208-45. Questi multivibratori bistabili ricevono come segnali di ingresso i segnali MDIEWE010 e MEI0WE010 dai. circuiti 206-12 e .206-1 4 di EDAC . ..Gli? , stati .di questi segnali vengono, memorizzati nei mu?tivibratori bistabili .208-44 e 208-45 quando

jil segnale PARTWT010 viene commutato, dallo stato di .

UNO .binario allo stato di ZERO binario? I multivibratori bistabili 208-44 e 208-45 vengono riportati al-^

lo stato di ZERO attraverso un circuito porta 208-46 di tipo NOR quando la memoria non ? occupata ( in

altre parole il segnale MEMBUZOOO si trova nello sta-to di UNO binario) oppure ? azzerata (vale a dire il

segnale BSMCLR210 si trova nello stato di , UNO binario) . _ _

Unit? di memoria 210-20 e 210-40; figura 7

Come precedentemente discusso , i gruppi di parole pari e di parole dispari dei blocchi 210-20 e

210-40 sono rappr esentati in maggiore dettaglio nella figura 7. Questi gruppi o stack comprendono quattro righe di 22 chip di memoria ad accesso casuale da

64K X 1 bit. Ciascun chip da 64K comprende due dispo-sizioni ordinate di memorizzazione da 32768 bit? Cia<?>A<R>N<jZ?>O <f 7>V o <R>O<?>MA <S tp>-<,>.. scuna disposizione ordinata ? organizzala in una matrice di 128 righe per 256 colonne e viene collegata

ad una serie di 256 amplificatori di senso. Si potr? apprezzane che possono anche essere utilizzate altre organizzazioni di chip da 64K. I chip e gli associati circuiti di abilitazione sono montati su un pannello ausiliario. Ciascun pannello ausiliario comprende due

]invertitori (per esempio 210-203, 210-207) che sono j

? collegati per ricevere uno corrispondente dei aegnai

ili di comando di lettura/scrittura dalla sezione 203 e quattro circuiti porta di tipo NAND a due ingressi (per esempio da 210-200 a 210-206 e da 210-400 a 210?40?) che sono collegati per ricevere.! segnali di temporizzazione di riga e di colonna dalla sezione 204 ed i segnali di decodificazione di riga dalla sezione 207. Soltanto i terminali dei chip che si riferiscono alla comprensione della presente inventi zione sono rappresentati. I restanti teiroinali, noni.

vi rappresentati, sono collegati in maniera convenzie$

O

naie. Per ulteriori informazioni si pu? fare rifer?-? J;

C L> * pr : O 'mento alla domanda di brevetto statunitense copen deh- ?

V y j ^ N te avente per titolo "Rotating Chip Selection Tech-J =o i -C ? o nique and Apparatus", di Chester H.Ninny, Jr? e z o ?J

William Panepinto, Jr. , No. di serie 921.292, den?sitata il 3 Luglio 1978 e ceduta alla stessa cessionai <0 ' >. ria della presente invenzione.

SEZIONE DI INIZIALIZZ AZIONE 212

_ La 6 rappresenta in maggior detta- . glio i circuiti logici di inizializzazione della sezione 212. Come rappresentato, i circuiti comprendo-no un multivihratore bistabile di inserinnato di alimentazione 212-1 , un multivibratore bistabile di re-

! gistro di inserimento di alimentazione 212-12, un multivibratore bistabile di modo di inizializzazione

212-1.4 e.un multivibratore.bistabile di.azzeramento

p di clear 212-16. Tutti questi multivibratori bistabili sono multivibratori bistabili di tipo D. Il multivibratore bistabile di inserimento di alimentazione 212-1 riceve il segnale di inserimento di alimentaz ione omnibus BSPW0N010 sul suo terminale di

ingresso di cadenza o di clock attraverso un resistore collegato in serie 212-2. Un segnale di +5 volt_ PW0NRCQ10 viene_applica.tq ai terminali di ingresso

ti. di clear dei multivibratori bistabili 212-1 e 212- < 12 attraverso un resistore collegato in serie 212- C?r C

4 quando viene applicata energia di alimentazione. cf.?- V o OA Una rete di filtro resistore-condensatore compren <L >N.

<* >00 dente il resistore 212-6 e il condensatore 212-8 ? o o collegata in parallelo al terminale di ingresso di < -o<?>si c --j clear.

Il segnale di uscita di UNO binario FW0NLL010 viene applicato all 'ingresso di un circuito di ritardo 212-10 consistente di sei circuiti invertitori collegati in serie. Il segnale di uscita PWONLL610 generato dal circuito di ritardo 212-10 viene applicato al term

*i

*nale di ingresso di D del multivibratore bistabile 212-12. Quando il segnale PW0NLL610 vie

ne fatto passare forzatamente allo stato d? UNO bi-

f

jnario dopo la commutazione del segnale PV/0NLLQ1 0 alilo stato di UNO binario, il multivibratore bist abile

I

212-12 viene commutato, allo stato .di UNO binario in corrispondenza del fronte con andamento positivo del segnale REFC0M210. Il multivibratore bistabile di azzeramento o di clear 212-16 commuta il segnale ?MYCLRR010 allo stato di UNO binario in risposta ai segnali MYPW0N010 ed REFC0M210. Il segnale di uscita jdi UNO binario MYPW0N010 del multivibratore bis tabiile 212-12 viene applicato ai terminali di ingresso<1>;

! d di cadenza del multivibratore bistabile di modo di;

r ? inizializzazione 212-14 e del multivibratore bi stabi-?' G * le di azzeramento 212-16. Il cambiamento di stato <? >O <? >LJ Q x?.

7 del segnale MYPW0N010 commuta i muli ivibrat ori bist sa3 < ^ 00 bili 212-14 e 212-l6 _allo stato di UNO binario. _ Il 2 ^ ? secale REFCOM210 ripristina nello stato di reset i ^ - T il multivibratore bistabile 212-16 riportandolo allo,

O V ? stato di ZERO binario.

I segnali di uscita UNO binario e di ZERO jbinario da questi multivibratori bistabili vengono japplicati ai circuiti delle sezioni 205 , 207 e 209 jattraverso i_ circuiti^ invertitori 212rlS, 212-20 e

_ 21 2-22 insieme con il segnale PW0KLL3OO generat o dal <">?

!circuito di ritardo 212-10. Il multivibratore b istaS*J- *uwu.u IU iuisxEUisszazione 212?16. viene commuj tafo allo stato di ZERO binario quando i circuiti

j dplla sezione 207-costringono forzatamente il segnal ile MALROLOOO allo stato di ZERO binario.

: SEZIONE DI CONTROLLO DI RISCRITTURA PER ERRORE MORBI ~

,?? 214 _ _

<; >La figura 4 rappresenta in maggior dettai

g?io i. circuiti di controllo di riscrittura di erro-re morbido della preferita forma di realizzazione

della presente Invenzione. La sezione 21 4 canprende

O-una sezione di contatore 214-1 ed una sezione di cir 4/?

< cuito di controllo di fase di ciclo 214-2. La sezioO- Ul ?? -4 ne 214-1 stabilisce la temporizzazione di ciclo per o

-O- O CC 0 01 eseguire una operazione di ciclo di riscrittura per z <? ><t N.

N: 00 errore morbido che rende possibile 1 *indirizzamento

di ciascuna, posizione nella memoria. La sezione 214-2 genera i richiesti segnali di controllo che defini-d <f>N<AZR>A<t B >o .i e scono le diverse fasi di funzionamento. <? >v <62.>.

o

In maggior dettaglio , la sezione 214-1 comprende tre contatori binari collegati in serie da

21.4-? O a 214-14, un circuito porta d? tipo ???? 214-ed. un circuito invertitore 214-18. I contatori da

2.1.4-10 a 214-14 costruiti con lo stesso tipo di chip

74LS393 vengono incrementati di una unit? alla fine

di ciascun ciclo di aggiornamento in risposta al se-

Ugnale RSPC0M100. Ci? comporta la sincronizzazione dol-ile _operazioni del contatore con i circuiti contato-I

jri di aggiornamentoo Le undici uscite dagli stadi . i

|dei contatori vengono applicate al circuito porta di

f <?>

tipo ITAND 214-16. Questo circuito porta sorveglia i. conteggi generati dai contatori e costringe forzatamente un segnale di comando ALPCOMOOO a passare allo stato ZERO binario ogni volta che i contatori rag-giungono un conteggio predeterminato. Questo conteg-gio predeterminato viene scelto in modo da avere un valore che elimina gli errori morbidi dalla memor a d. ad una frequenza che fornisce un minimo di interf?ren-?

< . I ? { za con le normali operazioni della memoria. La frc?-<y >L * '? < quenza ?. tale che ogni 2047 cicli o conteggi di ag-1 n ~ < LI ? giomamento viene eseguito un ciclo di riscrittura-. ? ^

^ i : ao Pertanto , le..512.000 posizioni della memoria possqiL?<'>? Q '>JIO O CN

^essere, azzerate dagli effetti della contaminazione^

OS<? >< con le particelle alfa oppure da altri disturbi,privai ? vacati da segnali di rumore entro un periodo di 2 ; ore.

; _ Come si vede dalla figura 4, il circuito invertitore 214-1d inverte il segnale di comando ALPCOMOOO per generare un segnale di regolazione o di set ALPSET110. Questo segnale viene applicato ai terminali di ingresso di clear dei contatori binari da 214-10 a 214-14 e ad un circuito porta di tipo

NAND di ingresso 214-21 della sezione 214-2. Quando

il segnale ALPSET1 10 viene fatto forzatamente passa-re allo stato di UNO binario , esso azzera i contatoi

<r>ri da 214-10 a 214-14 riportandoli allo stato di ZE-HO per iniziare un nuovo conteggio.

. Come si vede dalla? figura . 4? la sezione

214-2 comprende tre multi vibratori bistabili di tipo

D di controllo di fase da 214-24 a 214-26 che sono collegati in serie, un multivibratore bistabile di

tipo. D di arresto di ciclo 214-27 ed associati cir-cuiti porta di ingresso e di uscita ed invertitori da

Si 214-30 a 214-36 collegati come rappresentato .' Ciascu- ?

<? >vr~

( <1

no dei multivibratori bistabili da 214-24 a 214-26 ? viene riportato allo stato di ZERO binario in rispo 0c ; r sta ad un segnale di inserimento di alimentazione

PW0N1LQ10 generato dai circuiti della sezione 21 2 (in

altre parole quando il segnale PWONLL010 si trova nel-Q? lo stato di ZERO binario) .<1 >Il multivibratore bistabi- < O* le di arresto di ciclo 214-27 viene ripristinato allo

j - - <' >;

stato di ZERO binario quando un segnale di azzeramento di omnibus BSMCLR200 viene fatto forzatamente passare allo stato di ZERO binario

Quando una operazione di inizializzazione non viene eseguita (in altre parole il segnale ??????100 si trova nello stato di UNO binario; , il circuito porta NAND 214-21 in risposta al fatto che il segna? le ALPSET1 10 viene_ fatto passare forzatamente allo stato binario UNO commuta il raultiy ibrat ore bis t abile 214-24 di fase 1 allo stato di UNO binario .? Quando il multiyibratore bistabile _21 4-24 si trova nello stato di UN0 binario _es so definiscala. porzione_di aggiornamento del ciclo di r i se r ? 11 u ra .. Il segnale. di uscita di ZERO^ binario A1PHA1.000 viene, applicato ? al terminale di predisposizione del .muli ivib ratine ?/> bistabile di arresto di ciclo 214-27?* Ci? commuta il O -raultivibratore bistabile _214-27 allo stato di UNO <' " . " . T . " >O <' '>?.: ? c - 0 nano CSl <? >_ Il segnale indicatore, dello stato., occupa-?..?^ ^ ? ?<~ >?-to d .e..lla m.emoria MMBUZ000 viene commutato allo 'S -^ta0*-o1 to di ZERO binario in risposta. ad un. .comando .di..||gea _gio momento^ (vale a dire quando il segnale_REP_C0I?l 10 si commuta _ allo _stat.o__di_UNO_ binario) .' .Alla fine, del __ ciclo di. aggio rname_ntq_ quando_._il_. segnale .. di indicazione _che_la_memo ria .?_ occupata viene commutato, dallo s tat o_ Z ERO binar i o_al lo_ stai o . UNO__binario, . il_.se-..gnale ?LPHA1010 .provoca la commutazione .del multivi- . bratore_bi_st.ab_ile_214.-25_di_f ase...2 _allo _ stato di. .UNO. ._ Jbinario_._?_.Gi ? co st ringe__il._se gnal e_ ALPHA2000 _a.. commut ars i ?allo__si at o _ di ,_Z ERO .binario^. che _ a. _sua. volt a-ri-.

pristina il multivibratore bist abile 214-24 di fase ..

1 allo stato di ZERO binario attraverso il circuito

porta 214-30 di tipo AND. Il multivibratore bist?bi- _

le 214-25, quando si trova nello stato di UNO. binario,

definisce la porzione di lettura della sequenza del. .

ciclo di ri scrittura.* _ _ _ _ _ .. t_

_ Il segnale di uscita nello stato di. UNO bi- -nario ALPHA2010 viene applicato al terminale di in- _

gresso D del multivibratore bistabile 214-26. di fase . .

3.* Quando il. segnale ad impulso RRESET010 viene gene- -rato dai circuiti della sezione 204 alla fine del ci- <

<x

? ? ?? ci? di lettura nel funzionamento, il fronte posterio <

? G' <Jii >re del segnale ad impulso commuta il multivibratore - ? <

c ?2 c e 214-26 allo stato di UNO binario . e <v >O bistabil <1>. Il segna ai !?>. le di uscita di ZERO binario ALPHA3000 dopo essere c0>

CO

O

stato commutato allo stato di ZERO binario ripristi- - - ?N na .il multivibratore bistabile 214-25 di fase 2 allo ? cfi I stato di ZERO binario, attraverso il circuito porta - ? 214-31 di tipo AND." Lo stato di UNO binario del mul- - -tivibratore bistabile 214-26 di fase 3 definisce la

porzione di scrittura del ciclo di riscrittura.* Alla -fine del ciclo di funzionamento in cui viene eseguita la scrittura, il segnale ad impulso RRSET010 comr

muta il multivibratore bistabile 214-26 di fase 3 -allo stato di ZERO binario poich? il segnale ALPHA2010 -

i

i i

?

questa volta si trova nello stato di . ZERO binario .

Quando il mult ivibrat ore Jbi stabile ! 214*- 25. di fase. 2 oppure il_raultivibratore bistabile_ 21.4-26 .di fase. 3

si trova nello stato di UN0_ binario, il segnale .

ALPHA2000 oppui'e il segnal.e...AlPHA3.0.00 applicato _ al circuito porta 21 4-3.2.. di_t.ipo...ANp_cpstringe_.il_ segna-JLe__ALP C NT 000 a passare nello st ato..di ZERO binario * .. .

JR segnale A1PCNT000 quando, .viene fatto ..passare alla. condizione di ZERO binario .condiziona, i. circuiti. deila sezione 207 per la selezione dei segnali di indi-<" >. <' ' >? rizzamento dal circuito contatore di riscrittura per 4

< I . la decodificazione durante queste porzioni della _se- i _ L.

<1 >-quenza dei cicli di riscrittura.i Inoltre, il segnale c. i?_

<?>L o ALPCNTOOO provoca il? fatto., che. il .circuito... porta 214-C. ? ??....

i . U-33 di tipo AIiI) costringa forzatamente . il . segnale _ IRITALOOO a passare nello stato. ..binario . ZER0_cosa. che.<^_'^_!! ' N condiziona i circuiti.._della_.sezione .208. in . modo-da. assumere la prevalenza .sui _comandi?omnifcus . durant e .le. porzioni _di_lettura.e_di .scrittura di. un..ci ci? -di, ri-. scrittura.*

_ _ Inoltre,...! .segnali...IN ITMM.l 00. e READCM000. ...

_ _ quando, si trovano.. nello stato., di UNO Binario- provoca- -_ no... il f atto__..che _il. . circuito port a-210-3 8 _ di. t ipo AND -_ cp_stringa_.il..segnale_ INITOROOO.. a .passare. nello stato _

^ _ diJUN? ..binario Questo ^segnale, -insieme- con il segna

<k >le di complemento ALPCNT010 generato da un circuito invertitore 214?35 quando viene forzato nello stato

.. di UNO <">binario, condiziona un circuito porta 214-39 - -..di tipo. NAND a costringere il segnale MDRELB000 a - -...passare nello stato di ZERO binario .<1 >Come si vede dal . . ? ...la figura 1 , il segnale.MDRELBOOO viene applicato ai - . . . -terminali di OC delle sezioni, di destra dei registri - -.206-8. e 206-10. <1 >Quando si trova nello stato di ZERO - - -binario, il segnale MDRELB000 abilita i contenuti di .

questi registri per la loro applicazione ai loro ter- . minali di uscita.<1 >. ? ,

Si noter? anche che, quando il multivibrato- -re .bistabile 214-26 di fase 3 viene ripristinato allo stato di ZERO binario, la commutazione del segna- ? le A1PHA3000 dallo stato di ZERO binario allo stato

di UNO binario ripristina allo stato di ZERO binario- --- ? - -il multivibrato re bistabile 214-27 di arresto di ci- .

.ci? .<1 >Ci? provoca una varia :zione dello stato del se- <. >? - ? gnale di conteggio crescente A1PHUCN10 generato dal r - - -circuito porta 214-34 di tipo OR che a sua volta incrementa di una unit? i circuiti contatori della se-zione 207.' Il circuito porta 214-34 di tipo OR genera anche un segnale di incremento alla fine di un ciclo di aggiornamento in risposta al segnale REFCOMHO.?

DESCRIZIONE DEL FUNZIONAMENTO

t

l

Con riferimento alle figure 1-7, verr? ora descritto il funzionamento della preferita forma ai realizzazione della presente invenzione con particolare riferimento ai diagrammi di tempo rizzazione delle figure da 8a a 8c? Per attrezzare il funzionamento della present e invenzione, sar? conveniente descri-_vere il modo in cui i circuiti di aggiornamento.. o_ _ ref resh e di inizializzazione eseguonp .le ..operazioni di aggio rnament o e di inizializzazione.'.

_ _ Prima, di discutere un esempio di funzionamento verr? fatto in.primo. luogo riferimento , alla figura La. figura 9. illustra il formato, degli, iridi- \.

?? 4 ?* rizzi di memoria applicati, al sotto sistema di merao-?4

ria come pari e__di. ci ascuna-ri chiesi a__di lettura ' .

:> ; o scrittura della memoria.' Le posizioni di bit di oW

? l ?<1>

?? <1 >7 dine elevai o/p i?...s i gnif i cat ivo. vengono . codif ic atei, per. identificare l'unit? .di. modulo .di. memoria/coni

t rollo per la. elaborazione, della richiesta.<? >Il _bit.Il _di_ indirizzo. _4._viene usato-per. la ..selezione della me -.1 t? .di. 256K (vale, .a dire^la-.me.t?. superiore . o. la_met? _ _ inferiore)., della memoria, di -controllo, a .cui si. accede.' . Quest i_b.it di .indirizzo, .vengono . elaborati dai circuiti . _ dell '.unit?., di .controllo. 200. e. non sono, fomiti ..per _ ?_chip__della memoria ad accesso. -casuale. RAMv _

bit-..di -indirizzo -5-20 specif icano_Hindi- .. ? ~ rizzo della posizione di memorizzazione di bit 22 dentro i chip di memoria ad accesso casuale a cui si esegue 1?indirizzamento. Come spiegato nella presen- .

te descrizione di maggiore dettaglio, questi 16 bit

di indirizzo vengono convertiti in multiplex in otto . ingressi di indirizzo ed applicati attraverso i cir~.

culti buffer o tampone di indicizzo dei blocchi.210-26 e 210-46 ai terminali di ingresso di indirizzamento A0-A7 dei chip di memoria ad accesso casuale della

figura 7 . . . ... .

Ibit di indirizzo meno significativi 21- -4

22 vengono codificati per selezionare quale riga dei. a

4 .chip di memoria ad accesso casuale viene indirizzata.<' >o ce V? < Come finora discusso, questi bit vengono decodifice,- o - 1 ace o < ti ed utilizzati per generare una coppia di segnali *- 0-H -X ? di strobe di. indirizzo di riga (RAS) che servono per __ oy > o a _? ? O cs agire come elementi di tenuta o di latch sugli indi <

N ? 4 rizzi di riga di 8 bit nella desiderata riga dei chip ?a ?> di memoria ad accesso casuale entro ciascuno stack di -memoria.'.. ... ..... ... . . . . -1...... ...L? figura.8a illustra schematicamente due

diversi segnali di temporizzazione implicati durante

;

la esecuzione di un ciclo di funzionamento per aggior- -namento dai circuiti di aggiornamento della sezione

205 della figura 1. Come precedentemente discusso,-que

ati circuiti assumono la forma dei circuiti descritti nel brevetto statunitense No . 4.185.323. I circu?ti 205 forniscono un mezzo per sostituire un ciclo di funzionamento in cui viene e se guit o 1 ' aggio mani en~ to?. Ci? si verifica quando l'unit? di controllo 200 non si _t rova _in corso_ di elaborazione di_ esecuzione _ di un^ciclo di memoria,, non anticipando_alcun ciclo _ _ _ di memoriamo _ non richiedendo, un ciclo Si potr? ap-_ prezzare che i cicli di aggiornamento sono distribui-. ti at trave r so __un_ intervallo di 4 millisecondi speci-. . . .ficati per. l'aggiornamento ..del. numero__totale. di ri-... _ _ ghe/ co lonne.del sistema, di memo ria Nel ..caso di u?.

J c/i ^ jff _ chip di MOS...da .64Kf_si_ richiedono .25.6._cicli per l'j^g-O w giornamento di tutte le cellule dell ^int ero _chip ^ ^

c o -5<" >Nel presente . sistema, un ciclo di funzionamento in< ?? oc z ? ? <r>- K.

_cui viene _eff et tuato l?aggiornamento viene avviatoci <_ ??

? o gai _1_5_ microsecondi__dal segnale .ad. impulso. COPREPyO^ o < N?I ^avente la larghezza_.di_3P. nanosecondi .?. Questo segninoci :le,...a.:sua_vplt.a,.. provoca.. la generazione . di un. segnat _le_ad_ impulso PINREPOQO. di. temporizzazione di . aggior- _ namento__fine .di 150.. nano secondi . 11^ segnale .FINREF000 provoca la comrautazione__di un. multivibratore bistabile _di_ comando .di aggiornamento allo stato di_UN0. binariO-VJSome. .si.. vede dalla. figura 8a, _ ci?. .comporta, il f att.o_ che. _un_ segnale _REPCOMO?Q _venga fatto .passare . al?

1 . .lo stato di UNO binario . Cos?, il .complemento del ss-_ gnale di comando di aggiornamento REFCOMOOO viene cotn-_ mutato ad uno stato di ZERO binario .' .

.. . _ .Con. riferimento alla figura 2, si vedr? che

.. ..il. segnale REFCOMOOO provoca il fatto che il circuii

. _. .to . porta di _t ipo NAND. 207-49 faccia otiligatoriamente

gassare il segnale di aggiornamento MREFCT000 allo ... .

_ stato di ZERO binario . Quando il segnale di ZERO :bi-. nario viene applicato al terminale di controllo di u-. . scita (OC) del registro di indirizzi di aggiornamento

.207-42, ci? provoca il fatto che il registro 207-. ,42 applichi il contenuto dell<1 >indirizzo di aggioma-! si mento alle unit? di stack o di . gruppo dispari e pari 9.

< . ,210-20 e 210-40 della figura 7 .? Simultaneamente, il - <?>? C Oc segnale di comando di aggiornamento REFC0M100 condi- o < e Qt.

_ . ziona i circuiti di temporizzazione 204 della figura < o oc.

t . \ . 3 per generare i segnali di temporizzazione di indi- ? ?e a e jrizzamento. di. riga MBASTE010 e MRAST0010.' A questo i.?

V <

OS

. punto, il segnale REFC0M100 effettivamente assume la

Ot _ prevalenza sullo stato del bit di indirizzo meno si- e

. . gnif icativo LSAD22. Inoltre, si vede dalla figura 2

che il segnale REFC0M100 mentre si trova nello stato

di ZERO binario provoca il fatto che il circuito por-.. ta 207-39 di tipo AND faccia passare il segnale

... 0VRDEC000 allo stato di ZERO binario . Ci? prende la ?

I

I

[

t

prevalenza su tutti i segnali di strobe di riga de-codificati cos? che tutti i segnali di strobe degli indirizzi di riga DRAST001 0 - DRAST701 0 vengano fat-ti passare allo stato di UNO binario. Ci? comporta il caricamento del contenuto di indirizzamento di aggiornamento in ciascuna delle righe dei chip di me-moria ad accesso ^casuale della figura 7.

Il risultato ? che una riga che si trova nell'ambito di ciascuna riga dei chip di memoria ad^

Q. c/i accesso casuale incorporati nelle unit? 21.0-20 e . 21??~

5 O HJ

40 della figura 7 viene aggiornata come conseguenza<1>^ < q q del fatto che una operazione di lettura viene eseguij- O ce >1, c . ^ ta sulle otto righe indirizzate delle posizioni dei fi - ' co [ > chip di memoria ad accesso . casuale. \ In altre parole O o Q - 04 < 1 segnali MEREAD010 e MOREAD010 dalla sezione208 INI oc < <ct> sono segnali di ZERO binario che. provocano il fatto rche i chip di memoria ad accesso casuale della figur a . 7 .e se guano un ciclo di operazione di lettura. In

??

altre parole, . 11 segnale di, comando di aggiornamento REFC0M110 provoca. il fatto che i circuiti della figura. 5 mantengano i segnali MEREAD010 ed M0READ010 nello stato di ZERO binario .' Prima di ci?, il segnale . .

MEMBUZOOO era un segnale di UNO binario che costrin-geva i segnali MEREAD010 e M0READQ10 allo stato di ZERO binario

?IU L? era. amene aa??a ngura .j che il se-gnale di comando di aggiornamento REFCOM 100 inibisce . -la generazione dei segnali di temporizzazicne . di . _ _ _ .

CAS e dei segnali MD0ECT000.ed MD00CT000.<1 >Ci? impe- .

disce la scrittura delle informazioni .nelle, posizioni .

nelle unit? di gruppo o di stack 21.0-20 e 210-40, _

. c..ome. anche la lettura in usci ?ta dell?informazione ai .

registri di uscita 20.6-8. e 206-10 della, figura _1...' . -La fine del ciclo di operazioni .di aggior-__ _

namento viene segnalata .dal fronte anteriore del .se- _

gnale ad impulso REFRESOOO che ripristina il . multi- _ ... vibratore bi stabile di comando, di aggiornamento allo....

stato di ZERO binario .'. Ci?., _a sua. volta, . costringe :

i <' ?>

il segnale REP COM010 a_pass are nello stato .di .ZERO- _ a.

?? i J <?>f binario. In corrispondenza ,del_fronte posteriore del.

O lU ' <? >- ? segnale REFC0M010_ il_cireuito . porta...20_7- 68 . di tipo .. -C- Z. ? i . <? >. o o ^ _ C AMD della figura 2 costringe .il., segnale. R?DDUC?OO a- _

*1 \ F iaa is are dallo stato ZERO binario, allo. .stato UNO. bina- .. et? rio che, a sua lta, ..incrementa, di una .unit? .il con-- - ? .. J o .vo T

tenuto di indirizzo del contatore' di aggiornamento - -207-60. Questo cambiamento di indirizzo .viene trasferito al registro di indirizzo^ di. aggiornamento 207- ..

j

!42, come, rappresentato nella. figura Ba.pe.r mezzo, delila.jvariazio ne del. segnale MADDXX. .

i _ Il contatore 207-62 di. 8 bit..; viene aggiunto

. al contatore di aggiornamento 207-60 che abilita l 'u-.nit? di controllo 200 ad operare nel modo di inizia-.lizzazione. Il contatore 207-62 fornisce gli indirizzi di CAS richiesti per la scrittura dei segnali. di . ZERO nel3.e posizioni di memorizzazione indirizzate quando l'unit? di controllo. 200 si trova . nel modo di funzionamento di inizializzazione (val.e a dire il segnale INITMM010 ? un segnale di UNO binario) .

La figura 8b. illustra i diversi segnali implicati durante la esecuzione di . un ciclo di operazione di inizializzazione per mezzo dei Circuit i^deld. la sezione 212 e dei circuiti contatori degli indirizzi di scrittura della figura .2... Come rapprese?Sta- <

P r; 5 toP quando avviene l'inserimento della alimentazione ci? produce una transizione di inserimento di al^ipeh-^ t azione, omnibus che si traduce nella commutazione del*? segnale BSPWON010 allo stato di UNO binario. i ?-?<' >S

< co .vedere dalla figura 6 che questa variazione di stgto viene tenuta con azione di latch nel mult i vibrai ore -bist ?bile. 21 2-1 .<? >In altre parole , il multi vibrai ore bistabile 212-1 commuta il segnale PW0NLL010 allo stato di UNO binario .' Il segnale PW0NLL010 viene ritardato dal circuito 212-10 e quindi commuta il multivibratore bistabile 212-10 allo stato d? UNO binario. Come si vede dalla figura 8b, il multivibratore bistabile di modo di inizializzazione 212-14 viene commutato allo stato di OTTO binario in risposta al segnale di comando di aggiornamento REFC0M110. Prima di

ci?, il segnale MADROLOOO dal multivib rat ore bi stabile 207-71 della figura 2. -?. stato commutato allo stalo di UNO. binario per. mezzo del segnale. PVTONLL300. .... _

Ci? comporta 1 * azzeramento del multivib rat ore bista-.bile- del modo, di inizializzazione .21 2-14. allo stato

...di . ZERO binario . . .. . _ _ _ _ _.

t

.: _ . .. Il_ segnale di comando di aggiornamento 1

REFC0M1 10 viene generato nella maniera precedent emen- .

..te descritta.<' >Si potr?. anche notare, che i . circuiti <

tL > vi Ideila, sezione 208 della, figura 5 commutano il - segna- _ -< -O ? .le. di. scrittura parziale PARTV/T01.0 allo .stato . di. UNO ? .(? ?- ..<

C <:: >5 :binario .<? >In altre, parole, il circuito porta 208-18 _ o r ? <? >.Tdi..tipo ATD viene condizionato -dal segnale. REFC0M110- - <1 >? x e?. r? ...e dal. segnale -INITM0 10 a passare il segnale PWTSET200 'G ? s. <N < .!allo stato. di.. UNO binario Ci? abilita il multivibra- - M CC -< CD

.tore bistabile 208-16 a commutarsi allo stato di UNO o> c

?

binario in seguito al- verificarsi del segnale di temporizzazione. DLYW02000. - - -- <?>---- - Il segnale PARTWT010 quando si trova nello

..stato di UNO .binario, provoca il fatto che il circu?- -_to porta .208-42 di tipo AND ritenga i segnali MEREAD010-e -M0REAU010 nello stato di ZERO binario rendendo pos

.sibile la esecuzione di una operazione di aggiornamento sulle otto righe delle posizioni di memorizsa-.zione durante il primo (1) dei due cicli rapprescn -tati.nella figura 8b generati dai circuiti generatoci di temporizzazione (non rappresentati) della sezione 204. In altre parole, il segnale di comando di aggiornamento REFC?0M110 , quando viene commutato allo stato di UNO binario, provoca il fatto che i circuiti generatori di temporizzazione diano inizio ad una serie di .impulsi di temporizzazione di un primo -ciclo.'Ci? si traduce nel fatto che il segnale DLYINN0010 venga commutato allo stato di UNO binario.^ Il segnale PARTWTO 10 rimane nello stato di UNO bina<y4i-< rio e, alla fine del primo ciclo, il segnale DLYINN01?3

O : viene conmiutato allo stato di UNO binario / Ci? pr?- ? -v~ea: voca la generazione di un altro gruppo di segnali di 1 temporizz azione identici a quelli del primo. Prima

della comnyrt azione del segnale PARTWTOIO allo stato r*

< di UNO binario, i segnali MEREADO?O ed M0READ010 si ?*?> c trovavano nello stato di ZERO binario come conseguenza del fatto che i segnali MEMBUZOOO ed REFC0M010 e? rano forzati allo stato di UNO binario.

Come precedentemente descritto, durante il ciclo di operazione di aggiornamento, il segnale dicomando di aggiornamento provoca il fatto che il regi..i ' .... stro degli indirizzi di aggiornamento 207-42 applichi

_ il contenuto degli indirizzi di aggiornamento alle u- -_ nit? di gruppo, dispari .e pari. 210-20.. e 210-40, che? -_ i. circuiti .di temporizzazione. .204 generino, i segnali- -_ di temporizzazione -degli indirizzi, di riga-MHASTEOIO. .. -_ ed MEAST00.10 . e . costringono , tutti-i . segnali- di. strobe _

_ di riga, decodificati, allo stato -di UNO -binario .?. Il ? . -_ risultato,- come precedentemente menzionato, provoca - -_ _ l?aggiornamento delle otto righe delle posizioni di - -. memorizzazione nei chip di memoria. ad accesso casuale .

. della figura 7? . . . . . . . .

_ ..?. ...-Poich? l?unit? di. .controllo. 200. funziona nel ? .

- modo, di -inizializzazione, il segnale INITMM100- inibi- -. . - sce-.il .circuito porta 207-68-di-tipo AND. della -figura -....2 impedendo ad esso -di costringere il segnale d? in- . .

_ cremento- di -aggiornamento RADDUC000 -a passare nello- - -- stato di UNO.binario ?alla fine- del ciclo di aggiorna- -_ mento - -- 4- --V

-- In. accordo -con ci?, . il- contenuto del con - <? S >OM<p>..

-- ? tatore degli- indirizzi di aggiornamento -207-60 e 207 - - - <? >- $--- 6-1- rimane-invariat o.' - - -4 - -- Dome si vede dalla -figura 8b,? viene inser? - - -- to un ciclo- successivo -durante -il -quale ambedue-i- se? - - - -- ? ..gtiali di? temporizzazione di- RAS e di - CAS- vengono g? - - - -- nerati- -per- abilitare? la scrittura dell? informazione -di - ? - <. >- .

r

3?'?? binario in una posizione di memorizzazione al-l?interno di ciascuna delle otto righe dei chip di memoria ad accesso casuale della figura 7. In altre . parole, dalla figura 3 si vede che, quando il segnale di inizializzazione INITMM100 viene fatto forzatamente passare allo stato di ZERO binario, ci? abilita la generazione ? di segnali di temporizzazione <.>

MRAS?E010 ed MRST0010.<? >Come si vede dalle figure 8b e 3, i circuiti di temporizzazione 204 seguono questa operazione con la generazione del segnale MC?STSO10 poich? in questo momento il segnale REBOOM100 ? un segnale di UNO binario.' Nella maniera precedentemente r

..descritta, il contenuto di indirizzamento di aggior- ; ;namento del registro di indirizzamento di aggiorna- < mento 42 viene applicato alle unit? di gruppo dispa- r ) .. ri e pari . 21.0-20 e 210-40 come conseguenza del fatto . . ?

; che il segnale ??????000 costringe forzatamente il ^segnale MREPCT000. allo stato di ZERO binario . I se- ,

T

Ugnali di indirizz amento di riga vengono memorizzati

in ciascuna delle righe dei chip di memoria ad acces-_fso casuale della figura 7 in risposta ai segnali

) ,

.MRASTE010. ed MRAST0010/ _ . _

j _ . . . Dalla figura 2 si pu? vedere che il segnali

.ile .di inserimento.. di alimentazione PWONLL010 .? stato ,.;fatto passare allo, stato di UNO binario, ci? ha. pr?--f

vocato l 'azzeramento del contatore di scrittura 207-. 62 e 207-63 allo stato di ZERO binario . Il contenu- -to. del contatore di scrittura viene caricato a sua -volta nel registro di ndirizzamento di scrittura .

207-43. Il circuito porta 207-51 di- tipo NAND della

figura 2, in risposta . ai segnali MCASTT010 ed INITAL1 10, costringe il segnale MWRTCTOQO a passare allo stato

di ZERO binario . Ci? provoca il fatto che il registro di indirizzamento di scrittura 207-43 applichi

il suo contenuto di indirizzamento di colonna alle

unit? di gruppo o di stack 210-20 e 210-40. Poich?

.il segnale INTREP000 ? stato fatto passare allo sta-? <3

?, to di ZERO binario per mezzo del segnale - ??????000, . ,?

.il sommatore 207-54 applica il contenuto di indiriz-? - *, zamento di colonna senza modificazione all'unit? di o C - ? / se ?

4 m ? gruppo pari 210-20. - - - - - - - <?>?1

? < ? Si vede dalla figura 8b che, quando il se > o C: z. ? CS

gnale di scrittura parziale PARTWT010 viene commutato allo stato di ZERO binario, ci?, a sua volta, commuta il segnale di comando di lettura READCM000 allo

stato di UNO binario. -Come si vede dalla figura 5, .

-il mult ivibrato re bist abile 208-16 si commuta allo

stato di ZERO binario in risposta al segnale di temporizzazione ??400010 a seguito della commutazione

del segnale di comando di lettura REFC0MM110 allo - .

stato , di ZERO . binario .. Il segnale READ.CMC 00 .condiz io -_na il circuito, porta 208-.4 2 di .tipo.. ANO in modo, da

^far .forzai amente_.passare disegnale READGM 100.. allo

stato .di .ZERO binario in risposta al segiale. di. tera-1

porizzazione di .scrittura WRITCT000 dai circuiti generatori di..temporiszazione-_20.4 . Ci?, .. a sua . volta, .

_.pro.voca il f atto.. che i circuiti porta 208-23 e .208-.?25 di tipo AND facciano forzatamente spassare i. segna-....li .MEREAD0.1.0.. sd M0READ010 .allo stato di. Z ERO... binario .

_In accordo con ci?, i chip di memoria ad accesso ca-. .suale della figura .7 vengono condizionati .in. modo da

ri. vi _ eseguire^un . ciclo.. .di operazione di scrittura a.segui- . < ? .._to... di o.tt.o_ posizioni. .di .chip ..simultaneamente selezio^- O m cc -s---< _ nate. . durante. ..le .quali, i segnali, di zero binario, ca- ? a o <i I..t.J O Z. r ricati_nei. registri-.di dati_pari e dispari 206-^8.. e <t <? >N.

^ < C 05 t <' >p-20.5rr10,_ vengono-seritt e In..altre parole, -il. segnale - -a

<

. di. inizializzazione..INITMM310. dalla sezione 212, quan- N

OC

< co __do ...viene ..fatto forzatamente, passare -allo stato di UNO ?? ..binario in seguito -alla regolazione del multivibra- -jtore__b.ist abile .di. modo di inizializzazione 212-14 del-..lajfigura.. 16, -inibisce- la -abilitazione- dei circuiti- -jnultiplexer_di .ingresso - di. dati- 209-4. - Il risultato ? 0_che..i_ segnali? di-.zero- binario caricati nelle -sezioni-di- sinist ra _dei re gi stri -20 6- 8 .e- 20 6- 10- -vengono - ap-? plicati -come-ingressi- alle-unit?-di-staek -2-1-0-20 -e

210-40 in risposta al segnale MD0TSC010, A questo .

punto, i segnali MD0TSC000 e MDRELBOOO sono segnali

di UTJ0 binario che inibiscono il funzionamento delle sezioni di centro e di destra dei registri 206- .

8 e 206-10 impedendo ad esse di applicare segnali ai

loro terminali di uscita. _ _ _ ..... ... .

_ Alla fine -del ciclo di scrittura, - come .rap-. <. " >. <? >? <'>

presentato nella figura 8b, il segnale M0ASTT0 10 viene commutato allo statoceli ZERO binario . Ci? provoca il fatto che il circuito porta 207-68 di tipo AND

della figura 2 forzi il segnale WTCAST010 allo stato <5

?.

t/i di ZERO binario che, a sua volta, forza il segnale . <

O ac i-RADDUC000 dallo stat? di UNO binario allo stato di . ? % o O C? ZERO binario. Ci? provoca il fatto che i circuiti < oOS z < N contatori di aggiornamento e di scrittura collegati |v;

?o O ,in serie da 207-60 a 207-63 vengano incrementati di - z CN<'>

< M

un conteggio di una unit?. All? inizio del successivo oc < co Intervallo di 15 microsecondi segnalato dall?impulso . Ol CORREFOOO, la sequenza di operazioni illustrata nella

figura 8b viene ripetuta impiegando i segnali di in-: clirizzamento successivo specificati, dai contenuti dei

circuiti contatori di aggiornamento e di scrittura

della figura 2. . . - ... . . . . . _ _ .

. _ Ripetendo le precedenti operazioni, ciascuna posizione decodificata delle unit? 210-20 e 210- ?

40 viene inizializzata e portata allo stato binario . di ZERO. Poich? le decodificazioni non hanno prevalenza, i segnali..di ZERO binari vengono scritti.in una posizione indirizzata in_ciaseuna delle .otto_r_ighe dei chip di memoria ad accesso casuale da 64K. _.

^ simultaneamente,., cosa che. riduce_.il.tempo.richiesto per lavLnizializza?iqne del sottosistema di memo.ria._ _ Il completamento, dell?operazione di inizia- . lizzazione viene..segnalato .dalla commutazione del_ multivibratore bistabile 207-71 della figura 2 allo stato di UNO binario. C??.__CQstringe il segnale ...__ M APROLOOP allo stato di.. ZERO binario.che,_a.aua.yol?-^ <

< ;ta,_ azzera_.il multiyibratore_bistabile _di .modo dl._lr ? .._

Z

nizializz.azione .4. portandolo allo stato di ZERO . . . .

< a binario. Come si vede dalla figura 2,_il..multivi!rai ...^.

rv ^ tqre bi stabile 207r-7_1_ viene commutai o_allo stato ..di'.

.UNO binario quando_.il. segnale di_bit__di .indirizzamen-? < to di scrittura ,_WR ITATI 00..viene commutato dallo . stato _ CT

di _Z.ER0._binario. allo_.stat.o__di_.UN0.binario (in ..altre !_ parole...una.transizione con .andamento.positivo)..Ci?. _ si verifica quando_.il_segnale_di. bit V7RITA7010. viene _ conimutatp_dallo ..stato _di ..TINO., binario ..allo stato .di _ _Z_ER0_Jb_inario , . indie and?.. che_?_st at a s c rit ta l! ult ima . .. posizione di indirizzamento. _ _ _ _

_ Da_queL_ehe. .precedersi ..vede _il_mo do -in-rcui _

! f \ ciascuna posizione decodificata venga indirizzata e.

. inizializzata a stati di ZERO. Allo scopo di poter

effettuare 1 ' indirizzamento di ciascuna posizione,

. invece di assumere la prevalenza sui segnali di de-_ : codificazione derivati dai segnali di indirizzamento

_ . .. applicati ad esso, il contatore 207- 64 viene collega-. ..to in serie con i contatori <JL indirizzamento di ag- -giornamento e di scrittura da 207-60 a 207-63 della.

.figura 2. Questo contatore genera i bit di indirizzamento LS AD 21 ed LSALX6 che vengono usati per l' indi- ., rizzamento della stessa posizione nell'ambito di am-.

bedue le unit? 210-20 e 210-40, in conformit? ai

I

. .principi, della presente invenzione, come finora spie-_ gato. . . . . . . .

La figura 8 c viene usata per descrivere il

_ funzionamento della presente invenzione nella eseeu- -. . . zione di un ciclo di funzionamento per riscrittura

_ per errore morbido. Questa operazione ? fornita esten- - - * ? _ dendo i cicli di funzionamento per eseguire le opera -.. . zioni di aggiornamento e di inizializzazione in modo?

_ __.da ridurre al minimo la quantit? di circuiti logici - - ? .introdotti nell'unit? di controllo 200. - . <' >- -i . ?

_ i _ .. .Nel caso in cui, quando il modo di inizia- -_lizzazione si. verifica soltanto durante l'inserimento -di .alimentazione dell'unit? d? controllo, un ciclo di - -i

riscrittura per errore morbido si verifica in sincronismo, con. un ciclo di. funzionamento per eseguire .una operazione .di .aggiornamento, la frequenza di. occorrenza. del _ciclo__viene .stabilita .dal segnale ALPCOMOOO.

Quando . questo., segnale, viene fatto passare allo stato . ..

..di. ZERO, binario per mezzo di. un ..ingresso costituito .

.da .tutti _i.._segnal? .di .UNO .binario dai contatori . 214-= ...

.21.0, ..214-1 2 e. 214-1.4,.. si . verificano due ..co se? La pri- . ma cosa 3. che.. i. contatori 214-10,. 214-1 2 e .214-14- -.vengono . ripristinati .in modo da. avviare il conteggio

<'>da ZERO per mezzo del fatto . che .il segnale ALP3ET110 .

_viene__f orzato.. allo .stato di. UNO. binarlo. - L'altra co^ _ sa ?._che..il. multivibratore-.bist abile- 214-24 di. fase _ I.

J

.1. vi en e re go1 at o . al lo. .st at o..UNO..b inari o.. ? ? *

Come:, si. vede, dalla figura- 8c, -la regolazioni <- xcr ^5 ne . del. multivibratore-.bistabile-214?24 di . fase 1 al- * A., ^?-*?. lottato, di UNO binario provoca-il fatto . che. il raul-_t.ivib rato re _.bi stabile , di. ciclo -di arresto -214-27 si-..commuti; allo_ stato . di UNO binario .' Per gli scopi del- -_ _l.a_pres_ente. invenzione,, questo . segnale -indica il ve- -o _rificarsi .di. un ciclo, di. .riscrittura -per- errore- mor -_ bido.._e la sua. durata. -..Il _mult ivibrat ore -b ist abile -2-14- 24 -di- f as e -1 ..il. periodo o intervallo durante il quale s i_ s vo 1 ge .. un_ no mal e_ ciclo di? a ggi o mament o ? <: >- Que s t o

ciclo viene eseguito nella maniera che verr? discussa con riferimento alla figura 8a. In seguito al com- . pletamento del ciclo di aggiornamento, il segnale . .

. MUMBUZOOO che indica che la memoria ? occupata vie- . .

.ne forzato allo stato di. UNO binario. Ci? commuta il . ? <' >: <J >.

.mult ivibratore bistabile 21.4-25 di. fase 2 allo, stato. .. .. . . di UNO binario. Ci? provoca, il fatto che il segnale _ _ _ . ALPHA2000 ripristini il mult ivibratore bistabile

.214-24 di fase 1 allo stato di ZERO binario / Noimal- .

. mente, come si vede dalla figura 8c, i circuiti contatori di aggiornamento e. di scrittura vengono in- . crementati alla fine di un ciclo di aggiornamento / .

.Tuttavia, poich? un ciclo di riscrittura per enore . . _ .morbido viene eseguito a questo punto di tempo, la . ; _ . .regola-zione del mult ivibratore bistabile 214-27 di . . . ? . . ? ..arresto di ciclo costringe il segnale di conteggio - _ .1. ALPHUC010 allo stato di UNO binario / Ci?, a sua voi- _ ? ?? <

<7 >-4 ta, provoca il fatto che il circuito porta 207-65 di . . f .tipo AND della figura 2 forzi il segnale INITUCOOO .... . . . . ..... .* allo stato di UNO binario provocando il passaggio for- . ..

zato del segnale RADDUC000 allo stato di UNO binario .' .

ICi? impedisce la increment azione dei contatori di ag-.giomamento e di scrittura a questo istante di tempo .?

- - . _ Come si vede dalla figura 8c, la regolazione del mult ivibratore bistabile 214-24 di. -fase 2 pr?- - ? -_ _ .. _ _ voca la commutazione del multivibratore bistabile di _ _ _ ... scrittura parziale 208-1 6_.della figura .5 allo -Stato . . _ _ _ _ : _ di. UNO. binario In altre, parole, . il. segnale ?LPHA2000 _ _ quando, commutato allo .stato .di. Z ERO ...binario,, co strin- _ _ ge il segnale BYWRIT010...allo .stato .di .UNO binario.: _ - II. circuito porta 208-19 -di _tipo _NAND costringe il _ _ _ _ segnale PWTSETIOOlallo .stato di. ZERO binario . in .se- _ _ _ _ _ _ guito . al .verificarsi _del. segnale MPULSE010 Ci? . co- . .

_ stringe .il segnale. PWlSETO.OO-..allo stat?--di ZERO_bi-.nario cosa che. abilita il multivibratore bistabile _ 208-1 6_ alla, commutazione, allo, stato .di UNO binario

La .regolazione del_.niultivibrat ore. bistabile di_sj?rit~.

< tura.parziale 208-1 6-significa che-i circuiti .. gegera-?= <: .tori. di._t emporizzazione .204 genereranno . due-seqiafSnze^ v O .di. segnali di. t emporizzazione, una per un ciclo -Tdi_..?L r? -0 :iettura-.seguita-da_un .ciclo- di s c rit t ura .1. Quando^ il? _ -?. <' >- ^ multivibratore bistabile 208-1 6 viene commutato ial<l>?o<0>

NI OC

.stato . di. JUNO. binario , -esso provoca il fatto- che

?? .segnali- di . comando di -lettura-MEREADO.I.O .ed MOREASO.10 vengano forzati -allo stato- di ZERO -bin?rio

- Come si -vede dalla figura- 4 ,^il -segnale --ALPCNTOOO-viene-coramutato allo stato di -ZERO binario-.quando il -multivibratore -bist?bile-214-25 di-f ase-2 _ - .vi ene_ co mmut at o - allo - st at o -di UNO b inari o?i Que st o.. s e- _ gnale-provoca -il-f atto -che il- circuito multiplexer 207-14 della figura 2 esegua la selezione , in qualit? di sorgente dei segnali di indirizzamento, dei segnali ARAD21010 e ?RADX6010 dal contatore 207-64. Come si vede dalla figura 2, il bit di indirizzamento

meno significativo LSAE22 viene forzato allo stato . ,

di ZERO binario .<1 >Ci? in pratica elimina il bit LS?D22.

.provocando. il fatto che l<f >operaz.ione di doppia paro-? .

la abbia inizio con le unit? di gruppo pari 210-20

_in modo da avere il vantaggio della disposizione di

;decodif reazione di indirizzamento della figura 2.? I ?

bit 21 e X6 specificano i contenuti di quali posizio-.ni di parola nelle unit? di gruppo 210-20 e 210-40 ? -< CL

debbano essere letti in uscita ed applicati ai regi-. . - sA < stri, di dati 206-8 e 206-10.' Questi bit, insieme con o CC- '? ti bit 22, vengono decodificati dal circuiti decodi-- G -e ??? ' e c OS

ficatori 207-20 e 207-31 che forzano gLi appropriati

r segnali di strobe di indirizzamento di riga di deco-? et

'C 2.

dif reazione allo stato di UNO binario .' - - . ??

a ? 3? <

_ . Inoltre, il segnale ALPCNT010 viene commu a

cr> r tato allo stato di UNO binario quando il mult i vibratore bistabile di fase 2 214-25 viene commutato allo

stato di UNO binario . Questo segnale condiziona i circuiti di tempo ri zzaz ione 204 della figura 3 in modo :

da rendere possibile la generazione di segnali di temporizzazione per il pilotaggio ciclico di- ambedue le - -

i

*

1

t ?

I

unit? di. gruppo .21 0-20 e 210-40. durante il ciclo di funzionamento che serve ,.per_.la -operazione di lettura

_In altre_parole, ?.il .segnale, ALPCKT010 forza il segnale RASINH01 O allo. . st ato_ di. .ZERO ..binario Ci?, _ a. sua volta, provoca, il fatto che i. .circuiti porta 204-3

e 204-14 di-tipo__NANI)_f orzino _i._segnali .RASIH000.. e 0RASIH000 allo stato, di UNO. binario , cosa che .abili _ ta la applicazione . dei ,segnali._di t emporizzazione _ _ MRASTE010 e MRAST0010. alle ..unita di gruppo pari e. di?

? - '

_ spari 210-20 e. 21 0-4Q. <'>..Inoltre, _..i_ circuiti porta 204-11 e 204-1.5 di tipo AND vengono condizionati per ap-,4

CI

pii care successivamente, i segnali-di temporizzazion?ii f O . _ MD0ECT010 e MD0pCTO.1_0_.ai .re gisti! pari, e . dispari. .20 6~?-_-? 7^ 8 e 206-1 0.' c: '-y ? < ?? i 2 ~ <C ^ J _ _ L?operazione, di lettura viene eseguita sul-.? JK.

ofi > r-,Q .. O _ la_coppxa di_posizioni_specificata -dai contatori di 2 a-^"- <* >_ indirizzamento-. di aggiornamento .e -di scrittura, --in .^g-?s _ giunta alo .contatore -20.7-64 ?<:>?In_ altre parole,, nella i?? _ maniera precedentemente ..descritta, -i . contenuti .di .in- -_ dirizzo ..dei .contatori di -impulsi -di aggiornamento di - -_ scrittura _da 207-60 -a-.20.7-63 -vengono -alimentati nei -_ registri-di .indirizzi di aggiornamento e nei registri -_ di-Jindirizzi-di .scrittura .207^42 -e - 207-43? -rispetti- -vament e

_ Come., si. vede . dalla - figura 2 , il^s e gnale

i

<' >. . _AIPCNTO00 abilita 1* immagazzinamento dei. segnali di .

_ indirizzamento di riga facendo in. modo _che il circui-_ to porta 207-48 di. tipo . AND costringa _ il ..segnale ..

_ INTRES200. allo ..stato, di ZERO binario.' Ci?, . a. sua voi-_ t a, , provoc.a j.1 fatt o_. che _.il._ circuito porta 207-49 _ ..

_ _di _ tipo NANp_forzi_.il segnale. MREFCT000. allo_..st ato _

_ di . Z ERO .binario, cosa .che. .abilita il .contenuto .di

_ _ indirizzamento del . registro di. .indirizzi, di. aggiorna-, _ _ _ _ mento 207-42 . alla. .applicazione alle unit? di gruppo . _ _ .

. . .dispari e. pari 210-20 e 21 0.-40, I segnali di indiriz- _

r _ _ zamento di riga. vengono immagazzinabi.nei chip di me- . _ . . . ... _ moria ad. accesso ..casuale. .della.. figura. 7 nella ,coppia _ .. _ . _ di_rigb.e specificata .dalle uscite. .dai_c_ircuiti_ de-. <' >_

j <* >_ ?c.o.difi.cat.ori__20.7-2Q.-e .207-3 1-.l_Come. precedentemente ; _ _

_ descritto,..!. ..segnali.. di indirizzamento _vengono memo- _ _ _ _

, * * _ _ rizzati-in .risposta-ai segnali ,.di...st robe degli, in- .... _ ^ ^ ~ ... _ ;?_..dirizzi..di riga pari e. dispari . MR?STEO 10 . e .MR?ST0010 _ .

_ -..generati, in-.rispost a al segnale di. temporizzazione ... _ _ ?

di_. indirizzamento di..riga.MRASTT010..<:>. _ _ . _

_ : _ In maniera ..analoga,. i_ segnali. di indirizza- - -_ _ lmento._di_ colonna .corrispondono ai. contenuti -di .indi-- _ _ ?

rizz ament o ..del .registro 207-43 - de gli._indirizzi_di _ -scrittura. vengono memorizzati, in. tutti_i .chip ...di- me- -. moria .ad. accesso., .casuale,' -In modo pi? spec?fico, -il . -s e gnal e ~MCASTT0.10-dal -gene rat ore . di_t empo ri z zaz ione ?

204 ed il segnale INITAL110 provocano il fatto che . . il circuito porta 207-51 di tipo NAND della figura . 2 costringa il segnale MWRTC000 allo stato di ZERO .. binario Ci? condiziona il registro di indirizzamento di scrittura 207-43 ad applicare il suo contenuto ... di. indirizzamento alle unit? di gruppo 210-20 e . 210- . -. 40. ? .Questi segnali vengono immagazzinati nei chip di . . ..memoria. ad accesso casuale della figura 7 in risposta . al segnale di indirizzamento di colonna MC-ASTSCIO.<1 >. . . La commutazione del multivibratore bistabile 214-25 di fase 2 provoca la commutazione del raul-.tivibratore bistabile di scrittura parziale 208-1 6 "al.-i

?lo stato di UNO binario . <: >Ci? definisce l'operazione

s

. ,di. lettura del ciclo costringendo il segnale READCM000 allo stato di ZERO binario .' Il<" >segnale READCM000 e ..lun segnale di ZERO binario in questo istante e ci?, -? 1 l

ra.sua volta, il fatto che i segnali MEREAD010 e - -M0READ010 passino allo stato di ZERO binario .<1 >Pertan-. :to, i chip . di memoria ad accesso casuale della coppia . scelta<' >di righe vengono condizionati in modo da ese-_/guire una .operazione di lettura in cui i loro contenuti vengono letti in uscita ed applicati ai registri _ di dati pari e dispari 206-208 e 206-10 che sono stat

_ ,ti abilitati dai segnali MD0ECT0010 ed MD00CT0010,

> ,

_ .rispettivamente.<1 >A questo punto, il segnale di comando di lettura HEADCM000. mantiene il segnale MERELB000 _

allo stato di UN0_b inari o .<:>, Ci? inibisce.. il ..contenuto -della sezione di destra dei_ registri 206-8 _e. 206-10 . _ ._ impedendo_._la..sua__applicazione_ alle_loro uscite.<1 >Inol- - - - -tre, il segnale _di_coraando jdi_lettura..READCM000 . ope- _ _ - . ra in modo che i__circuiti_ 20.4... costringano il .segnale _ - - -?/TDOTSC 100 allottato, . di .ZERO 'binario, .ed_.il. segnale _ Mp0TSC010__allo... stato di UNO. binario.' Ci?. ..impedisce ..? _ _ _ la applicazione del. contenuto, delle sezioni di .sini- _

stra dei registri, 2.06-8 e 206-10 ai loro . ingressi? .

Nello stesso .tempo , i contenuti, di parole di lettura, -memorizzati nelle sezioni mtemedie . dei .registri ? - di -206^208 .e _206-/10,_.yengono.._applicat.i_ ai_circuiti? 206- ? ?*? -S?- -C S? ^ -<? >-.12 e 206-14. di .EDACi _ _ _ < v c <: >a <?z? ?~ >O

. . Durante . il. ..ciclo, di funzionamento per la - ai r>? esecuzione della. lettura,.._l e. parole lette in uscita . ? ?3 o dalla coppia di.. posizioni vengono -verificate per gli- - o, -Q ?Si errori per mezzo dei circuiti di .rivelazione, di- erro- -ri inclusi.. entro._i. circuiti. 2.10-1 2 e 210-.14-di-EDAC?.'?

_ Un_ qualsiasi errore a singolo bit -localizzato-nelle ? -_ parole viene corretto...dai -circuiti-di., correzione-di -_ errori-inclusi nei circuiti ..210-1 2 ..e. -210-1 4 -di- EDAC.<; >?

_ Poich?.?il segnale-.PAET?/VTOIO ? .un. segnale di- UNO bina ?

_ rio, _le_ paro Incorrette vengono -.caricate nelle-sezio ?

_ ni._di_.de st ra- dei-re gi st ri- e-ri s critt e -nelle unit ? - di ?

gruppo 210-20 e 210-40 durante l 'intervallo definito dalla successiva occorrenza del segnale MCASTT010 del--la figura 8c. . . . . . . . _

. Nel caso in cui venga rivelata una condi- -.zione per cui pi? di un errore si ? verificato nell'ambito di una parola, ci? provoca il fatto che uno dei . circuiti EDAC *206-1 2 e 206-14 costringa forzatamente il segnale MDIEWE010 oppure il segnale MDI0WE010 allo sfrato di UNO binario . Ci?, a sua volta, porta nello stato di regolazione o di set il multivibratore bistabile di scrittura di aborto pari 208-44 oppure il multivibratore bistabile di scrittura di aborto ? <r ^dispari 208-45 della figura 5 allo stato di UNO binaci rio quando il segnale di scrittura parziale viene Commutato dallo stato di ZERO binario allo stato di UNO? a OC o < binario .<1 >Come qui spiegato ci? comporta l'aborto ?e?<J>~ l'operazione di scrittura,

-O o - - di errore dell'informazione originaria.<1 >cs <87 R>OMA ? [ - . - . Quando il generatore di temporizzazione

- -204 genera il segnale RESET010, il multivibratore bistabile 214-26 di fase 3 viene condizionato dallo

- stato di UNO binario del segnale ALPHA2010 alla com---- - mutazione allo stato di UNO binario.<1 >Come si vede dal? ? la<" >figura 8c, il multivibratore bistabile 214-25 di - fase 2 viene ripristinato allo stato di ZERO binario per mezzo del circuito .porta 214-31 . di. tipo. AND. della figura 4.__ La commutazione. del multivibratore bistabile . .214-26. di fase 3.. inizia una seconda sequenza di . . segnali __di_.temporizzazione_ richiesta .per. la. esecuzio- ..

ne di un ciclo _ di. operazioni, di scrittura. .Poich? _

il segnale.. ALPUCQ10 si.t nova ancora, nello., stato di UNO

binario (vale a dire il. multivibratore .bistabile di

arresto di ciclo.. .214-27 si trova ancora nello, stato _

di UNO binario)., ..ci?. inib?sce. la incrementazione. dei _

contatori. di indirizzamento di aggiornamento,., se rit-_ .

/

lura e. decodificazione. da 20.7.-60.,a_20.7-64_ per mezzo . _

del se gnal e R ADDUCO 00. _ Quindi , _1 ! op e raz i one_ d i _ s c r it - _ . tura viene eseguita sulla .stessa coppia di. posizioni!

entro le _unit? di. stack 21 0-2Q._e_.21 0-40 Nella manie-___

a 6 * -~ ra che . ?.. stata .ora descritta* gli . stessi .segnali -di _ 0 ~-O O

indirizzamento Ili. .riga. e_di. colonna_vengono f atti me- _ <?>*? Li < <fc: >M 4 morizzare nei chip ..di . memo ria ad accesso casuale, del- - ?S > o le. due righe specificate- dai. segnali.. di bit di .indi- _ z ? f? ISI oc _ rizzo .AHAD2101 Q e. _ ARADX601.0.? _ ...

Ip.- breve,.. come__si. vede dalla .figura 4 , - gii

_ stati .dei. .segnali ALP.CNT000_ e-ALP.CNT010 rimangono i- _ <' >-_ (?ntici.__come...conseguenza-.del_ fatto. che_ il., multi vibrato- _

_ re bistabile . 214-26. .di . f ase_3 eviene _ commutato -allo _ ? - - ?

_ stato._.di UNO .binario .;JEn .accordo. _con_ci?,_i -contenuti _

_ di.?.indirizzi--di_riga-del_registro. .20.7-4 2-degli-indi

rizzi di aggiornamento vengono applicati alle unit? di gruppo o di stack 210-20 e 210-40 e vengono me-. morizzati nei chip di memoria ad accesso casuale del-. le. stesse due righe indirizzate durante il precedente ciclo di lettura del funzionamento in risposta al . segnale MRASTT010. . . : _ . .. _

; . . . . .In maniera simile, i contenuti degli indirizzi di colonna del registro 207-43 degli indirizzi di scrittura vengono applicati alle unit? di gruppo

. o di stack 210-20 e 210-40 e memorizzati nei chip di memoria ad accesso casuale della figura 7, in risposta al segnale MCA3TT010. .. .

!

_ _ _ Come si vede dalla figura 8c, durante il -: ciclo di scrittura, ! circuiti genex'atori di temporizzasione .204 ripetono la generazione della stessa se- \ - c !quenza di segnali di temporizzazione che provoca la . <v r >??' <x S ? .lettura in uscita del contenuto della coppia indiriz- . c?

. > ? p H <1 >. zata di posizioni di memorizzazione e la applicazio->> i :ne ai registri 206-8 e 206-10.' A questo punto, il se--gnale di scrittura parziale PARTWT010 si trova nello .stato di ZERO binario.' In altre parole, il multivi- - ? bratore bistabile di scrittura parziale 208-16 viene

r

ripristinato allo stato di ZERO binario in risposta al^^egnale di temporizzazione DLYTO200 poich? in quel momento il segnale ALPHA2000 si trova nello stato di

i

t

t

.UNO binario ?.

_ Poich? il segnale di comando di lettura - -READCMOOO_ed .il. segnale ALPCNT010 sono segnali di UNO - -binario, _ ci?. provoca i! .fatto?.che il - circuito, porta -_214-39 di. tipo NAND. della figura 4 faccia passare il- -..segnale MDRELBOOO. allo stato, di.. ZERO binario .' Ci? . a- - -<** >\

. bilita le. sezioni... di_destra dei. registri.. 206-8 e. 206- ?

IO contenenti la . corretta coppia di parole, alla ap- . - -plicazione.. del loro. .contenuto .alle loro .uscite. Nel- -lo stesso tempo, i segnali READCjrfOOO e. ALP0NT000 fan-no passare ..! segnali. MDOTSC 100 ed .MD0TSCG.10 allo.sta- - -tq. di <'>.UNO .binario ?:_Ci?_ .inibisce . la_ sezione di .sini-- . ?

. . stra. e_la._sezione ini ermedia_dei registri 206-8 _e .206-__1C L. impedendo., ?d esse., di applicare i .segnali -nelle- lo- .

r?. uscite durante questo intervallo . _ 1 _ In. .accordo. ..con .ci?^i. contenuti della coppia

.di posizioni d? memorizzazione indirizzate. precedente-mente. letti, in. uscita .ed applicati nelle -sezioni -di -_ destra . dei._registri _20.6-8 e 206-40 ..vengono. : scritti ? - - -

?

nelle posizioni di memorizzazione .indirizzate? - - - a _ _ In. .accordo? con . ci?,. _um_ qualsiasi- erro re a - -si^SPlo. bit. che.. .si. .verifica nell?ambito di-una- o- -di - - - -.ambedue., le.. parole .lette, in ..uscita saranno stati- co rret -_ ti. utilizzando_i_ circuiti di rivelazione degli errori

_ _?L di co rrezione-.degLi_errori-inclusi. nel?sistema. Co?- - ? si? eventuali errori morbidi o errori soft vengono eliminati dalla coppia? di parole a cui si accede, co-sa che, a sua volta, impedisce a tali errori di trasformarsi in doppi errori che non sono correggibili.

Tuttavia? quando viene rivelata una condizione di doppio errore, il verificarsi di tale condizione viene memorizzato e provoca 1* ab orto dell'operazione di scrittura. In altre parole, in tali casi, . . il segnale EWRITAOOO oppure il segnale 0WRITA000 o . ambedue vengono fatti passare forzatamente allo stato .

< di ZERO binario.<1 >Ci?, a sua volta, provoca il fatto^.

< che il circuito porta 208-23 di tipo AND ed il circhi.

d ito porta 208-25 di tipo AND costringano uno corr?spdn-;

c? <? >dente dei segnali MEREAD010 oppure M0READ010 allo, stfa-??-l** l<'>? to di ZERO :binario.' Ci?, a sua volta? impedisce la -r scrittura delle parole non correggibili in . una cor?j.<JN >M

spondente della indirizzata coppia di posizioni.' Coni| eh menzionato? ci? preserva la condizione di errore entro la parola .non correggibile.<5 >. . _ _ : .. A<7 R>OM <8001>

Come si vede dalla figura 8c, il ripristino del multivibratore bistabile 214-26 di fase 3 allo .. stato di ZERO binario provoca il fatto che il muli ivi -bratore bistabile di arresto di ciclo 214-27 venga ripristinato allo stato di ZERO binario Ci? significa la fine, del ciclo di riscrittura per errore morbido .

? ? ? ? nel funzionamento . Come precedent emente discusso, il

multi vibrato re bist abile 214-26 di fase 3 viene ripristinato allo stato di ZERO binario in risposta al

- segnale RRESET010 dai circuiti di temporizzazione 204.' -- Quando si ripristina il mult ivibratore bi~

: stabile di arresto di ciclo 214-27, ci? provoca il -- fatto che il circuito porta =214-34 di tipo OR commuti il segnale di conteggio crescente ?LPHUC010 dallo stato di UNO binario allo stato di ZERO binario .

Come si vede dalla figura Oc, ci? provoca il fatto

che i contatori di indirizzamento di lettura e di in *

< ?.

dirizzamento di scrittura da 207-60 a 207-63 in ag-- </>

i <

<' >giunta al contatore di indirizzamento di decodifica- 0

a

? zione 207-64 vengano incrementati di una unit?. c o c=.

In altre parole, il segnale ALPHUC010 prof < -: voca la commutazione del segnale di increment azione ? ? 7 RADDUC000 dallo stato di UNO binario allo stato di ? ? Ci < - ZERO binario . Ci? si traduce nell?,ggj.cmamento dei- con- -? ?> c j tutori alla fine del ciclo di riscrittura per erro- -?

?

: re morbido .'

- ; - - - In conformit? con gli insegnamenti della ?

?

presente invenzione, i contatori 214-210-214-12 e

r 214?14 continuano ad operare in sincronismo con i

<? >cicli di aggiornamento .' A seguito del verificarsi di

<f >altri 2047 cicli di aggiornamento, il circuito porta

I

1

!

I

.27.4-1 b _di tipo iNAni) costringe ancora il segnale ?i .comando di riscrittura ALPCOMGOO. allo stato di ZERO binario segnalando 1' inizio Hi un altro ciclo di riscrittura, per .errore morbido . Mediante la sincronizzazione. .dei. contatori .su. un conteggio dispari, che --_ ?__di ..una^unit? .inf eriore al .conteggio massimo di -: 2.048.__(vale a .dire .2 - 1), .ci?. comporta la selezione

?

_ di una sequenza di valori ..di indirizzo -memorizzati

.. __nei ..contatori degli indirizzi di aggi ornamenta se rit-_ tura, e decodificazione da .207- 60 a -207-64 che sele-_ zio nano . .cias cuna - po s i z ione-ne 11 ?-amb it o - de 11 e - unit ? - di -_ gruppo... 210- 20 . e _21.0-4 0 . _ _ _ _ _ _ ? _ .Quel_ che precede-pu? essere osservato- con-<' >-_ ; _ siderando. _una_disposizione- in cui un contatore bina -_ri.o. .di_quattro _bit ..viene usato al posto dei -contatori -214-10, 214-1.2. e_ 214-1 4 -.<'>- In questa disposizione, il _segnale...di. comando-di riscrittura -viene - forzato allo .stato _di-ZER0. binario ogni- 15 conteggi ( 2-1 ) piutto- -sto., che .16,. che. .rappresenta il conteggio -massimo di. ?

c -<?>? < .12 ) .' _ - - - - CU <'>

O

a Ct O _ A.titolo di esempio, si- suppone- che -la -gran-.dezza .di ..parola della memoria sia 32 e che tutti -i c?ol-- ?<? >?-? o -Contatori. siano_regolati-a-ZER0.? Per- fornire una e.a-? . Q .

<

N

_pacit?_di__indirizzamento - binario? di? 32,? il -contatore -s? degli ..indirizzi di- aggiornamento ?-un contatore bilia--

t ? i i

rio di 5 bit, Esso genererebbe la seguente sequenza

di valori di indirizzo: . - . -0,1,2, .Y.?. ..'..<'>..<'>..12,13,14,. . .'.'.'.<'>.28, 29,30,31 , - -.0,1 , 2, . . ?10, 11,1 2, 13, 14, . . .Y25, 26, 27, 28, 29, . . . .?cc. .

. La sequenza di conteggio che definisce gli

indirizzi delle posizioni definite dal contatore bi- --?

nari o di 4 bit a cui. vengono iniziati i. cicli-di riscrittura per errore morbido ? la seguente: - r 0,15,30,13,28,11,26,9,24,7,22,5,20,3,18, . - - .

1, 16, 31,14, 29, 12, 27, 8, 23;6, 21, 4, 19, 2, 17,0. .

. Da quel che precede si vede che, durante

una prima passata degli indirizzi del contatore di ag- -giomamento, un ciclo di -riscrittura per errore mor- -bido ha luogo nella porzione avente il valore di in -dirizzamento 15. In una seconda passata (vale a dire

dopo i successivi 15 conteggi), un ciclo di riscrittura per errore morbido ha luogo nella posizione che

presenta il valore di indirizzamento 30. Questa se- -< fi _ quenza continua nel modo rappresentato.? Facendo in mo *A

1 do che i contatori operino liberamente e rivelando o- - i > ... .. gni volta che si verifica un conteggio di 15, un ci - 0

-fy ? s% C Ui .. . ci? di riscrittura per errore morbido verr? eseguito <?>cJ. N, or> - . in ogni posizione nella maniera non sequenziale.' ? - * ? _ c*

-a t .. ? . - In conformit? agli insegnamenti della pre- <.>

- sente invenzione, la presente grandezza per i conta- -

) I : ! !

xon QI riscrrcTura 2? 4?? ?, 214-12 e 214-14. ? stata scelta allo scopo di ridurre al minimo_ llinterf erenz a cori le normali^ op e raz i o ni_ d e 11 a m emo.r i a e pe r. fornire ancora la^ necessaria protezione dagli errori . <;>

_ _ Da quel che precede, ? stato messo, in _ evidenza il modo in cui la disposizione secondo la jrre- . . sente invenzione protegge il, sistema di memoria contro la contaminazione da particelle alfa ed altri disturbi del sistema. Questo risultato viene ottenuto con una minima quantit?, di circuiti supplementari .;

Si potr? notare che molte .modificazioni possono_essere apportate all^apparecchio della presente invenzione senza con ci?^ allontanarsi dai. .suoi, insegnamenti^ Per esempio, il numero di, stadi . del. conta-tore^ della sezione di controllo . di riscrittura pu? e s s ere ampli at o _o _r i do 11 o_ se condo. le. n e c e s s i t ? per ridurre al minimo _l<,>i<n>1'<e:>^?<,erenza>.-PP.<n>- le nomali, opsrazioni della memoria. Se desiderato , il_.c.ontat o re .. . . pu?_ essere collegato in modo, da ricevere cont e ggi programmat i at t raverso il conduttore omnibus., 1.0 , ,In al- . j . tre parole, )

il cont at o r e pot r ebb e e ss e r e. ,c ar i c at.o. . c on un conteggio predet erminato che .viene, de.crementato di una unit? in risposta a .ciascun ..se gnale_ di. ..comando ? di_ aggiornamento o di gsfresh f ino._a, quando _ viene raggiunto un conteggio in cprrispqndenza__del quale . i- _ .

I f i stante viene iniziato un ciclo di riscrittura ed il -contatore viene ripristinato al conteggio predeterminato .? . . . v_ . . . . _ . ? . -.Altre varianti possono anche essere portate alla sezione di controllo di riscrittura, per e ? sempio la omissione della esecuzione di un ciclo di -aggiornamento durante ciascun* ciclo di riscrittura?' -Tuttavia, per maggiore semplicit?, ?. stato incluso anche il ciclo di aggiornamento.' Inoltre, sar? ovvio -a coloro che sono esperti nel ramo che l'apparecchio -della presente invenzione pu? essere usato con molti diversi tipi di organizzazioni di memoria e chip : MOS come anche diversi tipi di circuiti di aggiorna-? - . mento o refresh e circuiti di rivelazione e correzione degli errori .?

Mentre in conformit? a quanto previsto dalle leggi e dai regolamenti, . ? stata illustrata e de-: . scritta la migliore forma dell'invenzione, talune va -rianti possono esservi apportate senza con ci? allontanarsi dallo spirito dell' invenzione come esposto - -nelle allegate rivendicazioni e che, in certi casi, -alcune caratteristiche dell'invenzione possono esse ? re usate vantaggiosamsite senza corrispondente utilizzazione di altz 3 caratteristiche.1 - - --- -!. . Sistema di memoria a semiconduttore com-_ prendente: _ _ _ _ _ . _ .ura memo ria dinamica contenente un numero . . .di disposizioni ordinate indirizzatili di cellule di _ _ memoria. dispost e . in. un. numero -di_.righe e. di. colonne;. _ _ _ _ mezzi , di rivelazione e ..correzione . degLi . er~ _ _ _ _ro ri ..collegati . a .detta memoria per- rivelare e _corre g- . . ... gere. errori nei contenuti delle. cellule letti in u- . . _ scita da.-detta memoria durante un ciclo di operazio- _ . ne.. della memoria; - - ? - -_ mezzi di. temporizz azione per -forni re se- ... _ _ quenze. di segnali di. temporizzazione per- eseguire det- _

i

_ to_ciclo di. operazione ..della memoria,; - - - -_ ;_ mezzi. di controllo di aggiornamento o re- -fresh-e . di -scrittura collegati- a -detti- mezzi, di -temporizzazione. e -a detta-memoria, detti -mezzi di con-.trono. di,agslo_ to generando periodicamente . j a. i -gnali -di-comando -di aggiornamento in- ri sposta a segrih- - ?-<

< -li- provenienti-da detti mezzi- di -temporizzazione e o UJ -' OS ^ -comprendendo- mezzi- contatori di -indirizzi di riga e <

? > O < ? ? et -di? colonna; e

CO

--mezzi di . controllo-di riscrittura -collegati ,

- J

? / CN detti mezzi- di-cont rollo di- aggiornamento -e -di. sori1?-'ex -tura-?- a- detti-mezzi di temporizzazione, -detti-mezzi -?? -di? controllo di riscrittura- comprendendo-mezzi coiitatori die operano, dopo che 31 ? verificato ogii volta un predet e minato numero di segnali di comando di aggiornamento , per condizionare detti mezzi di temprizzazione in modo da generare una sequenza di se- .

gnali durante un ciclo di operazione di riscrittura

per eseguire cicli di operazioni di lettura e di

scrittura sulle cenile nell ' ambito delle righe e delle colonne specificate da detti mezzi contatori di

indirizzi di riga e di colonna. per rendere possibi-\

le la rivelazione e la correzione, degli errori a singlo bit entro detta memoria per mezzo di detti mez- ,

zi di rivelazione e correzione degLi errori ad una

frequenza predeterminata, rendendo cos? detto . sistema di memoria non suscettibile di errori morbidi o

soft

2.' Sistema secondo la rivendicazione 1 , in

cui detti mezzi di controllo di ri scrittura comprendono mezzi a circuito di decodificazione collegati

<L a detti mezzi contatori, detti mezzi circuitali di ?.

in < decodificazione essendo operativi in risposta ai segnali provenienti da detti mezzi di conteggio ch.e O C

indicano detto verificarsi di detto predeterminato . ? J numero di segnali di comando di aggiornamento per generare un segnale di comando di riscrittura per il . - - C"

Ci ripristino di detti mezzi contatori e per iniziare <

CO ?_ _ detto ciclo di operazione di ri scrittura. _ _

3. Sistema secondo _la rivendicazione 2, in cui. detto mezzo_circuit ale di_de_codif i c azione ^ vi ene_cpllegato a detti mezzi di cont eggio per jprpvocare la generazione di detto _se_gnale_ di__coniimdo di riscrittura in conformit? ad un modulo che ? di un aduniti ? inferiore al, valore di conteggio massimo generato da detti mezzi contatori.^ _ _ _ 4. Sistema secondo la rivendicazione 3, in cui detti mezzi contatori comprendono un numero di stadi e detto modulo ? uguale a 2<n 1 >, in cui n corrisponde,'. a dett o numero di stadi. _ _ _ 5 v Sistejma^ secondo la, ri vendi caz io ne_ 4 t_ in cui il valore n viene scelto in modo da essere un valore idoneo alla, rivelazione, ed alla correzione di eventuali, e r r ori, a sin go 1 o bit nell ' ambito di tutte le suddette cellule di dett a memoria. e dett a. f requenz_a.p redet erminat a viene . scelta, in mo_do?da ridurre, al minimo _1 Linterf erenza con le normali operazioni delmemoria/ _ _ _ _ _ _ 6 Sist ema _secpndp. _la_.rivendica??one .cui n ? uguale a J.1 ? detto modulo ? uguale a. 2047 e J^etta. frequenza, prede te minata ? . uguale_a 0,03 se- . condi

1?. _S?gt_ema se pondo, JLa? rivendicazione, 3 in.

cui dette modulo viene scelto per generare detto segnale di comando di riscrittura quando detto mezzo contatore di indirizzamento di aggiornamento e detto mezzo contatore di scrittura memorizzano un diverso indirizzo di riga e un diverso indirizzo di colonna.__ rispettivamente abilitando la generazione di tutte le possibili combinazioni di detti indirizzi di riga e di colonna.' . . .

8.*Sistema secondo la rivendicazione 7, in cui dette combinazioni di detti indirizzi di riga e . di colonna sono tutte generate in un ordine prede- . terminato .

9.'Sistema secondo.la rivendicazione 8, in cui detto ordine predeterminato ? non consecutivo/ ..

> 10/ Sistema secondo la rivendicazione 2, in cui detto mezzo di controllo di riscrittura comprende ulteriormente un mezzo di controllo di fase di ciclo, per generare segnali che definiscono i diversi cicli, di detto ciclo di funzionamento di riscrittura ed in. cui detto sistema di memoria comprende ulteriormente un mezzo di controllo di comando di lettura/scrittura --collegato a detto mezzo & temporizzazione, a detto mezzo di controllo di aggiornamento e di scrittura e a detta memoria,,,detto mezzo di controllo di fase di cici? comprendendo una pluralit? di.mezzi bistabili collegati in serie per generare detti segnali in una sequenza predeterminata per condizionare detto mezzo, di .tempo rizzaz ione e detto mezzo d? -controllo di comando di .lettura/scrittura per svolgere in sequenza . cicli di-funzionamento - di lettura e di- scrittura

_ su. det.t a. cellula diversa -di- detto - gruppo di cellule -_ entro, dette righe* e. dett e ~colonne, come specificato -_ da detto, mezzo _di .controllo- di aggiornamento e di - -.scritturai

_ _ _ 11 .1 Sistema secondo- la rivendicazione 10,

. in cui detti cicli di funzionamento per le operazio-_ ni. di lettura e di scrittura comprendono un ciclo ^il/> funzionamento per_l 'operazione di -aggiornamento.<1>- -G ^ _ 1.2.' -Sistema secondo la-rivendicazione 10 <?>~- 4 c <? ? >o ..in. cui., detto mezzo di controllo di comando di - lettu~ -o fi . ra/scrittura-comprende-ulteriorment e -un mezzo di con?. -c

o trollo_di aborto -di- scrittura collegato- a detto mez~'? -? -Q-< zo_ di .rivelazione e. di -correzione- degli errori, detto ^ mezzo di ..controllo- di -aborto- essendo condizionato - da - --.un...sagnale proveniente -da detti-mezzi di -rivelazione

.e-jdi_..correzione. di errore che indicano un errore -non -..correggibile per impedire- la -esecuzione di detto ci--do__di. funzionamento -per- ^operazione -di- scrittura im-.pedendo la .scrittura di errori non correggibili- -nel ?

-le? cellule di- dette righe- e -di -dette -colonne come- spe ?

cificato da detti mezzi di__controllo di aggio mamen- . . _

t.o__e_ di .scrittura, ..preservando cos? le. originarie . . . _

.condizioni, di .erro ri.. non correggibili. _.entro-dett e cel- _

lule?.? _ _ _

_ 13 1. Sist ema secondo la, riyendic azione . .10 , _

in cui detto, sistema comprende, ulteriormente .mezzi _ di..indirizzamento,_. detto .numero _di . disposizioni ord?- .

nate essendo organizzate in. almeno una coppia .di .uni-? t? modulari.. di memo ria, ..ciascuna comprendente, una _

pluralit?, di posizioni di. memorizzazione di parola, det-.ti mezzi, di. controllo di .aggiornamento e di . scrittu-?ira .comprendendo .una .coppia. di mezzi.bist abili. colle-. _

?.

.. gati. in.. serie collegati a detti jnezzi di. indirizza- . --*1

_ _ mento, detta coppia_di mezzi bistabili.. collegati in-. _

w _ serie .generando segnali per . condizionare detti, mezzi - - <' >O Ji. _ di. indirizzamento in modo__da. accedere a-tutte_le._.cel- -.3 _ lule di detta memoria di.. una coppia .di posizioni di -- o <1 >_ memorizzazione entro- detta coppia di unit? modulari - ? ? <? >?---l _ di memoria durante ..ciascuno di . detti, cicli -di-funzio- - <?>i-\ _ namento per operazioni di .riscrittura. _

_ 14 . -Sistema- secondo la-rivendicazione- 10, -_ in -.cui ..detto, sistema comprende-ult eriorment e. un mez- ? - -_ zo._di -controllo- di-inizializzazione .collegato- a detto -_ mezzo . di...temporizzazione-e-di -controllo,-. a- detto mez - :

- zo.. contatore. -di_aggiomamentor- a detto -mezzo- di ?indi -

I

riszamento e adetto mezzo contatore di.indirizzi di scrittura, detto mezzo di controllo di inizializzazione essendo operativo in risposta ad un segnale che indica la applicazione di energia a detta memoria in modo da condizionare detto mezzo,.di temporizzazione

in risposta a ciascun segnale di comando. di aggiornamento per generare segnali, per 1*applicazione a detto numero di disposizioni ordinate per svolgere

un ciclo di aggiornamento o di refresh seguito da un ciclo di scrittura su dette cellule aventi indirizzi di riga e di colonna specificati da detti mezzi di controllo di aggiornamento e di scrittura fino a quando tutte le dette cellule di tutte le disposizioni -a ?-r dinate di detto numero di disposizioni ordinate pre^

Q ? ^ sentano in esse predeterminati dati scritti ?O 2.

h o ? ? o~ *ni d 15. Sistema di memoria a semiconduttore di- <? >a- r-? namico comprendente ? <j . . ,un numero di disposizioni ordinate indiriz- l ?4 zabili di cellule di memoria i cui contenuti debbono . <' >essere aggiornati entro un intervallo di tempo predeterminato, ciascuna disposizione ordinata essendo,suddivisa in un numero di righe e di colonne; _

mezzi circuitali di rivelazione e di correzione di errori collegati a dette disposizioni ordinate per rivelare e correggere i contenuti delle cell u n ul a ?.-1. U.C51.1 D ? UUZ<'>HJfi ? e UI1 C l~

ci? ..di .funzionamento di memoria;

mezzi di indirizzamento per applicare indirizzi a detto numero di disposizioni ordinate du-_i_rant e detto .ciclo di funzionamento di memoria; .

.._ .... _ mezzi di controllo .di tempo rizzazione per .

sfornire predeterminate sequenze di segnali di tempo- .

. .. rizzazione per. svolgere detto ciclo di funzionamento

_ di memoria su alcune scelte, di detto numero _. di.. di- .

E sposizioni ordinate; . . _ . .

_ :_ mezzi di .controllo di aggiornamento per. ge-.

..nerare periodicamente .un segnale di comando di .aggiora.

i in ^namento. .per aggiornare le cellule di ..memoriadi una -I

t C' <? >. ?

..diversa, di ciascuna delle..righ.e entro detto numero . O

Cri < O * di disposiziai ordinate entro, uno di .una pluralit?- . . ? ? \ O j ai di intervalli .di tempo di aggiornamento uniformemen- . - oO CJ

te distribuiti, in tutto detto - predeterminato inter- - - ?- o o ?. CN p < vallo di.. tempo ? detto mezzo di. controllo-d.i- aggioma- N <' >?i -i .. mento essendo. .. collegato . a- detto mezzo . di indirizza-E mento e., a.detto mezzo di tempo rizzazione e di contro 1-jlo? . detto_mezzo di. .controllo di aggiornamento compren-!

dendo. un mezzo, contatore di indirizzi di aggiornamen--fto per_il. conteggio -sequenziale attraverso tutti -gli -i

!

-Indirizzi-di- riga- richiesti per l? aggiornamento d? - --detto .numero, di -disposizioni -ordinate indirizzabili; -1

I

un mezzo .contatore di .indirizzi di scrittura collegato in.serie con detto mezzo contatore di indirizzi di aggiornamento e con detto mezzo di indirizzamento, detto mezzo contatore di indirizzi. di. scrittura essendo operativo in risposta a detto 3e-, gnale.di comando di aggiornamento per.generare segna-.li di indirizzi di colonna;.e _ .. . .

... . un mezzo di controllo di riscrittura per errore morbido collegato a detto mezzo di controllo di comandi di aggiornamento, a detto mezzo di temporizzazione e di controllo e a detto mezzo di indirizzamento, .detto mezzo di controllo di riscrittura per ? errore morbido comprendendo un mezzo contatore clid^ ! Q. </> opera . in risposta a detto, segnale, di comando di ag-? .

O

giomaraento per generare una sequenza di conteggi

u per condizionare detto mezzo di temporizzazione e di controllo per iniziare un ciclo di funzionamento dir. . riscrittura dopo ogni,volta che si verifica un pre-'Q -Cd di aggior- s N determinato numero di segnali di comando

namento generando segnali durante detto ciclo di funzionamento di riscrittura per svolgere dette operazioni di lettura e di scrittura su detta cellula diversa di detto gruppo di cellule nell?ambito delle righe e delle colonne come specificato dal contenuto di detto mezzo contatore di indirizzi di aggiorna..mento., e disdetto mezzo contatore di indirizzi di . . scrittura rispettivamente applicati a.detto.mezzo di -,

r indirizzamento per.rivelare e correggere errori a _ .

.singolo bit nel contenuto di tutte le cellule di.det?

Ite .disposizioni ordinate con detto mezzo .di rivela-. . .

;zione e di correzione di.errori con una frequenza -. .

r

,i predeterminata, rendendo cos? detto sistema di memo- . ?

,ria.meno suscettibile di errori m?rbidi.- . _ -!

^_ _ 16. Sistema secondo la rivendicazione 15,. .

j. in cui detto mezzo di controllo di ri scrittura com-.

? prende un mezzo di abilitazione collegato, per. rice-L vere segnali da detto mezzo contatore in rappresen-- -?

>

. S ! tazione di. detta sequenza di conteggi, . detto- mezzo ? __? .A \ _ i di abilitazione -essendo operativo in risposta a se-I

-J-gnali-che.rappresentano- un predeterminato conteggio

)

? _ -- corrispondente a detto verificarsi -di-un- predeterrai- - ? . _.....r>-ao !

-unato numero di intervalli di-tempo di aggiornamento - _ <? >. o I 'V. ? O - iper.generare un-segnale*di comando di-riscrittura di 3

!

- i uscita per-. il ripristino di detto mezzo-contatore e

I

? per iniziare detto ciclo di funzionamento di riscriti

!

<? >I

.- 17.- Sistema secondo -la rivendicazione 16,

- uin cui detto mezzo di abilitazione viene collegato .

-- a rdettomezzo di conteggio per provocare la-genera-?

- i-zione di detto segnale di comando -di riscrittura-di

uscita in conformit? ad un modulo che ? di una unit? inferiore al conteggio massimo generato da detto mezzo contatore.' _ _

_ 18. Sistema secondo la rivendicazione 16,

in cui detto mezzo contatore comprende un numero di

n~* 1

stadi e_detto modulo ... ? uguale a .2 in cui n corrisponde a detto numero.. di stadi . _ _ _

_ 19. . Sist ema .secondo la. rivendicasi) ne 17?

in cui . n viene scelto in modo .j?a_avere un valore idoneo a . rivelare e correggere un ..qualsiasi errore a singolo bit entro__tutte le .cellule di sdetto numero

.. di .disposizioni ordinate e <">detta frequenza predeter4

N ^ ?-' v?

1 minat avviene scelta in . modo. .da ridurre al minimo l*iaa-Q ^ A terferenza con. le .normali operazioni della memoria. . t. ..

O

. . . 20.? Sistema secondo .la l'ivendic azione . 18,. C? j.in cui .n ?. uguale __a_ 1,1 detto, modulo ? uguale_a. 2047 C _ ...e^detta frequenza._p redeterminai a. ? .uguale a 0, 03 <">7 ~5

" e? -.secondi _ _ _ _ _ _ .

tP - _ 21 V Sistema secondo, la. rivendicazione.. .16, . CTI _in._cui -detto modulo., del. mezzo contatore .viene scelto .

i

.?in. modo .da provocare detta .generazione di ciascun se-ugnale, di comando, .di. ri scrittura quando un diverso .indirizzo di .riga, ed un diverso- indirizzo di colonna ..

.sono memorizzati .in detto ..mezzo contatore di indiriz--i-zi. di aggiornamento. ed in.detto mezzo-contatore diindirizzi di. scrittura rispettivamente rendendo pos-.

sibile di generare tutte le possibili combinazioni

di detti indirizzi di riga e di colonna.<' >_ ?

22. , Sistema secondo la. rivendicazione 21 ,

in cui tutte le suddette combinazioni di det \ ti indi- .

rizzi di riga e di colonna sono generati in. un ordine predeterminato .' ? _ _ _ _

23. Sistema secondo la.rivendicazione 22,

in cui detto ordine predeterminato ? non consecutivo."

24. Sistema secondo la rivendicazione 16, ..

in cui detto mezzo di controllo di riscrittura coni- .

prende ulteriormente un mezzo di controllo di fase di

?ciclo per generare segnali che definiscono i diversi - ??

< cicli di detto ciclo di funzionamento di riscrittura ? 4.

O

ed in cui detto sistema di memoria comprende mezzi .1 o ai di controllo di comando di lettura/scrittura collega ? ?? ti a detti mezzi di temporizzazione e di controllo,

' (N -i a detti mezzi di controllo di aggiornamento,-a detti

G<:r >?tO mezzi di controllo di riscrittura e a detto numero - ??

?

di disposizioni ordinate, detti mezzi di controllo di

.fase di ciclo comprendendo una pluralit? di mezzi bistabili collegati in serie per generare detti segnali

in una sequenza predeterminata per condizionare detti

mezzi di temporizzazione e di controllo e detti mezdi controllo di comando di lettura/scrittura per svol

gere in sequenza cicli di operazioni di lettura e di scrittura su detta cellula diversa di dette cellule contenute in dette righe ed in dette colonne come specificato dal contenuto di detti mezzi contatori. di indirizzi di aggiornamento e di detti mezzi conciatori di..indirizzi .di.scrittura,, rispettivamente.' . . <~ >_ _ 25.' Sistema secondo la rivendicazione 24, . in cui detti cicli di. operazioni di lettura e di scrittura comprendono ,un_ciclo. di .operazione di ag- . giomaraento o refresh.; . _ . . .

26. Sistema secondo la rivendicazione 2?, . <1 >V. <1 >d.

_ in cui detti mezzi di controllo di comando di letta-7 ra/ <">scrittura comprendono ulteriormente mezzi di c ion- :i .

)<' >r. trollo di aborto.di scrittura collegati a detti me.?-i ? _.zi di rivelazione e di correzione di.errori,.detti4 ? mezzi .di controllo,di aborto essendo,condizionati d/Va.r.<

V

.; un segnale da detti mezzi, di rivelazione e .correzioni S

< . ne. di_errori che ...indie a .un. errore non correggibile . .

G? per inibire la generazione di segnali durante detto1... _ cicloidi scrittura per impedire la scrittura di erro-_ ri non. correggibili nelle cellule, di. dette ri|?ie .e... -_ _ di .dette colonne come specificato da detti mezzi con- -!

_ _ statori, di indirizzi di aggiornamento, e . di-scrittura, -! in

_ preservando cos?/dette-cellule le originarie.condi-_ _ Azioni -di errori non correggibili. - - - _ _ _ 27 ? Sistema secondo la rivendicazione 24,

in cui detto numero di disposizioni ordinate ? orga-. nizzato in.almeno una coppia di unit? modulari di memoria, ciascuna contenente una pluralit? di posizio-_ ni di memorizzazione di parole, detti mezzi contatori

di indirizzi di scrittura comprendendo una coppia di

mezzi- bistabili collegati in, serie collegati a detti

mezzi di indirizzamento, detta coppia di mezzi bista-^bili collegati in serie generando uegnali per condizionare detti mezzi di indirizzamento in modo da accedere a tutte le cellule di detta memoria di una coppia di posizioni di memorizzazione nell'ambito di det

?/> . ta coppia di unit? modulari di memoria durante cia <

<">So<" >ai ^1- <?><. scuno di detti cicli di operazioni di riscrittura. o

? <:: >?<" >-28.' Sistema secondo, la rivendicazione 24, f <^>L?oci in cui detto sistema comprende ulte rio mente mezzi co - di controllo di inizializzazione collegati a detti

? mezzi di tempo rizzazione e di controllo , a detti mez? 1 . zi -contatori di aggiornamento , a detti mezzi di indirizzamento e a detti mezzi contatori di indirizzi di

scrittura, detti mezzi di controllo di inizializzazione essendo operativi in risposta ad un segnale che

-- indica l 'applicazione di energia a detto sistema di

memoria per condizionare detti mezzi di teraporizzazio-? ne e di controllo in risposta a ciascun segnale di

comando di aggiornamento per generare secali per la applicazione addetto numero di disposizioni ordinate . per svolgere un. ciclo, di aggiornamento seguito da

. un . ciclo di scrittura su . dette cellule che hanno gli -.-.indirizzi di. riga e . di_ colonna specificati . dai con-- ^. tenuti _.di detti, mezzi contatori di aggiornamento e .

_ di detti mezzi contatori di. indirizzi di scrittura rispettivamente. fino -a~ quando tutte . le suddette cel--_. lule di . detto_nuraero . di disposizioni ordinate pr e sen-_ tano dati predeterminati.. in. esse-scritti .' - .

. . - 29. Sistema. di memoria- a semiconduttore di-.nemico comprendente a.

t/i 1 < ? almeno una- coppia- di unit?, modulari di m^? -,j~

Dt - moria,- . ciascuna unit?-comprendendo una pluralit? diC; .

r?<' >o ai righe -di chip di- memoria MOS, - ciascun chip compren- <'>

N. CO

- adendo un numero di-disposizioni -ordinate -di- cellule

o o - .-di. memo ria- organizzai e in un numero di righe e di co l?-? .-lonnej-? 0 - : - ^ - ? - - - - -- mezzi circuitali di- rivelazione e di cor ? ? rezione degli errori -collegati ? detta coppia di u- - - -|

? nit?- modulari -di memo ria- per -rivelare e -correggere ? errori - a singolo bit- nei contenuti delle cellule sot-? r-toposte alla -lettura -in uscita da dette unit? modu-

r

?=-lari di memoria durante un ciclo- di funzionamento per - Ila memoria; - - - -

i

?

i

mezzi di indirizzamento per applicare indirizzi a detta pluralit? di righe di chip durante

detto ciclo, di. funzionamento della memoria;. _ _

mezzi di controllo di teraporizzazione per

fornire sequenze di segnali di temporizz azione per

. ese !guire detto.. ciclo di funzionamento di memoria;

mezzi di controllo, di aggiornamento o di

refresh per generare un segnale di comando di aggio r~

.. . namento per. aggiornare le cellule di memoria entro

... una riga di dette disposizioni ordinate, di detta pluralit? di righe di chip di . ciascuna di dette unit?

1 modulari di memoria durante ciascuno di una plurali- cL \ i liTi

<

-, t? di cicli di funzionamento di aggiornamento unifor- * i C -i < . . . mement e distribuiti, detti mezzi di controllo di ag-) giornamento essendo collegati a detti mezzi di indi--3 _ rizzamento e a .detti mezzi di controllo di tempo riz-O o , . zazione, detti mezzi di controllo di aggiornamento . . 1 .. comprendendo un contatore di. indirizzi di aggiorna- .. - -V-\ . . mento per il conteggio, sequenziale di tutti gLi in (

dirizzi di riga richiesti per l' aggiornamento di tutte le cellule di . dette unit? modulari di memoria; .

. . .. un contatore di indirizzi di scrittura col-_ _ legato in serie con detto contatore di indirizzi di

_ aggiornamento e con detti mezzi di indirizzamento, .

. : detto contatore di indirizzi di scrittura essendo u-

I

sci 1*0 per li conteggio sequenziale di .tutti gli indi-rizzi di colonna richiesti per la scrittura di dati in tutte le suddette cellule di dette unit? modulari di memoria; e

_ _ _ _ _ mezzi.di controllo di. riscrittura. collegati _ a detti mezzi di .controllo di aggiornamento, a detti _ . _ . . mezzi. di_ indirizzamento e a detti mezzi di control- _ _ lo di t.emporizzazione,. detti mezzi di controllo di ri- . , ... _ , _ scrittura comprendendo un contatore avente un prede- _ _ terminato numero di stadi per .generare un predet ermi- . _ . _ _ nato conteggio massimo, detto contatore essendo opera- _ r ? /. ... _ tivo dopo aver generato un conteggio che. corrisponde _

'?<? >,

1 _ _ _ :ad un predeterminato numero di . segnali di comando- di ?J_

- ? _ aggiornamento per condizionare detti mezzi . di . control- -1 -. _ _ lo di temporizzazione per iniziare un. ciclo di fun~- - ' . _ _ _ _ zionamento di ri scrittura durante il quale cfetti mezzi ? -! ? o _ _ _ _ di controllo di .temporizzazione .generano ..una sequenza - +-_ _ di .segnali per eseguire . cicli . di operazioni, di. let tu-. - 1 ?

<1>

_ ra e. di scrittura su dette cellule in. una riga di .chip ? ' _ _ _ _ di ciascuna di dette unitg. modulari di memoria nel- . ? _ _ l<f >ambito, delle righe e delle colonne come specificato -I

_ _ da detto contatore di .indirizzi di aggiornamento e -_ da detto contatore di indirizzi di scrittura rispetti- -_ _ vamente per rendere possibile -la rivelazione e la cor- -_ _ ?,_ rezione. degli errori a singolo bit entro detta coppia

i

f

U.J. uui-i- oa. luuuuicirj. m fflemoria con ae? uG mezzo Q? rivelazione e di correzione degli errori ad -una frequenza predeterminata sufficiente per rendere detto sistema non suscettibile di errori morbidi.<1>

30.; Sistema secondo la rivendicazione. 29? in cui detti mezzi di controllo di riscrittura comprendono mezzi circuitali di decodificazione collegati a detti mezzi contatori, detti mezzi, circuitali

di decodificazione essendo operativi in . risposta a detti segnali provenienti da. detto contatore per indicare che si ? verificato detto predeterminato numero.

< di segnali di comando di aggiornamento per generare ?. _

r 1 un segnale di comando di riscrittura per il ripristi- .: : no di detto contatore e per iniziare detto ciclo di . , funzionamento di ri scrittura.' _ _ _ _ .

31 ?' Sistema secondo la rivendicazione 30, in cui. detti mezzi circuitali di decodificazione sono collegati a detto contatore per provocare la generazione di detto segnale di comando di. .riscrittura in conformit? ad un modulo che ? di* una unit? inferiore

al valore di conteggio massimo generato da detto contatore.<1>

.3 2 J Sistema secondo la rivendicazione 31? in cui detto contatore comprende un numero di stadi e

n 1

detto modulo ? uguale a 2 in cui n corrisponde a -i

_detto numero di stadia - _ _

..._ _ 33. Sistema secondo la rivendicazione 32,

in cui n viene... scelt_o_in .modo..da.avere un valore i~ .

.doneo a rivelare e . correggere un qualsiasi errore a

_b.it .singolo-.entro tutte le cellule .di dette unit? mo- . . -dulari di. memoria.. e. detta frequenza predeterminata

viene scelta in modo da ridurre al minimo l'interfe- .

. .. ... _ renza con.le._norraali_.operazioni della memoria.. . __ _ _ 34 / Sistema,secondo_la,rivendicazione 33, -... . in cui..n_? uguale.a _11, detto.modulo ? uguale a 2047

.. ._ .... .. _ e detta frequenza predeterminata .? uguale a 0,03 se-. _ ...._ _ cond?.? _ _ _ _ _ - - ---- 1? l

? ? ? _ _ _ _2_ ~35/ Sistema .secondo .la rivendicazione-31, -.--r----__ _ in .cui detto,modulo-viene scelto per generare detto ? -_ _ .segnale di.comando di riscrittui-a quando detto conta- - -_ tore. di ..indirizzi-di aggiornamento e detto -contatore

- - - di indirizzi di scrittura-memorizzano un diverso in- -- - - J:- dirizzo dOi.riga e_un -diverso indirizzo-di colonna -ri-\ .. - - spettivamente. rendendo-cos? -poss?bile -la generazione -. -- - - di. tutte le. possibili-combinazioni di detti indirizzi _ _ ?di-riga-e -di-colonna.'- - - - - ?. -- 36. Sistema-secondo-la rivendicazione 35,. ? . - - in-.cui dette combinazioni di detti indirizzi di riga ? <: >? ? - - e-di . colonna sono -tutte generate in un predeterminato

.... - - - ordine -non-consecutivo.-? - - - - --.

I

\

* A . 37.. Sistema secondo la rivendicazione 30,- - -<">

_ in cui detto mezzo di controllo di riscrittura com--. -? ? .prende, .ulteriormente un mezzo di controlla della fa-. . -se del ciclo per generare segnali che definiscono i ? . . diversi cicli di detto.ciclo di operazione di riscrit-.. tura.'ed.in -cui detto sistema di memoria comprende ulteriormente un mezzo di controllo di comando di let-.

. .tura/scrittura collegato a detto mezzo di temporizzazions di controllo, a detto mezzo di controllo di aggiornamento, a detto mezzo di controllo di riscrittura e a detta coppia di unit?modulari di memoria, detto mezzo di controllo della fase del ciclo comprenden- <' >. do una pluralit? di mezzi bistabili collegati in serie per generare detti segnali in una predeterminata

- sequenza per condizionare detto mezzo di controllo di

- temporizzazione e detto mezzo di controllo dei coman--. di di lettura/scrittura in modo da svolgere in sequenza cicli di operazioni di lettura e di scrittura su<.>' - dette diverse cellule entro dette righe ed entro dette colonne come specificato da detti contenuti di detto contatore di indirizzi di aggiornamento e di'detto <~ >. contatore di indirizzi di scrittura, rispettivamente.

- -- -- 38. Sistema secondo la rivendicazione 37<'>, <.>

in cui detti c-i^li di operazioni di lettura e di scrit-? tura comprendono un ciclo di operazione di aggiornamen

IJU.

. 39* Sistema secondo la rivendicazione 37, in cui detto mezzo di controllo dei comandi di lettura/scrittura comprende ulteriormente un mezzo di con--trollo di aborto di scrittura collegato a detto mez-.zo di rivelazione e di correzione degli entri, detto mezzo di controllo di aborto essendo condizionato dai segnali provenienti da detti mezzi di rivelazione e di correzione degli errori per indicare un errore non correggibile nel contenuto letto in uscita da dette unit? modulari di memoria durante detto ciclo ^i Q.

operazione di lettura per inibire detto ciclo di tscrit < <'>tura impedendo la scrittura di errori non correggo- <? >l ? i- <C ? bili nelle cellule di dette righe e di dette coloi Osn^ <Z >? o: 5 <? >< UJ ce ?specificate da detti contatori di indirizzi di agg^oie-s.

Ni < CO namento e di scrittura, preservando cos? le origina-^ o , '? -d o i ? ? ?N ne condizioni degli errori non correggibili entro ?

oc < dulari di memoria.<1 >- & i dette unit? mo

;<. >40.?Sistema secondo la rivendicazione 37, in cui detto sistema Comprende ulteriormente un mezzo di controllo di inizializzazione collegato a detto mezzo di controllo di temporizz azione, a detto contatore di aggiornamento, a detto mezzo di indirizzamento e a detto contatore di indirizzi di scrittura, <? ><

detto mezzo di controllo di inizializzazione.essendo plicazione di energia a detto , sistema di memoria per condizionare detto.. mezzo di. .controllo, dijtemporizza- ..

zione in risposi a . a ciascun _ segnale di comando di. ag-. giovamento per generare segnali, per .la .applicazione

a detta pluralit? di ri ghe. di. chip, per eseguire un _

ciclo di aggio rnamento. seguito, da un ciclo, di .scr?t

tura su dette cellule .entro, detta pluralit? di. righe

di chip aventi gli.. indirizzi . di _ riga.. e. di. colonna ..spe-cificati .dai contenuti _ di . detto contatore di. aggi ornamento e_ di detto... contato re. .di indirizzi di _scrit.tu-._

ra_ rispettivamente .fino acquando tutte.-.le cellule, di A a

t/i tutte le. . disposizioni..ordinate, di _detto numero, di . di- .

ui sposizioni oi<*>dinate_presentano in. esse. scritti, prede- _ .. . .. . Ote .5,<

O

t erminat ? . dat i _ _ _ D

. _ C4 . < 1.0. LU BS . 1981 _ _ . .. . . ?.

Roma* 1 5 LU6 ..... . < M

OO P HOWEYWBLIJ :??O:?:?AI <'>,T;K srsrras,

p_?_: ING. B?RZ/JiO ZAN ARDO.. ROMA S.p.A.l ivi -??/ gr..'-.7l4*i ca

[A-L*

SL? 00

?.

<?>?

hs-j: L'U[ficia!e Romanie _

o ^

V, J

?<? >?>

.iA *

* ni5

C*