IT8224131A1

IT8224131A1 - Unita' di memoria, di sola lettura, collegate in cascata, per l'elaborazione di segnali

Info

Publication number: IT8224131A1
Application number: ITMI1982A024131A
Authority: IT
Original assignee: Rca Corp
Priority date: 1981-11-09
Filing date: 1982-11-08
Publication date: 1984-05-08
Also published as: US4470125A; KR840002797A; IT1163017B; AU554210B2; GB2109135A; IT8224131A0; FR2516330A1; DE3241204A1; GB2109135B; ES8403264A1; ES517028A0; AU9010982A; CA1177174A

Description

DOCUM ENTAZIONE

RILEGATA

RCA 76557

4/68 774 ve.

Descrizione dell 'invenzione avente per titolo:

"" UNITA' DI MEMORIA, DI SOLA LETTURA , COLLEGATE

t IN CASCATA , PER L'ELABORAZIONE DI SEGNALI ""

f

a nome: RCA CORPORATION

a: 30 Rockefeller Plaza

New York, New York 10020 - U.S .A. -di nazionalit? statunitense ed elettivamente domi_

ciliata a tutti gli effetti di Legge a Milano -Via Dogana, 1 - presso il mandatario Ufficio Brevetti

Ing. C.GREGORJ - ? ?

> O (Deposit ? ii _ 8 NOV, 1982 140 ? 2 4 1 3 ! A/ 82 a vl c ue n O O

Q u z RIASSUNTO JL e:

La presente invenzione si riferisce ad un

f moltiplicatore ad alta velocit? utilizzabile , ad

esempio , per segnali video e formato da unit? di

memoria di sola lettura ROM (12-18 ) , collegate in

cascata? Ogni unit? di memoria ROM e' suddivisa in

pagine ed ogni pagina contiene differenti coefficienti di moltiplicazione . I bit presentanti un

significato differente , di un segnale di controllo ,

vengono alimentati ad ogni unit? di memoria ROM ,

per la selezione di una pagina, per 1 'elaborazione

del segnale video.

DESCRIZIONE DELL'INVENZIONE

La presente invenzione si riferisce alla elaborazione di segnali digitali e concerne, in particolare, la moltiplicazione di segnali video, di tipo digitale.

La moltiplicazione rappresenta una funzione comune di elaborazione di segnali, adottata per segna li video, I segnali video si presentano, attual_ mente, in misura sempre crescente, sotto forma di segnali digitali, tipicamente con una risoluzione di 8 bit (256 livelli della scala dei grigi), se si desidera moltiplicare un segnale digitale a 8 bit per un segnale di controllo a 8 bit (il quale pu?1 essere costituito da un altro segnale video, da un segnale di tonalit? di colore, e cos? via), il segnale risultante, costituente il segnale rappresentativo del prodotto, presenta 16 bit (65*536 li_ velli di grigio). Poich?* un segnale a 16 bit non pu?* venire trasmesso attraverso un sistema a 8 bit, alcuni dei bit in uscita dal moltiplicatore, devono venire scartati. In particolare, vengono scar_ tati gli 8 bit meno significativi, in modo tale da lasciare gli 8 bit pi? significativi per la rappresentazione del segnale indicativo del prodotto.

Poich?* il moltiplicatore e* in grado di fornire un segnale rappresentativo del prodotto, a 16 bit, risulta evidente che lo scarto dei bit comporta una scarsa utilizzazione del moltiplicatore relativa mente costoso.

Una soluzione che consente di realizzare un moltiplicatore digitale comporta la costruzione di una tabella di consultazione, comportante l'impie go di memorie per sole operazioni di lettura ROM (read only memory). I segnali di ingresso e di controllo, presentanti individualmente, una lunghezza di 8 bit, possono venire considerati come una singola parola di indirizzo di 16 bit, tale parola potendo "consultare" 65*536 locazioni di dati? Tuttavia, anche in questo caso, se il segnale rappresentativo del prodotto e? limitato ad una parola di 8 bit, esisteranno pi? locazioni di dati che parole dati caratteristiche .

Un altro modo per la moltiplicazione di segnali comporta l'impiego di una memoria ad accesso casuale RAM (random access memory), controllata da un microprocessore, secondo quanto illustrato e descritto nella domanda di brevetto statunitense No? 286.264, depositata il 23 Luglio 1S81, a nome R.A. Dischert. In un sistema di questo tipo, la memoria RAM viene caricata con coefficienti di tra - 4 - JCVO \ I \-tn. r P-r m ; ? sferiraento rappresentati ? ad esempio? da un' moltipli__ catore , per mezzo del microprocessore oppure , in una versione alternai iva, da un circuito cablato , durante l 'intervallo di soppressione verticale, o durante parecchi intervalli di soppressione orizzontale, un sistema di questo tipo non pu?* essere sufficientemente rapido da effettuare la moltiplicazione di un segnale video quando il segnale moltiplicatore varia durante una linea orizzontale come si verifica, ad esempio , quando il segnale moltiplicatore ? rappresentato da un segnale di tonalit? cromatica o da qual_ siasi altro segnale video.

Conseguentemente , e? desiderabile moltipli^ care segnali presentanti un'ampia larghezza di banda in modo economico ed in grado di sfruttare compietamente i circuiti impiegati per questo scopo.

In accordo con un aspetto della presente invertzione , un metodo per elaborare un segnale digitale di ingresso , in accordo con un segnale digitale di control^ lo , comporta le fasi di moltiplicazione del segnale di ingresso per un fattore di scala determinato da un bit del segnale di controllo. Il fattore di scala presenta un dato significato. Questa moltiplicazione forma un primo segnale di prodotto? Successivamente , il primo segnale di prodotto viene moltiplicato per

un fattore di scala, determinato da un bit differente del segnale digitale di controllo. Questo fattore di scala presenta un significato differente dal dato significato. Questa moltiplicazione forma un secondo segnale di prodotto?

In accordo con un altro aspetto della presente invenzione, viene fornito un apparato per l'elaborazione di un segnale digitale di ingresso, in accordo con un segnale digitale di controllo? Un primo moltiplicatore moltiplica il segnale digitale di ingresso per un fattore di scala determinato da un bit del segnale di controllo. Il fattore di scala presenta un dato significato. Un secondo moltiplicatore moltiplica il primo segnale di prodotto per un fattore di scala determinato da un bit differente del segnale di controllo? Questo fattore di scala presenta un significato differente dal dato significato? Questo moltiplicatore forma un secondo segnale di prodotto.

La presente invenzione risulter? pi? evidente dall'analisi della seguente descrizione det_ tagliata la quale deve essere considerata in unione al disegno allegato, nell'unica figura del quale e* stato riportato un diagramma a blocchi di una forma pratica realizzativa dell'invenzione.

La figura illustra un terminale di ingres_ so 11, del tipo per 8 bit (8 terminali di ingresso, uno per ogni bit del segnale di ingresso), in grado di ricevere un segnale video digitale a 8 bit . Il segnale di ingresso pu?' venire derivato da una telecamera, da un videoregistratore a nastro, e cos? via, detto segnale essendo stato digitalizzato (campionato e quindi quantizzato) per mezzo di un convertitore analogico/digitale (non illu_ strato), come risulter? evidente agli esperti del settore. Il segnale video digitale viene alimentato ad un ingresso per gli indirizzi di una unit? di memoria per sole operazioni di lettura ROM 12.

L'unit? di memoria ROM 12 presenta 1024 locazioni di memoria, ognuna di 8 bit. Questa unit? di memoria ROM e' del tipo 93451, fabbricata dalla Fairchild Co? e da altri produttori. Il segnale video comprende 8 bit quantunque debba essere sot__ tolineato il fatto che l'unit? di memoria ROM 12 presenta 10 linee di ingresso per gli indirizzi.

Pertanto, il segnale video di ingresso viene applicato ad 8 delle 10 linee di ingresso per gli indirizzi. Il circuito proposto dall'invenzione presenta un ingresso 10 per i segnali di control_ lo a 8 bit, comprendente i terminali di ingresso 10a, 10b, 10c, IOd, lOe, lOf , 10? e lOh i quali ricevono, rispettivamente, i bit pi? significativi MSB (most significant bit) ed i bit meno significativi LSB (least significant bit) di un segnale di controllo moltiplicatore? Questo segnale di controllo pu?* venire derivato da commutatori del tipo a comando manuale tramite una rotellina, non rappresentati, da un dispositivo che fornisce una rappresentazione digitale dell'angolo formato da un angolo rispetto ad una data posizione fissa di riferimento, non illustrato, collegato alla manopola, da un convertitore analogico/digitale collegato ad un potenziometro , non rappresentato , oppure pu?' comprendere un altro segnale video, a carattere digitale, derivato in modo indicato, rispetto al segnale presente sul terminale di ingresso 11? I due bit pi? significativi vengono applicati ai rimanenti due ingressi per gli indirizzi dell'unit? di memoria ROM 12, per il controllo dell'attenuazione del segnale derivato dal terminale di ingresso 11, operando in conformit? a quanto verr? in seguito descritto?

Il segnale a 8 bit, in uscita dall'unit? di memoria ROM 12, viene alimentato agli 8 bit dell'ina gresso degli indirizzi a 10 bit dell'unit? di memoria ROM 14 da 1K per 8 , mentre i rimanenti due bit f H - p

- 8 -

degli ingressi di indirizzo ricevono i successivi due bit meno significativi del segnale di controllo dai terminali di ingresso 10c e 10 d. In modo ana_ logo , il segnale a 8 bit dall'unit? di memoria

ROM 14 viene alimentato agli ingressi per gli indirizzi dell 'unit? di memoria ROM 16 da 1K per 8 ? mentre i rimanenti due ingressi degli indirizzi ricevono il segnale di controllo dai terminali di ingresso lOe e lOf ? Infine , il segnale a 8 bit, in uscita dall 'unit? di memoria ROM 16 viene alimentato agli ingressi degli indirizzi dell 'unit? di memoria ROM 18 da 1K per 8 , mentre i rimanenti due in^ gressi di indirizzo ricevono il penultimo bit meno significativo ed il bit meno significativo LSB del segnale di controllo , dagli ingressi 10? e lOh, rispettivamente? Il segnale video di uscita, a carat_ tere digitale , derivato dall'unit? di memoria ROM 18 , e' disponibile in corrispondenza del terminale di uscita 20 a 8 bit , per l 'ulteriore elaborazione, o conversione in un segnale analogico, per mezzo di un convertitore digitale/analogico , non rappresentato?

Ognuna delle unit? di memoria ROM 12, 14 , 16 e 18 pu?' essere considerata come formata da

4 unit? di memoria ROM, di dimensioni inferiori , ogauna presentante una dimensione 256x8 , ogni ROM

di dimensioni inferiori essendo considerata come pagina 1, 2, 3 e 4* rispettivamente. La i?ina 1 di tutte le unit? di memoria ROM viene selezionata alimentando il segnale a carattere binario "11" sulla particolare coppia di linee di controllo in corrispondenza del terminale 10, per quella particolare unit? di memoria ROM? La selezione della pagina 1, di ima unit? ROM, introduce un'attenuazione nulla. Conseguentemente, sulla pagina 1 di tutte le unit? di memoria ROM, ogni locazione di memoria viene programmata in modo tale da contenere un valore rappresentante, in forma binaria, la propria locazione di indirizzo. Ad esempio: pagina 1, indirizzo 1, valore 1; pagina 1, indirizzo 2, valore 2, e cos? via. Le unit? di memoria ROM possono venire programmate mediante maschera, quando fabbricate, oppure programmate sul campo. Entrambe le tecniche in questione sono note nel settore specifico.

Per segnali video, e' desiderabile regolare il guadagno in incrementi che corrispondono alla minima variazione percettibile di ampiezza, tale variazione essendo pari, all1incirca, allo 0,5%, corrispondente a 0,05 db? Questa variazione corrisponde ad un fattore di scala di 0,995 e corrisponde ad una variazione di 1 parte in 200, vale a i ,t,:

10 -dire ad una variazione di 46 db dall?ampiezza video di picco.

Si consideri ora l'unit? di memoria ROM 18, cor_ rispondente alla pagina 2, la quale viene selezionata per mezzo di un segnale binario "10" agli ingressi 10? e lOh , rispettivamente. I numeri decimali da 0 a 255, moltiplicati per 0,995? vengono programmati, in forma binaria, nelle stesse locazioni relative per la pagina 1. Nella pagina 3 dell'unit? di memoria ROM 18 (segnale binario di controllo "01", i numeri decimali 0-255? mol_

2

tiplicati per 0,995 , vengono programmati, nuovamente nelle stesse locazioni relative. Nella pagi_ na 4 dell'unit? di memoria ROM 18 (segnale di controllo "00"), vengono programmati i numeri de__

3

cimali da 0 a 255, moltiplicati per 0,995 , nelle stesse locazioni relative.

Verr? ora considerata l'unit? di memoria ROM 16? Le pagine 1, 2, 3, e 4 della stessa presentano fattori di scala pari a 0,995?, 0,9954, 0,995** e 12

0,995 , rispettivamente. Deve essere rilevato che il coefficiente per la pagina 1, pari a 0,995? ri_ sulta uguale a uno, come precedentemente descritto. Questi fattori di scala vengono nuovamente moltiplicati per i numeri decimali 0-255, e programmati.

- lineile stesse posizioni relative, secondo quanto precedentemente descritto* Le pagine vengono sele_ zionate impiegando gli stessi segnali binari di controllo ma, in questo caso, i segnali binari di controllo provengono dagli ingressi lOe e lOf? In modo analogo, le pagine dell?unit? di memoria ROM 14 presentano fattori di scala di 0,995?*

16 12 48

0,995 , 0,995 * e 0,995 , rispettivamente, mentre le pagine vengono selezionate per mezzo di segnali presenti in corrispondenza degli ingressi 10c e lOd, le pagine dell'unit? di memoria ROM 12 presentando i rispettivi fattori di scala 0,995?, 0 ,99564, 0,995128 e 0,995192, dette pagine venendo selezionate per mezzo di segnali presenti in corrispondenza degli ingressi 10a e 10b*

Deve essere rilevato che viene adottata una regola di arrotondamento nella determina^ zione dei valori che devono venire programmati nelle unit? di memoria ROM* Se il segnale presente in corrispondenza dell'uscita 20 deve venire ulterior_ mente elaborato, pu?1 essere desiderabile utilizzare bit supplementari ed e' possibile impiegare unit? di memoria ROM presentanti una lunghezza corrispondente ad una parola di 9 bit*

L 'attenuazione massima che pu?' essere j

introdotta in un segnale, da parte dell?unit? di

3

memoria ROM 18 e? pari a 0,995 ? In modo analogo, le attenuazioni massime dovute alle unit? di memo?

12

ria ROM 16, 14 e 12, sono pari a 0,995 ,

48 192

0,99 5 , e 0,995 , rispettivamente. L'attenua*? zione massima per le quattro unit? di memoria 12, 14, 16 e 18 e' uguale a 0,995 elevato alla potenza (3+12+48+192) ? 255 o 0,28, corrispondente a -11 db? Pertanto, con la versione precedentemente descritta, si verifica una gamma di attenuazioni di 11 db in passi di 0,05 db, il che risulta adeguato per la regolazione dei livelli di trasmissione in uno studio televisivo. Questo viene ottenuto con una dimen_ sione di memoria di sole 4K parole (l K in ogni unit? di memoria ROM), per confronto con dimensioni di memoria di 641 parole altrimenti richieste per una moltiplicazione lineare di 8 bit per 8 bit.

Ovviamente, il fattore di scala (pari a 0,995? in accordo con quanto precedentemente descritto) potrebbe essere rappresentato da qualsiasi altro numero in grado di fornire la risoluzione desiderata del livello di impostazione ossia, ad esempio, una scel_ ta di 0,99 corrisponde, all'incirca, a passi di 1 db e consente di fornire una gamma di controllo pari, all'incirca, a 22 db? Un'altra modifica comporta l'ag 13 ??...

giunta di una quinta unit? di memoria ROM che preceda l'unit? di memoria ROM 12 e richiedente due ulteriori bit di controllo nel senso che, in questo caso, la parola di controllo presenterebbe una larghezza di 10 bit. Adottando un fattore di scala di 0,995? possibile ottenere un controllo del guadagno con una gamma dinamica di 44 db e con una risoluzione di 0,05 db. Se anzich?' un controllo lineare del guadagno (passi con valori costanti dell'attenuazione in db), viene desiderato un controllo lineare di ampiezza, e' possibile introdurre una unit? di memoria ROM presentan_ te una funzione esponenziale di trasferimento, tra gli ingressi per i segnali di controllo 10 e gli ingressi della memoria ROM.

Il moltiplicatore a tavole di consultazione proposto dall'invenzione, pu?' moltiplicare un segna_ le presentante una larghezza di banda video per un altro segnale presentante una larghezza di banda video, rendendo in tal modo possibile il controllo del guadagno "elemento di immagine per elemento di immagine", nel caso in cui questo venisse richiesto ad esempio per l'ombreggiatura. Poich?? l'ombreggiatura richiede soltanto una gamma dinamica limitata ( risulta adeguata una gamma compresa fra 6 e io db), e' possibile ridurre il numero di stadi rispetto a quanto rappresentato nel disegno?

Il disegno illustra un sistema "hardware" basato su d? una unit? di memoria ROM del tipo

1??8 > Una ulteriore riduzione della circuiteria, vale sar? certamente possibile

a dire dell'hardware,/quando diverranno disponibili le unit? di memoria ROM a rapido accesso e presentanti una maggior densit?? Ad esempiotin una unit? di memoria ROM del tipo a 4K parole per 8 bit, esistono 16 pagine di 256x8, mentre soltanto due dispositivi di questo tipo verrebbero richiesti per la concretizzazione pratica di questo sistema, con la stessa quantit? di attenuazione e risoluzione totale.

In una versione virtuale, fra le unit? di memoria ROM possono venire impiegati classici dispositivi bistabili,o "latches".

RIVENDICAZIONI

1. Metodo per 1*elaborazione di un segnale digi_ tale di ingresso , in accordo con un segnale digitale di controllo, caratterizzato dal fatto che comporta le seguenti fasi: moltiplicazione di detto segnale di ingresso per un primo fattore di scala determina^ to da un primo bit di detto segnale di controllo, detto primo fattore di scala presentando un dato significato, in modo tale da formare un primo segnale di prodotto? moltiplicazione di detto primo ?, .. . segnale di prodotto per un secondo fattore di scala , determinato da almeno un secondo bit di detto segnale digitale di controllo , detto secondo fattore di sca>^-la presentando un significato differente da detto primo significato ,in modo tale da formare un secondo segnale di prodotto.

2. Apparato per l 'elaborazione di un segna_ le digitale di ingresso, in accordo con un segnale digitale di controllo , caratterizzato dal fatto che comprende: primi mezzi (12) , per moltiplicare det__ to segnale di ingresso per un primo fattore di scala, bit

determinato da un primo/di detto segnale di controllo , detto primo fattore di scala presentando un dato significato , in modo tale da formare un primo segna_ le di prodotto e secondi mezzi (14) , per moltiplicare detto primo segnale di prodotto per un secondo fattore di scala determinato da un secondo bit di detto segnale digitale di controllo , detto secondo fattore di scala presentando un significato differente da detto primo significato , in modo tale da formare un secondo segnale di prodotto .

3. Apparato secondo la rivendicazione 2 , caratterizzato dal fatto che detto segnale digitale di ingresso comprende un segnale video digitale .

4. Apparato secondo la rivendicazione 2 , ? ? ; t . "t> ?? . f

16 (i)-? CH GRECT-caratterizzato dal fatto che detto segnale digitale di controllo comprende un segnale digitale di controllo dell'attenuazione?

5? Apparato secondo la rivendicazione 2, caratterizzato dal fatto che detti primi mezzi molti_ plicatori (12) e detti secondi mezzi moltiplicatori (14) comprendono, individualmente, una unit? di memoria per sole operazioni di lettura (ROM-12, 14)? 6? Apparato secondo la rivendicazione 5 ? caratterizzato dal fatto che ognuna di dette unit? di memoria ROM (12,14) comprende almeno due pagine presentanti differenti fattori di scala memorizzati nelle stesse, detto primo segnale di controllo e det_ to secondo segnale di controllo selezionando una pagina di dette unit? ROM, rispettivamente.

7? Apparato secondo la rivendicazione 6, caratterizzato dal fatto che una pagina di ognuna di dette unit? di memoria ROM (12, 14), presenta fattori di scala di imo, la pagina rimanente di dette unit? di memoria ROM presentando fattori di scala differenti, l'uno rispetto all'altro?

8. Apparato secondo la rivendicazione 5, caratterizzato dal fatto che ognuna di dette unit? di memoria ROM (12, 14) comprende quattro pagine e e riceve un segnale di controllo a due bit.

Apparato secondo la rivendicazione 2 , ulteriormente caratterizzato dal fatto che comprende terzi mezzi (16) e quarti mezzi (18 ) collegati in serie , per la moltiplicazione , detti terzi mezzi moltiplicatori essendo accoppiati a detti secondi mezzi per la moltiplicazione , mentre detti quarti mezzi per la moltiplicazione , risultano accoppiati a det_ ti terzi mezzi moltiplicatori.

Milano , t?REV"! ? viiREGOv Ino-

l? Uffleta?e TOgant? follia RUM?)

'?rr,

TRADUZIONE

NORMALE UTILIT? u 3 1 M Mod. PTO-436

(Rev. 8/78)

Matr. No. 3 1 9 ^ 6 0 (stampigliato)

(Serie del 1979)

Matr. No. 06/319? 460 ; Data di deposito 09/11/81 ;

^Classe : 158 ; Sezione : 233?

Richiedenti : ROBERTT A. DISCHERT, BURLINGTON, NJ;

JAMES M. WALTER, COLUMBUS, NJ I

+DATI RELATIVI A CONTINUAZIONI++++++++++++++++' VERIFICATO

- I

f +DOMANDE DI BREVETTO ESTOE RO/SECONDO PCT4+++++.

? VERIFICATO

| Rivendicazione di priorit? estera ( ) Si ( ) No Risponde ai requisiti della 35 USO 119 ( ) Si ( ) No .Verificato e riscontrato (sigla dell ' esaminatore) conforme a deposito ; Stato o Paese : NJ ; Fogli con disegni ; 1 ; Totale r.i vendi cazioni : 9 ; Rivendicazioni indip. : 2 ; Diritti di deposito riscossi : # 75 ? Numero di pratica del mandatario : 76.557?

Indirizzo : EUGENE M. WHITACRE [

RCA CORPORATION l

PATENT OPERATIONS . .

P.O. BOX 432

+ PRINCETON, NJ. 085.40 j Titolo : UNITA DI MEMORIA DI SOLA LETTURA COLLE?

GATE IN CASCATA- -PER L'ELABORAZIONE DI

SEGNALI !

. (Sigillo rosso

su nastrino ? azzurro) j I I i ica che l'allegato e copia I * Si certif

autentica,. tratta dagli atti dell'Ufficio Statunitense dei Brevetti e dei Marchi ? f Commerciali, della domanda innanzi richia?

-t mata, cosi come | stata depositata in origine. _ _ _ _ Per delega del

COMMISSARIO BREVETTI E MARCHI COMMERCIALI

(f .to) N. R. Fleming

1 4- Ufficiale certif icatore

(7 OTT 1982 (datario lineare)

UNITA DI MEMORIA PER SOLA LETTURA COLLEGATE IN CASCATA PER L'ELABORAZIONE DI SEGNALI Profilo tecnologico dell'invenzione

i La presente invenzione si riferisce alla elaborazione di segnali digitali e concerne, in particolare, la moltiplicazione di segnali video, di tipo digitale?

La moltiplicazione rappresenta una funzione comune di elaborazione di segnali, adottata per segna li video. I segnali video si presentano, attual_ mente, in misura sempre crescente, sotto forma di segnali digitali, tipicamente con una risoluzione di 8 bit (256 livelli della scala dei grigi), se si desidera moltiplicare un segnale digitale a 8 bit per un segnale di controllo a 8 bit (il quale pu?? essere costituito da un altro segnale video, da un segnale di tonalit? di colore, e cos? via), il segnale risultante, costituente il segnale rappresentativo del prodotto, presenta 16 bit (65*536 li_ velli di grigio). Poich?' un segnale a 16 bit non pu?' venire trasmesso attraverso un sistema a 8 bit, alcuni dei bit in uscita dal moltiplicatore, devono venire scartati. In particolare, vengono scar_ tati gli 8 bit meno significativi, in modo tale da lasciare gli 8 bit pi? significativi per la rappresentazione del segnale indicativo del prodotto.

Poich?' il moltiplicatore e? in grado di fornire i:

un segnale rappresentativo del prodotto, a 16 bit, risulta evidente che lo scarto dei bit comporta una scarsa utilizzazione del moltiplicatore relativa mente costoso?

Una soluzione che consente di realizzare un moltiplicatore digitale comporta la costruzione di una tabella di consultazione, comportante l,impie< go di memorie per sole operazioni di lettura ROM (read only memory)? I segnali di ingresso e di controllo, presentanti individualmente , una lunghezza di 8 bit, possono venire considerati come una singola parola di indirizzo di 16 bit, tale parola potendo "consultare?? 65?536 locazioni di dati? Tuttavia, anche in questo caso, se il segnale rappresentativo del prodotto e? limitato ad una parola di 8 bit, esisteranno pi? locazioni di dati che parole dati caratteristiche .

Un altro modo per la moltiplicazione di segnali comporta l'impiego di una memoria ad accesso casuale RAM (random access memory), controllata da un microprocessore, secondo quanto illustrato e descritto nella domanda di brevetto statunitense No? 286*264, depositata il 23 Luglio ISSI, a nome R.A. Dischert? In un sistema di questo tipo, la memoria RAM viene caricata con coefficienti di tra .sferimento rappresentati, ad esempio, da un moltiplij-(catore, per mezzo del microelaboratore oppure, in uria 'versione,alternativa, da un circuito cablato, durante tl'intervallo di soppressione verticale o durante vari \intervalli di soppressione orizzontale. Uh sistema ,di questo tipo non pu? essere sufficientemente rapido da effettuare la moltiplicazione di un segnale video quando il segnale moltiplicatore varia durante una linea orizzontale come avviene, per esempio, quando i il segnale moltiplicatore ? rappresentato da un segnale di tonalit? cromatica o da qualsiasi altro segnale video.

t $ pertanto opportuno moltiplicare segnali con jampia larghezza di banda in modo economico e in grado di sfruttare completamente i circuiti impiegati per : questo scopo.

Sommario dell'invenzione ? ' Metodo e complesso per l'elaborazione di un segnale digitale di ingresso secondo un segnale di con-1trollo digitale, comportanti la moltiplicazione di detto segnale di ingresso per un fattore determinato? da almeno un primo bit di detto segnale di controllo 1 e avwnte un dato significato per formare un primo j segnale di prodotto e quindi la moltiplicazione di tale primo segnale di prodotto per un fattore deter; - 5 -i 1 *?

| I minato da almeno un secondo bit di detto segnale digitale di controllo e avente un significato diverso dal dato significato a formare un secondo segnale cLi, ^prodotto.

i

j Descrizione del disegno _ j La^ FIGURA unica ? un diagramma a blocchi che .! i serve ad illustrare 1'invenzione

Descrizione particolareggiata

La figura illustra un terminale di ingres_ so 11 , del tipo per 8 bit (8 terminali di ingresso , uno per ogni bit del segnale di ingresso) , in grado di ricevere un segnale video digitale a 8 bit ? Il segnale di ingresso pu?' venire derivato da una telecamera, da un videoregistratore a nastro , e cos? via, detto segnale essendo stato digitalizzato (campionato e quindi quantizzato) per mezzo di un convertitore anale gico/di gitale (non illu_ strato) , come risulter? evidente agli esperti del settore? Il segnale video digitale viene alimentato ad un ingresso per gli indirizzi di una unit? di memoria per sole operazioni di lettura ROM 12.

L ?unit? di memoria ROM 12 presenta 1024 locazioni di memoria, ognuna di 8 bit. Questa unit? di memoria ROM e* del tipo 93451 ? fabbricata dalla Fairchild Co. e da altri produttori . Il segnale video comprende 8 bit quantunque debba essere sot_ tolineato il fatto che l?unit? di memoria ROM 12 presenta 10 linee di ingresso per gli indirizzi.

Pertanto , il segnale video di ingresso viene applicato ad 8 delle 10 linee di ingresso per gli indirizzi. Il circuito proposto dall ' invenzione presenta un ingresso 10 per i segnali di control_ lo a 8 bit , comprendente 1 terminali di ingresso 10a, 10b, 10c, 10d, lOe, lOf, 10? e lOh i quali ricevono, rispettivamente, i bit pi? significativi MSB (most significant bit) ed i bit meno significativi LSB (least significant bit) di un segnale di controllo moltiplicatore. Questo segnale di controllo pu?? venire derivato da commutatori del tipo a comando manuale tramite una rotellina, non rappresentati, da un dispositivo che fornisce una rappresentazione digitale dell'angolo formato da un angolo rispetto ad una data posizione fissa di riferimento, non illustrato, collegato saia manopola, da un convertitore analogico/digitale collegato ad un potenziometro, non rappresentato, oppure pu?' comprendere un altro segnale video, a carattere digitale, derivato in modo indicato, rispetto al segnale presente sul terminale di ingresso 11. I due bit pi? significativi vengono applicati ai rimanenti due ingressi per gli indirizzi dell'unit? di memoria ROM 12, per il controllo dell'attenuazione del segnale derivato dal terminale di ingresso 11, operando in conformit? a quanto verr? in seguito descritto.

Il segnale a 8 bit, in uscita dall'unit? di memoria ROM 12, viene alimentato agli 8 bit dell'ingresso degli indirizzi a 10 bit dell'unit? di memoria ROM 14 da 1K per 8 , mentre i rimanenti due bit degli ingressi di indirizzo ricevono i successivi due bit meno significativi del segnale di controllo dai terminali di ingresso 10c e lOd. In modo ana_ logo , il segnale a 8 bit dall'unit? di memoria

ROM 14 viene alimentato agli ingressi per gli indirizzi dell'unit? di memoria ROM 16 da 1K per 8, mentre i rimanenti due ingressi degli indirizzi ricevono il segnale di controllo dai terminali di ingresso loe e lOf? Infine, il segnale a 8 bit, in uscita dall'unit? di memoria ROM 16 viene alimentato agli ingressi degli indirizzi dell'unit? di memoria ROM 18 da 1K per 8 , mentre i rimanenti due ingressi di indirizzo ricevono il penultimo bit meno significativo ed il bit meno significativo LSB del segnale di controllo, dagli ingressi 10jj e lOh, rispettivamente. Il segnale video di uscita, a carata tere digitale, derivato dall'unit? di memoria ROM 18, e' disponibile in corrispondenza del terminale di uscita 20 a 8 bit, per l'ulteriore elaborazione, o conversione in un segnale analogico, per mezzo di un convertitore digitale/analoglco , non rappresentato.

Ognuna delle unit? di memoria ROM 12, 14, 16 e 18 pu?' essere considerata come formata da

4 unit? di memoria ROM, di dimensioni inferiori, ognuna presentante una dimensione 256x8 , ogni ROM di dimensioni inferiori essendo considerata come

pagine .1,.2, 3 .e 4-.rispettivamente. La pagina 1 di

itutti i ROM viene selezionata in modo che il segnale

^binario 11 si'abbi?a"s.ulla pa.rticolare copp "ia d'i lineIe

jdi controllo al terminale 10 per quel particolare

ROM. ? bene non avere alcuna alternativa come scelta.

r Pertanto, alla_pagina 1 di tutte le unit? di memoria

i ROM viene immagazzinato un valore (in forma binaria)

nella propria locazione di indirizzo. Per esempio, pag. 1

indirizzo 1, valore 1; pag. 1, indirizzo 2, valore

2 etc. _

Per i segnali video ? opportuno regolare il gu?-

dagno in incrementi corrispondenti alla minima varia-

zione percettibile di ampiezza, variazione che sar?

I

di circa 0,5# o di circa 0,05 db. Questa variazione

sponde ad una variazione di 1 parte in 200,? vale a j dire ad una variazione di 46 db dall*ampiezza video di picco.

Si consideri ora l?unit? di memoria ROM 18, cor__ rispondente alla pagina 2, la quale viene selezionata per mezzo di un segnale binario "10" agli ingressi 10? e lOh , rispettivamente. I numeri decimali da 0 a 255, moltiplicati per 0,995, vengono programmati, in forma binaria, nelle stesse locazioni relative per la pagina 1. Nella pagina 3 dell?unit? di memoria ROM 18 (segnale binario di controllo "Ol", i numeri decimali 0-255, mol_

2

tiplicati per 0,995 , vengono programmati, nuovamente nelle stesse locazioni relative. Nella pagi^ na 4 dell?unit? di memoria ROM 18 (segnale di controllo "00"), vengono programmati i numeri de__

3

cimali da 0 a 255, moltiplicati per 0,995 , nelle stesse locazioni relative.

Verr? ora considerata l?unit? di memoria ROM 16? Le pagine 1, 2, 3, e 4 della stessa presentano fattori di scala pari a 0,995? , 0,995^, 0,995? e 12

0,995 , rispettivamente. Deve essere rilevato che il coefficiente per la pagina 1, pari a 0,995? ri_ sulta uguale a uno, come precedentemente descritto. Questi fattori di scala vengono nuovamente moltiplicati per i numeri decimali 0-255, e programmati nelle stesse posizioni relative? secondo quanto precedentemente descritto. Le pagine vengono sele_ zionate impiegando gli stessi segnali binari di controllo ma, in questo caso, i segnali binari di controllo provengono dagli ingressi loe e lOf? In modo analogo, le pagine dell'unit? di memoria ROM 14 presentano fattori di scala di 0,995?,

14? op /O

0,995 , 0,995 , e 0,995 , rispettivamente, mentre le pagine vengono selezionate per mezzo di segnali presenti in corrispondenza degli ingressi 10c e lOd, le pagine dell'unit? di memoria ROM 12 presentando i rispettivi fattori di scala 0,995?, 0,99 564, 0,995128 e 0,995192, dette pagine venendo selezionate per mezzo di segnali presenti in corrispondenza degli ingressi 10a e 10b.

V

Deve essere rilevato che viene adottata una regola di arrotondamento nella determina^ zione dei valori che devono venire programmati nelle unit? di memoria ROM. Se il segnale presente in corrispondenza dell'uscita 20 deve venire ulterior_ mente elaborato, pu?' essere desiderabile utilizzare bit supplementari ed e' possibile impiegare unit? di memoria ROM presentanti una lunghezza corrispondente ad una parola di 9 bit.

L'attenuazione massima che pu?* essere j

introdotta in_tutte e quattro le unit? di memoria ROM 12, 14, 16 e 18 ? uguale._a Q.?9.95 elevato alla potenza (3+1.2+48+192)=255 ovvero 0,28, che e uguale a - 11 db In tal modo, con la forma realizzativa di cui si ? parlato _??_precedenza,.-si ha una gamma di attenuazione di.11 db a passi .di._005-db e ci?.?_sufficiente per. [la regolazione dei livelli di trasmissione in uno studio televisivo. Ci<5 si ottiene con una memoria o lmemorizzazione di soli 4K (1 K in ciascun ROM) mediante am confronto con dimensioni di memoria di 64K parole altrimenti occorrenti per una moltiplicazione linear^ [di 8 x 8 bit. Naturalmente, il fattore di scala potrebbe essere un qualsiasi numero in grado di fornir? la risoluzione desiderata del livello di impostazioni?, per es. ima scelta di 0,99 corrisponde a circa passi ii 1 db e da una gamma di controllo di circa 22 db. I

jJn*altra modifica comporta 1Raggiunta di una quinta memoria ROM 1_2_e richiede altri due bit di controllo _ .(la parola di controllo ha ora una larghezza di 10 j>it). Impiegando un fattore di scala 0,995? si ottiene un controllo di guadagno con una gamma dinamica di j*4db e una risoluzione di 0,05 db. Se invece di un controllo di guadagno lineare (passi costanti di.db)., pi. vuole un.controllo lineare dell'amp olezza, si pu? . collocare nelle linee di controllo 10 una funzione d:..

o esponenziale

t

+ Il moltiplicatore a tavole di consultazione della presente invenzione pu? moltiplicare letteralmente un segnale con larghezza di banda video per un altro segnale avente larghezza di banda video rendendo in tal modo possibile il_controllo del guadagno ^elemento di immagine x elemento di immagine nel caso ci? si rendesse necessario, ad esempio per l'ombreggiatura. Dal momento che l'ombreggiatura ha bisogno soltanto r

di una gamma dinamica limitata (bastano 6 - 10 db), si pu? ridurre il numero di stadi rispetto alla forma illustrata nel disegno.

Il disegno illustra^un sistema "hardware" basato su di un'unit? di memoria ROM del tipo 1K x 8 Una riduzione ulteriore della circuteria ? certamente pos-: . . .- | sibile quando si renderanno disponibili unit? di memoria ROM a rapido accesso e a maggior densit?. Si consideri un'unit? di memoria ROM del tipo 4K x 8. In que-Isto dispositivo vi sono 16 pagine di 256 x 8 e occorI rerebbero soltanto due dispositivi di questo tipo per realizzare questo sistema con la stessa quantit? di attenuazione e.risoluzione? . j t _ In una versione reale, tra le unit?jdi memoria ' t ROM sono previsti dispositivi bistabili. I i RIVENDICAZIONI

1. Metodo per l?elaborazione di un segnale dig? tale di ingresso in accordo con un segnale digitale di controllo, il quale metodo comporta la moltiplic?-zione di.detto segnale di ingresso per un fattore determinato da almeno un primo bit di detto segnale di controllo e avente un dato significato per formare un primo segnale di prodotto e quindi la moltiplicazione..di_detto primo segnale di prodotto per un fattore determinato da almeno un secondo bit di detto segnale digitale di_ controllo e avente un significai diverso dal detto dato significato a formare un se condo segnale di prodotto. _ _

2. Complesso in grado di elaborare un segnale digitale di.ingresso in accordo con un segnale di controllo digitale, il quale complesso comporta prinii mezzi atti a moltiplicare il detto segnale di ingresso^ per un fattore determinato da almeno un primo bit di detto segnale di controllo e avente un dato significato per formare un primo segnale di prodotto, e secondimezzi in grado di moltiplicare il detto primo segnale di prodotto per un fattore determinato da almeno un secondo bit di detto segnale digitale di controllo e avente un significato diverso dal detto dato sign:. ficato a formare un secondo segnale di prodotto.

3. Complesso secondo la rivendicazione 2, in [cui il detto segnale digitale di ingresso comporta i ' .

un videosegnale.

i - 4-, Complesso secondo la rivendicazione 2, in

I

[cui il detto segnale digitale di controllo comporta ? segnale di controllo di attenuazione.

5.. Complesso secondo la rivendicazione 2, in

cui i detti primi e secondi mezzi di moltiplicazione f

.sono ciascuno costituiti da una unita di memoria ROP r 6. Complesso ^ secondo la . rivendicazione. 5? in ^cui ognuna delle dette unit? di memoria ROM comporta*

[almeno due pagine in cui_ sono memorizzati diversi co-

^efficienti di moltiplicazione t e i il detto primo e

jil detto secondo segnale di controllo selezionano

i

[ognuno una pagina di dette^ unit? di memoria ROM.

7? .. Complesso secondo la rivendicazione 6, in

cui una pagina di ognuna delle dette unit? di memoria

ROM presenta coefficienti moltiplicatori di uno e la

restante pagina di dette unit? di memoria ROMM presenta.

un coefficiente diverso dall [altra. [

J. 8. Complesso secondo la rivendicazione 5? in ] i

jcui ognuna delle dette unit? di memoria ROM comporta

.quattro pagine e riceve un segnale di controllo a due

+bit.

1 I 9 Complesso secondo la rivendicazione 2, com-

[portante inoltre una terza e una quarta serie di mezzi \

^accoppiati in grado di effettuare moltiplicazioni, I e la detta . "terza serie . moltiplicatrice e / ac .coppiata ai detti secondi mezzi moltiplicatori.

Estratto

Molt?plicato_re_ad alta velocit? utilizzabile, ad esempio, per videosegnali e presentante unit? di memoria per sola le.ttura ^(RPM) , _ Ogni_ ROM ?. diviso in. pagine e ogni pagina contiene diversi coefficienti dii moltiplicazione. Ad ogni ROM vengono applicati diversi bit significativi di un segnale di controllo per sel e< -zionare una pagina per l 'elaborazione di un segnale video.

Pratica RCA No. 76.557 _ INVENTORI ASSOCIATI - ORIGINALE GIURAMENTO, _ MANDATO E ISTANZA

Sotto vincolo di giuramento. _

Noi, (1) Robert Adams Dischert

e (2) James Morgan Walter,

dichiariamo di essere_ cittadini statunitensi, residenti rispettivamente a:

_ (1) Burlington (New Jersey 08106) , 16 Bloomer Drive

e. . __(2) _ Columbus (New Jersey 08c22, RR2, Box 42; di aver letto la descrizione e le rivendicazioni che precedono e di ritenerci autori originali , primi e associati, dell 'invenzione intitolata:

Unit? di memoria di sola lettura collegate in cascata per l 'elaborazione di segnali, la quale invenzione ? ivi descritta e rivendicata; che non ci risulta e non crediamo che la detta invenzione sia mai stata conosciuta o utilizzata negli Stati Uniti d'America prima della mia relativa inverizione o che sia . stata brevettata o descrit ?ta . m alcu Ina . _ pubblicazione a stampa jin alcun paese prima della mi ;a relativa inydn zione o pi?^ di un aimo prima_ della presente domanda o che_ sia stata pubblicamente utilizzata o posta in vendita negli Stati Uniti d'America ante-j riormente a questa domanda; che la presente invenzione non ? stata brevettata o fatta oggetto di certificato di ^inventore rilasciato anteriormente a questa domanda in alcun paese straniero agli Stati Uniti d'America Jsu domanda depositata da noi o da nostri legali rap- r^ {presentanti o cessionari pi? di dodici mesi prima dij jquesta istanza; che noi accettiamo l 'obbligo di segnalare notizie di cui siamo a conoscenza e che hanno J rilevanza per l 'esame della presente domanda; e che j nessuna domanda di brevetto o di certificato di inventore in relazione alla presente invenzione ? stata depositata da noi o da nostri rappresentanti q ces|sionari in alcun paese straniero agli Stati Uniti di 1

America prima di questa domanda, tranne quelle indi-r cate qui appresso.

E con la presente deleghiamo, singolarmente e Jcollettivamente, Eugene M. Whitacre (No. di Registra |zione 17.462), nostro mandatario; Paul J. Rasmussen ^(No. di Reg. 24.872), nostro mandatario; William H. !Meise (No. di Reg. 27.574), nostro mandatario; e Henry I. Steckler (No. di Reg. 24.139)? nostro mandatario , domiciliati^presso RCA Corporation, Patent ?OPerations, P.O. Box 432, Princeton, New Jersey 085^0^ ?a seguire la presente domanda e a svolgere presso 1' Ufficio Statunitense dei Brevetti e dei Marchi Comm?rciali tutte le pratiche ad essa connesse._

SI PREGA INDIRIZZARE OGNI COMUNICAZIONE A:

Eugene M. Whitacre

RCA CORPORATION PATENT OPERATIONS

" . P.?. BOX 4-32 . "".

_ _ PRINCETON, NEW JERSEY 08540

Mod. Brev. 3585-15/81

_ Preghiamo,pertanto,.che_ci .venga concesso un brevetto per l'invenzione o scoperta indicata e rivendicata nella descrizione e nelle rivendicazioni che precedono e con la presente sottoscriviamo detta descrizione e dette rivendicazioni come pure il presente atto,di giuramento, mandato e istanza.

Claims

(1) Inventore (firma)

Domicilio postale: 16 Bloomer Drive Burlington? New Jersey 08106 (2) Inventore _ (firma) _

Domicilio postale : RR2, Box 42

Columbus? New Jersey 08022 STATO DEL NEW JERSEY )

( ss:

CONTEA DI MERCER )

Giurato e sottoscritto innanzi a me da Robert Adams Dischert? addi 5 novembre 1981

_ (f .tp) M&rgaret G. Baker Notaro

Sigillo notarile (timbro con scritta illeggibile) SITATO DEL NEW JERSEY )

( ss

CONTEA DI MERCER )

Gi uratole .sottoscritto innanzi a me da James j Morgan Walter? addi 5 novembre 1981

(f.to) Margaret G. Baker No.taro

(timbro con scritta illeggibile)

^ Sigillo notarile

m TRADUZIONI CONFORME UFFICIO EiPmiyfNO. <j. GMGOEJ