IT8247698A1 - Circuito amplificatore operazionale ad auto-azzeramento - Google Patents
Circuito amplificatore operazionale ad auto-azzeramentoInfo
- Publication number
- IT8247698A1 IT8247698A1 ITRM1982A047698A IT4769882A IT8247698A1 IT 8247698 A1 IT8247698 A1 IT 8247698A1 IT RM1982A047698 A ITRM1982A047698 A IT RM1982A047698A IT 4769882 A IT4769882 A IT 4769882A IT 8247698 A1 IT8247698 A1 IT 8247698A1
- Authority
- IT
- Italy
- Prior art keywords
- circuit
- voltage
- capacitor
- operational amplifier
- offset
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
/ a corredo di una domanda di brev metto pmer invmenzione
dal titolo: _ _ _
"Circuito amplificatore operazionale ad auto-azzeramento" .
a nome di: MOTOROLA,. INC.<'>
RIASSUNTO
0 ggett o dell ' inv enz ione ? una so rgent e di <'>
ex t/5 riferimento di tensione ad intervallo di banda stao bile per temperatura_che .utilizza _.transistori__bipo-_ cX o o lari polarizzati con diverse densit? di corrente di
'X emettitore-/ Condensatori .commutati vengono usati per r--i cCJ applicare, in ingresso .V^e .e._AVlje .dei transistori _ -O - 2 _ M
. ni (tensioni PTC_e_ NTC, rispettivamente) all <1 >amplifica- _ tore. operazionale per fornire una. tensione di . rifer?- _ mento V REF proporzionale_alla somma..delle tensioni <'>
di PTC e di NTQ.L Una appropriata scelta .del .rapporto dei -condensai ori -.commutati .rende la. tensione di ri- _
> [ ferimento. VUTTn ItKr sostanzialmente, indipendente dalla _
I
J. t emp erat ura. ^In_una f o rma_mo dif icat a _del_ r if erim ent o , ?
\
--l? amplificatore di., riferimento, viene realizzato conl-_ un amplificatore operazionale ad auto-azzeramento il Iquale.utilizza -le tecniche. dei condensatori -commutan-ti ed- un -circuito integrato per realizzare la-fun- ?
.zipne .di ..auto- azzeramento ,
DESCRIZIONE
_ ,_ La presente invenzione si riferisce in ge-
i
nerale ai Circuit i amplificatori operazionali e pi? ,
i particolarmente ad un Circuit o .amplif icatore operar
rionale ad .auto -azzeramento. _ : _
In generale, i circuiti di condensazione
.di .tensione di sfalsamento realizzati come amplifica-1
_tori .operazionali presentano un ridotto errore di _ ; _
j
tensione di sfalsamento grazie alla applicazione di..
i o. una tensione di cancellatura nell?ingresso dell 'am-..
plif icatore operazionale in uno . di due modi.. Un mo-.._. ci V* ? i-do consiste nell' utilizzar e l?alimentatore di. ener-, . ??' I <' >!
gi? per generare una tensione di cancellatura di poi
larit? opposta alla tensione di sfalsamento attra- : .
?-verso una rete partitrice a resistori. In generale, ?V CLA
<? >i
tali circuiti richiedono almeno un resistore varia -3?? bile per facilitare la compensazione di .numerosi parametri variabili del circuito che influenzano il
!
-valore della tensione di sfalsamento. Si ? constata-- che tali circuiti non sono soddisfacenti in alcui
ne situazioni poich? essi richiedono una regolazione costante della resistenza variabile e tendono ad
introdurre rumore dall'alimentatore di energia. .
Un secondo modo per ridurre l' errore del
X& u OliaiVJ llO UA Oil CU> OCUli^AA U W \?\J ?.?. lAAAGb w j collatura sull'ingresso dell'amplificatore operazionaie consiste nell 'utilizzare le tecniche dei condensatori commutati per caricare periodicamente un condensatore, esterno al circuito integrato contenente ...
i i lAarapliifi-catore operazionale, fino ad una tensione approssimativamente uguale alla tensione di sfalsa- . mento ma di. polarit? opposta. Tali circuiti a condeni satori commutati^sono suscettibili nei .confronti del_.
i i rumore esterno a causa della elevata impedenza del collegamento del nodo del circuito esterno ed anche .
- [
il condensatore esterno aumenta il conteggio dei piedini del circuito integrato. . . _
-SOMMARIO DELL' INVENZIONE
_ ... _ Uno acopo della presente. invenzione ? quelj lo di fornire un circuito per l'azzeramento automa---tico-della tensione di sfalsamento di -un amplificato- t ? -1 J ti re operazionale .impiegando una tecnica basata su capacit? commutate senza richiedere condensatori ester-
ni.
-Un-aUro - scopo della presente invenzione- ?-j? quello di- fornire un circuito di auto-azzeramento che si -dimostri preciso sia per i parametri in corrente ;
i alternata sia per i parametri in corrente continua.
! - Questi ed altri scopi dell'invenzione sono
' realizzazione dell <1 >invenzione grazie al fatto che
! viene fornito un amplificatore operazionale avente . ! .
i ?
? un ingresso, positivo collegato ad una tensione di ri-
i S -ferimento, un ingresso negativo, ed. !
? una uscita. Una _i ?_
j
?
t ensione di_ ingresso sviluppata su un nodo di . ingresi
sp_viene applicata all'ingresso negativo dell ' ampli-
j ficatore operazionale attraverso un condensatore ac-
! cumulatore di sfalsamento. Durante un periodo di -c* ! tSi ' compensazione di sfalsamento, una coppia di interrut- . . -
; tori sono chiusi per collegare il_ nodo di ingresso ; _
l ! o [alla tensione di riferimento e l'ingresso negativo _ _ _
...dell 'amplificatore operazionale alla sua uscita, ca- - - T _ rJ ! ! - <" >e 3
O
;ricando il condensatore accumulatore di sfalsamento
! ' a ;fino alla tensione di sfalsamento dell'amplificatore - ? I
_operazionale. Durante un successivo periodo, gli in- - - . -i 1
..terruttori vengono aperti per imprigionare la carica ? -
<? >. i
sul condensatore, sviluppando cos? una tensione di - -
uguale grandezza ma di polarit?- opposta rispetto alla - -| i
jtensione di sfalsamento, attraverso- i terminali di in - -
jgresso dell'amplificatore operazionale. In una firma
-preferita, sono previsti mesi per scaricare il conden? <? >i .
Jsatore di retroazione normalmente collegato fra l'u- ?
| i
;scit a dell'amplificatore operazionale ed il nodo di - -~
^ingresso quando il circuito opera nel periodo di com
pensazione di sfalsamento
BREVE DESCRIZIONE DEI DISEGNI
La figura-.1 -rappresenta uno. schema che illustra una. preferita.. forma di. realizzazione dellMnvenzione,
_ : _ i-._l.a_ figura .2 rappresent a- un- diagramma grai fico di temporizzazione per_la forma . di . realizzazione .schematica rappresentata nella figura .1; _
CL
(S _ la figura 3 rappresenta uno schema che illustra un* altra., forma di realizzazione dell *amplifi U -catore usato nella presente .invenzione;
_ la figura 4 rappresenta un diagramma graj i fico di t eraporizzazione per la forma di realizzazione schematica rappresentata nella figura 3. _ _ DESCRIZIONE DELLA PREFERITA FORMA DI REALIZZAZIONE? .
. _ Nella figura 1 ? rappresentato un circuito
! di riferimento ad intervallo di banda (bandgap) 10 ? .a. condensatori commutati costruito in conformit? alf <i? 7Z?HR &\ >la preferita forma di realizzazione della presente -jinvenzione. Il circuito di riferimento ad intervallo di banda 10 ? costituito generalmente da un primo - -e da un secondo transistore bipolare 12 e 14, rispettivamente, da un circuito di cadenza o di clock 16, da un primo circuito a capacit? commutata 18, da un -secondo circuito a capacit? commutata 20 e da un circulto amplificatore 22. _ _ _ _ [ <A>
\
Ciascuno fra il primo ed il secondo transi-
store bipolare 12 e 14 ha il suo collettore colle-I
gato ad un alimentatore positivo Vdd, la sua base col-
legata ad una tensione di riferimento comune, ...per e-r ....
sempio la massa - analogica V ag . ed il suo_ __emettitore !
collegato ad un alimentatore negativo V attraverso
ss
rispettive sorgenti, di .corrente.. 24 e 26._?Nella. forma
1
I
preferita, . le sorgenti . di corrente. 24 e 26 sono co-.! -
!
Istruite_in modo da assorbire un predeterminato rap- !
porto di. correnti ed il. transistore 12. ? .realizzato
i
l
con una area di emettitore pi? estesa di quella del
j
transistore .14.. Poich?, i transistori 12 e 14 sono por ? jlarizzati con diverse densit? di corrente, essi svi- cL?:..
<z> Zupperanno cos? diverse tensioni base-emettitore .
1 - j
jPoich? i transistori.. 12 e .14 sono collegati ad inse-
rimento., ad emettitore, -la preferita forma di realiz-
!z azione pu? essere realizzata impiegando il substrato
JiPN in-.un .normale procedimento CMOS. - - - -
- Nel primo circuito -1 8- a capacit? commutata,
un condensatore 28_present a un. ingresso collegato- atj i
{traverso, gli -interruttori -30- e 32 alla tensione di ri-
ferimento comune V ? ed- all'emettitore del transistoag |
re -14,- rispettivamente. - Nel secondo circuito 20 a ca-
pacit? commutata, un- condensatore 34 ha un ingresso :
collegato attraverso gLi interruttori 36 e 38 agli , ?
I
{.emettitori dei transistori 12 e 14, rispettivamente.
; I. condensatori 28 e 34 hanno le loro uscite collegaite ad. un. nodo. 40.. Nella preferita forma di realizzaazione, gli interruttori..30, 32, 36 e 38 sono eie- .
! ;
Imenti. di . gate di_trasraissione CMOS , che ..ricevono l\a- ...
! - ? .
zione di. cadenza o di clock in maniera convenzionale per mezzo del. circuito di cadenza 16. Gli inter--at ruttori 30 e 36 sono costruiti in modo da essere con cL <? >o? ? duttori qiando un segnale di cadenza A applicato ai : o osi Lloro ingressi di. controllo si trova nello stato alto o es -c -ie-t. e non conduttori- quando il segnale di cadenza ? si -< o3 trova nello stato basso .Viceversa, gli interruttori . <D *32 e 38 sono preferibilmente costniti in modo da es-! !
: sere conduttori quando un segnale di cadenza B appi! 3
CD
i DE: cato ai loro ingressi di controllo si trova nello
..[stato alto e non conduttori quando il segnale di cadenza B si trova nello stato basso.
In questa configurazione, gli interruttori
30-8-32 coopereranno per caricare il condensatore
28 alternativamente alla tensione di base del tranis?store 14 ed- alla tensione di emettitore del tran-. _
! <j >i sistore 14, realizzando cos? una carica che ? in relezione con la tensione V^e del transistore 14. Simultaneament e, gli i nterruttori 36 e 38 cooperano
per caricare il condensatore 34 alternativamente fi--no .alla tensione di emettitore del transistore 12 !
]
ied alla tensione di emettitore del transistore 14, J. .
!
per fornire cos? una carica che ? in relazione con
la -differenza fra le tensioni di. base e di emettito-j
re, vale a dire ??, D6 , . dei transistori 1.2_e_.14. . Come?
|
apparir? chiaro a. coloro che sono esperti .nel ramo,
Intensione V^e presenter? un coefficiente di tempe- _
ratura negativo (NTC) . D'altra parte, ? ben noto che
cr> la tensione. ??^ presenta un coefficiente di tempec rr -ratura positivo . (PTC) . Perci?, sar? chiaro che la -j
C. somma ponderata di queste tensioni, ???^? ? in
? -J cui K = <0>3^/<?>28<? esser>? <??3>? sostanzialmente inl. ? dipendente dalla temperatura per mezzo di una appro-1
j Oc.
-<l Ipriata scelta del rapporto dei condensatori 28 e 34. ?a ! CD - - Nel circuito amplificatore 22, un amplifi-I
I
catore operazionale 42 ha il suo ingresso negativo -collegato al no do -40 ed il suo ingresso positivo collegato alla tensione di riferimento- Vag Un condensa-<*>
t ore di -retroazione 44 viene-collegato tra l'uscita dell'amplificatore operazionale 42 nel nodo 46 e
l'ingresso negativo dell'amplificatore operazionale
nel nodo 40. Nella forma preferita,- un interruttore- i; - ?
j
48 viene-collegato attraverso il condensatore di re-! -
? I
troazione 44 con il suo ingresso di controllo colle-?
gato al segnale di cadenza C fornito dal circuito di
cadenza 16. Chiudendo periodicamente 1* interruttore
48, l'amplificatore operazionale 42 viene messo in
uno stato di. guadagno unitario ed una qualsiasi ca-
rica sul condensatore _44_viene_ rimossa. _
Come rappresentato, nella figura. 2, il cir-?
culto di cadenza .16 inizialment e fornisce il segnale
di ^cadenza A_nello_ stato, alto per_chiudere gli . in- ...
i terrutt.ori 30 e 3 6_ed.il -segnai e di. cadenza. B nello
I
stato basso per aprire gli interruttori 32 e 38. Si-
multaneamente, _il_circuito di cadenza 16 fornisce il.
| segnale di. cadenza C nello stato alto per chiudere . ? L
.l'interruttore 48... Durante questo periodo di precari-
c amento,, il condensatore di retroazione 44 viene sca-
ricato e, ignorando un qualsiasi sfalsamento .dell' am ? cO plificatore,., i. condensatori _28 e._34 .vengono carica- C 7>
ti -fino, alla tensionee- di. riferimento V ag ?.ed alla _ _ i tensione V?0 del. transistore ?12, rispettivamente. Un
breve tempo prima della fine_del periodo di precari-I
cemento,, il circuito .di. cadenza. 16 apre l'interrut-_
! -tore-48-f.omendo. il .segnale -di cadenza-C. nello. stato-
basso. -Immediatamente. dopo_di ci?, ma ancora prima.
della- fine del periodo di precaricameirto, il. circui-
to di--cadenza_1-6- apre gLi-int emittori 30 e 36 for? _ .
I
nendo -il segnale -di cadenza A nello stato basso. Al- ? .
ca fine del .periodo di precaricamento ed all' inizio ;
di un periodo di riferimento di uscita valido, il cir-.
_ j.cuito di. cadenza .chiude, gli.. interruttori 32 . e 38 f or-! i I !
_ I pendo, il .segnale, di cadenza _B nello_ stato .alto... ? A...
f 4 <[>
_ [questo punto, la.tensione .sui. terminali. 28. varia nel-.
la misura di -V. del transistore .14 la tensione <? ' ? >De e .
sui. terminali del. condensatore 34 varia. nella misura
della. differenza fra le tensioni di base e di emet- J A -i tn -et !titore dei transistori 12 e 14 2 " ^be14^ * Q<ue>? zzi i<" >_ [ isto. evento di commutazione provoca il trasferimento ! . s o o o? [ai..una quantit? di carica Q. = -Vbe14C28 -+ (Vbe12 - <v>be14<)C>34
?-4 al . condensatore .44 comportando una tensione di usci- e3 ! j -O |ta Vref = -1/044 VW4] .0 7 aul:
I I
nodo 4 6. Nella forma preferita, questa tensione di | . JG<Q >. _
o _ riferimento ad intervallo di banda positiva Vrefvie-! . ! I
, . ne resa sostanzialmente indipendente dalla temperatu-
_ _ Ira facendo il rapporto dei condensatori 28 e 34 ugua-!
_ :le al rapporto dei . coefficienti di -temperatura :
! i
__ :e.._V, D 6,_Se desiderato, una tensione di riferimento ad j?
Intervallo di banda negativa -VrQ^ pu? essere ottenu-
ta mediante inversione del- segnale di cadenza C.
i
4 _ _ In generale, la precisione del circuito ad?
.iintervallo di banda 10 sar? negativamente influenza- .
ta dalla tensione di sfalsamento dell 'amplificatore -
operazionale. La figura 3 illustra in forma schemati
sa una forma modificata del circuito amplificatore ^ L2<1 >che pu? essere sostituito al circuito amplifica-L_tore 22 della figura 1 per eliminare sostanzialmente
j
il 'errore della tensione di sfalsamento. Il circuito amplificatore 22? ? costituito dall 'amplificatore
op Grazio nal e 4_2che ha il suo ingre sso po sit ivo collegato alla tensione di riferimento V . Un interruttqre. 50 collega 1 'ingresso. negativo dell<1 >amplificai tore operazionale 42 al. .terminale, di uscita nel no-. _ L do 4.6. L' interruttore 48 viene collegato in paralle o lo al condensatore di retroazione 44 e scarica pe-<? ' >T <' >riodicamente il condensatore di retroazione. Tutta- .
i via, un. terminale del condensatore di retroazione.J..
<T) 44 viene ora collegato attraverso. un. interruttore _ ?
CQ
52 all'uscita dell'amplificatore operazionale 42 nel
i JnodO-46. ..Il condensatore 44 viene anche collegato _ s l i -j.ad un. segnale, di ingresso nel. nodo .40. In aggiun-___ .ta, un -condensatore accumulato re _di sfalsamento. .54 _ _ viene -collegato- fra -il-_nodo-40-.ed-il terminale- di J _ Tingre sso negativo -dell '.amplificatore operazionale- 42
J ed un. interruttore 56 viene collegato fra il nodo .L
? 40-e- la-tensione-di riferimento. V- In questa forma
ag j di realizzazione, il- circuito di cadenza 16? genera i segnali di cadenza addizionali D ed E, come rappre-?
isentato nella figura 4, per controllare gli- inter
ruttori 56 e 50 e, mentre l'inverso.
I I
. [del segnale, di . cadenza.!) controlla l' interruttore .52...
,lln_questa configurazione, . il... circuito . di .riferimento...
i
; adjLntervallo .di .banda 10 ..presenta. tre ...distinti.. periodi di funzionamento. Durante il.pperiodo di pre-._ .caricamento, . il__c.ircuito. di. .cadenza 1 6!_f ornisce i
I segnali. _di_ cadenza C, D ed_E nello. stato alto. per_ ..
i i
chiudere gli interruttori. .4 8, .56 e. 50 ..ed aprire l.'.intjarruttore 52. Durante questo periodo,, il condensato-,
' re 44 viene scaricato dall'interruttore 48. L'ampli- ..
I i
i.ficatore operazionale .42 viene . commutato in .uno., sta- ..
i i
_to . di. guadagno unitario, per. mezzo , dell'interruttore .
? ? i
50 ed il condensatore accumulatore di sfalsamento 54
viene caricato alla tensione di sfalsamento V . del--, OS ; c : 1l'amplificatore operazionale 42. In prossimit? del - ? ...
! !
termine del periodo di precaricamento, il circuito
i ? I
di cadenza 16' fornisce il segnale di cadenza E nel- -:lo. stato basso per aprire l'interruttore 50, lascianri !
.Ldo._il ..condensatore 54 caricato -fino alla tensione di
sfalsamento dell' anfl-ificatore. operazionale 42. Dopo f ?
i
un breve tempo, , il circuito di cadenza- 16-' fornisce ? --I
j
il. segnale di cadenza D. nello stato basso per aprire - -
? l.'_interruttore 56 e chiudere l'interruttore 52. Poi- ?
!
,che. questo evento di commutazione tende a disturba- :
re il nodo di ingresso 40, un breve tempo di stabiliz?
zazione viene preferibilmente fornito prima che il circuito di cadenza 16' fornisca il segnale di ca-_denza_C nello st ato bas so per aprire. 1 interruttore _4.8._.Dopo . di ci?,.. la . carica accumulata sul. condensatore di retroazione 44 verr? modificata soltanto nel? la misura corrispondente ad una. quantit? di carie a _ j.applicata dalle sezioni di condensatori commutati _
18 e^20. Durante questo terzo_perio.do ..di funzionarne: ?L t/j to- del circuito, contrassegnato come periodo di ricc ! ferimento di uscita valido, la tensione di riferi O ccr a? mento- sviluppata sul nodo_4 6_.sar?_sostanzialmente..e? ..sente da un qualsiasi errore di tensione di sfalsa ??)
-CD mento. Se il condensatore di sfalsamento 54 viene ps -p-4 -0? ?<t riodicamente caricato alla tensione di sfalsamento ... . ca o ,V _ , . l' amplificatore operazionale 42 .viene effettivamente auto- azzerato, con il nodo 40 che ? il nodo
di .ingresso a sfalsamento zero. _ ; _ . _
-Mentre l'invenzione ? stata descritta nel.
-contesto di-.una pref erita..forma.dLrealizzazione ,__sa r?_evident e a^coloro_che so no_ esperti. nel_ramo._che
la presente -invenzione .pu? essere, modificata in nu-_ -fmerose manier.e-e-_pu?_.assuraere. molte forme di realiz-=_
-j-zazione diverse da quella specif ic amente.. esposta-e_
!
<; >-precedentemente descritta. Jn_. accordo con _ci?, si.
-intende che le- allegate rivendicazioni coprano tutte
! ? le modificazioni dell'invenzione che rientrano nel-.!
i <'>
+1 ' effettivo spirito e nell 'ambito .dell'invenzione,
_ RIVENDICAZIONI ... _
_ In. combinazione con un amplificatore o-!
|
perazionale (42) avente .un terminale di ingresso- po-<?>
|-sit.ivo ..(+) . collegato ad una tensione . di. riferimento-!.
V . , . un terminale di ingresso negativo ed .un _ i _
ae j
terminale di uscita (4 6) , un circuito (22' ) per .com-: _
i
|pensare la tensione di sfalsamento V 0 S..dell'amplif i- j.. .
_ datore operazionale (42) , il circuito (22' )_conrpren- _
OA. dendo : o c : un mezzo a capacit? di sfalsamento (54) a- r? * ivente un primo ed un secondo terminale, il primo ter^-.
minale essendo collegato all?ingresso negativo del-.-L _r^J_ !
co l'amplificatore operazionale (42); e ... ? I o ? I
!? _ _ un mezzo di commutazione di sfalsamento (50
;e. 56) per collegare il primo terminale del mezzo a - j-
icapacit? di sfalsamento (54) al terminale di uscita -
-(46) dell'amplificatore operazionale (42) e per col-i-I !
legare il secondo terminale del mezzo a capacit? di
!
lsamento (54) alla te <? >. I sfa nsione di riferimento V ag du-: j
rant e un periodo di compensazione di sfalsamento. -
- 2. -Circuito (22') secondo la rivendicazione
! !
1 ulteriormente comprendente un mezzo per collegare .
? i
il secondo terminale del mezzo a capacit? di sfalsa
[ mento (54) ad una tensione di ingresso durante j un periodo di uscita di riferimento valido che ? di? | verso dal periodo di compensazione di sfalsamento, j _ .3... Circuito (22 * ) secondo la rivendicazio? ne 2, ulteriormente comprendente:
un mezzo a capacit? di retroazione (44) a? vente un primo ed un secondo terminale, il primo terW! ?. t/i minale essendo collegato al ^secondo terminale del ^ mezzo a capacit? di sfalsamento (54) ; e
c cr<~ >un mezzo di commutazione di retroazione c- ? _ (52) per collegare il terminale di uscita (46) del- r~?.
_ j.1' amplificatore operazionale (42) al secondo termina-^. ' _ le del mezzo a capacit? di retroazione (44) eccetto ^ o ; durante il periodo di compensazione di sfalsamento.
I
. i _ .4? Circuito (22' ) secondo la rivendicazio? ne 3, ulteriormente comprendente un mezzo di. cornmu- . tazione (48) per la capacit? di retroazione per collegare il primo ed il secondo terminale del mezzo a. ! capacit? di retroazione (44) eccetto durante il pe- , riodo. disuso ita di riferimento, valido . _
_ 5. Circuito (22?) secondo la rivendicazio-
OJ
-Q- ne 4, ulteriormente comprendente un mezzo di cadenal
za (16) per fornire segnali di cadenza (A, B e C),. . senza sovrapposizione, che controllano tutti i mezzi di commutazione. .
Roma, <* >- 1 FEB. 1982
p.: MOTOROLA, INC. !?A/gr. p . : ING. BARZANO' & ZANARDO ROMA S.p.A. 7589 23-1079
Bollo dell ^Ufficio .-Brevetti--degli- St ati-^Unit i
3 Febbraio? 1-9^81 - -CIRCUITO AMPL-IFICATORE-OPERAZ TONALE.- AD - AUTO-AZZERA-MENTO."
- RIASSUNTO -
Oggettodelll invenzione. _?_ una sorgente_di.,. riferimento di tensione ad intervallo di banda, sta- j. bile per temperatura^ che utilizza. transistori_blpo-.! lari -polarlzzati-con diverse-densit? , di corrente di 4 . . emettit ore? ? - Condensai ori -commut ati? vengono -usati per applicare _in_ ingresso. ??0 e _ ^V^ - dei-transistori -j- . (tensioni . ETC_e. NTC^? ri spet tivament e) -all-* amplificai tore operazi o nale per foraire una tensione - di rif eri-mento- .? .-proporzionale alla-somma -delle- tensioni di_ P!HC-e di-NTC..--Una appropriata scelta-del rapport? dei -condensatori-commut ati -rende-la t ensione -di- riferimento-. ^ sostanzialment e-indipendente-dalla temperatura^? In- una-f orna modificata dei-riferimento,
i 1* amplificatore di? riferiment o viene realizzato -conj -I
un-amplif teat ore operazionale -ad? auto-azzeramento -il --quale utilizza-le-tecniche dei - condensai ori commutar--ti ed un circuito integrato per realizzare -1-a fun ? ? zione di auto-azzeramento .-- - - DESCRIZIONE <. >- - -I
_ - La presente invenzione si riferisce in ge-nerale ai -c ircuiti ampl-ific at ori operazionali- e-pi? -p articolarmente ad un circuito ampi if ic at o re -op erazio naie ad- auto-azzeramento. ? - ? - In generale?- 4 Circuit i di condensazione ? di-tensione- di sfalsamento- realizzati-come -amplifica tori operazionali presentano un ridotto erroretensione di -sf alsamento grazie alla applicaz ione-di una tensione di cancellatura nell ' ingresso -dell?* ampli f ic at or e op e r az io naie -in - uno- di due mod i . Un modo -consiste -nell *ut ilizzare -1* alimentatore- di gi? per -generare una tensione di cancellatura di? po larit? opposta alla tensione di sfalsamento at tra-? verso una rete partitrice a resi stori. In generale, tali circuiti richiedono almeno un resistore variabile -per facilitare la compensazione di numerosi parametri variabili del circuito che influenzano il <e>valore della -tensione di sfalsamento. Si ? constatato-che tali circuiti- non sono soddisfacenti in alcune situazioni poich? essi richiedono una regolazione costante della resistenza vari?bile e tendono ad introdurre- rumore dall'alimentatore di- energia. -- Un secondo modo per- ridurre l?errore <?>deila-tensione -di sfalsamento con una-tensi-one-di-cancellatura aull'ingresso dell? amplilicatore operazionale consiste nell'utilizzare le tecniche
satori--eommutati-per-earicare--periodieamente^un--conr denaatore, e3terno al circuito irrtegrato co ritenente l^amplificatore operazionale, fino? ad- una tensione appressimat-i-vament e uguale alla
mento ma di polarit? opposta. Tali circuiti? a
sat ori commut at i? sono? suscettibili? nei<- >confronti?delf rumore esterno a causa della elevata impedenza del colle gamento del nodo del circuito esterno ed? i il condensai ore esterno i
dini dei-circuito? integrato^i-SOMMARIO-DELl'iNV-ENZ-IONE
Uno scopo della preseiite invenzione ? quel~ io? di fornire un circuito p er l'azzeramento automajtico dellertensi-one-di sfalsamento di un amplificato^ I I
re operazionale impiegando una tecnica basata<- >su ca-^ p ac it?? coramut at e -senza ri chi edere condensat o ri est ernrv<^>
Un aBro scopo della presente invenzione ? j quello di fornire un? circuito di<^>auto-azzeraiiient ????? si dimostri-preciso s ia-per<~>i<~>parametrl in correr? e alt ernat a sia p er i paramet ri in corr ente c ont inua .
Questi edraltri scopi ?????????? io ne sono raggiunti in conf o mit.?__ ad_una jpref.e.rit a . f o raa_di realizzazione delllinvenzione grazie al fatto che t
jviene-fomito un amplificat-ore?operazionale__avente ?n ^ ri sn^eaao? positivo? co 11 egato_ad -una tena ione di ri-. _f.e r iment.o.,_un ingres s o . ne gat ivo aduna uscita. Una. -tenaione-di ingresso aviluppata su un nodo di ingressoiviene applicata all'ingresao-negativo dell < ficatore operazionale attraverso un condensai ore ac-? {-cuinulatore_di-sfalsajnento._Durairta_un_perio-do_di
! compensazione di 3falsamentor una coppia di interrut-^tori aono chiusi per co Ile gare? il nodo -di ingre s so , alla^ tensione di rif e rimento e l* ingresso negativo dell'amplif icatore operazionale alla sua uscitar caT-ricando il condensatore accumulatore di sfalsamento ! fino all a tens io ne di sfals amento dell'amplificatore operazionale. Durarrte un successivo periodo, gli irater rutt or i vengo no-^ap erti? p er iraprlgionare la caric a sul condensatore, sviluppando cos? una tensione di ^uguale grandezza ma di polarit? opposta rispetto alla tensione? di sfalsamento, attraverso i tenninali di ingresso delliaraplificatore operazionale. In una-fenna ? -; preferii as sono previst i mez? per scaricare il condor. sat ore di ret roazione normalment e coll-egat o? fra? 1?UT scita dell ' amplificat ore operazionale ed il nodo di ; -ingresso-quando? i-1? e ircuito-ope ra nel? periodo? di? eompensasi one. di sfalsamento.
... BREVE DESCRIZIONE-DEI DISEGNI _ La-figura -1 rappresenta uno schema che-li? lustra- una-pr ef erit a fo ma- di-re eh zz azione dell'inmenzione, -- la figura-2 rappresent a un diagramma grafico - di- t empo rizzazlone per la foiroa di-realizzazio?-ne schematica rappresentata nella figura 1 ; I - la-fi gura 3 rappresenta uno schema che il-? lustra un'altra forma di realizzazione dell' araplif i? L. cat ore usato nella presente invenzione; -- - la- figura 4? rappresenta un-diagramma<? >grafico-di temporizzazione per la forma di realizzazioschemat i c a rapp r e s ent at a nella figura 3 .
DESCRIZIONE- DELLA PREFERITA- FORMA DI -1 ? - - Nella fi gara 1 ? rappresentato un circuito di- riferimento ad intervallo di banda (bandgap) 10 ?
( ? condensatori commutati costruito in conformit? al-r f la preferita -foraa di realizzazione della presente - Iinvenzione. Il circuito di- riferimento ad intervallo -di banda 10-? costituito generalmente da un primo -e da un secondo transistore-bipolare 12 e 14, rispettivamente , da un- Circuit o- di- cadenza o di clock T6; da un primo circuito a-capacit? commutata T8<'>f da un secondo circuite a capacit? commutata 20 e da un Ciri -cult o-ampllf ieatore 22. -
? ^ - - Ciascuno fra il primo ed il s econdo trans istore bipolare 12 e? 14- ha i! suo collettore collegat o -ad-^un-alim entat o r e p o s iti vo V
dd* la sua base collegata ad una t enaione<^>di riferiraanto comune^per es empio la raassa analogica ^ - ed il suo emet t ito re ag
eollegato ad un aliment at ore negat ivo V - attraverso ss |rispettive 3or?enti di-corrente"24 e 26. Nella forma preferita, le-aorgenti di corrente 24 e 26 sono cost ruit e in modo da assorbire un predet erminato raporto di correnti e! il transisrtore 12 fe realizzato c on una area di emet t itor e pi? e st e sa di quella" del<~ >- rtransistore-^^TrHPoich?? i<_>t ransistori 12 e<~ >T4<~>sdno po-I
?larizzati con-diverse densit? di correrrte, essi<~ >svi-lupperanno cos?? diverse tensioni base-emettitore V be' Poich? i transistori 12? ert 4<- >sono collegati ad inseeuimerto ad emettitore, la preferita forma di reali z-- zazione pu?<^>essere reali zzata impiegando iT<??>substr?to<~ >- in-un-normale^ro cediinent o^?MOS. i<?>
Ifel primo circuito le a capacit? commutata, - un co ndenaatore 28<~>pre senta un ingcessd<^>coiregat o at 4 -traverso gli interruttorJr 30 <?>e<~>3^<~>alTartensione di rif e riment o comune-f ag _ ed all'emettitore <?>del transistore Hv rispettivanrente.<^>Nel sec? iido c ircuito 20 a caacit? commutata, un condensatore 34 ha un ingresso collegato attraverso<~>?li? interruttori 36 e 38? agii amet-t-i-t-or-i - -de i? transisto ri? 12? e<~>1 ri sp et tivamente? I condens atori^2 8<~>e? 34 hanno le loro uscite co?iega-? te ad un nodo 40. Nella pref erita forma di realizza--z io ne, -gli? interruttori? 3 ?> 32 ?"36-?? 38-3ono? eie-? menti di gate di trasraissione CMOS che ricevono l'a? zio ne di cadenza o di c?ock in maniera eonvenzionaie per mezzo del circuito di cadenza li. Gli irit er~ ruttori 30 e >6 aono costruiti in modo da essere co: duttori q\ando un segnale di cadenza A applicato ai loro ingressi di controllo ai trova nello stato alto e non- conduttori quando il segnale di cadenza A 3i trova nello stato basso. V?e eversay gli interruttori j 32 e 38 sono pref eribilment e costniti in modo da e sere conduttori quando un segnale di" cadenza B- applicai o ai loro ingressi di controllo si trova nello j stato alto e non conduttori quando il segnale di ca? ! danza B si trova<" >nello st at o basso .
j <" " >In questa configurazione, gli interruttori: ? 30 e 32 coopereranno per caricare il condensatore [ I ' I ! 28 alternativamente alla tensione di base del transistore 14 ed alla tensione di emettitore der tran- | i
<f>sistore 14, realizzando cos? una<' >carica che ? in re-?lazione con la tensione V. oe del transistore 14. Si-; 1
I
mult eneamente, gli i nt emittori 36 e 38 cooperano 1 ? j per caricare <~>il condensa? ore<~>34<? >alt eraat ivamente fi-? <h>no<?>alla<_>t ensione di<~>emettitore<_ >del transistore 12 <? >i
i
<? >!ed <_ >alla-trensione di emettitore-dei-? ranaintore<~>?4^ ? per fomire cos? una carica che ? in relazione con 1 a ' dif ferenza f ra-le-tensioniiii?baseiei?? emet t it ore, vale a dire <dei >transistori 12 e Hr Come apparir? chiaro a coloro che som esperti nel ramo , j In tensione V^^presenter? un coef f icient e di terap e-Aratura-negativo<- >(NTC)? D?altrarparteT-?<- >ben-nsto<^>ciie i 1 a te nsione AVi<- >present a un coef f ic ient e di tempe-|
iratura posit ivo (PTC) . Perci?, sar? chiaro che la ^soraraa-ponderata di queste<- >tensioni,<? >?.<~>+
!cui-K-^-CrrA
34' 28* resa sostanzialmente in-^dipendente dalla tempera? tira per mezzo di una appio-: -priata scelta del rapporto d?i condensatori<- >28 e 34 .
1 Ilei<- >circuito amplificatore 22, un<~>amplit'i-!
c atore operazi?nale 42 ingresso negativo al nodo 4? ed il suo ingresso positivo col?* legato alla tensione di riferimento V ? Un condensa-I ag | .tergi di retroazione 4T viene collegato tra l?uscit a dell-* amplifica? ore operazionale 42 nel nodo 46 e 1 <; >ingresso negativo deir'amprific atore operaz?o n?l e nel nodiT<">40. Nella forma preferita, un interruttore collegato attraverso il condensatore retroazione 44 ??? 1??3?? ingresso di controllo colleigato al segnale di cadenza C fornito dal circuito- di cadenza 16. Chiudendo- periodicamente 1* interruttore 4_8,? IJsraplificatore-operazionale- 42-viene messo? in- ? uno st ato -di gua?agno uni torio ed una qualsiasi carica sul - condensai ore- 44 -viene rimossa. ? - - -- Come? rappresentato nella figura 2, il cir-? culto di-cadenza- 16 inizialmente fornisce il segnale d Ii cadenza- A? nello- stato- alto per chiudere- gli? in --terruttori 30 e -36-ed- il- segnale di cadenza B nello - stato -basso -per aprire gli interruttori 32 e 38* -Si? tnrult aneament e ,? il c ircuito di c adenza 16 forni s c e il ? segnale di cadenza C nello stato alto per chiudere i 1 ? int errutt ore 48. - Durante questo periodo di precari? , - cemento, i-l-condensatore di -retroazione 44 viene scaricai o e, ignorando un qualsiasi sfalsamento dell?amf slificatore, i condensatori 28 e 34 vengono caricati fino alla tensione? di riferimento V ag ? ed alla ensione del transistore 12, rispettivamente. Un ireve tempo prima della fine del periodo di precaricamento, il circuito di cadenza 16 apre l*interrut ? t ore 48 fornendo il segnale di cadenza C nello- stato basso .- Immediatamente dopo di ci?, ma ancora prima- -? della fine dei-periodo -di precaricamento , il -circu?to di cadenza 16 apre gli interruttori 30 e 36 for- -j nendo i-1- segnale di cadenza A nello stato basso Alla fine del periodo di preearicamento ed all^ inizio >
I
di un periodo di riferimento di- uscita valido, il circuito di. cadenza chiude gli- interruttori 32 e 38. for I-nendo, il. segnale di cadenza B nello stato -alto? ? A questo. punto, .la -tensione sui terminali 28 varia nella_mi sura di? del-t ransist ore -14-e-l a tensione
.sui _t e minai i. del co ndens at ore 34- vari a nella mi suri della differenza fra le tensioni di base e di emet
t itore dei transistori 12 ? <V>bei 4 ) ? Questo evento di -commutazione provoca il trasferimento di_una -quantit?-di -carica Q = ? <v>?e-|4<C>28 (V. ? V
bel 2 be14<)C>34 al--condensatore-44 comporfcando una tensione di usci? <ta V>ref <1//C>44 ~<V>b?14<C>28^<"V>be12 ~ <V>be?4^ <C>34-7 ^
nodo -46? Nella-f orma preferii a, quest a -t ensione di riferimento ad intervallo di banda positiva Vr0f viene resa sostanzialmente indipendente dalla temperatura facendo il rapporto dei condensatori-28 e 34 uguale al rapporto dei coefficienti? di-temperatura- j
1 e desiderato, una tensione- di riferimento ad i<'>ntervallo di banda negativa pu? essere ottenu-I
i
?a mediante inversione del segnale-di cadenza Ci-In generale, la precisione del- circuito ad intervallo di banda -10 sar? negativamente influenzaria, dalla tensione di sfalsamento dell* amplificato re l
I operazionale. La figura 3 illustra in forma schemati- I Ga-unar-foma-modifioata^ilol circuito -amplificatore 22* che pu?-ess ere s o st it uit o al circuito amplifica -tore -2-2-^alia-?igu.ra^-1? per- eliminare-so stanzialmente -delia- 1 ensione-d-i? sf al-stsBentoy EL? circuito -amplificatore? 2i<J>? ?-eost-i^uito-dal-t^ampiif-icatoreoperazionale 42 che ha il auo ingresso positivo collegat o all a? tensione -di? ri-f eriraent o V ? i-Un interrutag
t ore 50-coliega l ' ingresso negat ivo deH? amplif icatore operazionale 42 al terainale di uscita nel no do 46*? L'irrt erruttore-4 8- vi ene collegato in parallelo al condensai ore7?i retroasione 44 e scarica periodicamenteii condensatore di r et ronzio ne. Tuttavia, unt ermlnale-dei condensai cre di retroazione 44 viene-ora-coliegato-at traverso un interruttore 52 aH 'uscita dell * amplificatore ?perazionale 42 nel nodo 4 6. ?? condensatore 44 vien9 anche'collegato ad un segnale di ingresso? V^: nel nDdo 4O. In aggiunta, un condensatore ac cumulato re di sfalsamento 54 viene collegato fra<~>ii<? >nodo<- >40<? >edriiterminaie di ingresso negativo dell'amp?if ic atore operazionale 4 %
\ ed un interrutt ore 5 6 viene c oliegato f r a i I no do i Innpieata forma ag
(,<^>il c ircuito di cadanza^T6 *
i segnali ci! cadenza addizionali D<_>ed E, come rappr?acni, ato nella^f igura 4,<_>per controllare gli <?>inter-* ruttori 56 e 50, ~ rispettivamente, mentre l?inverso i del segnale di cadenza D controlla l?interruttore 52.
? In- quest a - confi gurazio ne , il-circuito di riferimento ad- intervallo -di- banda 10 pr esenta i re distinti-periodi- di funzionaraent o .- -Durarrte il pperiodo di precarie amento, !! circuito di cadenza 16<r >fornisce i segnali di cadenza C, D ed E nello stato alto per chiudere gli- interruttori -48-,? 5-6~e- 50 -ed aprire l?i fn-<~ >t emittore 52. - Durante quest o periodo, il condensato--re 44 viene scaricato dell? interruttore 4 8 .-- L ? ampli- -f icatore operazionale 42 viene commutato in uno - et?-*' to di guadagno unitario per mezzo dell ?int emittore 50 ed? il- condensatore accumulatore di sfalsamento 5 <L >viene caricato alla -t emione di sfalsament o V del- >
OS
l?amplificatore operazionale 42. In prossimit? del -temine del periodo di precaricamento, il circuito di cadenza 1 6* fornisce il -segnale di cadenza E nel-j lo stato basso per aprire l'interruttore 50, lasciane do il condensatore 54 caricato fino alla tensione di i ' sfalsamento dell' arq?if icatore operazionale 42".<- >Dopo un -breve -tempo-,-- il c ircuit o di cadenza 1 6 ? fornisce i-1 segnale di cadenza D- nello stato "basso <?>per aprire f int errutt ore 56 s chiudere l?interruttore52. Pol-j<"">
\ ch? -quest o evento di commut azione t ende<* >a disturba-<' >re il nodo di ingresso 40, un breve tempo di stabiliz zazione viene preferibilmente fornito -prima che il * circuito di cadenza 16*- fornisca il - segnale _di_ca- +-denza-C-nello? stato-basso -per- aprire .1 <1 >irrt errutt .ore-! 48. Dopo^ di ci?* la carica accumulata sul condensa- t.
i tore-di- retroazione 44 verr?- modificata soltanto -nella raisura corri spondent e ad -una quant it ? -di c arica ? j ? applicata-dalie -sezioni ? di condensatori -commutati ? ^ 1 8 e 20.? Durante questo terzo periodo di funzionamene t o del circuit o , contr as s e gnat o come-periodo di riferimento di -uscita valido, -la-tensione di rifer?- -i mento sviliappafea-sul-nodo-4 6 sar? sostanzialmente e? sente da un qualeiasi errore di tensione-di sfalsa- ? -mento.- Se? il condensatore di sfalsamento-54 viene-p?r?odicamerrte caricato alia tensione-di sfalsamento H ? V O?S , l'araplif icat ore^operazionale 42-v-iene eff ett i- -vamente auto-azzer at o , con il nodo 40 che ?- il nodo -di ingresso -a sfalsamento-zero? - - - - \-- Mentre l* invenzione ? stata descritta ne!^ contesto di una preferii a- forma di realizzazione, aar? evidente a coloro ehe sono esperti- nel ramo eha ? i? la presente invenzione pu? essere modif icata in numarose raaniere e pu? assumere raolte forme di re ali zzazione diverse da que?la speeificamente esposta e precedentemente descritta. In accordo con ci?, -si ? j -int ende che le^illegat e rivendicazioni - coprano- tutt e -
I le modificazioni -dell?<1 >invenzione che rierrtrano nei-1 * effettivo -ap ir ite-e-^el3r<,>-embi%?-?tell-H^enzicme .
RIVENDICAZIONI.
1 In_ .combinazione con un. amplificatore operazionale avente un terminale _di_ingrestHn_pn gioi-vo collegato ad una tensione di riferiment o, -un-ter? ? minale di ingres.so_negat.ivo, . e d -un_te rminal e_di-us cita, ! un circuito pe.r_c.omp_ensar_e-la-tensione- di sf alsamen-i i { , t o delllampj.if icat ore-operazionale ,_il_c ircuit o? com prendendo:
un_mezz.o_a_c.ap ac it ?__ di? sfals ament o? avent e ; ; un <p>rimo ed un_3.e.condo__t enninaley?il-primo? t erminai
; l e e a s_end.o_colle?ato__al llingr.e s s O-ne gat ivo? dell? amp_lif icato.re_op.erazionale;--e
I un. mezzo. di_c ommut.az io ne. di-sf al sement e per collegare-il-primo? teiminale-del-mezy.n-a -capaci- -t? di Bfal3ament_o__al_t-eiminale_di-u3oita-t?em ?airvpl-i-?_ jAcatore_.operazionale e per_collegare il se condo? terminale del .mezzo a_c ap ac it?_di-sf al sament o al-la-4;en? ! _aio ne_di _rif.e r iment-o_durant-e_un-p eri odo di comp ens a-<1>-, zio ne. di sfalsamento.
_2._Circ.uit o s e co ndo-1 a-r i v e nd i c az ione 1 ,-| ulteriorment e_comprendente-un-mezzo-p er- col-legare-4-1<1 >^se_co.ndo_t_errainale_del m e z z o? a~c ap acit ?-d-i? sfaisamento__ad_una_t.ensione-di? ingresso? durante-un-peri-odo-d-i'
Claims (1)
- uscit a di rif erimento valido che ? diverso dal pe~ _ riodo di compensazione di sfalsamento. _<1>_ 3? Circuito se condo la rivendicazione 2, _ ?ulteriormente comprendente: __ un mezzo a capacit? di retroazione avente . un primo ed un secondo terminale r .il... primo termina-^. _ jle essendo collegato al secondo terminale del ie7,7,o j ?a capacit? di sfalsamento; e _ j _ j_ un mezzo di commutazione di retroazione _ <?>per collegare il terminale di uscita dell<1 >amplifica-Ttore operazionale al se.cQndo_.terminale__del_ mezzora _ capacit? di retroazione eccetto durante il periodo _Idi compensazione di sfalsamento. __ 4. Circuito secondo la rivendicazione 3,_iulteriormente comprendente un mezzo _ di_commut azione _ Iper la capacit? di retroazione per collegare n p-ri- i mo ed il secondo termi naie ..del me z z o a capacit?_d i_re-1 j troazione eccetto durante il periodo di uscita <?i ri-? ferimento valido . _-, _ 5_._.Circuit.o_s.econdo- la riv:endicazlone 4, _ i .ulteriorme nt e_c omp r e ndent .e_un. m e z z o? di_c ad e n z a-p e r- ? j?i _f_o r ni r e_s.e gnal i _d i_c ad e nz a senz a-sovr app o s i z io ne , ? c hejD.ont.r_o.il ano_t.utt.i^i mezzi-di? commutazione. -It
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/231,079 US4355285A (en) | 1981-02-03 | 1981-02-03 | Auto-zeroing operational amplifier circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8247698A0 IT8247698A0 (it) | 1982-02-01 |
| IT8247698A1 true IT8247698A1 (it) | 1983-08-01 |
| IT1186660B IT1186660B (it) | 1987-12-04 |
Family
ID=22867665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT47698/82A IT1186660B (it) | 1981-02-03 | 1982-02-01 | Circuito amplificatore operazionale ad auto-azzeramento |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4355285A (it) |
| EP (1) | EP0070882B1 (it) |
| JP (1) | JPS58500049A (it) |
| CA (1) | CA1159523A (it) |
| DE (1) | DE3270199D1 (it) |
| IT (1) | IT1186660B (it) |
| WO (1) | WO1982002804A1 (it) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393351A (en) * | 1981-07-27 | 1983-07-12 | American Microsystems, Inc. | Offset compensation for switched capacitor integrators |
| US4403195A (en) * | 1981-10-26 | 1983-09-06 | Motorola, Inc. | Parasitic insensitive switched capacitor operational amplifier circuit |
| US4546324A (en) * | 1982-12-27 | 1985-10-08 | Intersil, Inc. | Digitally switched analog signal conditioner |
| US4642489A (en) * | 1984-10-03 | 1987-02-10 | National Semiconductor Corporation | Sampled data amplitude linear phase detector |
| DE3610016A1 (de) * | 1986-03-25 | 1987-10-01 | Guenther Dr Hartner | Stufenbohrer |
| US5059820A (en) * | 1990-09-19 | 1991-10-22 | Motorola, Inc. | Switched capacitor bandgap reference circuit having a time multiplexed bipolar transistor |
| US6215353B1 (en) * | 1999-05-24 | 2001-04-10 | Pairgain Technologies, Inc. | Stable voltage reference circuit |
| US6060874A (en) * | 1999-07-22 | 2000-05-09 | Burr-Brown Corporation | Method of curvature compensation, offset compensation, and capacitance trimming of a switched capacitor band gap reference |
| US7525365B1 (en) * | 2005-05-09 | 2009-04-28 | National Semiconductor Corporation | System and method for providing an offset voltage minimization circuit |
| JP4681983B2 (ja) * | 2005-08-19 | 2011-05-11 | 富士通セミコンダクター株式会社 | バンドギャップ回路 |
| US7236014B1 (en) * | 2005-12-07 | 2007-06-26 | Freescale Semiconductor, Inc. | Circuit and method for peak detection of an analog signal |
| US7894561B1 (en) | 2007-06-21 | 2011-02-22 | National Semiconductor Corporation | Method and system for providing dynamic DC offset correction |
| US7944288B2 (en) | 2008-09-29 | 2011-05-17 | Infineon Technologies Ag | Switched-capacitor amplifier arrangement having a low input current |
| US8766602B1 (en) | 2010-08-30 | 2014-07-01 | Enerdel, Inc. | Self protecting pre-charge circuit |
| CN116406494B (zh) * | 2021-06-06 | 2023-10-24 | 趣眼有限公司 | 具有偏移和收集电荷减小电路系统的电子积分电路和相关方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1567309A (en) * | 1976-12-23 | 1980-05-14 | Ferranti Ltd | Amplifier circuits |
| US4297642A (en) * | 1979-10-31 | 1981-10-27 | Bell Telephone Laboratories, Incorporated | Offset correction in operational amplifiers |
-
1981
- 1981-02-03 US US06/231,079 patent/US4355285A/en not_active Expired - Lifetime
-
1982
- 1982-01-12 CA CA000393980A patent/CA1159523A/en not_active Expired
- 1982-01-25 WO PCT/US1982/000094 patent/WO1982002804A1/en not_active Ceased
- 1982-01-25 EP EP82900751A patent/EP0070882B1/en not_active Expired
- 1982-01-25 DE DE8282900751T patent/DE3270199D1/de not_active Expired
- 1982-01-25 JP JP57500804A patent/JPS58500049A/ja active Pending
- 1982-02-01 IT IT47698/82A patent/IT1186660B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| US4355285A (en) | 1982-10-19 |
| IT8247698A0 (it) | 1982-02-01 |
| EP0070882B1 (en) | 1986-04-02 |
| EP0070882A1 (en) | 1983-02-09 |
| DE3270199D1 (en) | 1986-05-07 |
| IT1186660B (it) | 1987-12-04 |
| WO1982002804A1 (en) | 1982-08-19 |
| CA1159523A (en) | 1983-12-27 |
| EP0070882A4 (en) | 1983-05-16 |
| JPS58500049A (ja) | 1983-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT8247698A1 (it) | Circuito amplificatore operazionale ad auto-azzeramento | |
| EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| IT8247697A1 (it) | Perfezionamento nei circuiti generatori di tensione di riferimento ad intervallo di banda | |
| Mendes et al. | A High Resolution Switch-Current Memory Base Cell | |
| JPH1098886A5 (it) | ||
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| US4496858A (en) | Frequency to voltage converter | |
| CN100334808C (zh) | 具有偏移补偿功能的数模转换器件及其偏移补偿方法 | |
| EP1254423A2 (en) | Integrator topology | |
| KR102590453B1 (ko) | 2차 스위치드 커패시터 필터 | |
| US4396890A (en) | Variable gain amplifier | |
| IT8225016A1 (it) | Circuito amplificatore dinamico | |
| JPS6232714A (ja) | オフセツト電圧補正回路 | |
| TW276373B (en) | Low offset comparators based on current copiers | |
| GB2095946A (en) | Dynamic amplifier of cmos type | |
| US4694277A (en) | A/D converter | |
| KR910010831A (ko) | 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로 | |
| FI95853C (fi) | Menetelmä D/A-muuntimen offset-jännitteiden vaihteluiden vaikutuksen korjaamiseksi muuntimen lähtöjännitteestä | |
| KR19980032847A (ko) | 전압인가회로 | |
| EP1017172B1 (en) | Integrated circuit generating at least a voltage linear ramp having a slow rise | |
| DE2519930A1 (de) | Tastspeicher-schaltungsanordnung an einer elektrischen motornachbildung in einem elektronischen motorschutzrelais | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| KR890005975A (ko) | 푸시풀증폭기 출력단에서 폐로전류를 자동으로 조절하는 회로 | |
| US5290991A (en) | Adjustment process of an electronic trip device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19950216 |