IT9048481A1 - Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. - Google Patents
Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. Download PDFInfo
- Publication number
- IT9048481A1 IT9048481A1 IT048481A IT4848190A IT9048481A1 IT 9048481 A1 IT9048481 A1 IT 9048481A1 IT 048481 A IT048481 A IT 048481A IT 4848190 A IT4848190 A IT 4848190A IT 9048481 A1 IT9048481 A1 IT 9048481A1
- Authority
- IT
- Italy
- Prior art keywords
- treatment
- wafers
- temperature
- silicon wafers
- silicon
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
- Silicon Compounds (AREA)
- Surgical Instruments (AREA)
- Safety Valves (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
DESCRIZIONE
a corredo di una domanda di Brevetto d'invenzione dal titolo:
"Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici."
La presente invenzione si riferisce in generale ai procedimenti per la fabbricazione di substrati di materiale semiconduttore, in modo speciale le cosiddette "fette" o wafer di silicio, per la produzione di componenti elettronici. In modo più particolare, la presente invenzione si riferisce ad un procedimento per il trattamento di fette di silicio in condizioni idonee al controllo della concentrazione e del profilo di distribuzione dei siti di "gettering" o intrappolamento interno.
Come è noto, il silicio monocristallino, che è il materiale di partenza per la maggior parte dei procedimenti per la fabbricazione di componenti elettronici a semiconduttore, viene comunemente preparato con il cosiddetto procedimento Czochralski in cui un singolo cristallo di inseminazione viene immerso in silicio fuso e quindi viene fatto accrescere per lenta estrazione. Poiché il silicio fuso è contenuto in un crogiuolo di quarzo esso viene contaminato con varie impurezze tra le quali principalmente l'ossigeno. Alla temperatura della massa fusa; del silicio, l'ossigeno entra nel reticolo cristallino fino a raggiungere una concentrazione determinata dalla solubilità dell'ossigeno nel silicio alla temperatura della massa fusa e dal coefficiente di segregazione effettivo dell'ossigeno nel silicio solidìficato. Tali concentrazioni sono superiori aila solubilità dell'ossigeno nel silicio solido alle temperature tipiche per i procedimenti di fabbricazione dei circuiti integrati. Quindi, a mano a mano che il cristallo si forma dalla massa fusa e si raffredda la solubilità dell'ossigeno in esso diminuisce rapidamente, per cui nelle risultanti fette o wafer, l'ossigeno è presente in concentrazioni supersature. Essendo in concentrazioni supersature, i successivi cicli termici di trattamento dei wafer provocano la precipitazione dell'ossigeno.
La precipitazione dell’ossigeno può avere effetti utili ed effettidannosi- Gli effetti utili sono connessi alla capacità dei precipitati di ossigeno (e dei "difetti" ad essi connessi) di intrappolare le impurezze metalliche indesiderate che potrebbero successivamente venire in contatto con il wafer durante la lavorazione successiva per la fabbricazione del componente elettronico e pregiudicare le prestazioni di quest'ultimo. Gli effetti dannosi derivano dal fatto che tali precipitati sono essi stessi dei contaminanti se sono ubicati nella regione attiva del wafer, dove è necessaria invece una elevatissima purezza per la fabbricazione ad esempio di un circuito integrato.
Nel corso degli anni, vari schemi sono stati suggeriti per effettuare il trattamento dei wafer di silicio in modo tale che la regione attiva, che occupa una profondità di pochi micron a partire dalla superficie del wafer, sia relativamente priva dei summenzionati "difetti", mentre lo spessore restante del wafer abbia una densità di tali difetti sufficie temente elevata per intrappolare efficacemente le im purezze metalliche indesiderate.
Tali tecniche sono note come tecniche di intrappolamento o gettering "intrinseco" e la regione priva di difetti vicina alla superficie del wafer è denominata zona denudata.
Lo scopo della presente invenzione è di indi* care un procedimento per controllare la concentrazione dei centri di intrappolamento presenti nei wafer di silicio e più particolarmente per realizzare il profilo di densità dei difetti necessario per ottenere una buona zona denudata ed un buon effetto di intrappolamento intrinseco.
In termini più precisi, un primo aspetto del l'invenzione si riferisce al controllo del livello di precipitazione dell'ossigeno in wafer di silicio. Un secondo aspetto si riferisce al controllo del pro filo di densità dei precipitati di ossigeno, in modo tale che il picco del profilo possa agire come regio ne di intrappolamento distinta e lontana dalla regio ne attiva del dispositivo. Un terzo aspetto si rife-: risce, quindi, alla fabbricazione di wafer a precipi, tazione controllata aventi una effettiva zona denuda ta in corrispondenza della regione attiva del dispositivo ed una zona di intrappolamento altamente effi cace nel restante volume.
Questi scopi vengono raggiunti secondo la presente invenzione a mezzo di un procedimento per il trattamento di fette o wafer di silicio destinate alla fabbricazione di componenti elettronici a circuito integrato che conprende le seguenti operazioni fondamentali: (a) sottoporre i wafer ad un trattamento
termico preliminare, ad una temperatura tra 950°C e
1150°C, in particolare circa a 1100°C, per una durata di circa 5 minuti; (b) dopo un tradizionale trattamento di corrosione chimica (etching), sottoporre coppie di wafer abbinati in stretto contatto termico reciproco ad un trattamento di rapida ricottura termica, ad una temperatura tra 120G°C e 1275°C per una durata di alcune decine di secondi; (c) sottoporre i
wafer ad un ulteriore trattamento termico prolungato
a temperatura tra 900°C e 1000°C, ed infine (d) estrarre i wafer dal forno e sottoporre le superfici che erano in stretto contatto reciproco durante il trattamento
di rapida ricottura a lucidatura superficiale.
Per l'accoppiamento delle due fette è sufficiente realizzare un contatto meceanico-termico fra le due superfici: altre metodologie di accoppiamento più
intimo che realizzano legami atomici fra le due superfici (wafer-bonding) non sono necessarie ma possono essere usate.
Come verrà meglio spiegato nel seguito, il trattamento secondo l'invenzione produce inizialmente dei centri di nucleazione ad alta temperatura, denominati "precursori" nel corso dell'operazione di
rapida ricottura termica e questi precursori successivamente danno luogo ai classici "difetti".
Sebbene esistano delie pubblicazioni anteriori che riportano la generazione di questi precursori, esistono notevoli differenze con il lavoro svolto nel quadro della presente invenzione. In primo luogo, le scale dei tempi di generazione hanno dimostrato di essere molto più rapide di quelle precedentemente riconosciute. In secondo luogo, è stato individuato un limite inferiore soltanto di circa 1200°C per il trattamento ad alta temperatura. In terzo luogo, non è stata riscontrata alcuna necessità di trattamento a temperatura relativamente bassa e, intorno a 650°c per ottenere la formazione di un conveniente profilo di densità dei difetti.
Infine, grazie all'abbinamento di due wafer nel corso del trattamento di ricottura rapida ad alta temperatura è stato realizzato in ciascun wafer un profilo del tutto asimmetrico che vede da una parte una elevatissima densità e dall'altra una bassissima densità di difetti, ottenuto soltanto sfruttando la constatazione che la modalità del raffreddamento del wafer gioca un ruolo importante nella formazione del profilo di densità.
Ulteriori particolarità e vantaggi della presente invenzione appariranno evidenti dal seguito della descrizione con riferimento ai disegni allegati forniti unicamente a titolo esplicativo e non restrittivo nei quali:
la Figura 1 mostra un profilo della densità dei precipitati in funzione della profondità per un singolo wafer di silicio riscaldato ad una temperatura prossima a 1200°C per due durate brevi ma distinte, di 20 e di 35 secondi, rispettivamente;
le Figure.2a e 2b mostrano a confronto il caso ditrattamento di un singolo_wafer e il caso di trat tamento di una coppia di waferbjnati secondo la pre sente invenzione;
la Figura 3 mostra il profilo di densità dei precipitati in funzione della profondità per uno dei due wafer sottoposti in forma binata al trattamento secondo la presente invenzione.
Prima di passare ad una dettagliata esposizione delle singole fasi del procedimento, si desidera precisare che la presente invenzione è partita dalla constatazione che sottoponendo i wafer di silicio ad un trattamento di rapida ricottura (annealing) termica ad alta temperatura, in particolare tra 1200° e 1300°C, per brevi periodi di tempo si ottiene un considerevole miglioramento della precipitazione dell'ossigeno. In particolare è stato constatato che tale intensificazione dipende dalla temperatura e non si presenta omogenea all'interno del wafer. Sotto quest'ultimo aspetto, si è riscontrata la formazione di due picchi di concentrazione, in prossimità delle due superfici maggiori dei wafer, con un plateau di minimo nella zona centrale.
Ciò è chiaramente evidenziato nella Figura 1 nella quale si riconoscono facilmente i due picchi in prossimità delle due superfici maggiori del wafer ed il plateau centrale. Si riconosce anche la diver-; sità del profilo in corrispondenza di due diverse durate del trattamento (20 sec. e 35 sec.).
Sotto l'aspetto fisico, si è constatato che; questo trattamento di rapida ricottura termica ad alta temperatura comporta la formazione dei cosidetti | difetti che agiscono come precursori per la successiva nucleazione e crescita dei precipitati di ossigeno.
Una ulteriore osservazione alla base della presente invenzione e quella che un trattamento termico a temperature di 900-1000°C dei wafer già sottoposti a rapida ricottura termica non favorisce una , ulteriore nucleazione, anzi comporta un dissolvimento di una certa frazione dei summenzionati precursori generati ad alta temperatura. Infatti è stato dimo- ^ strato che tali precursori presentano una certa in-· stabilità quando vengono raffreddati a temperature inferiori a quelle a cui sono stati generati. In compenso, questo trattamento a 900°-1000°C comporta un accrescimento di eventuali nuclei di precipitazione già esistenti od una generale stabilizzazione dei difetti creati dal trattamento di rapida ricottura termica .
Infine, alla base della presente invenzione vi è la scoperta del fatto che la instabilità dei precursori generati ad alta temperatura può essere messa in stretta relazione alle condizioni di raffreddamente, tanto da far ipotizzare che un gradiente di temperatura all'interno del wafer durante il raffreddamento può comportare una disuniformità di dissoluzione dei difetti ad alta temperatura. Questa ipotesi che, in primo luogo, potrebbe spiegare la dif ferenza dei valori di picco della densità in corrispondenza delle due diverse superfici facendola risalire ai diversi valori di emissività di dette due superfici, una delle quali è lucidata e l'altra è ruvida, è stata corroborata da lavori sperimentali che hanno dimostrato che il picco corrispondente ad una superficie viene sostanzialmente eliminato quando la emissività termica attraverso tale superficie viene fortemente ridotta e quindi il raffreddamento del wafer viene fortemente rallentato ad esempio mediante una schermatura termica dalla superficie stessa.
A questa importantissima osservazione è legata una delle caratteristiche fondamentali della presente invenzione, la quale consiste nel fatto che i wafer non sono sottoposti al trattamento singoiarmente, ma accoppiati o binati fisicamente in stretto [contatto cosi da ottenere una loro reciproca schermatura termica. In questo modo, quello che è il pròfilo di distribuzione dei. difetti a doppio‘picco in-Oleato dalla freccia I della Figura 2a, nella quale si espone un singolo wafer, rimane sempre un profilo a doppio picco come mostrato dalla freccia II ne Ua Figura 2b, ma tale profilo interessa questa volta due wafer binati i quali, una volta separati avranno un profilo di densità dei difetti che presenta un picco in prossimità di una superficie ed un plateau prossimo a zero in prossimità dell'altra superficie E questo è proprio il risultato che si desidera ottenere, senza dover far ricorso a lunghi e laborios complessi trattamenti termici per creare una buona zona denudata idonea alla successiva reaiizzazione di circuiti integrati.
Nella Figura 3 sono riportati più precisamente i profili di densità dei precipitati di ossigeno in funzione della profondità, per un wafer trattato in forma binata ad altro wafer, nel caso di due temperature di 1200°C e di 1250°C.
Sintetizzando le osservazioni precedentemente esposte, il procedimento secondo la presente invenzione, comprende fondamentalmente le seguenti operazioni di trattamento.
In una prima operazione, i wafer vengono sottoposti ad un trattamento termico preliminare in forno, ad una temperatura di circa 1100°C per una durata di circa t5 minuti. Lo scopo di questo trattamento termico preliminare è quello di ridurre uniformemente la densità dei difetti di fondo, in modo da ottenere omogenee condizioni di partenza.
In una seconda operazione i wafer, dopo aver subito un tradizionale trattamento di corrosione chimica (etching), vengono sottoposti a due a due in stretto contatto reciproco ad un trattamento di rapida ricottura termica nel quale essi ricevono un impulso termico della durata di alcune decine di secondi, ad una temperatura compresa nell'intervallo approssimativo fra 1200°C e 1275°C. Poiché la densità dei difetti che vengono generati dipende sia dal tempo sia dalla temperatura, come già evidenziato nelle Figure 1 e 3, questi parametri dipendono dalla densità dei difetti che si desidera ottenere.
A questa operazione fa seguito un ulteriore trattamento termico a temperatura tra 950°C e 1150°C, eventualmente suddiviso in due fasi (ad esempio una prima fase a 900°C ed una seconda fase a 1000°C, per tempi rispettivamente di 4 ore e di 16 ore). Lo scopo di questa operazione è quello di stabilizzare e far crescere i precursori di precipitazione che sono stati generati nell'operazione precedente, eliminando nel contempo la loro frazione instabile.
Nella successiva operazione i wafer vengono rimossi dal forno e le superfici che erano in stretto contatto reciproco durante il trattamento di rapida ricottura termica ad alta temperatura vengono lucidate in maniera tradizionale. In questo modo, il profilo a picco-plateau creato nelle due operazioni precedenti assicura che vi sia una bassissima densità di difetti (plateau) in prossimità della superficie lucidata, realizzando con ciò una zona denudata perfettamente idonea alla fabbricazione di circuiti integrati, ed una elevata e ben controllata densità di difetti in prossimità della superficie posteriore del wafer, lontana dalla regione attiva, perfettamente idonea alla desiderata funzione di intrappolamento dei contaminanti.
In quel che precede è stata .descritta la preferita forma di realizzazione della presente invenzione, ma deve essere espressamente inteso che varianti e modifiche possono essere in essa.apportate, senza con ciò uscire dall'ambito della presente privativa industriale.
Claims (8)
- RIVENDICAZIONI 1. Procedimento per il trattamento di wafer di si1icio per ottenere in essi profili controllati dejle densità di precipitazioni, caratterizzato dal fatto che comprende le seguenti operazioni: (a) sottoporre i wafer ad un trattamento termico preliminare, ad una temperatura tra 950°C e 1150°C, in particolare circa a 1100°C, per una durata di cirr ca 15 minuti; (b) dopo un tradizionale trattamento di corrosione chimica ( etching), sottoporre coppie di wafèr ab> binati in stretto contatto termico reciproco ad un trattamento di rapida ricottura termica, ad una temperatura tra 1200°C e 1275°C per una durata di alcune decine di secondi; (c) sottoporre i wafer ad un ulteriore trattamento termico prolungato a temperatura tra 900°C e : 1000°C, ed infine (d) estrarre i wafer dal forno e sottoporre le superfici che erano in stretto contatto reciproco durante il trattamento dì rapida ricottura a lucidatura superficiale.
- 2. Procedimento di trattamento di wafer di silicio secondo la rivendicazione 1, in cui detto trattamento termico preliminare viene effettuato a :temperatura di circa 1100eC, ed ha la funzione di ridurre uniformemente la densità dei "difetti" e stabilire omogenee condizioni di partenza.
- 3. Procedimento di trattamento di wafer di silicio secondo la rivendicazione 1, in cui detto trattamento di rapida ricottura termica consiste nel sottoporre le coppie di wafer binati ad un impulso ter-: mico di durata tra 10 e 40 secondi per la generazio-'ne di precursori di precipitazione.
- 4. Procedimento di trattamento di wafer di silicio secondo la rivendicazione 1, in cui detto ulteriore trattamento termico prolungato è eseguito in :uno o due stadi.
- 5. Procedimento di trattamento di wafer di silicio secondo la rivendicazione 4, in cui detto ulteriore trattamento termico prolungato è eseguito in due stadi, in particolare un primo stadio a temperatura di 900°C ed un secondo stadio a temperatura di 1000°C per durate di 4 ore e di 16 ore rispettivamente .
- 6. Procedimento di trattamento di wafer di silicio secondo la rivendicazione 1, in cui detto abbinamento in stretto contatto termico dei wafer è realizzato con semplice contatto meccanico-termico tra le loro superfici.
- 7. Procedimento di trattamento di wafer di silicio secondo la rivendicazione 1, in cui detto abbinamento in stretto contatto termico dei wafer è realizzato con metodologie di accoppiamento intimo che realizzano legami atomici fra le loro superfici (wafer-bonding).
- 8. Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici secondo una qualsiasi delle precedenti rivendicazioni e sostanzialmente come rappresentato e descritto
Priority Applications (18)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT48481A IT1242014B (it) | 1990-11-15 | 1990-11-15 | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
| ZA918831A ZA918831B (en) | 1990-11-15 | 1991-11-07 | A process for the treatment of silicon wafers in order to achieve controlled precipitation profiles therein adapted for manufacturing electronic components |
| IL9997991A IL99979A (en) | 1990-11-15 | 1991-11-07 | Treatment of silicon wafers in order to achieve controlled precipitation profiles therein adapted for manufacturing electronic components |
| MYPI91002071A MY110258A (en) | 1990-11-15 | 1991-11-08 | A process for the treatment of silicon wafers in order to achieve controlled precipitation profiles therein adapted for manufacturing electronic components |
| FI932024A FI932024L (fi) | 1990-11-15 | 1991-11-11 | Foerfarande foer aostadkommande av kontrollerade utskiljningsprofiler i kieselskivor |
| JP50121392A JP3412636B2 (ja) | 1990-11-15 | 1991-11-11 | 珪素ウェーハの処理方法 |
| SG1996006807A SG64901A1 (en) | 1990-11-15 | 1991-11-11 | Process for achieving controlled precipitation profiles in silicon wafers |
| DE69130802T DE69130802T2 (de) | 1990-11-15 | 1991-11-11 | Verfahren zum erreichen kontrollierter ablagerungsprofile in siliziumwufern |
| SK47093A SK47093A3 (en) | 1990-11-15 | 1991-11-11 | Process for achieving controlled precipitation profiles in silicon wafers |
| AT92900331T ATE176084T1 (de) | 1990-11-15 | 1991-11-11 | Verfahren zum erreichen kontrollierter ablagerungsprofile in siliziumwufern |
| US08/064,013 US5403406A (en) | 1990-11-15 | 1991-11-11 | Silicon wafers having controlled precipitation distribution |
| KR1019930701407A KR100247464B1 (ko) | 1990-11-15 | 1991-11-11 | 실리콘 웨이퍼의 조절된 침전 프로파일 제공방법 |
| EP92900331A EP0557415B1 (en) | 1990-11-15 | 1991-11-11 | Process for achieving controlled precipitation profiles in silicon wafers |
| AU90335/91A AU9033591A (en) | 1990-11-15 | 1991-11-11 | Process for achieving controlled precipitation profiles in silicon wafers |
| CZ93849A CZ84993A3 (en) | 1990-11-15 | 1991-11-11 | Process of working silicon lamellae of chips for achieving controlled sections of precipitation density |
| PCT/IT1991/000095 WO1992009101A1 (en) | 1990-11-15 | 1991-11-11 | Process for achieving controlled precipitation profiles in silicon wafers |
| TW080109066A TW205110B (it) | 1990-11-15 | 1991-11-19 | |
| JP2002373700A JP2003243402A (ja) | 1990-11-15 | 2002-12-25 | 珪素ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT48481A IT1242014B (it) | 1990-11-15 | 1990-11-15 | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT9048481A0 IT9048481A0 (it) | 1990-11-15 |
| IT9048481A1 true IT9048481A1 (it) | 1992-05-15 |
| IT1242014B IT1242014B (it) | 1994-02-02 |
Family
ID=11266818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT48481A IT1242014B (it) | 1990-11-15 | 1990-11-15 | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US5403406A (it) |
| EP (1) | EP0557415B1 (it) |
| JP (2) | JP3412636B2 (it) |
| KR (1) | KR100247464B1 (it) |
| AT (1) | ATE176084T1 (it) |
| AU (1) | AU9033591A (it) |
| CZ (1) | CZ84993A3 (it) |
| DE (1) | DE69130802T2 (it) |
| FI (1) | FI932024L (it) |
| IL (1) | IL99979A (it) |
| IT (1) | IT1242014B (it) |
| MY (1) | MY110258A (it) |
| SG (1) | SG64901A1 (it) |
| SK (1) | SK47093A3 (it) |
| TW (1) | TW205110B (it) |
| WO (1) | WO1992009101A1 (it) |
| ZA (1) | ZA918831B (it) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574782A (ja) * | 1991-09-10 | 1993-03-26 | Mitsubishi Materials Corp | シリコン基板の製造方法 |
| JPH0684925A (ja) * | 1992-07-17 | 1994-03-25 | Toshiba Corp | 半導体基板およびその処理方法 |
| JP2874834B2 (ja) * | 1994-07-29 | 1999-03-24 | 三菱マテリアル株式会社 | シリコンウェーハのイントリンシックゲッタリング処理法 |
| US5788763A (en) * | 1995-03-09 | 1998-08-04 | Toshiba Ceramics Co., Ltd. | Manufacturing method of a silicon wafer having a controlled BMD concentration |
| US5593494A (en) * | 1995-03-14 | 1997-01-14 | Memc Electronic Materials, Inc. | Precision controlled precipitation of oxygen in silicon |
| US6485807B1 (en) | 1997-02-13 | 2002-11-26 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects, and methods of preparing the same |
| SG64470A1 (en) | 1997-02-13 | 1999-04-27 | Samsung Electronics Co Ltd | Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby |
| US6503594B2 (en) | 1997-02-13 | 2003-01-07 | Samsung Electronics Co., Ltd. | Silicon wafers having controlled distribution of defects and slip |
| US5994761A (en) | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
| US6190631B1 (en) | 1997-04-09 | 2001-02-20 | Memc Electronic Materials, Inc. | Low defect density, ideal oxygen precipitating silicon |
| TW429478B (en) * | 1997-08-29 | 2001-04-11 | Toshiba Corp | Semiconductor device and method for manufacturing the same |
| US5882989A (en) * | 1997-09-22 | 1999-03-16 | Memc Electronic Materials, Inc. | Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers |
| US6340392B1 (en) | 1997-10-24 | 2002-01-22 | Samsung Electronics Co., Ltd. | Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface |
| JPH11150119A (ja) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | シリコン半導体基板の熱処理方法とその装置 |
| JP3746153B2 (ja) * | 1998-06-09 | 2006-02-15 | 信越半導体株式会社 | シリコンウエーハの熱処理方法 |
| US6828690B1 (en) * | 1998-08-05 | 2004-12-07 | Memc Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
| EP1114454A2 (en) * | 1998-09-02 | 2001-07-11 | MEMC Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6336968B1 (en) | 1998-09-02 | 2002-01-08 | Memc Electronic Materials, Inc. | Non-oxygen precipitating czochralski silicon wafers |
| US6191010B1 (en) * | 1998-09-02 | 2001-02-20 | Memc Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
| JP4405082B2 (ja) | 1998-09-02 | 2010-01-27 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 内部ゲッタリング性の改良された熱アニーリングされたウエハ |
| US6416836B1 (en) | 1998-10-14 | 2002-07-09 | Memc Electronic Materials, Inc. | Thermally annealed, low defect density single crystal silicon |
| JP2000154070A (ja) * | 1998-11-16 | 2000-06-06 | Suminoe Textile Co Ltd | セラミックス三次元構造体及びその製造方法 |
| US6284384B1 (en) | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
| DE19924649B4 (de) * | 1999-05-28 | 2004-08-05 | Siltronic Ag | Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben |
| US20030051656A1 (en) | 1999-06-14 | 2003-03-20 | Charles Chiun-Chieh Yang | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
| US6635587B1 (en) | 1999-09-23 | 2003-10-21 | Memc Electronic Materials, Inc. | Method for producing czochralski silicon free of agglomerated self-interstitial defects |
| KR100378184B1 (ko) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| JP2001308101A (ja) * | 2000-04-19 | 2001-11-02 | Mitsubishi Materials Silicon Corp | シリコンウェーハの熱処理方法及びシリコンウェーハ |
| DE10024710A1 (de) * | 2000-05-18 | 2001-12-20 | Steag Rtp Systems Gmbh | Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen |
| EP1295324A1 (en) * | 2000-06-30 | 2003-03-26 | MEMC Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
| US6599815B1 (en) | 2000-06-30 | 2003-07-29 | Memc Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
| US6339016B1 (en) | 2000-06-30 | 2002-01-15 | Memc Electronic Materials, Inc. | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone |
| JP4055343B2 (ja) * | 2000-09-26 | 2008-03-05 | 株式会社Sumco | シリコン半導体基板の熱処理方法 |
| JP4106862B2 (ja) | 2000-10-25 | 2008-06-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP2004537161A (ja) * | 2001-04-11 | 2004-12-09 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 高抵抗率czシリコンにおけるサーマルドナー生成の制御 |
| TW541581B (en) * | 2001-04-20 | 2003-07-11 | Memc Electronic Materials | Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates |
| US7883628B2 (en) * | 2001-07-04 | 2011-02-08 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
| FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
| US7749910B2 (en) * | 2001-07-04 | 2010-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
| JP4567251B2 (ja) * | 2001-09-14 | 2010-10-20 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| US6955718B2 (en) * | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
| JP2005051040A (ja) * | 2003-07-29 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法及び半導体基板 |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
| US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
| JP2009177194A (ja) * | 2009-03-19 | 2009-08-06 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| JP7110204B2 (ja) * | 2016-12-28 | 2022-08-01 | サンエディソン・セミコンダクター・リミテッド | イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680139A (en) * | 1979-12-05 | 1981-07-01 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
| JPS56158431A (en) * | 1980-05-13 | 1981-12-07 | Meidensha Electric Mfg Co Ltd | Forming of oxidized film of semiconductor element for electric power |
| JPS5787119A (en) * | 1980-11-19 | 1982-05-31 | Toshiba Corp | Manufacture of semiconductor device |
| JPS57197827A (en) * | 1981-05-29 | 1982-12-04 | Hitachi Ltd | Semiconductor substrate |
| US4430995A (en) * | 1981-05-29 | 1984-02-14 | Hilton Joseph R | Power assisted air-purifying respirators |
| US4548654A (en) * | 1983-06-03 | 1985-10-22 | Motorola, Inc. | Surface denuding of silicon wafer |
| JPS60133734A (ja) * | 1983-12-21 | 1985-07-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0697664B2 (ja) * | 1984-05-11 | 1994-11-30 | 住友電気工業株式会社 | 化合物半導体のアニ−ル法 |
| US4622082A (en) * | 1984-06-25 | 1986-11-11 | Monsanto Company | Conditioned semiconductor substrates |
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
| US5228927A (en) * | 1988-03-25 | 1993-07-20 | Shin-Etsu Handotai Company Limited | Method for heat-treating gallium arsenide monocrystals |
| US5096839A (en) * | 1989-09-20 | 1992-03-17 | Kabushiki Kaisha Toshiba | Silicon wafer with defined interstitial oxygen concentration |
-
1990
- 1990-11-15 IT IT48481A patent/IT1242014B/it active IP Right Grant
-
1991
- 1991-11-07 IL IL9997991A patent/IL99979A/en not_active IP Right Cessation
- 1991-11-07 ZA ZA918831A patent/ZA918831B/xx unknown
- 1991-11-08 MY MYPI91002071A patent/MY110258A/en unknown
- 1991-11-11 EP EP92900331A patent/EP0557415B1/en not_active Expired - Lifetime
- 1991-11-11 KR KR1019930701407A patent/KR100247464B1/ko not_active Expired - Lifetime
- 1991-11-11 JP JP50121392A patent/JP3412636B2/ja not_active Expired - Lifetime
- 1991-11-11 CZ CZ93849A patent/CZ84993A3/cs unknown
- 1991-11-11 US US08/064,013 patent/US5403406A/en not_active Expired - Lifetime
- 1991-11-11 AT AT92900331T patent/ATE176084T1/de not_active IP Right Cessation
- 1991-11-11 SG SG1996006807A patent/SG64901A1/en unknown
- 1991-11-11 SK SK47093A patent/SK47093A3/sk unknown
- 1991-11-11 DE DE69130802T patent/DE69130802T2/de not_active Expired - Lifetime
- 1991-11-11 WO PCT/IT1991/000095 patent/WO1992009101A1/en not_active Ceased
- 1991-11-11 AU AU90335/91A patent/AU9033591A/en not_active Abandoned
- 1991-11-11 FI FI932024A patent/FI932024L/fi unknown
- 1991-11-19 TW TW080109066A patent/TW205110B/zh not_active IP Right Cessation
-
2002
- 2002-12-25 JP JP2002373700A patent/JP2003243402A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0557415A1 (en) | 1993-09-01 |
| DE69130802D1 (de) | 1999-03-04 |
| KR100247464B1 (ko) | 2000-03-15 |
| JP3412636B2 (ja) | 2003-06-03 |
| FI932024A7 (fi) | 1993-06-29 |
| ZA918831B (en) | 1992-08-26 |
| AU9033591A (en) | 1992-06-11 |
| IT9048481A0 (it) | 1990-11-15 |
| IL99979A0 (en) | 1992-08-18 |
| SG64901A1 (en) | 1999-05-25 |
| EP0557415B1 (en) | 1999-01-20 |
| JPH06504878A (ja) | 1994-06-02 |
| IL99979A (en) | 1995-07-31 |
| FI932024L (fi) | 1993-06-29 |
| ATE176084T1 (de) | 1999-02-15 |
| TW205110B (it) | 1993-05-01 |
| DE69130802T2 (de) | 1999-08-19 |
| IT1242014B (it) | 1994-02-02 |
| JP2003243402A (ja) | 2003-08-29 |
| FI932024A0 (fi) | 1993-05-05 |
| CZ84993A3 (en) | 1993-11-17 |
| MY110258A (en) | 1998-03-31 |
| WO1992009101A1 (en) | 1992-05-29 |
| SK47093A3 (en) | 1993-08-11 |
| US5403406A (en) | 1995-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT9048481A1 (it) | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. | |
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US4868133A (en) | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA | |
| JP2003524874A (ja) | 非酸素析出性のチョクラルスキーシリコンウエハ | |
| US6599815B1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| US4410395A (en) | Method of removing bulk impurities from semiconductor wafers | |
| JPH0393700A (ja) | シリコン単結晶の熱処理方法および装置ならびに製造装置 | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| CN101165224A (zh) | 一种具有内吸杂功能的掺锗硅片及其制备方法 | |
| JP4302879B2 (ja) | 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法 | |
| JP2002110683A (ja) | シリコン半導体基板の熱処理方法 | |
| US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JPH04298042A (ja) | 半導体の熱処理方法 | |
| KR100334576B1 (ko) | 웨이퍼의 제조방법 | |
| JPS6097619A (ja) | 半導体製造方法 | |
| JPH0521303A (ja) | 半導体基板及びその製造方法 | |
| JPH03193698A (ja) | シリコン単結晶及びその製造方法 | |
| JP2715832B2 (ja) | 単結晶シリコン基板 | |
| KR20030052464A (ko) | 실리콘 웨이퍼의 고온 열처리 방법 | |
| JPH027437A (ja) | シリコン基板の製造方法 | |
| JPS6065535A (ja) | シリコン基板の製造方法 | |
| JPH1070131A (ja) | シリコンウェーハの熱処理方法 | |
| JPH01104751A (ja) | 単結晶Ga−Asウェハの熱処理方法 | |
| JPH04129228A (ja) | シリコンウェーハの製造方法 | |
| JPH02260537A (ja) | シリコンウェーハの酸素析出制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 0001 | Granted | ||
| TA | Fee payment date (situation as of event date), data collected since 19931001 |
Effective date: 19971129 |