JPH0697664B2 - 化合物半導体のアニ−ル法 - Google Patents
化合物半導体のアニ−ル法Info
- Publication number
- JPH0697664B2 JPH0697664B2 JP59095391A JP9539184A JPH0697664B2 JP H0697664 B2 JPH0697664 B2 JP H0697664B2 JP 59095391 A JP59095391 A JP 59095391A JP 9539184 A JP9539184 A JP 9539184A JP H0697664 B2 JPH0697664 B2 JP H0697664B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- annealing
- substrate
- film
- lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Landscapes
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明はGaAs,InP等の化合物半導体にＮ型もしくはＰ型
の不純物となり得るイオンを注入した後、化合物半導体
を高温にてアニールし、イオン注入層を活性化させる方
法に関するものである。
の不純物となり得るイオンを注入した後、化合物半導体
を高温にてアニールし、イオン注入層を活性化させる方
法に関するものである。
GaAs等の化合物半導体結晶基板を用いイオン注入によつ
てトランジスタや集積回路を製作する場合、アニールの
工程は導電層を形成する上で不可欠である。アニールは
一般にイオン注入された化合物半導体基板を抵抗加熱炉
で数十分間高温加熱処理するものである。加熱温度は基
板に含まれる蒸気圧の高い成分例えばAsやＰが蒸発を開
始する温度より高いため基板が熱分解を生じるという問
題があつた。このためアニールによつて基板表面に形成
する導電層の電気的性質が変動し、バラツキが大きいと
いう問題があつた。
てトランジスタや集積回路を製作する場合、アニールの
工程は導電層を形成する上で不可欠である。アニールは
一般にイオン注入された化合物半導体基板を抵抗加熱炉
で数十分間高温加熱処理するものである。加熱温度は基
板に含まれる蒸気圧の高い成分例えばAsやＰが蒸発を開
始する温度より高いため基板が熱分解を生じるという問
題があつた。このためアニールによつて基板表面に形成
する導電層の電気的性質が変動し、バラツキが大きいと
いう問題があつた。
これを防ぐため蒸気圧の高い成分の蒸気圧下でアニール
したり蒸発を防ぐための保護膜例えば、SiO2膜やSi3N4
膜を基板表面に形成した後にアニールする方法が採られ
ている。しかしながら前者の方法では蒸気圧の高い成分
を含むガスが有毒であるため操作や処理が複雑なプロセ
スとなり、生産性が著しく低いという問題が残る。一
方、後者では保護膜の形成法、形成条件によつて膜の性
質が異なるため安定性、再現性が低くアニール中に保護
膜が割れる等の問題がある。
したり蒸発を防ぐための保護膜例えば、SiO2膜やSi3N4
膜を基板表面に形成した後にアニールする方法が採られ
ている。しかしながら前者の方法では蒸気圧の高い成分
を含むガスが有毒であるため操作や処理が複雑なプロセ
スとなり、生産性が著しく低いという問題が残る。一
方、後者では保護膜の形成法、形成条件によつて膜の性
質が異なるため安定性、再現性が低くアニール中に保護
膜が割れる等の問題がある。
また、従来のアニール法は電気炉で数十分間高温熱処理
するため基板結晶内の残留不純物であるCrやMnが拡散や
表面近傍での高濃度化等を起こし、イオン注入された原
子と相互に影響を及ぼすことが知られている。このため
アニールによる活性化率が不安定となり、トランジスタ
や集積回路の電気特性を制御することが困難となつてい
る。さらに従来のアニール法では注入された原子がアニ
ール中に表面と平行な方向に十分の数ミクロンも拡散す
る横方向拡散も知られている。このため注入領域、例え
ば実効ゲート長が変化することになり１μｍという微細
加工が必要な素子製造の面からは重大な問題となる。
するため基板結晶内の残留不純物であるCrやMnが拡散や
表面近傍での高濃度化等を起こし、イオン注入された原
子と相互に影響を及ぼすことが知られている。このため
アニールによる活性化率が不安定となり、トランジスタ
や集積回路の電気特性を制御することが困難となつてい
る。さらに従来のアニール法では注入された原子がアニ
ール中に表面と平行な方向に十分の数ミクロンも拡散す
る横方向拡散も知られている。このため注入領域、例え
ば実効ゲート長が変化することになり１μｍという微細
加工が必要な素子製造の面からは重大な問題となる。
これに対し、近年赤外線ランプによるアニール法が報告
されている。図３はその一例である。基板を急速に加熱
できるという特徴から従来法のアニールより約２桁短い
アニール時間が可能であり、従つて横方向拡散も抑制で
きると共に蒸気圧の高いAsやＰの成分の蒸発も最小限に
低減できると報告されている。しかしながら、AsやＰの
蒸発は原理的に皆無にできない。例えば、800℃で10秒
間熱処理しただけでも鏡面研磨されたGaAs基板表面の全
面にわたつて微小な斑点が生じ、いわゆるAs抜けが観察
され、AsやＰの蒸発については依然問題が残つている。
されている。図３はその一例である。基板を急速に加熱
できるという特徴から従来法のアニールより約２桁短い
アニール時間が可能であり、従つて横方向拡散も抑制で
きると共に蒸気圧の高いAsやＰの成分の蒸発も最小限に
低減できると報告されている。しかしながら、AsやＰの
蒸発は原理的に皆無にできない。例えば、800℃で10秒
間熱処理しただけでも鏡面研磨されたGaAs基板表面の全
面にわたつて微小な斑点が生じ、いわゆるAs抜けが観察
され、AsやＰの蒸発については依然問題が残つている。
さらに、赤外線ランプの急速加熱の特徴を生かしてアニ
ールすると肉眼でも観察できる程の大きな「スリツプラ
イン」と呼ばれる結晶の歪が生じることが知られてい
る。これはその部分の結晶性が破壊されていることにな
りトランジスタや集積回路の電気特性を制御するための
重大な障害となつている。
ールすると肉眼でも観察できる程の大きな「スリツプラ
イン」と呼ばれる結晶の歪が生じることが知られてい
る。これはその部分の結晶性が破壊されていることにな
りトランジスタや集積回路の電気特性を制御するための
重大な障害となつている。
本発明はこのような従来法の欠点を解消し、化合物半導
体の熱分解を防ぐと同時に横方向の拡散を抑制し、かつ
スリップラインの発生を防止し得るアニール法を提供す
るものである。
体の熱分解を防ぐと同時に横方向の拡散を抑制し、かつ
スリップラインの発生を防止し得るアニール法を提供す
るものである。
以下、実施例に即して、本発明を説明する。図１は化合
物半導体としてGaAs基板を用いる場合の本発明によるア
ニール法の構成を図示したものである。一度真空排気さ
れた後、N2ガスを満たした石英管11の内部中央に石英治
具12を介して保持された一対の厚さ数mmの同一形状をし
たカーボングラフアイト板13の間に両面に厚さ1000Åの
Si3N4膜14をプラズマCVD法で形成した一対のGaAs基板15
をイオン注入された面を互いに向き合うようにして置
き、石英管11の外部よりGaAs基板15の両面からランプヒ
ータ16を用いて照射して加熱させる。アニール温度は、
GaAs基板15の近傍に設置した熱電対により測定し、これ
を基準にしてランプに印加する電力をPID制御すること
により、加熱速度、アニール温度を一定にした。本発明
になるアニール法で900℃10秒間アニールした試料は従
来の電気炉で、800℃20分アニールした試料と同等のキ
ヤリア濃度プロフアイルを示した。さらにアニール時の
昇温速度を従来法と同じ20℃／秒〜80℃／秒とした急速
加熱でアニールしても従来法のようなスリツプラインは
観察されなかつた。
物半導体としてGaAs基板を用いる場合の本発明によるア
ニール法の構成を図示したものである。一度真空排気さ
れた後、N2ガスを満たした石英管11の内部中央に石英治
具12を介して保持された一対の厚さ数mmの同一形状をし
たカーボングラフアイト板13の間に両面に厚さ1000Åの
Si3N4膜14をプラズマCVD法で形成した一対のGaAs基板15
をイオン注入された面を互いに向き合うようにして置
き、石英管11の外部よりGaAs基板15の両面からランプヒ
ータ16を用いて照射して加熱させる。アニール温度は、
GaAs基板15の近傍に設置した熱電対により測定し、これ
を基準にしてランプに印加する電力をPID制御すること
により、加熱速度、アニール温度を一定にした。本発明
になるアニール法で900℃10秒間アニールした試料は従
来の電気炉で、800℃20分アニールした試料と同等のキ
ヤリア濃度プロフアイルを示した。さらにアニール時の
昇温速度を従来法と同じ20℃／秒〜80℃／秒とした急速
加熱でアニールしても従来法のようなスリツプラインは
観察されなかつた。
また上記条件のランプアニール法を適用し、ピンチオフ
電圧が0V〜−1.2Vの範囲のGaAs電界効果トランジスタを
作製したところ、17mm×17mm領域中の約7000個のトラン
ジスタのピンチオフ電圧のバラツキは１シグマで50〜10
0mVという結果を得た。ちなみに図２の様にしてアニー
ルした場合のバラツキは１シグマで150〜250mVと大きく
本発明がバラツキ低減に効果をもつことが明らかとな
り、基板15を重ねることによつて基板15、保護膜14の熱
分解を互いに防ぐ効果を確認できた。
電圧が0V〜−1.2Vの範囲のGaAs電界効果トランジスタを
作製したところ、17mm×17mm領域中の約7000個のトラン
ジスタのピンチオフ電圧のバラツキは１シグマで50〜10
0mVという結果を得た。ちなみに図２の様にしてアニー
ルした場合のバラツキは１シグマで150〜250mVと大きく
本発明がバラツキ低減に効果をもつことが明らかとな
り、基板15を重ねることによつて基板15、保護膜14の熱
分解を互いに防ぐ効果を確認できた。
本発明を構成する要件の一つはランプからの熱線として
赤外線のみならず、赤外線よりも波長の短い光をも利用
することにある。化合物半導体は赤外領域の光線に対し
て大きな透過率を有しているため赤外線による化合物半
導体基板の加熱は実質上効率が極めて小さくなる。そこ
で本発明では赤外線より短波長な光で基板を直接加熱す
ると同時に赤外線で基板を載せたカーボングラフアイト
治具を加熱することにより、加熱効率を著しく向上する
ことにある。
赤外線のみならず、赤外線よりも波長の短い光をも利用
することにある。化合物半導体は赤外領域の光線に対し
て大きな透過率を有しているため赤外線による化合物半
導体基板の加熱は実質上効率が極めて小さくなる。そこ
で本発明では赤外線より短波長な光で基板を直接加熱す
ると同時に赤外線で基板を載せたカーボングラフアイト
治具を加熱することにより、加熱効率を著しく向上する
ことにある。
本発明のもう一つの要件は、ランプからの光を効率良く
吸収して半導体基板に対して熱源となる物体を基板に密
着して対称的に配置することである。図３に示す通り従
来法では基板が直接雰囲気にさらされており、基板の厚
さ方向、特に基板表面での急峻な温度勾配が存在する。
本発明ではこのような温度勾配をなくす事ができスリツ
プラインを防止することが可能となつた。この目的から
すると基板を挾む物体としてはランプからの光を効率良
く吸収する材質であれば本発明の目的を満たすことにな
り、何ら実施例に制限されるものではない。
吸収して半導体基板に対して熱源となる物体を基板に密
着して対称的に配置することである。図３に示す通り従
来法では基板が直接雰囲気にさらされており、基板の厚
さ方向、特に基板表面での急峻な温度勾配が存在する。
本発明ではこのような温度勾配をなくす事ができスリツ
プラインを防止することが可能となつた。この目的から
すると基板を挾む物体としてはランプからの光を効率良
く吸収する材質であれば本発明の目的を満たすことにな
り、何ら実施例に制限されるものではない。
さらにもう一つの要件は化合物半導体基板の少なくとも
イオン注入された面に無機化合物の保護膜を形成してア
ニールすることにある。これにより蒸気圧の高い成分の
蒸発を完全に阻止することが可能となる。この目的から
考えるに無機化合物膜としては実施例のSi3N4膜やプラ
ズマCVD法に何ら限定されるものではなく、他にSiO
2膜、Al2O3膜AlN膜等を周知の製法で形成することも可
能である。
イオン注入された面に無機化合物の保護膜を形成してア
ニールすることにある。これにより蒸気圧の高い成分の
蒸発を完全に阻止することが可能となる。この目的から
考えるに無機化合物膜としては実施例のSi3N4膜やプラ
ズマCVD法に何ら限定されるものではなく、他にSiO
2膜、Al2O3膜AlN膜等を周知の製法で形成することも可
能である。
さらにアニールは化合物半導体基板に高温で不必要な化
学反応を生じないために不活性ガス中で行なえば本発明
の目的を満たすことから雰囲気は実施例のN2ガスに何ら
限定されるものではなく、N2の他にAr,He等の不活性ガ
スやH2ガス及びそれらの混合ガスも適用できることを付
言する。
学反応を生じないために不活性ガス中で行なえば本発明
の目的を満たすことから雰囲気は実施例のN2ガスに何ら
限定されるものではなく、N2の他にAr,He等の不活性ガ
スやH2ガス及びそれらの混合ガスも適用できることを付
言する。
図１は本発明によるアニール法の構成例を図示したもの
であり、図２は本発明の実施例を説明するための図であ
る。 図３は従来のアニール法の構成例である。 11……石英管 12……石英治具 13……カーボングラフアイト板 14……無機化合物膜 15……化合物半導体基板 16……ランプヒータ
であり、図２は本発明の実施例を説明するための図であ
る。 図３は従来のアニール法の構成例である。 11……石英管 12……石英治具 13……カーボングラフアイト板 14……無機化合物膜 15……化合物半導体基板 16……ランプヒータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 21/324 Ｃ 8617−4Ｍ Ｄ 8617−4Ｍ
Claims (1)
- 【請求項１】化合物半導体基板にＮ型またはＰ型となり
得るイオンを注入すると共に、少なくともこのイオン注
入面に無機化合物膜を形成し、 一対の前記化合物半導体基板を、互いの前記イオン注入
面が向かい合うようにして重ね合せ、 前記重ね合せた化合物半導体基板を、赤外線及びそれよ
りも短い波長域の光を吸収する材質からなる一対の支持
体によって、その厚さ方向の両側から挟み、この一対の
支持体を前記重ね合せた化合物半導体基板の両側に対称
的に配置し、 赤外線及びそれより短い波長域にスペクトルを持つラン
プを用いて、前記支持体を加熱することを特徴とする化
合物半導体のアニール法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095391A JPH0697664B2 (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095391A JPH0697664B2 (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239030A JPS60239030A (ja) | 1985-11-27 |
| JPH0697664B2 true JPH0697664B2 (ja) | 1994-11-30 |
Family
ID=14136344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59095391A Expired - Lifetime JPH0697664B2 (ja) | 1984-05-11 | 1984-05-11 | 化合物半導体のアニ−ル法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697664B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1242014B (it) * | 1990-11-15 | 1994-02-02 | Memc Electronic Materials | Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici. |
| US5401669A (en) * | 1993-05-13 | 1995-03-28 | Memc Electronic Materials, Spa | Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers |
| JP2875768B2 (ja) * | 1994-11-30 | 1999-03-31 | 新日本無線株式会社 | 半導体基板の熱処理方法 |
| CN110828365A (zh) * | 2019-11-19 | 2020-02-21 | 全球能源互联网研究院有限公司 | 退火组件及退火方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51115770A (en) * | 1975-04-03 | 1976-10-12 | Sanyo Electric Co Ltd | Annealing method after ion injection |
| JPS57183041A (en) * | 1981-05-06 | 1982-11-11 | Nec Corp | Annealing method for chemical semiconductor |
-
1984
- 1984-05-11 JP JP59095391A patent/JPH0697664B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60239030A (ja) | 1985-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5336641A (en) | Rapid thermal annealing using thermally conductive overcoat | |
| US4661177A (en) | Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources | |
| US5250452A (en) | Deposition of germanium thin films on silicon dioxide employing interposed polysilicon layer | |
| JPH0697664B2 (ja) | 化合物半導体のアニ−ル法 | |
| JPH0480880B2 (ja) | ||
| US5101247A (en) | Germanium silicon dioxide gate MOSFET | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPH0480878B2 (ja) | ||
| JP2737781B2 (ja) | 化合物半導体基板の熱処理法 | |
| JPS603124A (ja) | 化合物半導体のアニ−ル法 | |
| JPS6130030A (ja) | 多元素半導体のアニ−ル方法 | |
| JPH0480879B2 (ja) | ||
| US3718503A (en) | Method of forming a diffusion mask barrier on a silicon substrate | |
| JPS637022B2 (ja) | ||
| JPS6175517A (ja) | 化合物半導体基板のアニ−ル法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPS60240118A (ja) | Ｓｉ半導体の製造方法 | |
| JPS60227416A (ja) | 半導体基板のアニ−ル方法 | |
| JP3540918B2 (ja) | 半導体装置の製造方法 | |
| JPH02291119A (ja) | 化合物半導体基板の熱処理方法 | |
| JPH01260834A (ja) | ３−５族半導体基板の熱処理方法 | |
| JPS6022316A (ja) | 化合物半導体装置の製造方法 | |
| JPS6134949A (ja) | 化合物半導体基板の熱処理方法 |