IT9067907A1 - Dispositivo di reset per microprocessore, in particolare in applicazioni automobilistiche - Google Patents

Description

D E S C R I Z I O N E

del brevetto per invenzione industriale

La presente invenzione riguarda un dispositivo di reset per microprocessore, in particolare per applicazioni automobilistiche.

Come è noto, l'automobile è un ambiente estremamente ricco di disturbi di varia natura e provenienza. Molti di essi sono originati dal funzionamento degli organi elettrici di cui l'automobile stessa è equipaggiata, come ad esempio quelli provocati dalla accensione e dallo spegnimento di carichi induttivi di vario genere (bobine di accensione, iniettori, relè) e resistivi (luci). Altri disturbi sono invece irradiati dal mondo esterno (tipicamente trasmettitori e ripetitori radio e televisivi).

L'utilizzo sempre più esteso dell'elettronica sofisticata in campo automobilistico impone al progettista di adottare notevoli precauzioni per far convivere la propria apparecchiatura con tale ambiente sfavorevole. L'impiego di sistemi a microprocessore, in particolare, richiede una strettissima sorveglianza della tensione che li alimenta. Questa, tipicamente di 5 V, viene ricavata dalla tensione di batteria mediante un apposito regolatore di tensione che, per quanto sia di elevate prestazioni, non può garantire correttezza di funzionamento in tutte le possibili condizioni.

Tale sorveglianza dell’alimentazione ha come scopo l'inibizione del funzionamento del microprocessore in condizioni in cui questo non ha la possibilità di operare affidabilmente. Questa informazione di inibizione viene trasferita al microprocessore tramite un segnale chiamato "reset" ed il dispositivo che lo genera viene detto "di reset".

Attualmente i circuiti di reset sono costituiti da due comparatori e da una capacità, secondo lo schema mostrato in figura 3. Come si nota da tale figura, la tensione di ingresso VIN del circuito, fornita in uscita dal regolatore di tensione, è alimentata su un ingresso di un comparatore 1 il cui altro ingresso è collegato ad una tensione di soglia Th1, generalmente molto vicina al valore nominale di (ad es. di 4,6 V). Il comparatore 1 ha lo scopo di sorvegliare la tensione V_., e, se questa scende al di sotto di Th1, chiude un interruttore 2 che quindi collega a massa un condensatore 4. Di conseguenza il condensatore 4 si scarica attraverso un resistore 3. Se la tensione VIN, rimane al di sotto della soglia Th1, dopo un tempo dipendente dalla costante di tempo RC (in cui R è la resistenza del resistore 3 e C è la capacità del condensatore 4), la tensione sul condensatore 4 scende al di sotto di una seconda tensione di soglia Th , ad esempio di 4 V, provocando la commutazione di un secondo comparatore 5, la cui uscita costituisce il segnale di reset. La commutazione da alto a basso del segnale di reset ha lo scopo di informare il microprocessore (collegato a valle del secondo comparatore 5) di non eseguire più nessuna operazione.

Quando la tensione di ingresso ritorna superiore a Th1, l'interruttore 2 si apre, ed il condensatore 4 si ricarica alla tensione V grazie alla corrente I fornita dal generatore di corrente 6. Dopo un certo tempo (che, se il condensatore si era completamente scaricato, è proporzionale a Th *C/I) la tensione sul condensatore 4, crescendo, supera Th e l'uscita del comparatore 5 commuta nuovamente allo stato alto, informando il microprocessore di riprendere il normale funzionamento. Tale ritardo nella disabilitazione del segnale di reset ha lo scopo di dare al microprocessore il tempo di stabilizzare i suoi circuiti interni in seguito alla risalita della sua alimentazione .

Il circuito descritto evita la segnalazione di brevi abbassamenti della tensione di ingresso che non disturbano il funzionamento del microprocessore. Infatti quando la tensione di ingresso VJN scende al di sotto di Th^ ma poi risale al di sopra di tale soglia dopo un tempo talmente breve che la tensione sul condensatore 4, che si sta scaricando, non è ancora scesa sotto la seconda eoglia Th2, non si ha la commutazione del secondo comparatore 5. In tal caso la tensione sul condensatore 4 risale e si riporta a VCC il segnale di reset rimane alto, senza informare il microprocessore di interrompere le sue operazioni.

In pratica, il circuito noto mostrato in figura 3 ha le seguenti caratteristiche:

a) attiva il segnale di reset se la tensione di ingresso scende al di sotto di una tensione Th1 per un tempo maggiore di un valore minimo Tm = RC*ln(Vcc/Th2); b) disattiva il segnale di reset con un tempo di ritardo pari a Th2*C/I in seguito al ritorno di V sopra Th^;

c) risulta insensibile ad eventi che portano la tensione di ingresso VIN al di sotto della prima soglia Th1 per tempi molto brevi, inferiori a T .

Il circuito noto tuttavia presenta alcune limitazioni che non ne consentono un funzionamento ottimale. Infatti l'attivazione del segnale di reset viene decisa unicamente in base alla durata dell'abbassamento della tensione di ingresso al di sotto della prima soglia. Tuttavia, un microprocessore ha una capacità di sopportare abbassamenti di tensione, la quale dipende non solamente dalla durata di questo abbassamento, ma anche dall'entità di tale abbassamento rispetto al valore nominale.

Un altro problema esistente nel circuito noto consiste nel fatto che esso presenta una certa imprecisione nel tempo di ritardo con cui viene disattivato il segnale di reset. Infatti il condensatore termina di scaricarsi quando la tensione di ingresso dopo essersi abbassata, cresce nuovamente e supera la prima soglia Th1. Ovviamente, il tempo necessario al condensatore per ricaricarsi fino alla seconda soglia Th2 dipende dalla tensione esistente sul condensatore nel momento in cui questo ricomincia a caricarsi, tensione che è nulla nel caso che l'abbassamento della tensione di ingresso sia stato di lunga durata, ma può variare da zero a Th2 nel caso che tale abbassamento sia stato di breve durata. Ciò si traduce in una imprecisione relativa al tempo impiegato per raggiungere la soglia Th2 e provocare la disattivazione del segnale di reset.

Infine un altro problema del circuito noto consiste nel fatto che la ricarica del condensatore avviene in modo lento attraverso la corrente I. Di conseguenza se, prima che il condensatore si sia completamente ricaricato, si ha nuovamente un abbassamento della tensione di ingresso, la tensione del condensatore diminuisce a partire dal valore a cui si era caricato e quindi può provocare l'attivazione del segnale di reset in anticipo. Questo è particolarmente problematico nel caso che la durata del primo abbassamento della tensione di ingresso al di sotto della prima soglia sia talmente breve da mantenere il condensatore al di sopra della seconda soglia (per cui il segnale di reset non viene attivato), e si ha un ulteriore abbassamento della tensione di ingresso prima della ricarica completa del condensatore. In tal caso si potrebbe avere l'attivazione del segnale di reset causata dai due abbassamenti della tensione di ingresso, anche se questi, presi singolarmente, hanno durata più breve di quella necessaria ad attivare l’uscita del reset.

Scopo della presente invenzione consiste nel realizzare un dispositivo di reset nel quale l'attivazione del segnale di reset dipenda non solo dalla durata dell'abbassamento della tensione di ingresso del dispositivo, ma anche dall'entità di tale abbassamento rispetto al valore nominale.

Secondo la presente invenzione viene realizzato un dispositivo di reset per microprocessore, in particolare per applicazioni automobilistiche, definente un terminale di ingresso e un terminale di uscita e comprendente un primo stadio comparatore, collegato in ingresso a detto terminale di ingresso e ad un primo generatore di un primo segnale di soglia, un interruttore, comandato da detto primo stadio comparatore per commutare tra uno stato chiuso ed uno stato aperto, un elemento capacitivo atto a caricarsi e scaricarsi in dipendenza dallo stato di detto interruttore, ed un secondo stadio comparatore collegato in ingresso a detto elemento capacitivo e ad un secondo generatore di un secondo segnale di soglia, per generare un segnale di reset presentante due differenti stati logici e alimentato su detto terminale di uscita, caratterizzato dal fatto di comprendere un elemento sommatore collegato in ingresso a detto terminale di ingresso e a detto elemento capacitivo e in uscita a detto secondo stadio comparatore.

Per una migliore comprensione della presente invenzione ne viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:

- la fig. 1 mostra lo schema elettrico semplificato del dispositivo di reset secondo la presente invenzione;

la fig. 2 mostra uno schema elettrico più dettagliato del dispositivo di figura 1; e

- la fig. 3 mostra lo schema elettrico semplificato di un circuito di reset di tipo noto.

Con riferimento alla figura 1, in questa gli elementi comuni al circuito noto di figura 3 sono stati dotati degli stessi numeri di riferimento.

In dettaglio, il dispositivo di reset secondo la presente invenzione comprende un comparatore 1 di ingresso, avente un ingresso non invertente cui viene alimentata la tensione di ingresso ed un ingresso invertente collegato ad un generatore di tensione 9 fornente una prima tensione di soglia Th1 di ad esempio 4,6 V. L'uscita del comparatore 1, sulla quale è presente il segnale logico xO, è collegata all'ingresso di una rete logica 10 di tipo sequenziale con memoria la cui uscita, alimentante il segnale 0 , è collegata al terminale di controllo di un interruttore 2 interposto fra un potenziale di riferimento (massa) ed un primo morsetto di un resistore 3. L'altro morsetto del resistore 3 è collegato, in corrispondenza di un punto di collegamento 11, ad un terminale di un condensatore-4 il cui altro terminale è collegato a massa. Un generatore di corrente 6 è interposto fra una seconda linea a potenziale di riferimento di ad esempio 5 V e il punto 11, ed inoltre un interruttore 12 è interposto fra lo stesso punto 11 e un generatore di tensione 13 (generante la tensione VR di ad esempio 1,2 V), con l'interposizione di un resistere 14.

La tensione di ingresso VIN è fornita inoltre, sulla linea 25, ad un ingresso di un sommatore 15, il cui altro ingresso è collegato al punto 11 attraverso la linea 26 e riceve quindi la tensione V presente sul condensatore 4. Il sommatore 15 esegue una combinazione lineare delle due tensioni e fornisce quindi in uscita un segnale in tensione di valore VS = αV βVC che viene fornito all'ingresso non invertente di un secondo comparatore 5 il cui altro ingresso (invertente) è collegato ad un generatore di tensione 18 fornente una seconda tensione di soglia Th2 di ad esempio 1,2 V. L'uscita del comparatore 5, sulla quale è presente il segnale di reset x alimentato al terminale 52 di uscita del dispositivo, è collegata, attraverso la linea 27, ad un ingresso della rete logica 10 ed inoltre, attraverso la linea 28, all'ingresso di una porta di prodotto logico o AND 16, il cui altro ingresso è collegato all'uscita del primo comparatore 1 attraverso la linea 29 e riceve quindi il segnale xQ. L'uscita della porta AND 16 è collegata al terminale di controllo dell'interruttore 12 in modo da comandare l'apertura e la chiusura di tale interruttore.

Il dispositivo di figura 1 comprende inoltre un terzo comparatore 17 il cui ingresso non invertente è collegato al punto 11 e ne riceve la tensione V^, e il cui ingresso invertente è collegato ad un ulteriore generatore di tensione 19 fornente una terza tensione di soglia Th^ di ad esempio 20 mV. L'uscita del comparatore 17, sulla quale è presente il segnale xC, è collegata ad un ingresso della rete logica 10.

Il funzionamento del dispositivo di figura 1 è il seguente.

La tensione viene sorvegliata dal comparatore 1 che la confronta con la prima soglia Th^. Fintanto che la tensione di ingresso si mantiene superiore a tale prima soglia, il segnale x0 è alto e mantiene aperto l’interruttore 2 e chiuso l'interruttore 12 attraverso la porta 16. Di conseguenza il condensatore 4 è carico alla tensione del generatore 13 (1,2 V), l'uscita del comparatore 5 è alta e il segnale x è disattivo (alto).

Quando la tensione di ingresso V scende al di sotto di Th^, causa la commutazione del segnale xQ che, attraverso la rete logica 10, chiude l'interruttore 2 ed apre l'interruttore 12, provocando la scarica del condensatore 4 attraverso il resistere 3 e l'interruttore 2 stesso. Il sommatore 15 esegue una somma pesata della tensione di ingresso VIN, e della tensione sul condensatore V , generando la tensione Vc che viene fornita al comparatore 5 per il confronto con la seconda soglia Th2. In tal modo l'uscita del comparatore 5 dipende sia dall'entità dell'abbassamento (attraverso il termine aVI N sia dalla durata di questo (attraverso il termine BV che è funzione della durata dell'evento VIN < Th,). Infatti quando ad esempio la tensione di ingresso scende poco rispetto al suo valore nominale, si ha la commutazione del comparatore 5 solo per valori molto bassi di VC, cioè dopo un tempo relativamente lungo, mentre se la tensione di ingresso VIN scende molto al di sotto del suo valore nominale, il comparatore 5 commuta per un valore minore della tensione V-, cioè una consistente diminuzione della tensione di ingresso per un tempo relativamente breve è sufficiente a provocare l'attivazione del segnale di reset VR . Ovviamente la combinazione lineare della tensione di ingresso e della tensione sul condensatore permette di tenere conto di tutte le situazioni intermedie.

La rete logica 10 viene informata della commutazione allo stato basso (attivo) del segnale di reset x attraverso la linea 27 e mantiene l'interruttore 2 chiuso per tutto il tempo in cui la tensione sul condensatore si mantiene superiore alla terza soglia Th3. In tal modo, anche se la tensione di ingresso ha un rapido abbassamento, tale comunque da provocare il reset, e poi si riporta al di sopra della soglia Th1, non viene terminata la scarica del condensatore. Questa viene invece terminata quando il comparatore 17 rileva che la tensione sul condensatore Vc ha raggiunto la soglia Th3, e ne informa la rete logica 10 attraverso il segnale xC che commuta allo stato basso. A questo punto la rete logica 10 apre l'interruttore 2 e il condensatore 4 comincia a caricarsi, attraverso il generatore di corrente 6, a pertire da un valore di tensione iniziale noto corrispondente alla terza soglia Th^, che è molto prossimo allo zero (20 mV). Quando la tensione sul condensatore V ha raggiunto un valore per cui la tensione Vc in uscita al sommatore 15 supera la seconda soglia Th2 si ha la commutazione allo stato disattivo (alto) del segnale di reset. Di conseguenza la carica del condensatore avviene in un intervallo di tempo praticamente costante, eliminando l'incertezza sul tempo di ritardo prima della disattivazione del segnale di reset .

Se invece la tensione di ingresso VIN. diminuisce sotto la prima soglia Th1, provocando quindi la commutazione di xQ 1 -> 0, senza tuttavia provocare la commutazione del segnale di reset X , che resta alto, quando la tensione di ingresso risale, portandosi nuovamente al di sopra della soglia, anche il segnale xQ commuta allo stato alto e la porta AND 16 riceve in ingresso due segnali alti. Di conseguenza, la porta AND commuta, chiudendo l'interruttore 12 che collega il condensatore 4, che si è parzialmente scaricato a causa dell'abbassamento della tensione in ingresso, con il generatore di tensione V di ad esempio 1,2 V. Se il resistore 14 è sufficientemente piccolo, si può ottenere una carica del condensatore 4 in tempi molto rapidi, in modo da consentirgli di seguire un ulteriore successivo abbassamento della tensione di ingresso, anche se molto ravvicinato al primo, a partire dallo stato carico, e quindi misurare sicuramente la durata di ciascun abbassamento di tensione di ingresso in modo singolo, eliminando il problema esistente con il circuito noto.

Uno schema più dettagliato del circuito mostrato in figura 1 è rappresentato in figura 2 e verrà discusso qui di seguito solo relativamente alle sue parti dettagliate rispetto alla figura 1.

Come si nota, la rete logica 10 comprende un flip-flop 35 costituito da due porte di prodotto logico negato o NANO 36, 37, pilotante altre due porte NANO 38, 39. In dettaglio, la porta 36 presenta tre ingressi di cui il primo è collegato all'uscita del comparatore 1, e riceve il segnale x^, il secondo è collegato ad una linea 40 che si estende da un'uscita del comparatore 5 e sulla quale è presente l'inverso del segnale di reset, e un terzo è collegato all'uscita della porta NANO 37. A sua volta, la porta NANO 37 presenta due ingressi, collegati rispettivamente con l'uscita Q della porta NAND 36 e con l'uscita del comparatore 17, in modo da ricevere il segnale x .

L'uscita della porta NAND 36 è collegata con un ingresso della porta NAND 38, il cui altro ingresso è pure collegato alla linea 40, e la cui uscita è collegata ad un ingresso della porta NAND 39, il cui altro ingresso è collegato all’uscita del comparatore 1.

Il sommatore 15 è costituito da un doppio partitore di tensione, includente tre resistori 41-43. In dettaglio, il resistore 41 è collegato con un morsetto ad un punto comune 45 e con l'altro morsetto all'ingresso del dispositivo attraverso un interruttore 44, ad esempio un transistore MOS, il cui terminale di controllo è collegato con la linea 40; il resistore 42 è collegato tra il punto 11 e il punto 45 e il resistore 43 è collegato fra il punto 45 e la massa, attraverso un interruttore 46, ad esempio un transistore MOS, il cui terminale di controllo è collegato all'uscita della porta NAND 36.

Il comparatore 5 comprende un elemento comparatore 48 avente un ingresso invertente collegato al punto 45 e il suo ingresso non invertente collegato al generatore di tensione 49 che implementa contemporaneamente il generatore 13 e il generatore 18 di figura 1. L'uscita dell'elemento comparatore 48 pilota un transistore 50, ad esempio di tipo bipolare, collegato con l'emettitore a massa e con il collettore all'ingresso di un elemento di memoria o buffer 51, la cui uscita costituisce il terminale di uscita 52 del dispositivo e alimenta il segnale di reset xR.

Il terminale di uscita 52 è inoltre collegato ad un elemento invertitore 53 la cui uscita è collegata alla linea 40 e al terminale di controllo di un interruttore 54, ad esempio costituito da un transistore MOS, collegato fra l'ingresso del buffer 51 e la massa, attraverso un ulteriore interruttore 55, il cui terminale di controllo è collegato all'uscita della rete logica 11. Un generatore di corrente 56 è inoltre interposto fra l'ingresso del buffer 51 e una linea di alimentazione.

L'interruttore 12 è qui costituito da un amplificatore operazionale in configurazione ad inseguitore di tensione, avente il terminale non invertente collegato al generatore 49 ed un ingresso di abilitazione collegato all'uscita della porta 16.

Il circuito di figura 2 funziona come descritto con riferimento alla figura 1, con le porte logiche 36-39 che implementano la funzione logica indicata sopra, e il sommatore 15 costituito da un doppio partitore di tensione. In particolare, variando i valori dei resistori 41-43 è possibile regolare le costanti a e fl della combinazione lineare della tensione di ingresso e della tensione sul condensatore. Gli interruttori 44 e 46 servono per mantenere costante l'intervallo di tempo necessario per la disattivazione del segnale di reset xR dopo che la tensione di ingresso è risalita al di sopra della prima soglia e il condensatore si è completamente scaricato. Infatti, l'interruttore 44 viene aperto quando il segnale di reset x è attivo (basso) e quindi sul terminale di controllo dell'interruttore 44 esiste un segnale alto, mentre l'interruttore 46 viene aperto quando il segnale Q in uscita dalla porta NAND 36 diventa basso, il che avviene quando la tensione in ingresso è risalita al di sopra della prima soglia, il segnale di reset è attivo (per cui il suo valore negato, alimentato in ingresso alla porta 36 è alto) e la tensione sul condensatore scende al di sotto della terza soglia (x =0). Q rimane poi basso anche quando la tensione sul condensatore Vc, crescendo, supera la terza soglia e x ->1, fino a che il segnale di reset commuta allo stato alto. In questa situazione, sull'ingresso invertente dell'elemento comparatore 48 giunge solo la tensione Vc sul condensatore durante la carica. Di conseguenza la sola tensione V viene confrontata con la seconda soglia, fornita dal generatore 49, e l'elemento comparatore 48 può commutare allo stato basso non appena il condensatore 4 ha raggiunto la soglia Th2. Il segnale generato in uscita dall'elemento comparatore 48 viene invertito dal transistore 50 e bufferato dal componente 51 per fornire il segnale di reset vero e proprio.

Gli interruttori 54 e 55 forniscono un'isteresi del segnale di reset, collegando a massa l'ingresso del buffer 51 quando il segnale di reset è attivo (basso) e l'uscita della rete logica 10 è alta per consentire la scarica del condensatore, garantendo così una maggiore affidabilità del dispositivo.

I vantaggi del dispositivo di reset descritto sono i seguenti.

II dispositivo è insensibile a riduzioni della tensione di ingresso per tempi variabili, correlati all'entità dell'abbassamento, dato che il segnale che determina la commutazione del segnale di reset è correlato sia al valore assoluto della tensione di ingresso sia alla durata dell'abbassamento.

La disattivazione del segnale di reset avviene sempre praticamente in un tempo prefissato dopo che il segnale di ingresso è risalito al di sopra di una predeterminata soglia, dato che il comparatore 17 e la rete logica 10 garantiscono che il condensatore si scarichi sempre fino quasi a zero e che quindi la carica del condensatore inizi sempre da un valore praticamente costante .

Dopo ogni abbassamento della tensione, anche quando non si è avuta commutazione del segnale di reset, il condensatore viene ricaricato sempre completamente, grazie alla presenza dell'interruttore 12, comandato dalla porta 16, di modo che il dispositivo è sempre in condizione di misurare la durata di ogni singolo abbassamento della tensione di ingresso, fornendo quindi risultati affidabili e una corretta commutazione del segnale di reset.

Il circuito può essere implementato semplicemente ed integrato senza difficoltà, risultando quindi flessibile e presentando costi di fabbricazione contenuti .

Risulta infine chiaro che al dispositivo qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall'ambito protettivo della presente invenzione.

In particolare, il sommatore 15 può essere realizzato anche con altri componenti, gli interruttori possono essere implementati secondo qualunque tecnologia adatta e la rete logica può essere sostituita da unità differenti, ad esempio dispositivi programmabili, purché in grado di implementare la funzione logica descritta.

Claims (11)

1. RIVENDICAZIONI 1. Dispositivo di reset per microprocessore, in particolare per applicazioni automobilistiche, definente un terminale di ingresso (60) e un terminale di uscita (52) e comprendente un primo stadio comparatore (1), collegato in ingresso a detto terminale di ingresso (60) e ad un primo generatore (9) di un primo segnale di soglia (Th1), un interruttore (2), comandato da detto primo stadio comparatore per commutare tra uno stato chiuso ed uno stato aperto, un elemento capacitivo (4) atto a caricarsi e scaricarsi in dipendenza dallo stato di detto interruttore, ed un secondo stadio comparatore (5) collegato in ingresso a detto elemento capacitivo e ad un secondo generatore (18) di un secondo segnale di soglia (Th ), per generare un segnale di reset (x ) presentante due differenti stati logici e alimentato su detto terminale di uscita (52), caratterizzato dal fatto di comprendere un elemento sommatore (15) collegato in ingresso a detto terminale di ingresso (60) e a detto elemento capacitivo (4) e in uscita a detto secondo stadio comparatore (5).
2. 2. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detto elemento sommatore (15) comprende mezzi (41-43) atti ad eseguire una combinazione lineare della tensione di ingresso (VIN ) alimentata su detto terminale di ingresso (60) e della tensione (Vc) su detto elemento capacitivo (4).
3. 3. Dispositivo secondo la rivendicazione 1, caratterizzato dal fatto che detto elemento sommatore (15) comprende un primo (41) ed un secondo (42) resistore aventi ciascuno un primo morsetto (45) collegato insieme e all'ingresso di detto secondo stadio comparatore (5) ed un secondo morsetto collegato rispettivamente a detto terminale di ingresso (60) e a detto elemento capacitivo (4).
4. 4. Dispositivo secondo la rivendicazione 3, caratterizzato dal fatto di comprendere un terzo resistore (43) interposto fra detto primo morsetto (45) di detti primo e secondo resistore (41, 42) ed una linea a potenziale di riferimento; un secondo interruttore (44) interposto fra detto terminale di ingresso (60) e detto primo resistore (41); ed un terzo interruttore (46) interposto fra detto terzo resistore (43) e detta linea a potenziale di riferimento, detti secondo e terzo interruttore essendo controllati in modo da aprirsi durante la carica di detto elemento capacitivo (4).
5. 5. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto di comprendere un terzo stadio comparatore (17) collegato, in ingresso, a detto elemento capacitivo (4) e ad un terzo generatore (19) di un terzo segnale di soglia (Th3); ed un elemento logico (10) dotato di memoria avente un primo ingresso collegato all'uscita di detto terzo stadio comparatore (17), un secondo ingresso collegato all'uscita di detto primo stadio comparatore (1) ed un terzo ingresso collegato a detto terminale di uscita (52), nonché un'uscita collegata ad un elemento di controllo scarica (2), atto a controllare la scarica di detto elemento capacitivo (4), detto elemento logico (10) pilotando detto elemento di controllo scarica (2) in modo atto a consentire la scarica di detto elemento capacitivo (4) quando il segnale presente su detto terminale di ingresso (60), dopo essere sceso al di sotto di detto primo segnale di soglia (Th1), risale al di sopra di detto primo segnale di soglia, il segnale in uscita da detto elemento sommatore (15) è inferiore a detto secondo segnale di soglia (Th2) e detto elemento capacitivo (4) è carico ad un valore superiore a detto terzo segnale di soglia (Th ).
6. 6. Dispositivo secondo la rivendicazione 5, caratterizzato dal fatto che detto elemento di controllo scarica è costituito da detto interruttore (2).
7. 7. Dispositivo secondo la rivendicazione 5 o 6, caratterizzato dal fatto che detto elemento logico (10) comprende un flip-flop (35) avente un ingresso di settaggio collegato con l'uscita di detto primo stadio comparatore (1) ed un secondo ingresso di settaggio collegato a detto terminale di uscita (52) con l'interposizione di un elemento invertitore (53) nonché un ingresso di resettaggio collegato all'uscita di detto terzo stadio comparatore (17), detto flip-flop presentando un'uscita collegata ad un primo ingresso di una prima porta di prodotto logico negato (38) avente un secondo ingresso collegato a detto terminale di uscita (52) con l'interposizione di un elemento invertitore (53) ed un'uscita collegata ad un primo ingresso di una seconda porta di prodotto logico negato (39) avente un secondo ingresso collegato all'uscita di detto primo stadio comparatore (1) ed un'uscita collegata ad un terminale di controllo di detto elemento di controllo scarica (2).
8. 8. Dispositivo secondo una o più delle rivendicazioni precedenti, caratterizzato dal fatto di comprendere un generatore di tensione di carica (13) collegato a detto elemento capacitivo (4) attraverso un ulteriore interruttore (12) avente un terminale di controllo collegato all'uscita di un dispositivo di abilitazione (16) atto a chiudere detto ulteriore interruttore in caso di tensione di ingresso (VIN ) superiore a detto primo segnale di soglia (Th1) e di segnale (Ve) in uscita a detto elemento sommatore (15) superiore a detto secondo segnale di soglia (Th2).
9. 9. Dispositivo secondo la rivendicazione 8, caratterizzato dal fatto che detto dispositivo di abilitazione comprende una porta di prodotto logico (16) avente un primo ingresso collegato all'uscita di detto primo stadio comparatore (1) ed un secondo ingresso collegato a detto terminale di uscita (52).
10. 10. Dispositivo secondo la rivendicazione 8 o 9, caratterizzato dal fatto che detto ulteriore interruttore (12) comprende un amplificatore operazionale in configurazione ad inseguitore di tensione avente un ingresso collegato a detto generatore dì tensione di carica (13), un ingresso di abilitazione collegato all'uscita di detto dispositivo di abilitazione (16) e un’uscita collegata a detto elemento capacitivo (4) attraverso un resistore (14) di basso valore.
11. 11. Dispositivo di reset per microprocessore, in particolare per applicazioni automobilistiche, come descritto con riferimento ai disegni allegati.