ITTO20101079A1 - Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione - Google Patents

Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione Download PDF

Info

Publication number
ITTO20101079A1
ITTO20101079A1 IT001079A ITTO20101079A ITTO20101079A1 IT TO20101079 A1 ITTO20101079 A1 IT TO20101079A1 IT 001079 A IT001079 A IT 001079A IT TO20101079 A ITTO20101079 A IT TO20101079A IT TO20101079 A1 ITTO20101079 A1 IT TO20101079A1
Authority
IT
Italy
Prior art keywords
electrical interconnection
coupling
elements
substrate
interconnection element
Prior art date
Application number
IT001079A
Other languages
English (en)
Inventor
Roberto Canegallo
Mauro Scandiuzzo
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to ITTO2010A001079A priority Critical patent/IT1404233B1/it
Priority to US13/334,084 priority patent/US9001521B2/en
Priority to US13/479,957 priority patent/US8982574B2/en
Publication of ITTO20101079A1 publication Critical patent/ITTO20101079A1/it
Application granted granted Critical
Publication of IT1404233B1 publication Critical patent/IT1404233B1/it

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H10W20/496—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07252—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/293—Configurations of stacked chips characterised by non-galvanic coupling between the chips, e.g. capacitive coupling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)

Description

DESCRIZIONE
“ASSEMBLAGGIO DI SUBSTRATI PROVVISTO DI INTERCONNESSIONI CAPACITIVE, E RELATIVO METODO DI FABBRICAZIONEâ€
La presente invenzione à ̈ relativa ad un assemblaggio di substrati (“substrate assembly†) comprendente interconnessioni capacitive, e ad un relativo metodo di fabbricazione.
È noto realizzare connessioni elettriche di tipo ohmico tra una pluralità di piastrine (“chip†) e/o tra piastrine e un substrato. Tali connessioni prevedono la realizzazione di protuberanze o rigonfiamenti, in particolare bump per saldatura (“solder bumps†) o bump a pilastro (“pillar bumps†), estendentisi a partire da rispettive porzioni affacciate delle piastrine e del substrato. Le connessioni elettriche tramite “bump†hanno numerosi vantaggi rispetto alle connessioni elettriche tramite fili (“wire bonding†), tra cui la possibilità di permettere un considerevole risparmio di area.
Ad esempio, il brevetto US 5,477,933 descrive un dispositivo elettronico comprendente una piastrina collegata ad un substrato tramite una pluralità di bumps. Ciascun bump, ad esempio di AuGe e/o PbSn, à ̈ disposto in contatto elettrico diretto con rispettive regioni di connessione formate su rispettive superfici affacciate della piastrina e del substrato, e realizza in questo modo una interconnessione conduttiva.
Tuttavia, con la crescita del fattore di integrazione dei dispositivi elettronici, negli ultimi anni à ̈ diventato sempre più difficile fornire una quantità sufficiente di interconnessioni ad elevate prestazioni, in particolare in grado di trasferire sia segnali di potenza (“power signals†) che segnali informativi (“information signals†), soprattutto ad alta frequenza (ad esempio nel caso di dispositivi RFID, dispositivi funzionanti a radiofrequenza, ecc.). Per superare queste difficoltà, sono stati proposti dispositivi le cui interconnessioni utilizzano un accoppiamento di tipo capacitivo e/o induttivo. In questo caso, le connessioni ohmiche utilizzate per il trasferimento di segnali informativi sono sostituite da connessioni capacitive, che consentono un efficiente trasferimento di segnali in corrente alternata (AC). Una connessione capacitiva può essere realizzata formando piazzole conduttive (“conductive pads†) sulle superfici delle piastrine che devono essere accoppiate, e quindi disponendo le piastrine in modo tale che le rispettive piazzole conduttive siano tra loro affacciate a formare un condensatore. Risulta evidente che, al fine di massimizzare le prestazioni, la distanza tra piazzole conduttive affacciate deve essere controllata in modo preciso, affidabile e ripetibile. Inoltre, anche l’allineamento tra piazzole conduttive che devono comunicare deve essere controllato.
Per risolvere questi problemi, il documento US 2005/0046037 descrive un primo ed un secondo substrato provvisti di rispettive piazzole conduttive configurate per accoppiarsi capacitivamente. Il primo substrato include inoltre un recesso in cui à ̈ formato un bump (in particolare, un “solder bump†). Il recesso e il bump sono configurati così che, quando il secondo substrato viene avvicinato al primo substrato entrando in contatto con il bump, tutte le piazzole conduttive sono tra loro separate di una distanza predeterminata, comunque inferiore allo spessore del bump.
Con riferimento alle interconnessioni capacitive descritte in US 2005/0046037, la distanza tra le piazzole conduttive di substrati affacciati à ̈ determinata congiuntamente dallo spessore dei bump e dalla profondità dei recessi in cui i bump sono formati. Eventuali spread di processo o di non uniformità delle fasi di fabbricazione possono portare alla formazione, sullo stesso substrato, di recessi aventi profondità tra loro non uniforme e/o bump aventi spessore non uniforme. Inoltre, per consentire un sufficiente grado di stabilità meccanica e sostegno tra substrati accoppiati, può essere necessario formare i bump in numero di molto superiore a quanto effettivamente necessario per il trasferimento di segnali informativi tra substrati. In particolare, qualora il trasferimento di segnali informativi fosse effettuato esclusivamente utilizzando l’accoppiamento capacitivo tra piazzole conduttive, tutti i bump avrebbero la sola funzione di sostegno e separazione tra piazzole conduttive.
Questo risulta in un considerevole spreco di area dei substrati utilizzati, inoltre complicandone il processo di fabbricazione ed aumentandone i costi, a causa della necessità di scavare il substrato in una pluralità di porzioni per realizzare i recessi in cui formare i bump.
Scopo della presente invenzione à ̈ fornire un assemblaggio di substrati comprendente interconnessioni capacitive, ed un relativo metodo di fabbricazione in grado di superare i problemi dell’arte nota.
Secondo la presente invenzione sono forniti un assemblaggio di substrati comprendente interconnessioni capacitive, ed un relativo metodo di fabbricazione, come definito nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra, in vista in sezione, un assemblaggio di substrati accoppiati tra loro capacitivamente, secondo una forma di realizzazione della presente invenzione;
- la figura 2a mostra, in vista in sezione, un assemblaggio di substrati accoppiati tra loro capacitivamente e ohmicamente, secondo un’altra forma di realizzazione della presente invenzione;
- la figura 2b mostra, in vista in sezione, un assemblaggio di substrati accoppiati tra loro capacitivamente e ohmicamente, secondo un’ulteriore forma di realizzazione della presente invenzione;
- le figure 3a, 3b, 4-6 mostrano fasi di formazione dell’assemblaggio di figura 2a o 2b;
- la figura 7 mostra, in vista in sezione, un assemblaggio di substrati accoppiati tra loro capacitivamente e ohmicamente, secondo una ulteriore forma di realizzazione della presente invenzione;
- la figura 8 mostra, in vista in sezione, un assemblaggio 3D di piastrine secondo la presente invenzione; e
- la figura 9 mostra, in vista dall’alto, una piastrina comprendente piazzole (“pads†) disposte in una porzione centrale ed in una porzione periferica.
La figura 1 mostra, in vista in sezione, un assemblaggio (“assembly†) di due substrati secondo una forma di realizzazione della presente invenzione, formante, ad esempio, un dispositivo elettronico 10.
In dettaglio, il dispositivo elettronico 10 comprende un primo substrato 2 ed un secondo substrato 6, ad esempio di materiale semiconduttore, quale silicio.
Il primo substrato 2 à ̈ provvisto di prime piazzole conduttive 4, formate su una superficie 2a del primo substrato 2, ed il secondo substrato 6 provvisto di seconde piazzole conduttive 8 formate su una superficie 6a del secondo substrato 6. La figura 1 mostra, esemplificativamente, tre prime piazzole conduttive 4 e tre seconde piazzole conduttive 8. Risulta evidente che, a seconda delle necessità, le prime e le seconde piazzole conduttive 4, 8 possono essere in un numero qualsiasi, superiore o inferiore a tre.
Il secondo substrato 6 include inoltre uno strato dielettrico 12, formato al di sopra della superficie 6a e al di sopra delle seconde piazzole conduttive 8. Lo strato dielettrico 12 Ã ̈, secondo una forma di realizzazione della presente invenzione, uno strato di passivazione, ad esempio di ossido di silicio, e ha uno spessore compreso tra alcune centinaia di nanometri ad alcuni micrometri, ad esempio pari ad 1 Î1⁄4m.
Il primo substrato 2 e il secondo substrato 6 sono reciprocamente disposti in modo tale che le rispettive superfici 2a e 6a sono tra loro affacciate e le prime piazzole 4 sono almeno parzialmente allineate, lungo una direzione verticale definita dall’asse Z, alle rispettive seconde piazzole 8. In questo modo, rispettive prime e seconde piazzole conduttive 4, 8 sono tra loro affacciate.
Il primo substrato 2 e il secondo substrato 6 sono accoppiati mediante una pluralità di elementi di accoppiamento 16 di materiale conduttivo, ad esempio protuberanze (“bump†), in particolare “bump†per saldatura (“solder bumps†). Gli elementi di accoppiamento 16 sono, ad esempio, di metallo, come alluminio, rame, stagno, piombo, oro, o altri metalli ancora, o di una lega conduttiva, ad esempio oro/germanio (AuGe) o piombo/stagno (PbSn) o stagno/argento (SnAg).
In particolare, ciascun elemento di accoppiamento 16 si estende a partire da ciascuna prima piazzola conduttiva 4 (con cui à ̈ in contatto elettrico) fino a contattare lo strato dielettrico 12 in una porzione di quest’ultimo affacciata ad una rispettiva seconda piazzola conduttiva 8.
Ciascuna prima piazzola conduttiva 4 à ̈ pertanto almeno parzialmente allineata, lungo la direzione dell’asse Z, ad un rispettivo elemento di accoppiamento 16 e ad una rispettiva seconda piazzola 8.
In dettaglio, ciascuna prima piazzola conduttiva 4 à ̈ in contatto elettrico con un rispettivo elemento di accoppiamento 16, il quale à ̈ capacitivamente accoppiato ad una rispettiva seconda piazzola conduttiva 8. Si forma così una interconnessione capacitiva 19, schematizzabile come un condensatore in cui una piastra del condensatore (“capacitor plate†) à ̈ formata dall’insieme di una prima piazzola 4 e di un elemento di accoppiamento 16, e l’altra piastra del condensatore à ̈ formata da una seconda piazzola 8. Il dielettrico interposto tra le piastre del condensatore à ̈ una porzione dello strato dielettrico 12 compresa tra l’elemento di accoppiamento 16 e la rispettiva seconda piazzola conduttiva 8.
Si realizza così un accoppiamento capacitivo tra ciascuna prima piazzola 4 e una rispettiva seconda piazzola 8.
Il primo e il secondo substrato 2, 6 comprendono inoltre uno o più circuiti di ricezione e trasmissione 13, ciascuno di essi accoppiato ad una rispettiva piazzola conduttiva 4, 8 e formato, ad esempio, in forma integrata nel rispettivo primo e secondo substrato 2, 6.
Ciascun circuito di ricezione e trasmissione 13 Ã ̈ un circuito di tipo noto, configurato per consentire la comunicazione in trasmissione e/o ricezione di dati informativi (in formato digitale o analogico) tra le piazzole conduttive 4, 8.
Il primo substrato 2 comprende inoltre un circuito elettronico integrato 23, collegato alle piazzole conduttive 4 tramite rispettivi circuiti di ricezione e trasmissione 13, e configurato per gestire i dati informativi scambiati tra le piazzole conduttive 4 e le piazzole conduttive 8.
Analogamente, anche il substrato 6 comprende un rispettivo circuito elettronico integrato 25, collegato alle piazzole conduttive 8 tramite rispettivi circuiti di ricezione e trasmissione 13, e configurato per gestire i dati informativi scambiati tra le piazzole conduttive 4 e le piazzole conduttive 8. I circuiti integrati 23, 25 possono in questo modo scambiarsi dati informativi tramite l’accoppiamento capacitivo formato tra le piazzole conduttive 4 e le piazzole conduttive 8.
Grazie alla presenza dello strato dielettrico 12, non à ̈ necessario fornire il circuito di ricezione e trasmissione 13 con diodi di protezione da scariche elettrostatiche (diodi ESD).
La figura 2a mostra, in vista in sezione, un assemblaggio di due substrati secondo una ulteriore forma di realizzazione della presente invenzione. L’assemblaggio di figura 2a forma, ad esempio, un dispositivo elettronico 30.
Il dispositivo elettronico 30 à ̈ analogo al dispositivo elettronico 10 di figura 1 (elementi comuni non sono ulteriormente descritti e sono indicati in figura con gli stessi numeri di riferimento), e comprende, oltre alle interconnessioni capacitive 19, una interconnessione ohmica 31. Risulta evidente che il numero di interconnessioni capacitive 19 e interconnessioni ohmiche 31 può essere diverso da quanto mostrato in figura 2a. In particolare possono essere presenti interconnessioni capacitive 19 in numero superiore o inferiore a due, e interconnessioni ohmiche 31 in numero superiore a uno.
L’interconnessione ohmica 31 à ̈ formata mediante un elemento di accoppiamento 16a analogo agli elementi di accoppiamento 16, ad esempio un bump conduttivo (di tipo “solder bump†). L’elemento di accoppiamento 16a si estende tra una prima piazzola conduttiva 4a (analoga alle prime piazzole conduttive 4) e una rispettiva seconda piazzola conduttiva 8a (analoga alle seconde piazzole conduttive 8), affacciata alla prima piazzola conduttiva 4a e ad essa allineata lungo una direzione parallela all’asse Z. L’elemento di accoppiamento 16a à ̈ in contatto ohmico sia con la prima piazzola conduttiva 4a che con la seconda piazzola conduttiva 8a, e può essere utilizzato per il trasferimento di segnali informativi e/o per il trasferimento di segnali di polarizzazione in corrente continua, e/o per il trasferimento dell’alimentazione tra il primo e il secondo substrato 4, 6. A tal fine, può essere previsto un collegamento tra i circuiti elettronici 23, 25 tramite l’elemento di accoppiamento 16a.
Secondo una forma di realizzazione della presente invenzione, come mostrato in figura 2b, le interconnessioni capacitive 19 sono utilizzate per la comunicazione di dati informativi utilizzando segnali in corrente alternata (AC), e l’interconnessione ohmica 31 à ̈ utilizzata per l’alimentazione in corrente continua (DC). Il primo substrato 2 comprende inoltre un alimentatore 29, formato in forma integrata nel primo substrato 2, configurato per alimentare il circuito elettronico integrato 23 e il circuito elettronico integrato 25. L’alimentazione al circuito elettronico integrato 25 à ̈ fornita tramite l’interconnessione ohmica 31.
Alternativamente, in modo non mostrato in figura, l’alimentatore 29 à ̈ esterno al primo e al secondo substrato 2, 6. Con riferimento alle figura 3a, 3b, 4-6, sono ora descritte fasi di processo per la fabbricazione dell’assemblaggio che forma il dispositivo elettronico 30 di figura 2a (o 2b).
Le figure 3a e 3b mostrano il primo e il secondo substrato 2, 6 al termine di rispettive fasi di lavorazione. In questa fase, il primo e il secondo substrato 2, 6 sono substrati lavorati in modo indipendente l’uno dall’altro, ed in particolare comprendenti una pluralità di strati di materiali depositati e/o cresciuti, secondo tecniche note di microfabbricazione. Le superfici 2a e 6a sono pertanto le superfici risultanti al termine di rispettive fasi di lavorazione dei substrati 2, 6. In particolare, le superfici 2a, 6a comprendono rispettive piazzole conduttive 4, 4a, 8, 8a, disposte in modo tale da consentire l’interconnessione dei substrati 2, 6 come precedentemente descritto con riferimento alla figura 2a.
Risulta evidente che i substrati 2, 6 possono essere indifferentemente substrati a semiconduttore di rispettive piastrine (“chip†), o substrati di supporti a circuito stampato (PCB – “printed circuit board†), o, ancora, substrati di “package†atti a portare una piastrina provvista di connessioni a bump ed accoppiati alla piastrina tramite i bump stessi, o altro ancora.
Il secondo substrato 6 comprende, come detto, uno strato dielettrico 12 formato sulle seconde piazzole conduttive 8 ma non sulla seconda piazzola conduttiva 8a.
Il primo substrato 2 alloggia, in corrispondenza delle prime piazzole conduttive 4, gli elementi di accoppiamento 16, e in corrispondenza della prima piazzola 4a, l’elemento di accoppiamento 16a. Gli elementi di accoppiamento 16, 16a sono, secondo una forma di realizzazione della presente invenzione, bump metallici (“solder bumps†o “pillar bumps†) uguali tra loro e formati in una medesima fase di processo.
Tecniche per la formazione di bump sono note in letteratura, ad esempio da US 5,477,933.
Quindi, figura 4, il primo e il secondo substrato 2, 6 sono disposti con le rispettive superfici 2a e 6a affacciate tra loro (tecnica di “flip-chip†), in modo tale che le seconde piazzole conduttive 8, 8a siano allineate, lungo l’asse Z, con gli elementi di accoppiamento 16 e 16a, rispettivamente.
Quindi, figura 5, il secondo substrato 6 viene avvicinato al primo substrato 2 (o viceversa) in modo tale che gli elementi di accoppiamento 16 siano posti in contatto con lo strato dielettrico 12. In questa fase, l’elemento di accoppiamento 16a potrebbe non essere in contatto con la rispettiva seconda piazzola conduttiva 8a, a causa dello spessore dello strato dielettrico 12.
Infine, figura 6, il primo e il secondo substrato 2, 6 vengono disposti in un ambiente avente, ad esempio, temperatura leggermente superiore alla temperatura di fusione degli elementi di accoppiamento 16 e 16a, e tale da causare una fusione parziale degli elementi di accoppiamento 16 e 16a (anche conosciuta come “reflow†). Generalmente, per elementi di accoppiamento 16, 16a di PbSn, la temperatura di fusione à ̈ di circa 310°C.
Durante la fase di reflow si genera un parziale riallineamento e ridisposizione del primo e del secondo substrato 2, 6, che, per effetto della parziale fusione degli elementi di accoppiamento 16 e 16a, si avvicinano lungo l’asse Z, riducendo la distanza reciproca tra le superfici 2a, 6a. In questo modo, anche l’elemento di accoppiamento 16a contatta la seconda piazzola conduttiva 8a.
La richiedente ha verificato che, essendo lo spessore dello strato dielettrico 12 ridotto (come detto, ad esempio di 1 Î1⁄4m), la ridisposizione reciproca tra i substrati 2, 6 durante la fase di reflow à ̈ sufficiente a colmare la distanza eventualmente presente tra l’elemento di accoppiamento 16a e la seconda piazzola conduttiva 8a.
Quanto detto vale in generale anche nel caso in cui, per spread di processo, alcuni tra gli elementi di accoppiamento 16 abbiano spessore inferiore ad altri elementi di accoppiamento 16. La ridisposizione reciproca dei substrati 2, 6 durante la fase di reflow consente anche di ottenere un buon contatto tra gli elementi di accoppiamento 16 e lo strato dielettrico 12.
Chiaramente, la temperatura e la durata della fase di reflow à ̈ accuratamente controllata, come noto nella tecnica anteriore, e nessuno degli elementi di accoppiamento 16 si fonde completamente.
Alternativamente a quanto descritto con riferimento alla fasi di figura 6, il processo termico può essere sostituito da o affiancato a un processo di bonding a pressione (“pressure bonding†).
Si forma così il dispositivo elettronico di figura 2a. La figura 7 mostra un dispositivo elettronico 40 secondo una ulteriore forma di realizzazione della presente invenzione.
Secondo la forma di realizzazione di figura 7, gli elementi di accoppiamento 16 (e l’elemento di accoppiamento 16a quando presente) sono bump a pilastro (“pillar bumps†). Elementi comuni alle forme di realizzazione di figura 1 e figura 2a non sono ulteriormente descritti e sono indicati con gli stessi numeri di riferimento.
Gli elementi di accoppiamento 16, 16a in forma di pillar bumps comprendono una struttura portante 42, tipicamente in rame, avente spessore di alcune decine di micrometri, alle cui estremità opposte sono formate regioni di accoppiamento 43 e 44, tipicamente di una lega di piombo/stagno o stagno/argento o UBM (“under bump metallization†). Le regioni di accoppiamento 43, 44 sono atte a favorire l’adesione (tipicamente mediante saldatura) di ciascun elemento di accoppiamento 16, 16a con le prime e seconde piazzole conduttive 4, 4a, 8, 8a. Durante la fase di reflow, come precedentemente descritto con riferimento alla figura 6, le regioni di accoppiamento 43, 44 fondono in modo controllato, così da consentire una riduzione della distanza che separa le superfici 2a e 6a lungo l’asse Z tale da portare in contatto diretto gli elementi di accoppiamento 16 con lo strato dielettrico 12 e l’elemento di accoppiamento 16 a con la seconda piazzola metallica 8a. La fusione ha altresì lo scopo di favorire l’adesione tra le regioni di accoppiamento 43, 44 e le piazzole conduttive 4, 4a, 8a con cui sono in contatto, nonché di favorire un buon accoppiamento capacitivo tra le regioni di accoppiamento 43 e lo strato dielettrico 12
Il vantaggio di utilizzare pillar bumps invece di solder bump risiede nel fatto che, come noto, à ̈ possibile formare pillar bumps aventi distanza reciproca laterale (lungo l’asse X) inferiore alla distanza richiesta dai solder bump. I pillar bump hanno tuttavia lo svantaggio di richiedere fasi di fabbricazione più complesse e generano condensatori parassiti tra pillar bump adiacenti aventi capacità parassite superiori rispetto a quanto avviene nel caso di solder bump.
Come mostrato in figura 8, l’assemblaggio secondo la presente invenzione (secondo una qualsiasi delle forme di realizzazione descritte) trova applicazione nell'integrazione 3D di piastrine (“chip†). Ad esempio, la figura 8 mostra una prima, una seconda e una terza piastrina 101, 102 e 103 capacitivamente accoppiate tra loro mediante una pluralità di elementi di accoppiamento del tipo precedentemente descritto. Inoltre, le piastrine 101-103 comprendono uno o più elementi di accoppiamento atti a formano un accoppiamento elettrico ohmico, ad esempio per l’alimentazione elettrica delle piastrine 101-103.
Per proteggere le superfici tra loro affacciate di ciascuna piastrina 101-103, le piastrine 101-103 comprendono un rispettivo strato di passivazione, estendentesi su tutta la superficie delle piastrine 101-103 ad eccezione delle piazzole conduttive in corrispondenza delle quali à ̈ previsto un accoppiamento di tipo ohmico.
In dettaglio, la piastrina 101 comprende un substrato a semiconduttore 111 avente una superficie 111a e alloggiante una pluralità di piazzole conduttive 118, 118a in corrispondenza della superficie 111a. Sulla superficie 111a si estende inoltre uno strato di passivazione 112, di materiale dielettrico, avente spessore ad esempio pari a 1Î1⁄4m. Lo strato di passivazione 112 copre le piazzole conduttive 118 ma non la piazzola conduttiva 118a. Le piazzole conduttive 118 sono configurate per consentire un accoppiamento capacitivo tra la piastrina 101 e la piastrina 103, mentre la piazzola conduttiva 118a à ̈ configurata per consentire un accoppiamento ohmico tra la piastrina 101 e la piastrina 103.
Il substrato 111, analogamente a quanto già descritto con riferimento al substrato 6 delle figure 1, 2a, 2b, può comprendere una pluralità di circuiti elettronici integrati, collegati con ciascuna piazzola conduttiva 118 per consentire la ricezione e/o la trasmissione di segnali informativi in modalità capacitiva, ed un circuito di alimentazione, collegato alla piazzola conduttiva 118a per prelevare il segnale di alimentazione.
La piastrina 103 comprende un substrato 113, ad esempio di materiale semiconduttore, alloggiante, in corrispondenza di una superficie 113a, una pluralità di piazzole conduttive 114, 114a, 114b. Sulla superficie 113a del substrato 113 si estende inoltre uno strato di passivazione 120, a protezione della superficie 113a. Lo strato di passivazione 120 lascia scoperte le piazzole conduttive 114, 114a, 114b.
Analogamente a quanto descritto con riferimento alla piastrina 101, anche il substrato 113 comprendere una pluralità di circuiti elettronici integrati, collegati con ciascuna piazzola conduttiva 114 per consentire la ricezione e/o la trasmissione di segnali informativi, ed un circuito di alimentazione elettrica.
Le piastrine 101 e 103 sono reciprocamente disposte in modo tale che le rispettive superfici 111a, 113a siano tra loro affacciate.
L’accoppiamento tra la piastrina 101 e la piastrina 103 à ̈ realizzato per mezzo di una pluralità di elementi di accoppiamento 116, 116a, ad esempio solder bumps, come descritto con riferimento alle figure 3-6.
Gli elementi di accoppiamento 116 si estendono tra ciascuna piazzola conduttiva 114 della piastrina 103 allo strato di passivazione 112 della piastrina 101, in contatto elettrico ohmico con la piazzola 114 ed in contatto con una porzione dello strato di passivazione 112 in corrispondenza della quale si estende una rispettiva piazzola conduttiva 118 della piastrina 101. In questo modo, ciascuna piazzola conduttiva 114 à ̈ accoppiata capacitivamente ad una rispettiva piazzola conduttiva 118, tramite l’elemento di accoppiamento 116.
L’elemento di accoppiamento 116a si estende tra la piazzola conduttiva 114a della piastrina 103 e la piazzola conduttiva 118a della piastrina 101, in contatto elettrico ohmico sia con la piazzola conduttiva 114a che con la piazzola conduttiva 118a. L’elemento di accoppiamento 116a può essere utilizzato sia per il trasferimento di segnali informativi che per l’alimentazione elettrica.
La terza piastrina 103 Ã ̈ inoltre disposta su un substrato 105, ad esempio un substrato 105 di un package (non mostrato). La terza piastrina 103 Ã ̈ collegata elettricamente al substrato 105 mediante connessioni a filo 106, estendentisi tra le piazzole conduttiva 114b e rispettive piazzole conduttive del substrato 105.
Alternativamente, in modo non mostrato in figura, anche la terza piastrina 103 ed il substrato 105 possono essere tra loro accoppiati capacitivamente e/o elettricamente mediante elementi di accoppiamento di tipo solder bumps o pillars. In questo caso, la terza piastrina 103 presenta una pluralità di vias conduttivi (TSV -“through-silicon-via†) atti a formare un collegamento tra facce opposte della piastrina 103, rendendo l'integrazione 3D delle piastrine di tipo particolarmente compatto.
La seconda piastrina 102 à ̈ provvista di un proprio substrato a semiconduttore 112, ed à ̈ connessa alla terza piastrina 103 in modo analogo a quanto descritto con riferimento alla prima piastrina 101, e non à ̈ quindi ulteriormente descritta.
La figura 9 mostra, in forma schematica e in vista dall’alto, piazzole conduttive 114, 114a disposte in corrispondenza della superficie 111a della piastrina 101.
Tuttavia, quanto qui detto à ̈ valido per tutte le piastrine 101-103.
Con riferimento alla figura 9, la piastrina 101 comprende una porzione centrale 201 circondata da una porzione periferica 202. In particolare, una o più piazzole conduttive possono essere disposte all'interno della porzione centrale 201, ed essere comunque facilmente accessibili mediante connessione capacitiva. Altre piazzole possono essere disposte in corrispondenza della porzione periferica 202. La possibilità di utilizzare la porzione centrale 201 risulta particolarmente vantaggiosa in piastrine o circuiti integrati di tipo “pad-limited†, in cui il numero di piazzole conduttive realizzabili nella porzione periferica 202 della piastrina 101 à ̈ limitato.
Da un esame delle caratteristiche del trovato realizzato secondo la presente invenzione sono evidenti i vantaggi che essa consente di ottenere.
In particolare, la presente invenzione consente un notevole risparmio di area dei substrati utilizzati in quanto bump conduttivi possono essere formati in una regione qualsiasi del substrato, in particolare in corrispondenza delle piazzole conduttive. In questo modo, i bump hanno allo stesso tempo la funzione di elementi di supporto meccanico e la funzione di elementi di accoppiamento elettrica a contatto (i bump connessi ohmicamente alle rispettive piazzole) o elementi di accoppiamento elettrica senza contatto (i bump connessi capacitivamente alle rispettive piazzole).
Inoltre, il processo di fabbricazione à ̈ compatibile con processi CMOS standard.
Inoltre, l’uso di interconnessioni capacitive consente di limitare l’utilizzo di elementi di protezione elettrostatica (ESD), che occupano area e limitano le performance del dispositivo. L’assenza di elementi di protezione elettrostatica consente anche di ridurre i consumi.
Risulta infine chiaro che al trovato qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.

Claims (17)

  1. RIVENDICAZIONI 1. Assemblaggio (10; 30; 40) comprendente: - un primo substrato (2) avente una prima superficie (2a) e alloggiante un primo ed un secondo elemento di interconnessione elettrica (4, 4a) in corrispondenza della prima superficie (2a); - un secondo substrato (6) avente una seconda superficie (6a), alloggiante un terzo e un quarto elemento di interconnessione elettrica (8, 8a) in corrispondenza della seconda superficie (6a), e provvisto di uno strato dielettrico (12) estendentesi al di sopra del terzo elemento di interconnessione elettrica (8); - un primo elemento di accoppiamento (16), di materiale conduttore, estendentesi tra il primo e il terzo elemento di interconnessione elettrica (4, 8) ed almeno parzialmente allineato al primo e al terzo elemento di interconnessione elettrica (4, 8); e - un secondo elemento di accoppiamento (16a), di materiale conduttore, estendentesi tra il secondo e il quarto elemento di interconnessione elettrica (4a, 8a) ed almeno parzialmente allineato al secondo e al quarto elemento di interconnessione elettrica (4a, 8a), il primo elemento di accoppiamento (16) essendo ohmicamente accoppiato al primo (4) elemento di interconnessione elettrica e capacitivamente accoppiato al terzo (8) elemento di interconnessione elettrica, e il secondo elemento di accoppiamento (16a) essendo ohmicamente accoppiato al secondo (4a) e al quarto (8a) elemento di interconnessione elettrica.
  2. 2. Assemblaggio secondo la rivendicazione 1, in cui il primo elemento di accoppiamento (16) Ã ̈ disposto a contatto con il primo elemento di interconnessione elettrica (4) e con una porzione dello strato dielettrico (12) affacciata al terzo elemento di interconnessione elettrica (8).
  3. 3. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo e il secondo elemento di accoppiamento (16, 16a) sono “bump†, in particolare bump per saldatura (“solder bumps†) o bump a pilastro (“pillar bumps†).
  4. 4. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo, il secondo, il terzo e il quarto elemento di interconnessione elettrica (4, 4a, 8, 8a) sono piazzole (“pad†) di materiale conduttivo.
  5. 5. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo substrato (2) alloggia un primo circuito integrato (13, 23) connesso con il primo elemento di interconnessione elettrica (4), il secondo substrato (6) alloggia un secondo circuito integrato (13, 25) connesso con il terzo elemento di interconnessione elettrica (8), il primo e il secondo circuito integrato essendo capacitivamente accoppiati tra loro per mezzo del primo elemento di interconnessione elettrica (4), del primo elemento di accoppiamento (16) e del terzo elemento di interconnessione elettrica (8).
  6. 6. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo elemento di interconnessione elettrica (4) e il primo elemento di accoppiamento (16) formano un primo piatto di un condensatore (19), e il terzo elemento di interconnessione elettrica (8) forma un secondo piatto del condensatore (19), lo strato dielettrico (12) formando un dielettrico interposto tra il primo e il secondo piatto del condensatore (19).
  7. 7. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il terzo elemento di interconnessione elettrica (4a), il secondo elemento di accoppiamento (16a), e il quarto elemento di interconnessione elettrica (8a) sono configurati per trasferire un segnale in corrente continua tra il primo e il secondo substrato.
  8. 8. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo substrato (2) comprende inoltre una prima pluralità di elementi di interconnessione elettrica (4) alloggiati in corrispondenza della prima superficie (2a); il secondo substrato (6) comprende inoltre una seconda pluralità di elementi di interconnessione elettrica (8) alloggiati in corrispondenza della seconda superficie (6a), lo strato dielettrico (12) estendentesi al di sopra di detta seconda pluralità di elementi di interconnessione elettrica (8), detto assemblaggio comprendendo inoltre una prima pluralità di elementi di accoppiamento (16), ciascun elemento di accoppiamento estendendosi tra un elemento di interconnessione elettrica (4) ed un elemento di interconnessione elettrica (8), ed essendo ohmicamente accoppiato al rispettivo elemento di interconnessione elettrica (4) e capacitivamente accoppiato al rispettivo elemento di interconnessione elettrica (8).
  9. 9. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo substrato (2) comprende inoltre una terza pluralità di elementi di interconnessione elettrica (4a) alloggiati in corrispondenza della prima superficie (2a); e il secondo substrato (6) comprende inoltre una quarta pluralità di elementi di interconnessione elettrica (8a) alloggiati in corrispondenza della seconda superficie (6a), detto assemblaggio comprendendo inoltre una seconda pluralità di elemento di accoppiamento (16a), ciascun elemento di accoppiamento di detta seconda pluralità di elementi di accoppiamento estendendosi tra un elemento di interconnessione elettrica (4a) della terza pluralità di elementi di interconnessione elettrica ed un elemento di interconnessione elettrica (8a) della quarta pluralità di elementi di interconnessione elettrica, gli elementi di accoppiamento (16a) della seconda pluralità di elementi di accoppiamento essendo ohmicamente accoppiati ad un elemento di interconnessione elettrica (4a) di detta terza pluralità di elementi di interconnessione elettrica ed ohmicamente accoppiati ad un elemento di interconnessione elettrica (8a) di detta quarta pluralità di elementi di interconnessione elettrica.
  10. 10. Assemblaggio secondo una qualsiasi delle rivendicazioni precedenti, in cui il primo substrato (2) e il secondo substrato (6) sono scelti tra: un substrato di una piastrina (“chip†) a semiconduttore; un substrato di un circuito stampato; un substrato di un contenitore (“package†) per un circuito microelettronico.
  11. 11. Metodo di assemblaggio di un primo e di un secondo substrato (4, 6), comprendente le fasi di: - disporre il primo substrato (2); - formare, in corrispondenza di una prima superficie (2a) del primo substrato (2), un primo elemento di interconnessione elettrica (4) ed un secondo elemento di interconnessione elettrica (4a); - disporre il secondo substrato (6); - formare, in corrispondenza di una seconda superficie (6a) del secondo substrato (6), un terzo elemento di interconnessione elettrica (8) ed un quarto elemento di interconnessione elettrica (8a); - formare, al di sopra del terzo elemento di interconnessione elettrica (8), uno strato dielettrico (12); - formare un primo elemento di accoppiamento (16), di materiale conduttore, tra il primo e il terzo elemento di interconnessione elettrica (4, 8), almeno parzialmente allineato al primo e al terzo elemento di interconnessione elettrica lungo una direzione ortogonale alla prima (2a) e alla seconda (6a) superficie; - formare un secondo elemento di accoppiamento (16a), di materiale conduttore, tra il secondo e il quarto elemento di interconnessione elettrica (4a, 8a), almeno parzialmente allineato al secondo e al quarto elemento di interconnessione elettrica lungo una direzione ortogonale alla prima (2a) e alla seconda (6a) superficie; - accoppiare il primo elemento di accoppiamento (16) ohmicamente al primo elemento di interconnessione elettrica (4) capacitivamente al terzo elemento di interconnessione elettrica (8); e - accoppiare ohmicamente il secondo elemento di accoppiamento (16a) al secondo (4a) e al quarto (8a) elemento di interconnessione.
  12. 12. Metodo secondo la rivendicazione 11, in cui la fase di accoppiare capacitivamente il primo elemento di accoppiamento (16) al secondo elemento di interconnessione elettrica (8) comprende disporre il primo elemento di accoppiamento a contatto con lo strato dielettrico (12) in una porzione dello strato dielettrico (12) affacciata al secondo elemento di interconnessione elettrica (8).
  13. 13. Metodo secondo la rivendicazione 16 o 17, in cui le fasi di formare il primo, il secondo, il terzo e il quarto elemento di interconnessione elettrica (4, 4a, 8, 8a) comprendono formare, rispettivamente, una prima, una seconda, una terza e una quarta piazzola conduttiva (“conductive pad†).
  14. 14. Metodo secondo una qualsiasi delle rivendicazioni 11-13, in cui le fasi di formare il primo e il secondo elemento di accoppiamento (16, 16a) comprendono formare un rispettivo “bump†in contatto con il primo elemento di interconnessione elettrica (4) e, rispettivamente, con il secondo elemento di interconnessione elettrica (4a).
  15. 15. Metodo secondo una qualsiasi delle rivendicazioni 11-14, in cui le fasi di accoppiare il primo elemento di accoppiamento ohmicamente al primo elemento di interconnessione elettrica (4) e capacitivamente al terzo elemento di interconnessione elettrica (8), e le fasi di accoppiare il secondo elemento di accoppiamento ohmicamente al secondo (4a) e al quarto (8a) elemento di interconnessione elettrica comprendono eseguire un processo termico ad una temperatura pari o superiore alla temperatura di fusione del primo e del secondo elemento di accoppiamento.
  16. 16. Metodo secondo una qualsiasi delle rivendicazioni 11-15, comprendente inoltre le fasi di: - formare, in corrispondenza della prima superficie (2a), una prima pluralità di elementi di interconnessione elettrica (4); - formare, in corrispondenza della seconda superficie (6a), una seconda pluralità di elementi di interconnessione elettrica (8), lo strato dielettrico (12) estendendosi al di sopra della seconda pluralità di elementi di interconnessione elettrica (8); - formare una prima pluralità di elementi di accoppiamento (16) tra un elemento di interconnessione elettrica (4) di detta prima pluralità di elementi di interconnessione elettrica ed un elemento di interconnessione elettrica (8) di detta seconda pluralità di elementi di interconnessione elettrica; - accoppiare ohmicamente ciascun elemento di accoppiamento di detta pluralità di elementi di accoppiamento ad un rispettivo elemento di interconnessione elettrica (4) di detta prima pluralità di elementi di interconnessione elettrica; e - accoppiare capacitivamente ciascun elemento di accoppiamento di detta pluralità di elementi di accoppiamento ad un rispettivo elemento di interconnessione elettrica (8) di detta seconda pluralità di elementi di interconnessione elettrica.
  17. 17. Metodo secondo una qualsiasi delle rivendicazioni 11-16, comprendente inoltre le fasi di: - formare, in corrispondenza della prima superficie (2a), una terza pluralità di elementi di interconnessione elettrica (4a); - formare, in corrispondenza della seconda superficie (6a), una quarta pluralità di elementi di interconnessione elettrica (8a); - formare una seconda pluralità di elementi di accoppiamento (16a) tra un elemento di interconnessione elettrica (4a) di detta terza pluralità di elementi di interconnessione elettrica ed un elemento di interconnessione elettrica (8a) di detta quarta pluralità di elementi di interconnessione elettrica; - accoppiare ohmicamente ciascun elemento di accoppiamento di detta pluralità di elementi di accoppiamento ad un rispettivo elemento di interconnessione elettrica (4a) di detta terza pluralità di elementi di interconnessione elettrica e ad un rispettivo elemento di interconnessione elettrica (8a) di detta quarta pluralità di elementi di interconnessione elettrica.
ITTO2010A001079A 2010-12-29 2010-12-29 Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione IT1404233B1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
ITTO2010A001079A IT1404233B1 (it) 2010-12-29 2010-12-29 Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US13/334,084 US9001521B2 (en) 2010-12-29 2011-12-22 Substrate assembly provided with capacitive interconnections, and manufacturing method thereof
US13/479,957 US8982574B2 (en) 2010-12-29 2012-05-24 Contact and contactless differential I/O pads for chip-to-chip communication and wireless probing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
ITTO2010A001079A IT1404233B1 (it) 2010-12-29 2010-12-29 Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione

Publications (2)

Publication Number Publication Date
ITTO20101079A1 true ITTO20101079A1 (it) 2012-06-30
IT1404233B1 IT1404233B1 (it) 2013-11-15

Family

ID=43737466

Family Applications (1)

Application Number Title Priority Date Filing Date
ITTO2010A001079A IT1404233B1 (it) 2010-12-29 2010-12-29 Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione

Country Status (2)

Country Link
US (1) US9001521B2 (it)
IT (1) IT1404233B1 (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372692B2 (en) * 2010-01-27 2013-02-12 Marvell World Trade Ltd. Method of stacking flip-chip on wire-bonded chip
GB2501570B (en) * 2012-12-18 2014-04-16 Novalia Ltd Capacitive touch device
KR102633137B1 (ko) * 2018-01-23 2024-02-02 삼성전자주식회사 반도체 패키지
US10191036B1 (en) * 2018-03-22 2019-01-29 NUB4U, Inc. System for detecting and removing biological analytes in fluids

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003304A1 (en) * 2000-07-07 2002-01-10 Kabushiki Kaisha Toshiba Semiconductor device having multilevel interconnection
EP1359618A2 (en) * 2001-04-17 2003-11-05 Casio Computer Co., Ltd. Semiconductor device
US20090189745A1 (en) * 2008-01-29 2009-07-30 Nec Electronics Corporation Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
EP2341626A2 (en) * 2009-12-30 2011-07-06 STMicroelectronics S.r.l. Communication cell for an integrated circuit, chip comprising the communication cell, electronic system including the chip, and test apparatus

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970571A (en) 1987-09-24 1990-11-13 Kabushiki Kaisha Toshiba Bump and method of manufacturing the same
US5477933A (en) 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US6005777A (en) 1998-11-10 1999-12-21 Cts Corporation Ball grid array capacitor
US6600325B2 (en) 2001-02-06 2003-07-29 Sun Microsystems, Inc. Method and apparatus for probing an integrated circuit through capacitive coupling
US6496355B1 (en) 2001-10-04 2002-12-17 Avx Corporation Interdigitated capacitor with ball grid array (BGA) terminations
US6885090B2 (en) 2001-11-28 2005-04-26 North Carolina State University Inductively coupled electrical connectors
CA2404183C (en) 2002-09-19 2008-09-02 Scanimetrics Inc. Non-contact tester for integrated circuits
US6917219B2 (en) * 2003-03-12 2005-07-12 Xilinx, Inc. Multi-chip programmable logic device having configurable logic circuitry and configuration data storage on different dice
US7181663B2 (en) 2004-03-01 2007-02-20 Verigy Pte, Ltd. Wireless no-touch testing of integrated circuits
KR100548057B1 (ko) * 2005-06-03 2006-02-01 (주)파트론 트리오 랜드구조를 갖는 표면실장 안테나 장치
EP1940028B1 (en) * 2006-12-29 2012-02-29 STMicroelectronics Srl Asynchronous interconnection system for 3D inter-chip communication
US8102663B2 (en) * 2007-09-28 2012-01-24 Oracle America, Inc. Proximity communication package for processor, cache and memory
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020003304A1 (en) * 2000-07-07 2002-01-10 Kabushiki Kaisha Toshiba Semiconductor device having multilevel interconnection
EP1359618A2 (en) * 2001-04-17 2003-11-05 Casio Computer Co., Ltd. Semiconductor device
US20090189745A1 (en) * 2008-01-29 2009-07-30 Nec Electronics Corporation Semiconductor device, method of manufacturing thereof, signal transmission/reception method using such semiconductor device, and tester apparatus
EP2341626A2 (en) * 2009-12-30 2011-07-06 STMicroelectronics S.r.l. Communication cell for an integrated circuit, chip comprising the communication cell, electronic system including the chip, and test apparatus

Also Published As

Publication number Publication date
IT1404233B1 (it) 2013-11-15
US20120170237A1 (en) 2012-07-05
US9001521B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
US10411433B2 (en) Active silicon optical bench
US7834418B2 (en) Semiconductor device
EP2919265B1 (en) Semiconductor package and its manufacturing method
TWI566350B (zh) Semiconductor device
US20170033039A1 (en) Semiconductor package and method of manufacturing the same
ITTO20101079A1 (it) Assemblaggio di substrati provvisto di interconnessioni capacitive, e relativo metodo di fabbricazione
US8072064B1 (en) Semiconductor package and method for making the same
IT202100001637A1 (it) Sistema elettronico incapsulato formato da piastrine accoppiate elettricamente e isolate galvanicamente
US20120146200A1 (en) Pre-bonded substrate for integrated circuit package and method of making the same
WO2024103873A1 (zh) 一种滤波器封装结构及其制作方法
CN109688724A (zh) 半导体装置组合件及形成所述半导体装置组合件的方法
WO2024051570A1 (zh) 滤波器电路封装结构及其制作方法
JP2017157802A (ja) 半導体パッケージ及び半導体パッケージの製造方法
US20180033675A1 (en) Patterned Wafer and Method of Making the Same
TWI575683B (zh) 晶片封裝結構與其製作方法
KR100336778B1 (ko) 적층형 칩 사이즈 패키지 및 그 제조방법
EP4318580B1 (en) Semiconductor package using substrate block integration
KR101703049B1 (ko) 내장형 캐패시터를 구비하는 인쇄회로기판 및 그 제조방법
KR20050118833A (ko) 이미지 센서용 패키지
EP4322206A1 (en) Semiconductor package using substrate block integration
US20250006779A1 (en) Capacitor structure integrated with contact pad structure
KR101656332B1 (ko) 반도체 장치
KR20030080187A (ko) 반도체장치
CN103219253B (zh) 芯片尺寸封装结构及其芯片尺寸封装方法
US20160247977A1 (en) Led integrated packaging structure and method