ITTO941065A1 - Decodificatore per segnali audio appartenenti a sequenze audiovisive compresse e codificate. - Google Patents

Abstract

SI FORNISCE UN DECODIFICATORE SEGNALI AUDIO APPARTENENTI A SEQUENZE AUDIOVISIVE CODIFICATE SECONDO LA NORMATIVA ISO/IEC 11172, COMPRENDENTE UN'UNITA' DI PRESENTAZIONE (UP), COMANDATA DA UN PRIMO O SECONDO SEGNALE DI OROLOGIO, A SECONDA DELLA FREQUENZA DI CAMPIONAMENTO VOLUTA, E ASSOCIATA A MEZZI (SAV) DI GESTIONE DEL SINCRONISMO TRA AUDIO E VIDEO, I QUALI AVVIANO LA PRESENTAZIONE DEI DATI IN USCITA, MEDIANTE IL CONFRONTO TRA UN PRIMO SEGNALE DI TEMPO (SCR), RAPPRESENTATIVO DI UN OROLOGIO DI SISTEMA, E UN SECONDO SEGNALE DI TEMPO (PTS), RAPPRESENTATIVO DI UN ISTANTE CORRETTO DI PRESENTAZIONE DEI DATI IN USCITA, GENERANO IN MODO INDIPENDENTE I DUE SEGNALI DI OROLOGIO (CLK24, CLK22) E CORREGGONO IL SEGNALE CORRISPONDENTE ALLA FREQUENZA DI CAMPIONAMENTO VOLUTA MEDIANTE UN CIRCUITO DI RETROAZIONE CHE COMPRENDE UN FILTRO NUMERICO (FN). (FIG. 3).

Description

Descrizione dell'invenzione avente per titolo:

"DECODIFICATORE PER SEGNALI AUDIO APPARTENENTI A SEQUENZE AUDIOVISIVE COMPRESSE E CODIFICATE"

La presente invenzione si riferisce ai sistemi di trattamento di segnali audio e video numerizzati, e in particolare riguarda un decodificatore di segnali audio appartenenti a sequenze audiovisive numeriche codificate secondo la normativa ISO/IEC 11172 (o ISO/MPEG-1). Per semplicità di descrizione, nel seguito si farà riferimento a "normativa MPEG" e a "sequenze MPEG”.

La normativa MPEG è una normativa per la rappresentazione di dati audio e video compressi e codificati, destinata a consentire uno scambio di dati tra terminali compatibili e a offrire metodologie di decodifica normalizzate. La normativa prevede un'organizzazione dei dati compressi e codificati orientata alla trasmissione di pacchetti. L'organizzazione è di tipo gerarchico, in cui un livello superiore (livello di sistema) prevede la trasmissione di una successione di sequenze audiovisive ("packs"), identificate da un codice di inizio sequenza e da uno di fine sequenza, seguita da un codice di fine successione (ISO 11172 end code). Il livello inferiore (livello di sequenza) stabilisce l'organizzazione delle sequenze c prevede che ognuna di queste comprenda, dopo il codice di inizio, informazioni di temporizzazione, la cosiddetta intestazione di sistema e un certo numero di pacchetti audio e video per uno o più canali; ciascun pacchetto ' comprende un'intestazione con informazioni di servizio e i dati veri e propri. In fase di decodifica, i diversi tipi di pacchetti presenti in una sequenza sono poi demultiplati e decodificati separatamente sfruttando le informazioni di servizio previste nelle sequenze (codice d'inizio, sincronizzazione e intestazione di sistema) e nell'intestazione dei pacchetti .

Nel caso dei segnali audio, che è quello di interesse per questa invenzione, i dati inseriti nei pacchetti sono organizzati in trame audio composte da un numero fisso di campioni. La codifica è una codifica per sottobande, con un'allocazione dei bit alle diverse sottobande determinata in base a opportuni modelli della percezione umana. In fase di decodifica, oltre a ricostruire il segnale audio originale, occorre risolvere il problema della sincronizzazione con le immagini appartenenti a una stessa trasmissione. Il problema è reso particolarmente delicato dal fatto che, secondo la normativa, i dati audio possono essere campionati a un certo numero di frequenze, in particolare 32 kHz, 44,1 kHz e 48 kHz, e la frequenza di 44,1 kHz non ha alcun multiplo comune, di valore utilizzabile in pratica, alle altre due frequenze.

Un decodificatore audio MPEG esistente in commercio genera direttamente il segnale di orologio corrispondente alle frequenze di campionamento di 32 e 48 kHz e ricava da questo il secondo segnale di orologio, relativo alla frequenza di campionamento di 44,1 kHz, con l'uso di un accumulatore che somma un valore frazionario, programmabile dall'utente, a ogni fine conteggio del contatore che genera detto segnale di orologio e aggiunge 1 al conteggio in corso quando il valore accumulato supera l'unità. Questa soluzione non è soddisfacente perché la correzione è mollo brusca e può non essere tollerata dal convertitore numericó-analogico di uscita, soprattutto se questo è di alta qualità. Inoltre, il dispositivo noto non comprende mezzi per recuperare eventuali sfasamenti tra le indicazioni temporali associate al flusso di dati (basate sui segnali di orologio generati dal codificatore) e il segnale di orologio generato dal decodificatore.

Secondo l'invenzione, si fornisce invece un decodificatore audio in cui anche la correzione del secondo segnale di orologio è gestita direttamente dal decodificatore, senza bisogno di ricorrere a dispositivi esterni, e viene effettuata in maniera morbida, e in cui inoltre sono previsti mezzi per il recupero degli eventuali sfasamenti tra le indicazioni temporali associate al flusso di dati e i segnali di orologio generali dal decodificatore.

Le caratteristiche dell'invenzione sono riportate nelle rivendicazioni che seguono.

A maggior chiarimento si fa riferimento ai disegni allegati, in cui:

- la fig. 1 è uno schema di principio di un decodificatore di sequenze MPEG; - la fig. 2 è un diagramma della struttura dei pacchetti e delle trame;

- la fig. 3 è uno schema a blocchi funzionale del decodificatore audio oggetto dell'invenzione;

- le figure 4, 5 sono schemi dei circuiti di gestione del sincronismo tra audio e video;

- la fig. 6 è un diagramma degli stati di una logica del circuito di gestione de sincronismo tra audio e video;

la fig. 7 è un diagramma degli stati del circuito di recupero e verifica del sincronismo;

- la fig. 8. uno schema dell'unità di presentazione; e

- le figure 9A, 9B sono diagrammi di alcuni segnali generati dall'unità di presentazione.

Come si vede in fig. 1, un decodificatore DMP di sequenze audiovisive codificate secondo la normativa MPEG comprende, in linea di principio, un decodificatore di sistema DS, che riceve tali sequenze da una sorgente SA (p. es. un codificatore remoto) e le scompone nei flussi audio e ; video che vengono inviati, ancora in forma codificata, a rispettivi decodificatori DA, DV, come schematizzato dalle connessioni 1, 2. II decodificatore di sistema DS fornisce a DA, DV anche informazioni di temporizzazione, come schematizzato dalla connessione 3. Il decodificatore DMP è associato a un controllore CN che ha compiti di programmazione e supervisione dei vari componenti di DMP (connessione 4) e può anche svolgere le funzioni di DS. Per chiarezza, il disegno rappresenta però organi separati per la decodifica di sistema e la programmazione/supervisione del componente. Le sequenze decodificate sono poi inviate ai terminali audio e video TA, TV.

Il decodificatore audio DA, che costituisce l'oggetto dell'invenzione, è in grado di decodificatore flussi audio monoaurali e stereofonici compressi nei formati previsti dai cosiddetti livelli audio I e II della normativa. Il decodificatore DA è un componente integrato che riceve i flussi audio codificati e dati di configurazione attraverso un bus parallelo che vantaggiosamente, per quanto riguarda i dati, è configurabile dall'utente a 8 o 16 bit; attraverso lo stesso bus il componente trasmette al controllore informazioni di stato. I segnali audio decodificati vengono emessi in formalo PCM seriale con frequenze di campionamento diverse, in particolare 32 kHz, 44,1 kHz e 48 kHz. Oltre a svolgere le funzioni di decodifica, DA gestisce il recupero di eventuali situazioni di errore nel flusso dati e gestisce inoltre il sincronismo dei segnali audio emessi con le immagini video associate. Attraverso una parola di comando è anche possibile forzare un ripristino globale delle condizioni iniziali del dispositivo.

La struttura di DA è rappresentata con maggiori dettagli in fig. 3. Per facilitare la comprensione dell'invenzione, prima di descrivere tale struttura si illustra brevemente, con riferimento alla fig. 2, l'organizzazione di una sequenza MPEG.

Le sequenze audiovisive MPEG sono costituite da una successione di pacchetti, il cui inizio e la cui fine sono identificale da opportuni codici, e ogni pacchetto è formato da un'intestazione PHD e da un certo numero di parole di dati PDA. L'intestazione PHD comprende:

- 3 parole PSC che costituiscono il codice di inizio pacchetto, che serve per l'individuazione del sincronismo di pacchetto;

1 parola SID che codifica l'identità del flusso di cui il pacchetto fa parte; - 2 parole PL che codificano la lunghezza del pacchetto;

- un numero variabile di parole HDA, alcune delle quali sono parole di riempimento utilizzate quando la frequenza di campionamento è 44,1 kHz ed eventualmente quando i dati sono in formalo libero (cioè quando 1 a trasmissione avviene a una velocità di cifra diversa da quelle definite dalla normativa e inferiore a una velocità massima ammessa per le modalità di codifica adottate) e altre contengono informazioni di servizio che non hanno interesse per l'invenzione;

- un gruppo di parole TS destinate a contenere eventuali indicatori temporali, e precisamente nessun indicatore, l'indicatore del tempo di presentazione (PTS o “presentation lime stamp"), oppure l'indicatore del tempo di presentazione e quello del tempo di decodifica (DTS o “decoding time stamp"); il numero di queste parole dipende dalle indicazioni trasmesse; nella realizzazione preferita dell'invenzione l'indicatore DTS, anche se presente nel flusso dati, non viene utilizzato.

Le parole dati dei pacchetti sono a loro volta inserite in trame di lunghezza fìssa (3S4 campioni per il cosiddetto livello di codifica I e 1152, cioè 384x3, per il livello di codifica II), una sola delle quali, FRi, è indicata in figura. Le trame comprendono:

- un'intestazione (FHD) composta da una parola di sincronismo SYW e da una parola di controllo CW in cui vengono specificati il livello di codifica, il tipo di flusso audio (stereofonico/monoaurale), la velocità di trasmissione, la frequenza di campionamento, l'eventuale enfasi, le tabelle di allocazione dei bit per le varie sottobande e informazioni sui fattori di scala;

- i campioni audio AUS;

- un'eventuale parola CRC per la rivelazione di errori ed eventuali dati ausiliari AND definiti dall'utente, p. es. sottotitoli per la parte video.

Va precisato che l'organizzazione in trame è indipendente da quella in pacchetti e che una trama può estendersi a cavallo di pacchetti successivi. In questo caso, se in TS (fig. 2) è previsto un indicatore PTS, questo è relativo alla prima trama che inizia nel pacchetto.

Nella fig. 3 si è illustrato uno schema a blocchi funzionale del decodificatore secondo l'invenzione. Per semplicità di disegno non si sono indicati i vari segnali d'ingresso/uscila del componente o i segnali scambiati tra i vari organi. I segnali d'interesse per l'invenzione risulteranno dal seguito della descrizione.

Il decodificatore DA è attestato al bus 5 (che corrisponde all'insieme delle connessioni 1 e 4 di fig. 1) tramite un'interfaccia di sistema' IS, che è una convenzionale interfaccia di microprocessore che gestisce il colloquio del dispositivo con l'esterno e la sua programmazione. IS riceve da DS (fig. 1) i pacchetti audio (AD) e le informazioni di sincronizzazione (in particolare il segnale di orologio di sistema SCLK) e da CN le informazioni di programmazione e trasferisce al controllore CN informazioni sullo 'stato degli altri circuiti del decodificatore. Il colloquio con l'esterno attraversò il bus 5 avviene usando protocolli del tutto convenzionali.

Attraverso i registri di programmazione contenuti in IS è possibile controllare:

- formato dei dati in ingresso e in uscita;

- fattore di sovraccampionamento dei dati in uscita (i dati possono essere emessi in banda base, cioè senza sovraccampionamento, o sovraccampionati di 2, 4, 8 volte);

- selezione del flusso dati audio in ingresso;

- attivazione/disattivazione dell'uscita dati audio;

- parametri e formato dei dati dei circuiti di gestione del sincronismo tra audio e video, descritti in seguito.

IS ha la possibilità di generare segnali di interrupt INTR a fronte di eventi segnalati dai circuiti del dispositivo, in particolare:

riconoscimento di un indicatore PTS nel flusso dati entrante;

errori di sincronismo;

avviamento della presentazione dei dati in uscita;

- aggancio del sincronismo nel flusso dati entrante;

- impossibilità di recupero degli sfasamenti, o stati di errore nell'unità di presentazione e/o nell'unità di ricerca e verifica del sincronismo.

Altre informazioni accessibili dall'esterno sono:

- la parola di controllo dell'ultima trama decodificata;

- il valore dell'ultimo indicatore PTS estratto dal flusso dati;

- le indicazioni sullo stato di alcuni dei circuiti interni.

Tramite una connessione 10 IS fornisce i dati audio da decodificare a una memoria tampone di ingresso MI e, tramite una connessione 11 fornisce a organi SAV di gestione del sincronismo tra audio e video il cosiddetto "riferimento di orologio di sistema" SCR, che è calcolato da un contatore interno comandato dal segnale di orologio di sistema SCLK e viene utilizzato per la generazione e la correzione dei segnali di sincronizzazione tra audio e video. L'interfaccia IS fornisce anche agli altri organi del dispositivo segnali di controllo, che non richiedono di essere discussi in dettaglio, e ne riceve informazioni di stato da rendere disponibili all'esterno. La connessione 12 schematizza i collegamenti tra IS e gli altri organi del dispositivo per lo scambio di segnali di comando o di informazioni di stato.

La memoria MI ha il compito di ammortizzare eventuali variazioni nella frequenza dei dati in ingresso e di fornire in uscita dati in formato stabilito dagli organi a valle. Tramite una connessione 13, la memoria MI fornisce i dati audio a un analizzatore sintattico dei pacchetti audio AS, che riconosce i costrutti appartenenti al livello "pacchetto audio” della normativa e ne estrae le informazioni significative per il processo di decodifica. In altri termini, AS deve riconoscere le parole di servizio contenute nell'intestazione dei pacchetti: poiché la configurazione e la sequenza di queste parole sono stabilite dalla normativa, anche la struttura di una rete logica che esegua tale riconoscimento è implicitamente definita dalla normativa e quindi non è necessaria una descrizione dettagliata di AS.

In uscita da AS, su una connessione 14, si hanno i dati "netti"; (cioè privi delle informazioni di servizio) che vengono trasferiti a valle solo d iopo che è stato individuato un indicatore del tempo di presentazione PTS; lino a quel momento, tali dati vengono scartati in quanto ad essi non può essere associato un istante di presentazione. L'indicatore temporale PTS viene anche fornito a circuiti di gestione del sincronismo tra audio e video SAV (connessione 15) e la sua presenza viene anche segnalata lungo la catena di decodifica in modo sincrono ai dati a cui esso è riferito.

In presenza di eventi che impediscano il corretto riconoscimento della sequenza di parole di servizio, p. es. errori nella struttura del pacchetto o neH'identificativo di flusso, AS genera e invia a un circuito di ricerca e verifica del sincronismo RS, tramite una connessione 16, una segnalazione che viene utilizzata per provocare l'interruzione del flusso dati in uscita.

1 dati vengono passati da AS al decodificatore di flussi audio DFA che compie le operazioni richieste dal livello “audio” della normativa. In particolare in DFA viene riconosciuta la parola di sincronismo presente all'inizio di ogni trama audio; viene decodificata l'intestazione della trama e i ne vengono estratte le informazioni significative per il processo di decodifica (parola di controllo, tabelle di allocazione, tabelle dei, fattori di scala dei campioni); se l'intestazione è protetta, ne viene verificata l'integrità; vengono decompressi, riquantizzatì e rimessi in scala i dati audio contenuti nella trama; vengono poi eseguite le operazioni di conversione dal dominio delle frequenze a quello del tempo e di finestratura, previste dalla !

normativa. Inoltre, i dati aggiuntivi eventualmente presenti nella trama dopo i dati audio vengono scartati. Per le sue operazioni, DFA è associato a una memoria di lavoro, non rappresentata.

Per quanto riguarda la decodifica non è necessarie darej maggiori dettagli per i quali si rinvia al testo della normativa e in particolare alla parte 3 della stessa (ISO/IEC 11172-3), dove sono riportati i diagrammi di flusso delle operazioni di decodifica.

DFA fornisce all'unità di ricerca e verifica del sincronismo RS le informazioni relative all'acquisizione o perdita del sincronismo ! di trama (connessione 17) e ne riceve in risposta informazioni che governano l'evolversi delle operazioni di decodifica. I dati decodificati da DFA vengono forniti, tramite una connessione 18, a una memoria tampone di presentazione M2, p. es. organizzata a pagine, in un modo che dipende dal livello di codifica e dal tipo del flusso audio e da questa vengono trasferiti, tramite una connessione 19, a un'unità di presentazione UP che gestisce la serializzazione e la presentazione verso l'esterno, tramite una connessione 21, dei campioni audio decodificati. I dati seriali possono essere emessi nei formati “complemento a 2” o "binario sfalsato”, in banda base o con un sovraccampionamento di 2, 4 o 8 volte, a seconda della programmazione del componente. L'unità produce anche un segnale BCLK che indica l'istante di campionamento dei dati in uscita. UP emetterà trame di silenzio quando sulla connessione 12 è presente un segnale che 1S ricava dalle informazioni di programmazione in esso contenute (funzione di silenziamento o di "mute"), oppure nei periodi stabiliti dall'unità RS, che fornisce le necessarie informazioni tramite una connessione 22.

L'unità di ricerca e verìfica sincronismo RS gestisce la ricerca del sincronismo nel flusso dati entrante ed il suo recupero in caso di errori o interruzioni del flusso. Basandosi sulle informazioni estratte da AS e DFA viene controllata la correttezza della distanza fra parole di sincronismo successive. Nel caso di dati in formato libero, l'unità individua inoltre la lunghezza della trama usata. Attraverso l'interfaccia di sistema 1S l'unità segnala all'esterno sia l'avvenuta individuazione del sincronismo sia eventuali errori di sincronismo. Le operazioni di RS saranno descritte con maggiori dettagli con riferimento alla fig. 7.

Gli organi di gestione del sincronismo tra audio e video SAV devono: - avviare la presentazione dei dati in uscita, mediante il confronto tra il riferimento di orologio di sistema SCR e il tempo interno del dispositivo, valutato in modo indiretto attraverso l'istante di presentazione di dati associati a un indicatore PTS fornito da AS; il comando di avvio presentazione è fornito a UP tramite il filo 24;

- generare un segnale di temporizzazione (CLK24) per i diversi circuiti di DA; tale segnale è fornito agli organi interessati tramite un filo 20a;

- controllare, attraverso un opportuno circuito di retroazione FD comprendente un filtro numerico, la frequenza di presentazione dei dati in uscita, in modo da minimizzare la differenza tra SCR e tempo interno; discrepanze tra SCR e tempo interno eccedenti il campo di funzionamento del filtro numerico provocano la sospensione del filtraggio e vengono segnalate all'organo di controllo attraverso IS; i segnali di temporizzazione della presentazione sono fomiti a UP tramite una connessione 20, di cui fa parte il filo 20a detto sopra.

Il mantenere agganciati frequenza di presentazione e tempo , interno ai corrispondenti valori di sistema garantisce il sincronismo tra i dati audio emessi e le immagini ad essi correlate. Per le sue operazioni, SAV ha bisogno di informazioni contenute nella parola di controllo CW, che gli vengono fomite da DFA tramite la connessione 23.

Il blocco SAV consiste essenzialmente di due parti: l'organo di correzione FD e gli organi GT di generazione vera e propria dei segnali di temporizzazione; questi ultimi sono esterni al circuito integrato, racchiuso nella linea a punti e tratti. Per semplicità di disegno, i fili e connessioni che portano i segnali SCLK e CLK24 sono attestati al bordo del circuito integrato, e non sono portati a tutti gli organi che li utilizzano. Sempre per semplicità, non sono indicati i segnali di indirizzamento e comando per le memorie, in quanto non hanno interesse per l'invenzione.

Si descriverà ora con maggiori dettagli la struttura del blocco SAV, con riferimento alle figure 4 - 6.

Come detto, la normativa richiede che i dati audio vengano campionati o con una prima frequenza di 48 o 32 kHz (che nell'invenzione è ricavata da una frequenza di 24,576 MHz), o con una seconda frequenza di 44,1 kHz (ricavata da una frequenza di 22,5958 MHz). A seconda della frequenza di campionamento utilizzata, la presentazione dei dati in uscita è controllata dall'uno o dall'altro di due segnali di orologio CLK24, CLK22 che vengono i

generati dal blocco GT, che è sostanzialmente un circuito ad aggancio di fase numerico con una coppia di convertitori analogico-numcrici DAC1, DAC2 e !

una coppia di oscillatori controllati in tensione VCO1, VCO2 che generano i due segnali CLK24, CLK22. Il filtro numerico FN provvede al controllo e alla correzione della frequenza di presentazione. Il segnale CLK24 costituisce I

anche il segnale di temporizzazione per gli altri organi di DA e quindi viene fornito ad essi qualunque sia la frequenza di campionamento dei dati in uscita; tuttavia il controllo e la correzione di CLK24 vengono effettuati solo se i

la frequenza di campionamento dei dati in uscita è 32 o 48 kHz.

Ciò premesso, un contatore d'ingresso CN1 conta, su comando del segnale ì

di orologio di sistema SCLK, i segnali SCR fomiti da IS e fornisce il valore del conteggio all'ingresso positivo di un sottrattore STI, che sottrae da tale valore il valore PTS dell'indicatore del tempo di presentazione, fornito dall'analizzatore sintattico AS (fiig. 3) tramite la connessione 15 e tenuto presente in un registro RI. STI riceve anche a un ulteriore ingresso di sottrazione un segnale DIFFB rappresentativo di un valore numerico fisso (in pratica un segnale rappresentativo di un valore unitario), che serve a compensare il fatto che la differenza SCR - PTS è calcolata con un ritardo di un periodo di SCLK, per dar modo al circuito di agganciare a SCLK i vari segnali necessari per il funzionamento, che arrivano in modo asincrono. Il segnale di uscita DIFF di STI viene fornito tramite una connessione 27 a un filtro numerico FN, che è un filtro di cui si possono programmare,' attraverso l'interfaccia di sistema 1S (Fig. 3), gli zeri, i poli e il guadagno e il formato dei dati in uscita. Se la differenza SCR - PTS è compresa entro limiti prefissati, il filtro FN genera su un'uscita 24 il segnale di avvio presentazione e su un i gruppo di fili della connessione 26 un segnale di correzione che, convertito in forma numerica dall'uno o all'altro convertitore analogico-numerico DAC1, DAC2 in base alla frequenza di presentazione scelta, serve per pilotare | l’oscillatore VCOl o rispettivamente VCO2. Su un altro gruppo di fili della connessione 26 FN fornisce i comandi per la selezione di uno dei convertitori. FN è abilitato a emettere il segnale di correzione dall'unità di presentazione UP, tramite la connessione 25, quando questa riconosce un indicatore PTS.

Si noti che, quando la frequenza di presentazione dei dati è 44,1 kHz e quindi il segnale CLK24 non deve esser corretto, il convertitore DAC1 continuerà ad emettere un valore stabilito in fase di inizializzazione del dispositivo, per esempio quello corrispondente al valore centrale dell'intervallo ammesso per la differenza SCR - PTS.

Nella fig. 5 si vede che il filtro numerico FN comprende un'unità operativa UOF (cioè un'unità che implementa la funzione di trasferimento del filtro), una logica LC1 di controllo dell'unità operativa e una logica di gestione dei segnali esterni LC2. Le due logiche sono entrambe costituite da una macchina a stati riniti.

L'unità operativa UOF comprende un moltiplicatore ML1 che riceve da STI (fig. 4) il segnale differenza D1FF e lo moltiplica per il guadagnò G fornito tramite fili 12a della connessione 12, dando un segnale DIFFG. Il guadagno G può avere un numero limitato di valori discreti (p. es. 2, 4i 8) e il moltiplicatore ML1 è vantaggiosamente realizzato mediante una logica combinatoria a scorrimento. Il segnale DIFFG è sommato, in un sommatore | SMI, con un segnale RP che è il segnale di uscita di un divisore DV1 che divide per il valore P del polo (presente su fili 12b della connessiohe 12) il segnale di uscita del registro di memoria RM del filtro. Anche il polo può avere un numero limitato di valori discreti (p. es. 2, 4, 8) e anche il divisore DV1 è vantaggiosamente realizzato mediante una logica combinatoria a scorrimento. Il segnale di uscita di RM è anche diviso, in un secondò divisore DV2 analogo a DV1, per il valore Z dello zero del filtro, presente su fili 12c. Il segnale di uscita di DV2 è poi sottratto, in un sottrattore ST2, dal segnale di uscita di SM dando il segnale filtrato OUT il cui valore, al generico istante di campionamento i+1, può essere espresso dalla relazione:

OUTj+i = DIFFG OUTj/P - OUTj/Z.

Il segnale filtrato OUT è memorizzato in un registro di uscita RU che fornisce su fili 26a della connessione 26 il valore VF da caricare nel convertitore DAC interessato; il bit più significativo del segnale VF è combinato, in una porta OR esclusivo PX, con un segnale VFOB che è fornito dal controllore attraverso l'interfaccia IS e i fili 12e e indica il formato di uscita dei dati: formato binario scalato ("offset binary") quando VFOB = 1, oppure complemento a 2, se VFOB=0. Inoltre, in fase di inizializzazione, nel registro di uscita del filtro viene impostato un valore VF corrispondente al valore centrale deH'intervalIo di controllo ammesso.

I comandi di caricamento per il registro di memoria e il registro di uscita sono rappresentati da un segnale CK, emesso da LC1.

Nella fig. 6 si è rappresentato il diagramma degli stati di LC1. Nel ciclo di lavoro del filtro si possono individuare le seguenti fasi:

- ripristino delle condizioni iniziali di DAC1, DAC2 e VCO1, VCO2;

- attesa dei riferimenti temporali SCR, PTS;

- sincronizzazione con SCLK e verifica che la differenza tra SCR e PTS sia i compresa in un intervallo prefissato;

- generazione del segnale di avvio presentazione (START):

- attesa del segnale PTS dall'unità di presentazione;

- filtraggio vero e proprio.

Più in particolare, in uno stato iniziale VCO_RST del filtro, la logica LCl seleziona uno dei convertitori e l'oscillatore corrispondente (p. es. CANI, VCO1, segnale IVSEL=1), sottrae il valore 1 dalla differenza tra SCR e PTS (DIFFB=1) e passa allo stato VCO_RSTl di ripristino di DAC1, VCOl. Per il ripristino, LCl chiede a LC2 (WRVFOUT=l) di scrivere nel convertitore il valore centrale della banda del filtro, presente in RU (fig. 5). LCl ' resta nello stato VCO_RSTl fino a quando non riceve da LC2 un segnale di conferma dell'avvenuto ripristino (WRVFRDY=1), dopo di che passa allo stato VCOJRST2 di ripristino di DAC2, VCO2 (IVSEL=0). Le operazioni compiute in VCO_RST2 sono identiche a quelle compiute in VCO_RSTl. Quando da LC2 arriva la nuova conferma, LCl passa alla fase di attesa di SCR, PTS (coincidente con lo stato VCO_WA1TSP).

In questo stato, vengono abilitati il convertitore e l'oscillatore corrispondenti alla frequenza di campionamento SMFREQ voluta (informazione contenuta nella parola di controllo CW) mettendo IVSEL al i valore opportuno, e si aspetta l'arrivo di un indicatore di SCR valido e di un indicatore di PTS valido (SFLAG, PFLAG). Questi indicatori sono fomiti dagli stessi organi che forniscono SCR e PTS (e quindi IS e AS) tramite fili l lb, 15b delle connessioni 11, 15, e vengono memorizzati in rispettivi registri (SFLAG_R, PFLAG_R). Quando vengono riconosciuti sia un SCR che un PTS valido (SFLAG_R & PFLAG_R = 1) si passa alia fase di sincronizzazione con l'orologio di sistema e di verifica della differenza tra SCR e PTS.

Nel primo stato di questa fase (VCO_SCLKl) si attende un impulso di SCLK e, quando questo arriva, si passa a uno stato VCO_STCHK di verifica della differenza tra SCR e PTS. Per il funzionamento corretto del sistema dovrebbe essere PTS-εΙ ≤ SCR < PTS (condizione indicata in seguito come SCR < PTS),

I

tuttavia il filtro è in grado di recuperare anche situazioni in cui PTS ≤ SCR ≤ PTS+e2. Se SCR » PTS (cioè se SCR - PTS > ε2) si passa a uno stato di errore VCO„ESTART, inviando una segnalazione di errore ERROR all'interfaccia IS (fig. 3) e azzerando SFLG_R. Questa segnalazione è presentata su tin filo 12d (fig. S) della connessione 12. Dallo stato di errore si esce per un intervento esterno, p. es. l'arrivo di un nuovo SCR.

Se SCR < PTS o SCR ≤ PTS+e2, si va nella fase di generazione :del segnale START. Più precisamente, se SCR < PTS, la logica LC1 passa in uno stato VCO_START, che è uno stato di abilitazione alla presentazione dei dati in cui si effettua una sincronizzazione preliminare dell'unità di presentazione UP con il filtro. La logica LC1 esce da questo stato quando SCRIPTS e SCLK=1: viene generato il segnale START per UP (fig. 3), che viene presentato sull'uscita 24 (fig. 5) e LC1 passa allo stato VCO_FILT, che rappresenta il normale ciclo di filtraggio: qui viene effettuato un ciclo di filtraggio generalmente a vuoto perché non vi è necessità di correzioni, dopo di che LC1 passa allo stato VCO_WPTS di attesa del successivo PTS. Se PTS ≤ SCR < PTS+c2, si genera immediatamente il segnale di START e LC1 passa direttamente ; allo stato VCO_WPTS in cui si pone DIFFB = 0 e si attende che UP comunichi che è il momento di eseguire filtraggio (PTSPU=1), cioè si attende che UP fornisca un segnale PTS tramite la connessione 25.

Quando arriva tale segnale, si passa allo staio VCO_FILT, dove si possono presentare tre situazioni:

a ) la differenza tra SCR e PTS ha un valore compreso in una gamma ε (ει t2) che può essere recuperata dal filtro: si effettua il filtraggio caricando nel registro di memoria e nel registro di uscita del filtro il valore calcolato e si toma allo stato VCCMVPTS;

b ) se SCR « PTS (cioè SCR < PTS-ε Ι) si mette a 0 il segnale di START sospendendo la presentazione delle sequenze di uscita, e si ritorna allo stato VCCLSTART;

c ) se SCR » PTS, si genera la segnalazione di errore e si toma allo stato di attesa VCO_WPTS.

La logica LC2 ha sostanzialmente il compito di emettere sui fili 26b (fig.

5) un segnale VFSEL di selezione del convertitore CANI o CAN2, in base al comando IVSEL fornito da LC1, un segnale VFCSN di abilitazione del convertitore e un segnale VFWRN di comando del caricamento nel convertitore selezionato del valore VF presente all'uscita 26a del registro RU, in base al comando WRVFOUT emesso da LC1. Inoltre, LC2 fornirà a LC1 un segnale WRVFR a operazione effettuata. La realizzazione di una rete logica che compia queste operazioni non costituisce un problema per il tecnico.

Nella fig. 7 è rappresentato il diagramma degli stati dell'unità , di ricerca e verifica del sincronismo RS. Dato il diagramma, il tecnico non ha problemi a realizzare la rete logica che opera secondo lo stesso. Per chiarezza di disegno, nella figura si sono riportate solo le condizioni che determinano certe transizioni, mentre le operazioni compiute nei vari stati o durante le transizioni sono riportate nell'appendice I allegata. In questa, come anche nell'appendice II descritta in seguito, non sono riportate le transizioni che non danno luogo ad azioni.

L'unità RS è una rete logica che gestisce un gruppo di contatori e ha essenzialmente i compili di:

- determinare il numero di parole contenute in una trama in corso di trattamento, nel caso di flusso in formato libero (nel caso di formato fisso, il numero è scritto nell'intestazione di ogni trama);

- verificare che la distanza tra due parole di sincronismo successivo sia quella corretta (cioè verificare che il sincronismo sia stato raggiunto e mantenuto);

- calcolare il numero di trame trascorso tra l'inizio del flusso e l'aggancio al sincronismo (cioè il numero di trame che non vanno inoltrate all'unità di presentazione). <1>

Lo stato iniziale RST è uno stato di riprìstino di tutti i registri e contatori di RS. Questi sono:

- BIT_REG = registro di memorizzazione del conteggio del numero di bit in una parola;

- BYTE^CNT = contatore del numero di parole nella trama;

- FLAG_REG = registro che memorizza un'indicazione di fine conteggio del numero di parole;

- GLOB_CNT = contatore del numero di parole dopo un indicatore PTS;

- LDNMUTES_REG = registro che memorizza un'indicazione di fine conteggio del numero di parole da sopprimere;

- NBYTES_REG: registro dì memorizzazione del numero di parole della trama; - NMUTES_REG: registro di memorizzazione del conteggio del numero di parole da sopprimere;

- SYNC_REG: registro che memorizza un'indicazione di individuazione del sincronismo;

- SYNCLOST_REG: registro di memorizzazione di un'indicazione di perdita del sincronismo.

Si noti che per tutti i registri/contatori detti sopra il ripristino consiste nel forzare un valore 0, mentre per GLOB_CNT viene forzato un valore negativo (p. es. -2) per tener conto del fatto che un certo numeri di cicli di conteggio va perso nelle fasi iniziali di lavoro della macchina e far sì che il conteggio inizi effettivamente dopo l'arrivo del riferimento PTS.

Lo stato RST può essere raggiunto da tutti gli altri stati della macchina (transizione 0) in caso di errore o di perdita del sincronismo di pacchetto (segnale PSYNCL) segnalata da AS (fig. 3). Se si verifica questa j transizione, l'indicatore di perdita di sincronismo viene posto a l e memorizzato in SYNCLOST REG.

Dallo stato RST la macchina passa a uno stato START, che è uno stato di attesa dell'individuazione della parola di sincronismo (SYNC_IN). ' In questo stato il contatore GLOB_CNT inizia a contare le parole successive al PTS. Se PTS arriva prima di un SYNC_IN, lo stato START è relativo a questo nuovo PTS e quindi si riporta al valore -2 il contatore globale GLOB_CNT. Questa operazione viene ripetuta anche negli stati successivi. Quando arriva SYNC_IN, si passa allo stato successivo (HEADER) di attesa di un'intestazione di trama valida (segnale LDHEAD fornito da DFA). Nel corso della transizione (Transiz. 3), si azzera il contatore BYTE_CNT e si memorizza in BITJREG il valore ; NBITS del conteggio dei bit all'interno della parola, per poter riconoscere il sincronismo al livello del bit nella trama successiva. Nello stato HEADER, il contatore GLOB_CNT viene trattato come prima e in più si contano ì bit BSTART che segnalano l'inizio di una parola per incrementare il contatore di parole BYTE_CNT.

Quando arriva LDHEAD si esce dallo stato HEADER e si passa a uno stato FINDFMT di esame del formato della trama. Nel corso della transizione, si carica nel registro NBYTES_REG l'uscita HD_DEC_LOGIC(CW) di una logica di decodifica della parola di controllo CW: tale uscita è un numero che, se vale 0, indica una trama in formato libero (sigla f_f in figura) e, se diverso da 0, corrisponde al numero di parole della trama.

Dallo stato FINDFMT si esce, passando allo stato SYNCCHK di controllo del sincronismo, se la trama è a formato fisso (J -f ) o, nel caso di trama a formato libero, quando si è individuata la lunghezza della trama, cioè quando si è ottenuto l'aggancio del sincronismo a livello di bit, ciò che è indicato in figura con a_s_in (transizioni 8). Nel caso di trama in formato libero, si carica in NBYTES_REG il valore di BYTE_CNT a meno del numero di parole di riempimento PADBYTES e si azzera BYTE_CNT. Se arriva un bit BSTART si può passare a uno stato ENDFMT, perché tale bit va contato solo alla trama successiva . Anche nel corso di questa transizione si eseguono le' operazioni dette sopra relative a BYT_CNT. Nello stato ENDFMT si incrementa il contatore BYTE_CNT.

Lo stato SYNCCHK è Io stato normale di lavoro della logica. In tale stato si attende l'arrivo della fine del conteggio delle parole della trama (e_o_c) e della parola di sincronismo di trama successiva (segnale SYNC_IN fornito da DFA). All'arrivo di c_o_c viene caricato un valore 1 in un registro (FLAG_REG) destinato appunto a memorizzare tale evento. Quando sono

arrivati sia e_o_c che SYNCMN, si segnala l'avvenuto aggancio del sincronismo per la trama in corso (SYNCOUT = 1). Se sì tratta del primo aggancio, si passa allo stato NMUTES, in cui si determina il numero di trame di silenzio da emettere per segnalarlo all'unità di presentazione (connessione 22 di fig. 3). Questo numero è ovviamente dato dal valore contato da GLOB_CNT

diviso per il numero di parole della trama. Se non è il primo aggancio (SYNC_REG=1), si resta nello stato SYNCCHK (transizione IOa).

Se arriva un bit BSTART mentre la logica sta ciclando jnello stato SYNCCHK, si passa allo stato ENDCHK, da cui si esce senza condizioni.

Se è arrivata la fine conteggio ma non SYNC_IN, ciò può significare che l'unità a monte che fornisce i dati è impegnata: si resta nello stato SYNCCHK (transizione 10b) e si esce o perché arriva il primo SYNC_IN (passando a |

NMUTES) o perché non è arrivato SYNC_IN ma è arrivata una nuova parola ( e_o_c). Se si verifica questo secondo caso, vuol dire che è stato perso il

sincronismo: se nelle trame precedenti si era già agganciato il sincronismo, sì passa allo stato RST, memorizzando l'evento nel registro SYNCLOST_REG, altrimenti si va allo stato START. !

Nella fig. 8 si è rappresentata la struttura dell'unità di presentazione UP (fig. 3). Questa comprende: un registro di presentazione dei dati; RPD, per remissione seriale dei dati in uscita; una rete logica LC3 di gestione dell'unità c una rete logica LC4 di generazione di segnali di comando per LC3. Le operazioni dei circuiti di UP sono temporizzate dal segnale CLK22 o CLK24, a seconda della frequenza di campionamento dei dati.

Il registro RPD è un registro a scorrimento (p. es. con 16 posizioni, se i dati sono emessi sotto forma di parole di 16 bit) che funge da convertitore parallelo-serie. Poiché uno stesso dato deve essere presentato in uscita una sola volta, oppure 2, 4 o 8 volte a seconda del fattore di sovraccampionamento, il registro sarà vantaggiosamente di tipo ciclico, per evitare di dover ricaricare il dato ogni volta. <1>

La logica LC3 controlla il caricamento in RPD e remissione dei dati sui fili 21a della connessione 21 da parte di RPD in base ai segnali ricevuti da LC4; inoltre, sempre in base ai segnali ricevuti da LC4, emette su un filo 21b il comando WS di cambiamento di canale al termine di ogni parola emessa e su un filo 2 le il segnale BCLK rappresentativo del corretto istante di prelievo dei dati in uscita da parte degli organi a valle. Invece dei dati, LC3 comanderà l'emissione di trame di silenzio, composte p. es. dal valore di centro banda, qualora sia attivo il segnale di silenziamento MUTE fornito da IS tramite fili 12f della connessione 12, o per il numero di trame stabilito dal segnale NMUTES presente sulla connessione 22.

La logica LC4 ha il compito di ricavare dal valore di conteggio di un contatore all'indietro a 7 bit DCNT, in base al fattore di sovraccampionamento dei dati in uscita stabilito in fase di programmazione (segnale OSFAC che è I

fornito da IS su fili 12g e può assumere valore 1, 2, 4 o 8) segnali LD, SHIFT, TWS che permettono alla rete di gestione LC3 di comandare il caricamento dati e lo scorrimento dei dati nel registro RPD e la commutazione del' canale di presentazione. In particolare:

a) nel caso di sovraccampionamento con fattore 8, in cui in uscita vanno I

emessi 128 bit (uno per passo di conteggio di DCNT):

- il segnale SHIFT è attivo per tutto il ciclo di conteggio di DCNT (da 127 a 0); - i comandi TWS e LD vengono generati quando DCNT ha raggiunto il valore 1, cioè in corrispondenza del penultimo bit (con riferimento ai segnali di uscita) prima dell'ultimo bit;

b ) nel caso di sovraccampionamento con fattore 4, in cui in uscita vanno emessi 64 bit (uno ogni due passi di conteggio di DCNT):

- il segnale SHIFT è attivato a passi alterni del conteggio di DCNT;

- i comandi TWS viene generato ancora in corrispondenza del penultimo bit da emettere, e quindi quando DCNT ha raggiunto il valore 2;

- il comando LD viene generato quando DCNT ha raggiunto il valore 1.

Lo stesso principio viene adottato in caso di fattori di sovraccampionamento 2 e 1: lo scorrimento avverrà ogni 4 (8) passi di conteggio di DCNT; TWS viene emesso in corrispondenza del penultimo bit (e quindi quando DCNT conta 4 o 8 rispettivamente) e LD viene sempre generato quando DCNT ha raggiunto il valore 1.

L'andamento dei segnali emessi da LC4 nel caso di fattore di sovraccampionamento 8 e 4 è rappresentato anche nei diagrammi delle figure 9A, 9B: per completezza, nella fig. 9A si sono anche indicati il segnale WS e i bit uscenti da RPD.

Il tecnico non ha alcun problema a realizzare una logica che operi nel modo suddetto: si vede che in pratica, quando i tre bit più significativi di DCNT sono 0, sarà sufficiente effettuare l'operazione di AND tra il valore di OSFAC e i tre bit meno significativi del conteggio di DCNT per generare LD, e quella di EX-OR tra il valore di OSFAC e i quattro bit meno significativi del conteggio di DCNT per generare TWS.

L'unità di gestione LC3 è una macchina a stati che presenta quattro stati di lavoro: WAIT, MUTE, SKIP, ACTIVE, più uno stato di caricamento (WLOAD, MLOAD, SLOAD, LOAD) per ognuno di essi.

Lo stato WAIT è uno stato di attesa dell'inizio della presentazione, durante il quale l'unità UP emette segnali corrispondenti al silenzio e attende l'arrivo di un comando di caricamento LD. Quando questo arriva, si controlla se il silenzio è stato emesso sui due canali (segnale CH) e se è arrivato il segnale di START. Se sono arrivati sia START sia CH la logica controlla se è disponibile il numero NMUTES di trame di silenzio da emettere per tener conto del tempo che è occorso per riconoscere PTS. Questa informazione è comunicata dall'unità RS (fig. 3) mediante un segnale LDNMUTES trasmesso sulla connessione 22 che porta anche a UP il valore NMUTES. Se LDNMUTES è presente e il numero NMUTES è diverso da 0, si passa allo stato MLOAD e poi allo stato MUTE, che è lo stato di emissione delle trame di silenzio. La transizione viene effettuata se nella memoria M3 (fig. 3) sono presenti dati, ciò che è indicato da un segnale DRGNT. Se NMUTES è 0, si passa allo stato WLOAD o LOAD a seconda che sia presento o meno un segnale esterno di silenziamento MUTE fornito da IS, fig. 3. Se il segnale LDNMUTES non è presente, si passa (attraverso SLOAD) allo stato SKIP che è simile a WAIT e che sarà esaminato in seguito. La stessa transizione viene compiuta se non sono disponibili dati ( DRGNT ).

Nello stato MUTE si contano all'indietro le trame emesse finché NMUTES non diventa 0. Da questo si passa allo stato SKIP (attraverso SLOAD) se, terminata 1'emissione di dette trame, non si hanno a disposizione campioni ( DRGNT ). Se si hanno campioni disponibili, si ripassa allo stato di attesa WAIT (attraverso WLOAD) se è attivo un segnale di silcnziaménto esterno MUTE, altrimenti si passa allo stato ACTIVE attraverso lo stato LOAD;

Nello stato ACTIVE, vengono emessi i campioni di segnale alternando regolarmente il caricamento e remissione dei dati per il canale !destro e il canale sinistro, nel caso di trasmissione stereofonica, e caricando ed emettendo uno stesso dato sui due canali per una trasmissione monoaurale. Se durante le operazioni di questo stato vengono a mancare dati, si passa allo stato SKIP e se si attiva il segnale MUTE si passa allo stato WAIT, come già detto per lo stato MUTE.

Infine Io stato SKIP è uno stato di mantenimento del sincronismo in cui ci si porta se vengono a mancare i dati da inoltrare. In questo stato si emettono trame di silenzio lenendo conto però che ogni trama sostituisce un dato; pertanto, quando i dati saranno disponibili, il numero di trame da emettere dovrà essere ridotto di conseguenza.

Il funzionamento descritto sopra è illustrato anche nell'appendice II che riporta la tabella degli stati e la lista delle azioni da compiere per ogni stato e ogni transizione. Non si è illustrato graficamente il diagramma degli stati perché, dato l'elevato numero di possibilità di transizione da uno stato all'altro, sarebbe risultato praticamente incomprensibile. Con riferimento all'appendice stessa, saranno opportuni alcuni commenti per evidenziare le corrispondenze con la figura 9 e per spiegare alcune azioni. In particolare: - i termini: DATASR; ROL(DATASR) indicano rispettivamente il registro RPD e lo scorrimento ciclico dei bit al suo interno;

- RDYNMUTES indica la disponibilità del valore NMUTES detto sopra;

- SKIP_CNT e SAMPLES_CNT indica un contatore del numero di campioni utilizzati nello stato SK1P

- SAMPLES_CNT indica un contatore (all'indietro) del numero di campioni di una trama emessi su ogni canale. Si ricorda che ogni trama comprende 384 campioni per il livello I (indicato dal segnale LAY12) e 1152 (cioè 3x384) nel livello II, e quindi il contatore verrà inizializzato al valore 383: tenuto conto di questo, le condizioni relative a LAY12 nelle transizioni 5, 14, 19, 30 indicano che i blocchi di 384 campioni vanno contali 2 volte per un trasmissione stereo e 1 per una trasmissione monoaurale per il livello 1 e rispettivamente 6 e 3 volte in caso di livello 2;

- OB è il segnale che indica il formalo dei dati di uscita (corrispondente a VFOB di fig. 5;

- PTSF è un segnale (associato ai dati fomiti da M3, fig. 3) che indica che il dato emesso è associato a un riferimento PTS e quindi che il dispositivo SAV può cominciare a operare. i

E' evidente che quanto descritto è dato unicamente a titolo di esempio non limitativo e che varianti e modifiche sono possibili senza : uscire dal campo di protezione dell' invepzione.

APPENDICE II

A) TABELLA DEGLI STATI E DELLE TRANSIZIONI DI LC3 (Fig. 81

(N. B. I simboli !, &, I indicano rispettivamente le condizioni logiche NOT, AND OR)

SEGUE TABELLA DEGLI STATI DI LC3

SEGUE APPENDICE II

0

2

Claims (4)

1. RIVENDICAZIONI 1. Decodificatore per segnali audio appartenenti a sequenze 'audiovisive codificate in forma numerica secondo la normativa ISO/IEC l 1172, tali segnali audio essendo inseriti in pacchetti composti da un'intestazione con un primo gruppo di parole di servizio relative al livello! "pacchetto audio" della normativa e da parole dati composte da campioni di segnale audio inseriti in trame comprendenti un numero prefissato di campioni audio e un'intestazione con un secondo gruppo di parole di servizio relative al livello "trame audio” della normativa, il decodificatore (DA) comprendendo: - mezzi d’interfaccia (IS) per ricevere i pacchetti audio e informazioni di programmazione e sincronizzazione da organi esterni (Ds CN) che gestiscono il livello di sistema della normativa; - un analizzatore sintattico (AS) dei pacchetti audio, che riceve i pacchetti dai mezzi d'interfacciamento (IS) e riconosce la correttezza delal configurazione e della sequenza delle parole di servizio del primo gruppo, inoltrando i dati contenuti nei pacchetti a organi successivi quando nelle informazioni di servizio viene riconosciuto un indicatore (PTS) del tempo di presentazione di tali dati; - mezzi (DFA) di decodifica del flusso audio, che ricevono dall'analizzatore sintattico (AS) il contenuto delle parole dati dei pacchetti e ne effettuano la decodifica sfruttando le parole di servizio del secondo gruppo; - mezzi (RS) per la ricerca e la verifica del sincronismo dei dati audio, sulla base di informazioni fomite dall'analizzatore sintattico (AS) e dai mezzi (DFA) di decodifica del flusso audio; - un'unità di presentazione (UP) per fornire i dati decodificati a mezzi di conversione numerico-analogica, i dati potendo essere presentati in uscita con frequenze di campionamento diverse ricavabili da almeno una prima e una seconda frequenza base, la prima frequenza base essendo utilizzata anche per generare un segnale di orologio interno (CLK24) per gli organi del decodificatore (DA) ; caratterizzato dal fatto che comprende inoltre mezzi (SAV) di gestione del sincronismo tra audio e video, i quali sono atti a; - avviare la presentazione dei segnali audio in uscita, mediante il confronto tra un primo segnale di tempo (SCR), fornito dai mezzi d'interfaccia (IS) e rappresentativo di un orologio di sistema che temporizza anche la decodifica e la presentazione dei segnali video, e un secondo segnale di tempo (PTS), estratto dal flusso di campioni audio e rappresentativo di un istante corretto di presentazione di questi in uscita; - generare in modo indipendente un primo o un secondo segnale di orologio (CLK24, CLK22) per la corretta presentazione dei segnali audio in uscita con frequenza di campionamento ricavata dalla ' prima o rispettivamente dalla seconda frequenza base, e controllare tali segnali di orologio utilizzando un circuito di retroazione che comprende un filtro numerico (FN) e opera in modo da minimizzare la differenza tra il primo segnale di tempo (SCR) e il secondo (PTS), il primo segnale di orologio per la presentazione dei dati di uscita coincidendo con detto segnale di orologio interno del dispositivo.
2. 2. Decodificatore secondo la riv. 1, caratterizzato dal fatto che detti mezzi (SAV) di gestione del sincronismo tra audio e video comprendono: - mezzi (STI) per effettuare detto confronto tra il primo e il secondo segnale di tempo (SCR, PTS) e fornire un segnale rappresentativo della loro differenza; - detto filtro numerico (FN), che è un filtro passa-basso di cui si possono programmare attraverso detti mezzi d'interfaccia (IS) i poli, gli zeri e il guadagno e che è atto a filtrare il segnale differenza fornito dai mezzi di confronto (STI), se questo segnale ha valore compreso in un intervallo prefissato, e a fornire in uscita un segnale di errore, quando abilitato dall'unità di presentazione dei dati (UP); . - un primo e un secondo circuito ad aggancio di fase, comprendenti rispettivamente un primo e un secondo oscillatore controllato in tensione (VCO1, VCO2), controllati da detto segnale di errore attraverso rispettivi convertitori analogici-numerici (DAC1, DAC2) e atti a generare e fornire all'unità di presentazione (UP), a seconda della frequenza di campionamento richiesta, rispettivamente il primo o il secondo segnale di orologio (CLK24, CLK22) per la presentazione dei dati in uscita.
3. 3. Decodificatore secondo la riv. 1, caratterizzato dal fatto che in una fase di inizializzazione del decodificatore (DA) il filtro (FN) fornisce ai convertitori (DAC1, DAC2) un segnale di errore corrispondente al valore centrale di detto intervallo prefissato.
4. 4. Decodificatore secondo la riv. 1, caratterizzato dal fatto che lenità di presentazione (UP) comprende: - un registro di presentazione dei dati (RPD) per l’emissione seriale dei campioni decodificati su un'uscita del decodificatore; - una prima rete logica (LC3) per il controllo del caricamento e dell'emissione dei campioni da parte di detto registro (RPD) e per la generazione di segnali di sincronismo (BCLK) per il prelievo dei campioni da parte di organi di utilizzazione; - una seconda rete logica (LC4) che genera e fornisce alla prima logica (LC3), sulla base di informazioni relative a un fattore di sovraccampionamento dei dati contenute nelle parole di servizio del secondo gruppo, segnali (LD, SHIFT, TWS) per il comando delle operazioni di caricamento dei dati, di scorrimento e di commutazione del canale di presentazione, tale seconda rete logica (LC4) ricavando detti segnali mediante un'elaborazione del segnale di uscita di un contatore (DCNT) con capacità di conteggio pari alla capacità di detto registro (RP) moltiplicata per un valore massimo previsto per il fattore di sovraccampionamento.