ITTO960326A1

ITTO960326A1 - Circuito di pilotaggio ad alta velocita' di sorgenti ottiche realizza- to in tecnologia cmos.

Info

Publication number: ITTO960326A1
Application number: IT96TO000326A
Authority: IT
Inventors: Bruno Bostica; Marco Burzio; Paolo Pellegrino; Luca Pesando
Original assignee: Cselt Centro Studi Lab Telecom
Priority date: 1996-04-24
Filing date: 1996-04-24
Publication date: 1997-10-24
Also published as: US5828246A; IT1285852B1; EP0803947A2; CA2203489C; JP2867251B2; CA2203489A1; JPH10117033A; ITTO960326A0; EP0803947A3

Description

Descrizione dell'invenzione avente per titolo:

Circuito di pilotaggio ad alta velocità di sorgenti ottiche realizzato in tecnologia CMOS

La presente invenzione concerne I sistemi di comunicazione ottica e in particolare riguarda un circuito in tecnologia CMOS per il pilotaggio ad alta velocità di sorgenti ottiche.

Nei sistemi di comunicazione ottica si pone il problema di pilotare le sorgenti ottiche (diodi laser o LED) in modo che queste generino opportuni segnali ottici da inviare in una fibra ottica in corrispondenza dei segnali elettrici emessi da un generatore. Facendo riferimento per semplicità a un diodo laser, è noto che esso emette una radiazione ottica quando in esso passa una corrente superiore a una corrente di soglia ls, e che la potenza di tale radiazione è direttamente proporzionale alla differenza tra la corrente passante nel dispositivo e la corrente di soglia. Nei sistemi numerici, è abituale applicare al diodo laser una corrente di polarizzazione lb che lo mantenga sempre sopra la soglia, per evitare i problemi connessi con una modulazione tutto/niente. Questa corrente di polarizzazione è sommata a una corrente di modulazione lm. il cui valore dipende dal livello logico del segnale da trasmettere ed è legato alla differenza di potenza che si vuole ottenere tra i due livelli. Un circuito di pilotaggio ha sostanzialmente il compito di fornire al diodo laser le due correnti lb, lm

I circuiti di pilotaggio sono in generale realizzati come circuiti integrati insieme ad altri circuiti di un trasmettitore di un sistema di comunicazione ottica ed eventualmente alla parte ricevente del sistema. Per applicazioni a velocità non estremamente elevate (p. es. dell'ordine di grandezza del Gbit/s) vi è un notevole interesse a realizzare tali circuiti integrati in tecnologia CMOS: questa infatti è una tecnologia ben consolidata, che permette di ottenere elevata densità di integrazione a bassi costi, presenta consumi ridotti e consente inoltre l'integrazione del circuito di pilotaggio con altri circuiti logici per il trattamento del segnale, che sono realizzati In generale in tecnologia CMOS..

Un esempio di circuito di pilotaggio per sorgenti ottiche in tecnologia CMOS è descritto da M. Steyaert et al. nella memoria dal titolo "150 Mbit/s CMOS LED-driver and PIN-receiver IC for Optical Communication", presentato alla IEEE 1992 Custom Integrated Circuits Conference. Tale circuito, integrato in un'unica piastrina con il ricevitore, deve pilotare un LED alla frequenza di 150 Mbit/s. Il circuito presenta in ingresso una cascata di invertitori CMOS avente la funzione di accoppiare i circuiti CMOS o TTL a monte con lo stadio di pilotaggio del LED. Tale stadio di pilotaggio comprende essenzialmente un circuito "specchio di corrente" che fa circolare nel LED una corrente di polarizzazione il cui valore è fissato da una resistenza esterna e un transistore che controlla la corrente di modulazione, posto in parallelo allo specchio di corrente. Questo circuito non è adatto per applicazioni a frequenze relativamente alte (superiori a 200 MHz), come quelle comunemente richieste nei sistemi di comunicazione in fibra ottica, dal momento che a tali frequenze si accentua il fenomeno di produzione di disturbi che hanno origine sui fronti di commutazione e si propagano dall'ingresso di gate del transistore che controlla la corrente di modulazione verso il ramo del circuito specchio di corrente che fissa la corrente di polarizzazione. Ciò provoca una riduzione del rapporto segnale-rumore deH'uscita del diodo laser, in quanto i picchi di corrente causati dai disturbi suddetti vanno a ridurre la dinamica del segnale ottico. Inoltre, è impossibile regolare la corrente di modulazione, mentre la corrente di polarizzazione nominale resta fissata rigidamente tramite il resistere esterno.

Nella domanda di brevetto europeo EP-A 0 687 046 a nome della stessa Richiedente è descritto un circuito di pilotaggio più adeguato alle esigenze di velocità imposte dai sistemi di comunicazione in fibra ottica. Il circuito comprende: un generatore di corrente di polarizzazione, un generatore di corrente di modulazione e una cascata di stadi invertitori CMOS che pilota in tensione il generatore di corrente di modulazione e riceve in ingresso il segnale dati. Il generatore di corrente di polarizzazione è costituito da un transistore CMOS che ha l'elettrodo di gate collegato a un terminale di controllo della corrente di polarizzazione, l'elettrodo di source collegato a uno dei terminali di alimentazione, e l'elettrodo di drain collegato a uno dei terminali della sorgente ottica da pilotare. Il generatore di corrente di modulazione è una coppia di transistori CMOS posti in serie: il primo ha l'elettrodo di drain collegato al terminale della sorgente ottica, l'elettrodo di gate collegato all'uscita della cascata di stadi invertitori e l'elettrodo di source all'elettrodo di drain del secondo transistore della coppia; questo a sua volta ha l'elettrodo di source collegato a detto terminale di alimentazione e l'elettrodo di gate collegato a un terminale di controllo della modulazione. I terminali di controllo della polarizzazione e della modulazione sono collegati a rispettive sorgenti di tensione tramite potenziometri di regolazione.

Il circuito descritto in questa domanda di brevetto Europeo presenta ancora alcuni svantaggi. Esso può pilotare diodi laser di un solo tipo (p oppure n), e quindi è poco flessibile. Il controllo in tensione delle correnti di polarizzazione e modulazione del diodo laser rende il circuito sensibile al processo di fabbricazione del circuito integrato, in quanto in queste condizioni il punto di commutazione dei transistori dipende dal drogaggio, e non si può ovviamente garantire che i drogaggi dei transistori p ed n degli invertitori siano esattamente uguali: ciò limita la precisione del circuito.

Secondo l'invenzione si fornisce invece un dispositivo che consente di pilotare sorgenti con l'uno o l'altro tipo di substrato e che ha un funzionamento praticamente indipendente dal processo di fabbricazione.

Tale dispositivo comprende:

- mezzi per la generazione di una corrente di polarizzazione per la sorgente ottica comprendenti un primo transistore CMOS avente l'elettrodo di gate collegato a una prima sorgente di tensione di controllo, l'elettrodo di source collegato a un primo terminale di alimentazione e l'elettrodo di drain collegato all'uscita del circuito; e

- mezzi per la generazione di una corrente di modulazione per la sorgente ottica, comprendenti un secondo e un terzo transistore CMOS posti in serie e aventi lo stesso tipo di drogaggio del primo transistore, dei quali il secondo ha l'elettrodo di source collegato a detto primo terminale di alimentazione, l'elettrodo di gate collegato a una seconda sorgente di tensione di controllo e l'elettrodo di drain collegato all'elettrodo di source del terzo transistore, che a sua volta ha l'elettrodo di gate collegato a un ingresso per un segnale dati numerico e l'elettrodo di drain collegato all'uscita del circuito;

ed è caratterizzato dal fatto che:

- detti mezzi per la generazione della corrente di polarizzazione comprendono inoltre un quarto transistore CMOS, con drogaggio complementare a quello del primo transistore, avente l'elettrodo di gate collegato alla prima sorgente di tensione di controllo, l'elettrodo di source collegato a un secondo terminale di alimentazione e l'elettrodo di drain collegato all'uscita del circuito; e

- detti mezzi per la generazione della corrente di modulazione comprendono inoltre un quinto e un sesto transistore CMOS posti in serie, con drogaggio uguale a quello del quarto transistore, dei quali il quinto ha l'elettrodo di source collegato a detto secondo terminale di alimentazione, l'elettrodo di gate collegato alla seconda sorgente di tensione di controllo e l'elettrodo di drain collegato all'elettrodo di source del sesto transistore, che a sua volta ha l'elettrodo di gate collegato all'ingresso del segnale dati e l'elettrodo di drain collegato all'uscita del circuito;

dal fatto che detta prima e detta seconda sorgente di tensione di controllo hanno un ingresso collegato a un rispettivo generatore di una corrente di controllo regolabile e presentano ognuna due uscite su cui emettono due tensioni di controllo diverse per il controllo della corrente di polarizzazione o rispettivamente di modulazione di sorgenti con substrato drogato in modo complementare, una delle tensioni di controllo essendo fornita al primo e rispettivamente al quarto transistore e l'altra essendo fornita ai secondo e rispettivamente al quinto transistore; e dal fatto che sono previsti inoltre:

- un primo e un secondo gruppo di porte CMOS, disposte tra gli elettrodi di gate di detti primo, secondo e terzo transistore o rispettivamente di detti quarto, quinto e sesto transistore da un lato e la prima e la seconda sorgente di tensione di controllo e l'ingresso dati dall'altro lato; e

- mezzi per abilitare in modo mutuamente esclusivo l'uno o l'altro gruppo di porte in base a un segnale di selezione fornito dall'esterno e avente un primo o un secondo valore a seconda del tipo di substrato della sorgente da pilotare.

A maggior chiarimento si fa riferimento ai disegni allegati, in cui:

- la Fig. 1 è uno schema a blocchi del circuito di pilotaggio di un diodo laser singolo; - ia Fig.2 è uno schema a blocchi del circuito di pilotaggio di una schiera di diodi laser; - la Fig.3 è uno schema della cella di uscita; e

- la Fig. 4 è lo schema circuitale di una cella di controllo.

Con riferimento alla Fig. 1 , per il pilotaggio di una sorgente singola LA, il dispositivo di pilotaggio DR1 oggetto dell'invenzione consiste essenzialmente di tre parti: la prima, indicata con D, è il vero e proprio circuito di pilotaggio che genera e applica al diodo laser LA le correnti di polarizzazione lb e di modulazione lm richieste per la trasmissione di un certo bit di dati; le altre due, Indicate con B e M, sono circuiti di controllo della corrente di polarizzazione e rispettivamente di modulazione e forniscono al circuito D le tensioni di polarizzazione per I transistori che costituiscono i generatori di tali correnti. Il dispositivo DR1 deve pilotare sia diodi laser con substrato di tipo n, sia diodi laser con substrato di tipo p, e quindi il circuito D, come si vedrà meglio in seguito, dovrà comprendere generatori di corrente realizzati con transistori di tipo p e di tipo n, i quali richiedono tensioni di polarizzazione diverse. Di conseguenza i circuiti B e M dovranno fornire due livelli di tensione distinti, presenti sulle uscite 1 , 2 o rispettivamente 3, 4. Si suppone che le uscite 1 e 3 portino le tensioni richieste da transistori di tipo p, e le uscite 2, 4 quelle richieste da transistori di tipo n. I livelli di tensione fomiti dai circuiti B, M sono regolabili dall'esterno e sono ricavati dalla corrente fornita da generatori di corrente GB, GM, tramite organi di regolazione schematizzati dalle resistenze variabili RB, RM. I generatori GB, GM forniscono come corrente di controllo una frazione della corrente di polarizzazione o modulazione effettivamente richiesta dal diodo laser (p. es. il 10 %). Le correnti di controllo sono fomite a B, M tramite linee 5, 6.

Il circuito di pilotaggio vero e proprio D riceve il segnale dati da trasmettere da una sorgente dati SD, tramite una linea 7, ed emette sull'uscita 8 la corrente totale lb+lm- La cella comprende due gruppi di circuiti identici, per il pilotaggio di diodi laser con l'uno o l'altro tipo di substrato. A seconda del tipo di substrato, l'uscita 8 sarà collegata all'anodo o al catodo del diodo laser. Nel disegno si è supposto che il diodo laser da pilotare sia un diodo laser con susbstrato di tipo p. La selezione avviene ad opera di un segnale (in particolare una tensione di massa o una tensione di 5V) applicato a D tramite una linea 9. Un ulteriore segnale permette di abilitare, tramite una linea 10, l'uscita della cella D.

Vantaggiosamente, le tre parti costitutive del dispositivo sono realizzate ognuna come una cella di periferia (pad) di un circuito integrato in tecnologia CMOS e le celle che realizzano i circuiti B e M sono strutturalmente identiche. I generatori della corrente di controllo e le resistenze di regolazione saranno ovviamente esterni al circuito Integrato. Questa realizzazione consente una elevata flessibilità nella disposizione e una facile espansione modulare dei circuiti stessi

Il controllo in corrente del dispositivo, invece dell'usuale controllo in tensione, permette una maggior indipendenza dal processo di fabbricazione del circuito integrato e quindi una maggior precisione del controllo. Va infatti ricordato che, nel caso di un controllo in tensione, il punto di commutazione di un transistore dipende dal drogaggio: poiché in tecnologia CMOS si realizzano coppie di transistori drogati in modo complementare, non si può garantire che il livello di drogaggio per i due transistori della coppia sia esattamente uguale, e quindi la risposta dell'uno o dell'altro transistore può essere differente.

Nel caso di pilotaggio di una schiera di diodi laser LA1...LAn il dispositivo, indicato con DR2 in Fig.2, comprende una pluralità di celle di uscita D1...Dn, in numero uguale a quello dei diodi laser della schiera e collegate ognuna a una rispettiva sorgente dati SD1...SDn, e un'unica coppia di celle di controllo B, M per la generazione delle tensioni di controllo per tutte le celle D1...Dn a partire dalla corrente generata da GB, GM. Con 7-1...7n, 8-1...8n sono indicate le linee di trasferimento dei dati e le uscite delle celle D1...Dn. Poiché tutti i diodi laser di una schiera sono di uno stesso tipo, il segnale di selezione del tipo di diodo laser sulla linea 9 sarà comune a tutte le celle di uscita D1...Dn. Anche il segnale di abilitazione è comune.

Nella Fig. 3 si sono indicate con PD, ND le due parti della cella D destinate al pilotaggio di un diodo laser a substrato di tipo n o rispettivamente di tipo p. Come usuale, sul bordo della cella sono indicati con quadratini a fondo scuro gli ingressi per segnali provenienti da altre celle del circuito integrato e con quadratini a fondo chiaro gli ingressi per segnali provenienti dall'esterno. Ciascuna delle due parti comprende un gruppo di tre transistori finali T1, 12, T3 (di tipo p) e T4, T5, T6 (di tipo n) che costituiscono i generatori delle correnti Ib, lm· Le tensioni di controllo generate dalle celle B e M (Fig. 1 , 2) sono applicate all'elettrodo di gate dei primi due transistori dell'uno o dell'altro gruppo, mentre all'elettrodo di gate del terzo transistore è applicato il segnale dati. I transistori T1 o T4 generano la corrente di polarizzazione fa per il diodo laser in base al valore della corrente di controllo fornita dal generatore GB (Fig. 1 ) mentre le coppie di transistori T2, T3 o T4, T5 generano la corrente di modulazione lm in base al valore della corrente di controllo fornita dal generatore GM (Fig. 1) e al valore logico del bit di dati. I tre transistori di ciascun gruppo sono collegati tra loro, ai terminali di alimentazione e all'uscita 8 della cella nel modo descritto nella domanda di brevetto europeo EP-A 0687046 già citata.

Le tensioni generate dalle celle B e M (Fig. 1, 2) sono applicate ai gate dei transistori T1 , T2 o T4, T5 tramite porte CMOS P1 , P2 e rispettivamente P4, P5 seguite da filtri a π F1 , F 2. Il segnale dati è invece applicato ai transistori T3, T6 tramite ulteriori porte CMOS P3, P6 e mezzi di amplificazione AM1 , AM2, realizzati per esempio con una catena di invertitori CMOS, come descritto nella citata domanda di brevetto Europeo. Una logica di controllo LC abilita in modo mutuamente esclusivo i gruppi di porte P1 - P3 o P4 - P6 a lasciar passare i segnali presenti ai loro ingressi, in base al valore del segnale di selezione del tipo di diodo laser presente sulla linea 9. Di conseguenza sull'uscita della cella D è presente la corrente lb lm generata dall'una o dall'altra delle due parti. Alla stessa logica di controllo LC è fornito anche il segnale di abilitazione, che viene combinato logicamente con il segnale di selezione. La realizzazione di un circuito come LC è banale per il tecnico.

Il funzionamento delle singole parti PD, ND del circuito di uscita corrisponde a quello descritto nella domanda di brevetto europeo sopra citata.

Nella Fig. 4 si vede che le celle B, M ricavano la tensione di polarizzazione per i transistori finali T1 , T2, T4, T5 {Fig. 3) della cella D attraverso una catena di specchi di corrente che consente il disaccoppiamento tra l'elettrodo di gate di tali transistori e il piedino d'ingresso della corrente di controllo (e quindi il relativo generatore GB, GM, Fig. 1). Un primo specchio di corrente S1, realizzato p. es. con una coppia di transistori CMOS di tipo n T7, T8, effettua la conversione della corrente di controllo in un segnale in tensione che viene trasferito all'elettrodo di gate del transistore finale T1 o T2 (Fig. 3) attraverso un secondo specchio di corrente il cui primo stadio è composto dai due transistori di tipo p T9, T10 di tipo p (aventi gli elettrodi di gate collegati all'elettrodo di drain del transistor di uscita T8 di S1 e alla linea 1 o 3), mentre lo stadio di uscita è costituito dallo stesso transistore T1 o T2 da polarizzare. Un terzo specchio di corrente, il cui primo stadio è costituito da un transistore di tipo n T11 (che ha l'elettrodo di gate e l'elettrodo di drain collegati all'elettrodo di source del transistore T10 e alla linea 2 o 4) e il cui secondo stadio è costituito dal transistore T4 (T5), ricava a sua volta dal segnale presente all'uscita del primo stadio del secondo specchio di corrente il segnale di controllo per l'elettrodo di gate del transistore T4 (T5). La cella comprende inoltre condensatori C1 , C2 tra le uscite della cella e la massa con funzioni di filtro.

Va ancora notato che, con l'ipotesi fatta che i generatori GB, GM (Fig. 1) forniscano solo una frazione della corrente complessiva richiesta dal diodo laser, i transistori finali T1 , T2, T4, T5 (Fig. 3) della cella D dovranno essere dimensionati in modo da generare la corrente finale richiesta (quindi avere dimensioni circa 10 volte superiori, nell'ipotesi che la corrente di controllo sia il 10% della corrente finale).

La presenza dei condensatori C1 , C2 (Fig. 4) nelle celle B, M e quella dei filtri a π F1 , F2 (Fig. 3) nelle celle di uscita è necessaria nella configurazione di Fig. 2 per evitare diafonia tra i diversi canali. In questo caso è infatti possibile che le oscillazioni di tensione presenti ai capi di uno dei diodi laser LA1...LAn della schiera si propaghino verso le celle B, M attraverso le capacità parassite dei transistori finali T1 - T6 (Fig.3) della rispettiva cella di uscita DI ...Dn dei dispositivo. Poiché le celle B, M sono comuni a tutte le celle di uscita, i disturbi cosi introdotti potrebbero a loro volta modulare la corrente che pilota gli altri diodi laser introducendo un rumore indesiderato. La propagazione di questi disturbi è effettivamente bloccata con la disposizione illustrata. I filtri sono previsti anche nel caso del circuito di pilotaggio di un diodo laser singolo (dove in teoria non sono necessari), in quanto ciò consente di avere uno stesso tipo di cella nelle due applicazioni, con evidenti vantaggi dal punto di vista costruttivo.

E' evidente che quanto descritto è dato unicamente a titolo di esempio non limitativo e che varianti e modifiche sono possibili senza uscire dal campo di protezione dell'invenzione. In particolare, anche se la descrizione ha fatto esplicito riferimento al pilotaggio di diodi laser, la descrizione che precede si applica inalterata al pilotaggio di LED, scegliendo opportunamente il valore delle correnti di polarizzazione e modulazione.

Claims

Rivendicazioni 1. Circuito in tecnologia CMOS per il pilotaggio ad alta velocità di sorgenti luminose, comprendente: - mezzi per la generazione di una corrente di polarizzazione per la sorgente ottica (LA; LA1...LAn), comprendenti un primo transistore CMOS (T1) avente l'elettrodo di gate collegato a una prima sorgente (B) di tensione di controllo, l'elettrodo di source collegato a un primo terminale di alimentazione e l'elettrodo di drain collegato all'uscita (8; 8-1...8n) del circuito; e - mezzi per la generazione di una corrente di modulazione per la sorgente ottica (LA; LA1...LAn), comprendenti un secondo e un terzo transistore CMOS (T2, T3) posti in serie e con lo stesso tipo di drogaggio del primo transistore (T1), dei quali il secondo (T2) ha l'elettrodo di source collegato a detto primo terminale di alimentazione, l'elettrodo di gate collegato a una seconda sorgente (M) di tensione di controllo e l'elettrodo di drain collegato all'elettrodo di source del terzo transistore (T3), che a sua volta ha l'elettrodo di gate collegato a un ingresso (7; 7-1...7n) per un segnale dati numerico e l'elettrodo di drain collegato all'uscita (8; 8-1...8n) del circuito; caratterizzato dal fatto che: - detti mezzi per la generazione della corrente di polarizzazione comprendono inoltre un quarto transistore CMOS (T4), con drogaggio complementare a quello del primo transistore (T1), avente l'elettrodo di gate collegato alla prima sorgente di tensione di controllo (B), l'elettrodo di source collegato a un secondo terminale di alimentazione e l'elettrodo di drain collegato all'uscita (8; 8-1...8n) del circuito; e - detti mezzi per la generazione della corrente di modulazione comprendono inoltre un quinto e un sesto transistore CMOS (T5, T6) posti in serie, con drogaggio uguale a quello del quarto transistore (T4), dei quali il quinto (T5) ha l'elettrodo di source collegato a detto secondo terminale di alimentazione, l'elettrodo di gate collegato alla seconda sorgente di tensione di controllo (M) e l'elettrodo di drain collegato all'elettrodo di source del sesto transistore (T6), che a sua volta ha l'elettrodo di gate collegato all'ingresso (7; 7-1...7n) del segnale dati e l'elettrodo di drain collegato all'uscita (8; 8-1...8n) del circuito; dal fatto che dette prima e seconda sorgente (B, M) di tensione di controllo hanno un ingresso (5, 6) collegato a un rispettivo generatore (GB, GM) di una corrente di controllo regolabile e presentano ognuna due uscite (1 , 2; 3, 4) su cui emettono due tensioni di controllo diverse per il controllo della corrente di polarizzazione o rispettivamente di modulazione di sorgenti con substrato drogato in modo complementare, una delle tensioni di controllo essendo fornita al primo e rispettivamente al quarto transistore (T1 , T4) e l'altra essendo fornita al secondo e rispettivamente al quinto transistore (T2, T5); e dal fatto che sono previsti inoltre: - un primo e un secondo gruppo di porte CMOS (P1...P3, P4...P6), disposte tra gli elettrodi di gate di detti primo, secondo e terzo transistore (T1, T2, T3) o rispettivamente di detti quarto, quinto e sesto transistore (T4, T5, T6) da un lato e la prima o rispettivamente la seconda uscita (1 , 3; 2, 4) della prima e seconda sorgente (B, M) di tensione di controllo e l'ingresso dati (7; 7-1...7n) dall'altro; e - mezzi per abilitare in modo mutuamente esclusivo l'uno o l'altro gruppo di porte (P1...P3, P4...P6) in base a un segnale di selezione fornito dall'esterno e avente un primo o un secondo valore a seconda del tipo di substrato della sorgente (LA; LA1...LAn) da pilotare.
2. Circuito di pilotaggio secondo la riv. 1 , caratterizzato dal fatto che i mezzi (T1 , T4) per la generazione della corrente di polarizzazione e i mezzi (T2, T3, T5, T6) per la generazione della corrente di modulazione appartengono a una prima cella di periferia (D; D1...Dn) di un circuito integrato, la quale comprende anche il primo e secondo gruppo di porte CMOS (P1...P3, P4...P6), i mezzi (LC) di abilitazione per tali porte e mezzi di amplificazione (AM1 , AM2) per il segnale dati, e la prima e la seconda sorgente (B, M) di tensione di controllo costituiscono rispettivamente una seconda e una terza cella di periferia di detto circuito integrato, identiche fra loro.
3. Circuito di pilotaggio secondo la riv. 2, caratterizzato dai fatto che, per il pilotaggio di una schiera di sorgenti ottiche (LA1...LAn), comprende una schiera di dette prime celle di periferia (D1...Dn), una per ogni sorgente della schiera (LA1...LAn), e un'a seconda e terza cella di periferia (B, M) che forniscono le tensioni di controllo a tutte le prime celle (D1...Dn).
4. Circuito di pilotaggio secondo la riv. 203, caratterizzato dal fatto che dette seconda e terza cella (B, M) comprendono un primo specchio di corrente (S1) che riceve la corrente di controllo e genera un primo segnale in tensione, e gli stadi di ingresso (T9, T10; T11) di un secondo e un terzo specchio di corrente, i quali sono formati rispettivamente da transistori aventi drogaggio complementare, sono collegati in serie fra loro e al primo specchio (S1 ) e ricavano da detto primo segnale in tensione le due tensioni di controllo da fornire rispettivamente sulla prima e la seconda uscita (1 , 3; 2, 4) della cella
5. Circuito di pilotaggio secondo la riv. 4, caratterizzato dal fatto che detti secondo e terzo specchio di corrente comprendono, come stadio di uscita, il primo 0 il quarto transistore (T1 , T4) e rispettivamente il secondo 0 il quinto transistore (T2, T5).
6. Circuito di pilotaggio secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto di comprendere inoltre mezzi di filtraggio (F1...F4, C1, C2) associati alle uscite (1 , 2, 3, 4) di detta seconda e terza cella (B, M) e a linee che, in detta prima cella (D; D1...Dn), portano le tensioni di controllo agli elettrodi di gate di detti primo e secondo o rispettivamente quarto e quinto transistore (T1, T2, T4, T5).
7. Circuito di pilotaggio secondo la riv. 6, caratterizzato dal fatto che detti mezzi di filtraggio comprendono un primo e un secondo condensatore (C1, C2) associati rispettivamente alla prima e alla seconda uscita (1 , 3; 2, 4) della prima e della seconda cella (B, M), e primi e secondi filtri a π (F1 , F2, F3, F4) associati a linee che, in detta prima cella (D; D1...Dn) portano le tensioni di controllo agli elettrodi di gate di detti primo e secondo o rispettivamente detti quarto e quinto transistore (T1 , T2, T4, T5).