ITTO970830A1

ITTO970830A1 - Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata e relativo sistema di implementazione.

Info

Publication number: ITTO970830A1
Application number: IT97TO000830A
Authority: IT
Inventors: Angelo Leva; Chiesa Roberto Dalla
Original assignee: Alsthom Cge Alcatel
Priority date: 1997-09-19
Filing date: 1997-09-19
Publication date: 1999-03-19
Also published as: EP0903896A3; US6442199B1; DE69813707T2; CA2245296A1; EP0903896A2; DE69813707D1; DE69813707T9; EP0903896B1; IT1294878B1

Description

Descrizione dell'invenzione industriale dal titolo: -"METODO PER LA STABILIZZAZIONE DEL FUNZIONAMENTO DI EQUALIZZATORI A SPAZIATURA FRAZIONATA E RELATIVO SISTEMA DI IMPLEMENTAZIONE”

RIASSUNTO

Un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata aventi un determinato numero di prese (P), alle quali sono associati rispettivi coefficienti di equalizzazione (C.L, ..., 3⁄4), presenti in ricevitori per segnali numerici, detti coefficienti di equalizzazione (C.L, .... CL) essendo aggiornabili tramite un algoritmo (1) basato sulla minimizzazione di un’opportuna funzione di costo (J) e stabilizzato nel suo funzionamento mediante un’opportuna modifica (I ), che comporta il calcolo di una pluralità di valori (i, ) da tenere in conto nell’aggiornamento di detti coefficienti di equalizzazione (C.L, ..., CL). Secondo l'invenzione si ha che detti valori ( 1i. ) sono calcolati in un unico circuito (COMP) e forniti in maniera seriale all’equalizzatore a spaziatura frazionata (FSE)

DESCRIZIONE

La presente invenzione si riferisce ad un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata aventi un determinato numero di prese, cui sono associati rispettivi coefficienti di equalizzazione, presenti in ricevitori per segnali numerici, detti coefficienti di equalizzazione essendo aggiornabili tramite un algoritmo basato sulla minimizzazione di un’opportuna funzione di costo e stabilizzato mediante un’opportuna modifica, detta modifica comportando la valutazione di una pluralità di valori da tenere in conto nell 'aggiornamento di detti coefficienti di equalizzazione.

L’ equalizzazione adattiva è una tecnica comunemente impiegata per compensare l’effetto distorsivo del canale in un generico sistema di trasmissione. Una nota tecnica fa uso di equalizzatori sincroni, realizzati tramite filtri FIR (Finite Impulse Response) con coefficienti variabili spaziati temporalmente di una quantità pari all’intervallo di segnale o al tempo di simbolo.

Le prestazioni di un equalizzatore siffatto dipendono sensibilmente dalla fase del sincronismo di simbolo ricostruita in ricezione. Un miglioramento delle prestazioni può essere ottenuto tramite l’impiego dei cosiddetti equalizzatori a spaziatura frazionata (FSE), che sono costituiti da un filtro FIR adattivo con coefficienti spaziati temporalmente di una quantità pari a una frazione dell’ intervallo di segnale o al tempo di simbolo. Le prestazioni dell’equalizzatore a spaziatura frazionata, che abbiano un numero sufficiente di coefficienti, sono praticamente indipendenti dalla caratteristiche di fase del canale di trasmissione e dalla fase del sincronismo di simbolo ricostruita in ricezione. Più in generale l’equalizzatore a spaziatura frazionata è in grado di realizzare, in maniera adattiva, e in un solo dispositivo, le funzioni di filtraggio adattivo e equalizzazione, e realizzare, ad esempio il ricevitore lineare ottimo. Tuttavia l’equalizzatore a spaziatura frazionata presenta due inconvenienti principali, in primo luogo il fenomeno della deriva dei coefficienti e in secondo luogo la bassa rapidità di convergenza. Entrambi detti inconvenienti risultano dipendere dal fatto che un equalizzatore a spaziatura frazionata ha in generale più configurazioni possibili dei coefficienti di equalizzazione, che corrispondono sostanzialmente allo stesso valore di errore quadratico medio. In altre parole, Terrore quadratico medio non muta significativamente secondo certe direzioni intorno al punto corrispondente al punto di configurazione ottima dei coefficienti di equalizzazione. E’ stato dimostrato attraverso esperimenti che un equalizzatore a spaziatura frazionata è affetto da un’instabilità intrinseca a lungo termine a causa delle inevitabili polarizzazioni che occorrono nei circuiti di controllo. Tale comportamento conduce l’equalizzatore a operare con coefficienti a valori talmente alti da cause fenomeni di ‘overflow’ nei registri o saturazione dei coefficienti, con un conseguente deterioramento delle prestazioni. Per massimizzare le prestazione di un equalizzatore a spaziatura frazionata è necessario perciò fare uso di opportune tecniche di stabilizzazione degli algoritmi di controllo, in grado di evitare il fenomeno di deriva dei coefficienti di equalizzazione e di aumentare la rapidità di convergenza. A tal scopo, è stato proposto, ad esempio nell’articolo di R.D. Gitlin, H.C. Meadors, S.B. Weinstein, “7 he Tap-Leakage Algorithm: An Algorithm for thè Stcìble Operation of a Digitalìy Implemented Fractìonalìy Spaced Equalizer", Bell Sys. Tech. J., voi. 61, no. 8, pp. 1817-1839, October 1982, di cambiare Talgoritmo di controllo dell’equalizzatore a spaziatura frazionata attraverso l’introduzione di una quantità predeterminata di rumore bianco fittizio. Detta tecnica, che prende il nome di “tap-leakage”, costituisce un’efficiente misura contro la deriva dei coefficienti di equalizzazione e migliora la rapidità di convergenza.

Più precisamente detto ck il vettore dei coefficienti di equalizzazione al tempo k e ck<+1 >il vettore dei coefficienti di equalizzazione al tempo k+1, dove l’incremento di tempo corrisponde a un periodo di aggiornamento, si ha che l’operazione di aggiornamento, secondo l’algoritmo del gradiente stocastico, consiste in:

(1)

dove y è un passo, scelto in funzione della rapidità di convergenza che si vuole ottenere, μ una costante di rumore fittizio, Q una matrice di sagomatura del rumore fittizio, mentre rk è il vettore dei campioni all’ingresso nell’ equalizzatore, e ek è il vettore degli errori valutati secondo una certa funzione di costo J fra i campioni equalizzati e i valori riconosciuti.

La funzione di costo J, da minimizzare, ad esempio può essere:

(la)

dove il simbolo E{.} indica l’operazione di valor medio, àk è il segnale riconosciuto. La funzione di costo J è perciò il valor medio dello scarto quadratico fra il valore equalizzato e il valore riconosciuto.

Dunque, secondo ['equazione (I) il valore dei coefficienti di equalizzazione aggiornati dipende dal prodotto ekr*k , che è il valore di aggiornamento, nonché dal prodotto uQck , che determina un vettore It+1 che viene detto dei valori di “leakage”, cioè valori di perdita. Si ha cioè;

(2)

La funzione del vettore dei valori di “leakage” Ik+1 è quella sostanzialmente di comportarsi da termine addizionale che a ogni aggiornamento erode il valore dei coefficienti ck+l in modo da impedire che a lungo termine divergano. La matrice di sagomatura del rumore fittizio è una matrice quadrata a 2N+1 valori, corrispondenti al numero di coefficienti del filtro di rumore fittizio che si vuole implementare.

Attualmente è noto calcolare per ogni coefficiente di equalizzazione ck+1 anche il suo valore di “leakage” associato I k+1 indipendentemente dagli altri valori di “leakage”, nello stesso istante. Ciò coinvolge l’impiego di un grande numero di circuiti per eseguire il calcolo di ciascun valore di “leakage” It<k >nello stesso istante. Inoltre i valore di “leakage” 1i<k+1 >calcolati sono relativi sempre allo stesso istante di tempo k precedente a quello in cui i coefficienti di equalizzatone vengono aggiornati.

La presente invenzione si propone di risolvere gli inconvenienti sopra citati e di indicare un sia un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata sia un sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata di realizzazione migliorata, più efficiente e più economica rispetto alle soluzioni note.

In tale ambito, scopo principale della presente invenzione è quello di indicare un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata che comporti un numero complessivo ridotto di operazioni per aggiornare il valore di “leakage” e quindi i coefficienti di equalizzazione di un equalizzatore adattivo a spaziatura frazionata.

Un ulteriore scopo della presente invenzione è di indicare un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata in cui la funzione di calcolo del valore di “leakage” venga concentrata in unico blocco funzionale.

Un ulteriore scopo della presente invenzione è di indicare un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata implementato attraverso una minore complessità circuitale e un conseguente minor spazio occupato sul circuito integrato, minor costo di realizzazione e minori consumi di potenza.

Un ulteriore scopo della presente invenzione è di indicare un sistema utilizzante un equalizzatore a spaziatura frazionata atto a implementare un metodo perfezionato per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata.

Per raggiungere tali scopi, formano oggetto della presente invenzione sia un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata sia un sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata ed un equalizzatore a spaziatura frazionata incorporanti le caratteristiche delle rivendicazioni allegate, che formano parte integrante della presente descrizione. Ulteriori scopi, caratteristiche e vantaggi della presente invenzione risulteranno chiari dalla descrizione particolareggiata che segue e dai disegni annessi, forniti a puro titolo di esempio esplicativo e non limitativo, in cui:

- in figura 1 è riportato uno schema di principio di un implementazione sia di un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata sia un sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo l’arte nota.

- in figura 2 è riportato un particolare sia del sistema sia del metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo la figura 1;

- in figura 3 è riportato un secondo particolare sia del sistema sia del metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo la figura 1;

- in figura 4 è rappresentato uno schema di principio di una realizzazione sia di un sistema sia di un metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo Γ invenzione;

- in figura 5 è rappresentato un particolare sia del sistema sia del metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata di figura 4; In figura 1 è riportato lo schema di principio di un generico sistema di trasmissione numerica 1 secondo l’arte nota, facente uso di un equalizzatore adattivo a spaziatura frazionata FSE.

In tale sistema di trasmissione 1 è previsto un segnale dati a^ che costituisce la sequenza numerica da trasmettere al tempo k, il quale viene addotto all’ingresso di un circuito trasmettitore TX. Il circuito trasmettitore TX invia il segnale dati ak , cui è associato un certo periodo T di simbolo, su un canale di trasmissione CH. Detto canale di trasmissione CH, per sua natura, introduce sul segnale dati ak dei disturbi di varia natura. Un blocco sommatore NSUM rappresenta il fenomeno fisico dell’introduzione di un rumore gaussiano bianco n(t), che si somma in uscita dal canale CH, e che dà perciò luogo ad un segnale di uscita r(t).

Il segnale r(t) sul lato ricezione fa il suo ingresso nell’ equalizzatore a spaziatura frazionata FSE e in particolare dapprima in un primo circuito campionatore CP1, che campiona il segnale di uscita r(t) secondo un periodo TM eguale al periodo T diviso un fattore M, ad esempio M può valere 2, producendo un segnale campionato r(kTM). Il segnale campionato r(kTM) è fatto poi passare attraverso l’equalizzatore adattivo a spaziatura frazionata FSE che fornisce in uscita, dopo il passaggio attraverso un secondo circuito campionatore CP2, che opera secondo il periodo T, un segnale equalizzato x(kT) secondo un vettore dei coefficienti di equalizzazione c<k >, associato all’equalizzatore a spaziatura frazionata FSE. Il vettore dei coefficienti di equalizzazione c<k >è il vettore al tempo k, mentre le sue componenti sono i coefficienti di equalizzazione al tempo k cf . Dunque, il segnale equalizzato x (kT) viene infine trattato da un blocco decisore MD, che può essere un semplice integratore, il quale fornisce in uscita un segnale riconosciuto àk. Il segnale equalizzato x(kT) e il segnale riconosciuto àk vengono tuttavia anche prelevati e inviati a un blocco di calcolo dell’errore BE. Detto blocco di calcolo dell’errore BE fornisce in uscita un segnale di errore e3⁄4, del tipo individuato dall’equazione (la) indicata in precedenza, che viene usato dall’equalizzatore adattivo a spaziatura frazionata FSE per aggiornare il vettore dei coefficienti di equalizzazione all’istante k ck , in un vettore dei coefficienti di equalizzazione all’istante k+1 ci+1 . Il blocco di calcolo dell’errore BE produce un segnale di errore e^ che è una sequenza di errori calcolati per ciascun simbolo delle sequenze che compongono il segnale equalizzato x (kT) e il segnale riconosciuto 3⁄4, ad esempio, viene calcolato secondo il noto algoritmo del minimo errore quadratico medio (MMSE), cioè minimizzando la funzione di costo descritta nella precedente equazione (la).

In fig. 2 è mostrato uno schema di principio dell’equalizzatore a spaziatura frazionata FSE mostrato in figura 1. Osserviamo che l’equalizzatore a spaziatura frazionata FSE comprende 2L+1 prese di ritardo P, ottenute interponendo corrispondenti linee di ritardo LR, con L numero intero, le quali selezionano 2L+1 simboli del segnale r(kTM), spaziati del periodo di tempo TM, e li inviano a un blocco sommatore FSUM, dopo la moltiplicazione per dei coefficienti di equalizzazione

appartenenti al vettore dei coefficienti di equalizzazione ck+1 In uscita viene perciò fornito il segnale equalizzato x (kT).

I coefficienti di equalizzazion ckL, provengono da dei rispettivi

blocchi di aggiornamento BA, che ricevono in ingresso il segnale di errore ek, e contengono al loro interno un blocco di computazione LEAK, il quale effettua il calcolo del valori IK+1 di un vettore di “leakage” Ik+1 , secondo quanto espresso dalle equazioni (1) e (2) precedentemente riportate. Un blocco di moltiplicatore MXK esegue invece il prodotto fra il segnale di errore ek e il segnale r(kTM), che viene poi sommato ai valori Ik+Ì del vettore di “leakage” Ik+1 in un blocco sommatore LSUM. Un blocco accumulatore ACCK è inoltre previsto onde completare l’operazione fra i vettori, dopo la moltiplicazione per un opportuno valore di passo γ in un ulteriore moltiplicatore MXG. Detti valori IK+1 del vettore di “leakage” IK+1 dipendono da una matrice di sagomatura del rumore fittizio Q, che è mostrata in ingresso al blocco di computazione LEAK. Detta matrice di sagomatura del rumore fittizio Q è rappresentata da 2N+1 valori q.N . qN, con N numero intero, corrispondenti al numero di coefficienti del filtro di rumore fittizio che si vuole implementare, secondo l’equazione (1) precedentemente riportata.

Le operazioni di aggiornamento avvengono in generale in un tempo di aggiornamento TA, che può valere al minimo TM. Quindi il vettore dei coefficienti di equalizzazione cK+1 è aggiornato facendo uso del vettore dei coefficienti di equalizzazione cK che lo precede temporalmente del tempo di aggiornamento TA.

In figura 3 è rappresentato uno schema di principio del blocco di computazione LEAK, il quale esegue il calcolo di un valore del vettore di “leakage”, IK+1 .

Come si può vedere, ciascun valore del vettore di “leakage” IK+1 viene calcolato moltiplicando in opportuni mezzi moltiplicatori MX un corrispondente insieme di valori q.N· qN della matrice di sagomatura Q, con un rispettivo insieme di coefficienti di equalizzazione cki-N Vengono cosi ottenuti 2N+1 valori che, sommati attraverso un blocco sommatore SUM, forniscono il valore 7*+1 del vettore di leakage IK+I . Il blocco di computazione LEAK è contenuto in ciascuno dei 2L+1 blocchi di aggiornamento BA, che sono perciò in numero pari al numero di prese di ritardo P dell’ equalizzatore a spaziatura frazionata FSE.

Quindi per il calcolo di ciascun valore IK+1 , e ve ne sono 2L+1 da calcolare( corrispondenti al numero delle prese di ritardo P) , è necessario predisporre 2N+1 circuiti moltiplicatori MX, secondo il numero dei valori della matrice di sagomatura Q, e un blocco sommatore SUM. Inoltre ciascun blocco di aggiornamento BA deve ricevere in ingresso tutto il vettore dei coefficienti di equalizzazione c* , da fornire al blocco di computazione LEAK in esso contenuto, introducendo 2L+1 connessioni quali piste metalliche o fili per ciascun blocco di aggiornamento BA.

Si può quindi notare come Γ implementazione del calcolo del vettore dei valori di leakage I<t+1 >sia complessa e richieda un grande dispendio di risorse circuitali.

In figura 4 è rappresentato uno schema di principio di un blocco di elaborazione COMP, secondo l’invenzione, atto a sostituire i 2L+1 blocchi di computazione LEAK rappresentati in figura 2 e 3 e a concentrarne le funzioni. In detto schema osserviamo che il blocco di elaborazione COMP riceve in ingresso un vettore dei coefficienti di equalizzazione c, il quale è composto appunto da suoi 2L+1 coefficienti di equalizzazione c-L,..., cL. Con la rimozione dell’apice si vuole rappresentare che il vettore dei coefficienti di equalizzazione c non viene considerato dal blocco di elaborazione COMP a un istante determinato per produrre la sua uscita. Il blocco di elaborazione COMP in uscita fornisce i valori /, del vettore di “leakage” I a dei blocchi di aggiornamento BA’, i quali si distinguono dai blocchi di aggiornamento BA di figura 2 semplicemente per essere privi del blocco di computazione LEAK. Laddove il blocco di aggiornamento BA aveva gli ingressi per la matrice di sagomatura del rumore fittizio Q e per i vettore dei coefficienti di equalizzazione c, il blocco di aggiornamento BA’ riceve direttamente il corrispondente valore I, del vettore di “leakage” I , che raggiunge direttamente il sommatore LSUM rappresentato in fig. 2. Detti valori J del vettore di “leakage” I sono però forniti, non all’istante k+1, come nel blocco di computazione LEAK di figura 2, bensì resi disponibili ad ogni istante e aggiornati sequenzialmente, compiendo una sequenza di aggiornamento in un intervallo di tempo DT che vale (2L+1)(2N+1) volte il periodo di aggiornamento TA.

L’intervallo di tempo DT è il periodo totale di aggiornamento impiegato dal blocco di elaborazione COMP a fornire l aggiornamento di un valoreI del vettore di “leakage” I da impiegare nel corrispondente blocco di aggiornamento BA per effettuare l’aggiornamento del vettore dei coefficienti di equalizzazione c secondo l’equazione (1). Rispetto all’equazione (1), in realtà, perdono di significato l’istante k e l’istante k+1, in quanto il vettore di leakage I , essendo aggiornato mutando sequenzialmente ogni suo valore lt ad ogni istante successivo, ed essendo detto mutevole vettore di leakage I disponibile all’ingresso dei blocchi di aggiornamento BA in ogni istante per la valutazione del vettore dei coefficienti di equalizzazione c , ne consegue che lo stesso vettore dei coefficienti di equalizzazione c è riportato in ingresso al blocco di elaborazione COMP secondo le variazioni del vettore di leakage I .

In figura 5 è rappresentato uno schema di principio del blocco di computazione COMP, il quale è costituito da un circuito selezionatore SEL, che riceve in ingresso i coefficienti del vettore dei coefficienti di equalizzazione c .Più precisamente detto circuito selezionatore SEL seleziona, da tutto l’insieme dei coefficienti di equalizzazione c-L,.. ,cL presente ai suoi ingressi, un sottoinsieme dei coefficienti di equalizzazione CÌ.N,...,CÌ+N e, attraverso un’operazione di multiplazione, li trasmette in maniera seriale in uscita in un segnale seriale c^,· a un mezzo moltiplicatore MX2. Ad esempio, nel caso in cui N=3, vengono selezionati 7, cioè (2*3)+ 1, fra i coefficienti di equalizzazione C,L. .cL, i quali vengono serializzati nel segnale serializzato cSCI . Quindi ili circuito selezionatore SEL seleziona un ulteriore sottoinsieme di coefficienti di equalizzazione CYN, , c<k>i+N incrementando di uno l’indice i. L’iterazione viene proseguita in modo da serializzare tutti i sottoinsiemi di coefficienti di equalizzazione CYN, , c<k>i+N Un secondo multiplatore MUX2 riceve in ingresso i coefficienti q.N . qN della matrice di sagomatura Q e li trasmette in maniera seriale in un segnale q^ al moltiplicatore ΜΧ2. E’ previsto un blocco di temporizzazione TEMP che fornisce il riferimento di temporizzazione CK, cioè un segnale di orologio, al circuito selezionatore SEL e al multiplatore MUX2, nonché a un demultiplatore DEMUX. Dal moltiplicatore MX2 esce dunque un segnale seriale cq, il quale viene inviato a un blocco accumulatore ACC. Detto blocco accumulatore ACC è poi seguito da un circuito decimatore DEC. Detto blocco accumulatore ACC accumula 2N+1 valori del segnale seriale cq, li somma e li invia, attraverso il circuito decimatore DEC, al demultiplatore DEMUX. Il circuito decimatore DEC ha il compito di far passare al demultiplatore DEMUX solo la somma dei 2N+1 valori del segnale seriale cq e non i risultati intermedi. Il demultiplatore DEMUX è dotato di 2L+1 uscite, le quali corrispondono ciascuna a un valore I del vettore di “leakage” I . Il demultiplatore DEMUX distribuisce i valori ricevuti dal blocco accumulatore ACC in modo ciclico e sequenziale sulle 2L+1 uscite, completando il vettore di “leakage” I nell 'intervallo di tempo DT. I valori Ii del vettore di leakage I su ognuna delle 2L+I uscite del demultiplatore DEMUX vengono mantenuti costanti durante l’intervallo di tempo DT, quando non sono aggiornati dal demultiplatore DEMUX.

Per chiarire con un esempio sempre riferito alla figura 5 e con N=3 e L=9, il blocco di elaborazione COMP, attraverso il circuito selezionatore SEL, preleva in ingresso sette coefficienti da c2 a c8 e li serializza nel segnale cacr. Allo stesso modo il multiplatore MUX2 preleva i 7 coefficienti della matrice di sagomatura del rumore fittizio Q da q.3 a q+3 e li serializza nel segnale qs„. Nel moltiplicatore MX2 viene eseguita la moltiplicazione fra il segnale cser e il segnale qser sicché si avrà il segnale cq sarà composto dalla serie c2q.3, c3q.2 C4q-1... c8q3. L’accumulatore ACC produce quindi la somma c2q-3 c3q.2+C4q-1+ c8q3 . La funzione del circuito decimatore DEC è di prelevare il risultato dell’accumulatore solo ogni 7 operazioni, cioè solo la somma finale, evitando che all’ingresso del demultiplatore DEMUX pervengano le somme parzia e così via. La somma finale così ottenuta

è inviata dal demultiplatore DEMUX ad aggiornare il coefficiente del vettore I pertinente, in questo caso I5 . Successivamente il circuito selezionatore SEL provvede a scegliere successivi sette coefficienti da c3 a c9 e li serializza nel segnale c ripetendo la procedura fino ad ottenere il valore I6 .

Dunque il blocco di elaborazione COMP esegue l’aggiornamento del vettore dei coefficienti di equalizzazione c impiegando un intervallo di tempo DT che è (2L+1)(2N+1) volte quello del blocco di calcolo LEAK. Ciò però, con un’opportuna scelta del numero N e del numero L, scegliendo, ad esempio N=3 e L=9, per cui l’intervallo di tempo DT risulta eguale a 133 volte il tempo di aggiornamento TA elementare, non determina un decremento apprezzabile della prestazione dell’equalizzatore a spaziatura frazionata FSE.

Per il calcolo di tutti i valori di leakage /, è previsto un solo blocco di elaborazione COMP, il quale comprende sostanzialmente solamente un circuito selezionatore SEL e un multiplatore MUX2, un moltiplicatore MX2, un accumulatore ACC e un circuito decimatore DEC e un demultiplatore DEMUX, invece dei (2N+1)(2L+1) moltiplicatori MX e dei (2L+1) sommatori SUM del blocco di elaborazione LEAK di figura 2.

Dunque dalle figure 4 e 5 risultano descritti sia un sistema sia un metodo di stabilizzazione del funzionamento dell’equalizzatore a spaziatura frazionata FSE, nel quale la funzione di calcolo del vettore di “leakage” I è concentrata in un unico circuito, il blocco di elaborazione COMP, esterno ai blocchi di aggiornamento BA’, mentre in precedenza tale funzione di calcolo era demandata al blocco di calcolo LEAK all’interno di ciascun blocco di aggiornamento BA.

Il metodo di stabilizzazione del funzionamento dell’equalizzatore a spaziatura frazionata FSE secondo la presente invenzione dunque consiste sostanzialmente dei seguenti passi:

a) invio del vettore dei coefficienti c al blocco di elaborazione COMP,

b) serializzazione del sottoinsieme i-esimo Ci-N, , Ci+N dei coefficienti di equalizzazione C-L,- , CL in un segnale cser· per mezzo del circuito selezionatore SEL;

c) serializzazione dei coefficienti q-N, , qN della matrice di sagomatura del rumore fittizio Q in un segnale q^ per mezzo del multiplatore MUX2;

d) prodotto dei segnali οΜΓ e qser in un segnale cq per mezzo del moltiplicatore MX2; e) sommatoria dei 2N+1 valori del segnale cq per mezzo dell’ accumulatore ACC e del circuito decimatore DEC per ottenere il valore /, dei vettore di “leakage” I f) invio del valore Ii del vettore di “leakage” I attraverso un demultiplatore DEMUX su una fra 2L+1 uscite connesse ai due 2L+1 blocchi di aggiornamento BA’ g) aggiornamento dell’indice i e ripetizione dei passi da b) a g).

E’ bene osservare che, secondo detto metodo, il vettore dei coefficienti di equalizzazione c in ingresso al blocco di elaborazione COMP cambia ad ogni iterazione, mentre all’uscita del blocco di elaborazione, che corrisponde alle 2L+1 uscite del demultiplatore DEMUX ciascun valore Ii , quando non è il suo turno di essere aggiornato, viene mantenuto al valore ultimo. Il valore Ii presente all’uscita di una uscita del demultiplatore DEMUX cambia solo ogni intervallo di tempo DT. Per questo si può dire che il vettore di “leakage” I viene aggiornato completamente entro l’intervallo di tempo DT, quantunque alla fine di detto intervallo di tempo DT il nuovo vettore di “leakage” I non sia propriamente il risultato del vettore dei coefficienti di equalizzazione c considerato dopo l’intervallo di tempo DT, bensì durante detto intervallo di tempo DT.

Può essere perciò detto che il metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata qui descritto, fornisce i valori I. del vettore di “leakage” I in maniera seriale ai blocchi di aggiornamento BA’. Il demultiplatore DEMUX semplicemente assolve alla funzione di inviare i valori I i che gli giungono serialmente ad un intervallo di tempo sostanzialmente uguale a DT/(2L+1) attraverso il circuito decimatore DEC, a ciascun blocco di aggiornamento BA’.

Dalla descrizione effettuata risultano pertanto chiare le caratteristiche della presente invenzione, così come chiari risultano i suoi vantaggi.

Il sistema e il metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo l’invenzione permettono di ridurre la complessità circuitale dell’equalizzatore a spaziatura frazionata, in quanto, ora invece di introdurre (2L+1) sommatori, uno per ogni presa dell’ equalizzatore, e soprattutto, invece di dover provvedere connessioni per inviare i valori dei coefficienti di equalizzazione e dei coefficienti della matrice di sagomatura del rumore fittizio ai 2L+1 blocchi di aggiornamento, si utilizza un unico circuito, con un unico ingresso per i coefficienti di equalizzazione e i coefficienti della matrice di sagomatura del rumore fittizio che agisce su tutte le prese dell’equalizzatore.

Vantaggiosamente perciò il metodo e/o il sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo l’invenzione permette di risparmiare spazio nelle realizzazioni su circuito integrato.

Inoltre detto metodo e/o sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata implica un minor costo di realizzazione, essendo i circuiti atti a implementarlo, non solo in minor numero rispetto all’arte nota, ma anche circuiti di economica e semplice realizzazione.

Vantaggiosamente inoltre il metodo e/o il sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo l’invenzione permette un minor consumo di potenza, legato sia al decremento della complessità circuitale, sia al periodo più lungo utilizzato per aggiornare i valori di “leakage”.

E' chiaro che numerose varianti sono possibili per l'uomo del ramo al metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata descritto come esempio, senza per questo uscire dai principi di novità insiti nell’idea inventiva, cosi come è chiaro che nella sua pratica attuazione le forme dei dettagli illustrati potranno essere diverse, e gli stessi potranno essere sostituiti con degli elementi tecnicamente equivalenti.

In particolare differenti potranno essere le forme circuitali con cui il metodo di stabilizzazione viene implementato e tramite le quali il vettore di "leakage" viene aggiornato in modo seriale, lungo un periodo di tempo legato al numero di prese dell’equalizzatore.

Sarà possibile inoltre l’uso di diversi algoritmi matematici per la valutazione dell’errore, ivi includendo il metodo del minimo errore quadratico medio (MMSE) oppure l’algoritmo di Godard a modulo costante, come anche l’uso di algoritmi adattivi dei coefficienti di equalizzazione differenti dal metodo del gradiente stocastico, ma che richiedano la valutazione di un errore e di una correzione aH’errore. Il numero di prese di ritardo, indicato, convenzionalmente, con il numero dispari 2L+1, potrà anche essere pari.

Claims

RIVENDICAZIONI 1. Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata, aventi un determinato numero di prese (P), alle quali sono associati rispettivi coefficienti di equalizzazione (c-L, ..., CL), presenti in ricevitori per segnali numerici, detti coefficienti di equalizzazione (c-L, cL) essendo aggiornabili tramite un algoritmo (1) basato sulla minimizzazione di un’opportuna funzione di costo (J) e stabilizzato nel suo funzionamento mediante un’opportuna modifica (I ), che comporta il calcolo di una pluralità di valori (Ii ) da tenere in conto nell’aggiornamento di detti coefficienti di equalizzazione (C.L, cL) caratterizzato dal fatto che detti valori (Ii ) sono calcolati in un unico circuito (COMP) e fomiti in maniera seriale all’ equalizzatore a spaziatura frazionata (FSE).
2. Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata, secondo la rivendicazione 1 caratterizzato dal fatto che - i coefficienti di equalizzazione (C.L„ ..., cL) vengono introdotti in parallelo in un circuito elaboratore (COMP). - detti valori ( Ii ) vengono prodotti in maniera seriale dal circuito elaboratore (COMP), facendo uso dei coefficienti di equalizzazione (c.L, CL) e di coefficienti (q. N ...qN) di una matrice aggiuntiva (Q)
3. Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata, secondo la rivendicazione 2, caratterizzato dal fatto che la detta modifica (I ) è rappresentata dal vettore dei valori (Ii ), detto vettore (I ) dei valori (Ii ) essendo completamente aggiornato in un periodo determinato (DT) e ciascun valore ( I i essendo valutato in un istante temporale distinto.
4. Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata, secondo la rivendicazione 3, caratterizzato dal fatto che il periodo determinato (DT) per l'aggiornamento del vettore (I ) dei valori (/, ) è proporzionale al numero (2L+1) delle prese (P) di ritardo dell'equalizzatore a spaziatura frazionata (FSE) e al numero (2N+1) dei coefficienti (q,N - ^Ν) della matrice aggiuntiva (Q)
5. Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata,, secondo la rivendicazione 3, caratterizzato dal fatto che la matrice aggiuntiva (Q) è una matrice di sagomatura di un rumore fittizio e il detto vettore (I ) dei valori (/, ) è ottenuto almeno dal prodotto di detta matrice aggiuntiva (Q) per un vettore (c) dei coefficienti di equalizzazione (C.L, CL).
6. Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata, secondo la rivendicazione 5, caratterizzato dal fatto di prevedere i seguenti passi: a) invio del vettore (c) dei coefficienti di equalizzazione (c-L, , CL) al circuito elaboratore (COMP); b) serializzazione di un sottoinsieme i-esimo (ο1-Ν,. ,Ci+N) dei coefficienti di equalizzazione (C-L,..., 3⁄4) in un primo segnale seriale (cscr), c) serializzazione dei coefficienti (q-N, ..., q>j) della matrice aggiuntiva (Q) in un secondo segnale seriale (qser); d) prodotto del primo segnale seriale (cSCT) e del secondo segnale seriale (qSCT )in un terzo segnale seriale cq, e) sommatoria dei 2N+1 valori del terzo segnale seriale (cq)per ottenere il valore (/, ) del vettore( I ); f) invio del valore ( ) del vettore ( I ) all’uscita del circuito elaboratore (COMP) ; g) aggiornamento dell’indice i e ripetizione dei passi da b) a g).
7. Sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata, aventi un determinato numero di prese (P), alle quali sono associati rispettivi coefficienti di equalizzazione (C-L,..., 3⁄4) presenti in ricevitori per segnali numerici, detti coefficienti di equalizzazione (c-L, CL) essendo aggiornabili da parte di opportuni mezzi di aggiornamento (BA, BA’), che implementano un algoritmo (1) basato sulla minimizzazione di un’opportuna funzione di costo (J), e stabilizzabile nel suo funzionamento mediante mezzi di stabilizzazione (LEAK, COMP) che forniscono un opportuno segnale di modifica (I ), che comporta il calcolo di una pluralità di valori (/, ) da tenere in conto nell’aggiornamento di detti coefficienti di equalizzazione (C.L, caratterizzato dal fatto che i mezzi di stabilizzazione (COMP) sono atti a fornire ai mezzi di aggiornamento (BA’) detti valori ( Ii ) in maniera seriale.
8. Sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo la rivendicazione 7 caratterizzato dal fatto che i mezzi di stabilizzazione (COMP) sono atti a ricevere i coefficienti di equalizzazione (C.L, CL) in ingresso in parallelo e a fornire in uscita i valori (I ) in maniera seriale, detti valori ( It ) producendo una completa modifica ( I ) di detta funzione di costo in un intervallo di tempo determinato (DT).
9. Sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo la rivendicazione 8 caratterizzato dal fatto che l'intervallo di tempo determinato (DT) per l'aggiornamento della modifica (I ) della funzione di costo è proporzionale al numero (2L+1) delle prese (P) di ritardo dell'equalizzatore a spaziatura frazionata (FSE) e al numero (2N+1) dei coefficienti (q. ,v .qN) della matrice di aggiornamento (Q).
10. Sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata secondo la rivendicazione 7, caratterizzato dal fatto che il mezzo elaboratore (COMP) comprende un primo circuito multiplatore (SEL) atto a ricevere i coefficienti di equalizzazione (c-L, ..., cL) in ingresso in parallelo e a fornire in uscita un primo segnale seriale (cser), un secondo circuito multiplatore (MUX2) atto a ricevere i coefficienti (q.N...qN) di una matrice aggiuntiva (Q) e a fornire in uscita un secondo segnale seriale (qse), un mezzo moltiplicatore (MX2) atto a moltiplicare il secondo segnale seriale (qMr) per il primo segnale seriale (cser) e a fornire in uscita un terzo segnale seriale (qc), un mezzo accumulatore (ACC) atto a sommare i simboli del terzo segnale seriale (qc) , un circuito decimatore (DEC) e un mezzo demultiplatore (DEMUX) atto a fornire in uscita i valori (/, ) in maniera seriale su uscite in parallelo.
11. Equalizzatore a spaziatura frazionata del tipo che ha un determinato numero di prese (P), alle quali sono associati rispettivi coefficienti di equalizzazione (C-L,..., CL), presenti in ricevitori per segnali numerici, detti coefficienti di equalizzazione (C-L,..., CL) essendo aggiornabili tramite un algoritmo (1) basato sulla minimizzazione di un’opportuna funzione di costo (J) e stabilizzato mediante un opportuno segnale di modifica ( I ), detta modifica ( I ) comportando il calcolo di una pluralità di valori (/,. ) da tenere in conto nell’aggiornamento di detti coefficienti di equalizzazione, caratterizzato dal fatto che la modifica (I ) è effettuata per mezzo di un circuito elaboratore (COMP) atto a ricevere in ingresso i coefficienti di equalizzazione (C.L, .... CL) e a fornire in uscita detta pluralità di valori (Ii ) in maniera seriale.
12. Equalizzatore a spaziatura frazionata secondo la rivendicazione l i, caratterizzato dal fatto che il circuito elaboratore (COMP) è posto esternamente ai blocchi di aggiornamento (BA’) e riceve in ingresso i coefficienti di equalizzazione (c. L, ...,cL), e dei coefficienti (q-N...qN) di una matrice aggiuntiva (Q), mentre l’uscita è connessa a i blocchi di aggiornamento (BA’).
13. Equalizzatore a spaziatura frazionata secondo la rivendicazione 12, caratterizzato dal fatto che il circuito elaboratore (COMP) comprende un primo circuito multiplatore (SEL) atto a ricevere in ingresso i coefficienti di equalizzazione (c-L, cL) in parallelo e a fornire in uscita un primo segnale seriale (cser), un secondo circuito multiplatore (MUX2) atto a ricevere i coefficienti (q.N qw) di una matrice aggiuntiva (Q) e a fornire in uscita un secondo segnale seriale (qser), un mezzo moltiplicatore (MX2) atto a moltiplicare il secondo segnale seriale (qser) per il primo segnale seriale (cser) e a fornire in uscita un terzo segnale seriale (qc), un mezzo accumulatore (ACC) atto a sommare i simboli del terzo segnale seriale (qc), un mezzo decimatore (DEC) e un mezzo demultiplatore (DEMUX) atto a fornire in uscita i valori ( /i ) in maniera seriale su uscite in parallelo.
14. Metodo per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata e/o sistema per la stabilizzazione del funzionamento di equalizzatori a spaziatura frazionata e/o equalizzatore a spaziatura frazionata secondo gli insegnamenti della presente descrizione e dei disegni annessi.