ITTO980557A1 - Metodo di programmazione rapida per effetto tunnel di memorie a porta flottante - Google Patents
Metodo di programmazione rapida per effetto tunnel di memorie a porta flottante Download PDFInfo
- Publication number
- ITTO980557A1 ITTO980557A1 IT98TO000557A ITTO980557A ITTO980557A1 IT TO980557 A1 ITTO980557 A1 IT TO980557A1 IT 98TO000557 A IT98TO000557 A IT 98TO000557A IT TO980557 A ITTO980557 A IT TO980557A IT TO980557 A1 ITTO980557 A1 IT TO980557A1
- Authority
- IT
- Italy
- Prior art keywords
- memory cell
- programming
- floating gate
- oxide layer
- region
- Prior art date
Links
- 238000007667 floating Methods 0.000 title claims description 32
- 230000000694 effects Effects 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 11
- 230000015654 memory Effects 0.000 claims description 57
- 230000005684 electric field Effects 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 10
- 230000003068 static effect Effects 0.000 claims description 6
- 230000005641 tunneling Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 9
- 238000006731 degradation reaction Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
del brevetto per invenzione industriale
La presente invenzione è relativa ad un metodo di programmazione rapida per effetto tunnel di celle di memoria a porta flottante, in cui con il termine "programmazione" si intende un'operazione atta a iniettare o estrarre cariche dalla porta flottante delle celle tramite effetto Fowler-Nordheim.
Come è noto, le celle di memoria di tipo EEPROM e flash (fully Fowler-Nordheim) sono programmate per effetto tunnel e, allo stato attuale delle conoscenze, ciò rende la programmazione lenta per motivi di affidabilità. Tipicamente, infatti, questa operazione richiede qualche millisecondo, ovvero un tempo molto più lungo dei colpi di orologio utilizzati negli attuali circuiti elettronici digitali. Tale lentezza costituisce uno svantaggio per l'uso di questo tipo di memorie come ROM (Read Only Memory, programmabili e cancellabili) e ne impedisce l'impiego come dispositivi a lettura e scrittura (RAM-Random Access Memory).
Per applicazioni RAM, un altro parametro importante è dato dall' "endurance" della memoria ovvero dal numero massimo di cicli di programmazione che la memoria è in grado di sopportare (prima di cessare di essere programmabile nei tempi e con le modalità specificate), poiché le memorie RAM debbono normalmente essere scritte e cancellate un numero di volte assai superiore a quello delle ROM (anche se di tipo programmabile).
D'altra parte, il tempo di programmazione (Tpr) delle celle a porta flottante è inversamente proporzionale alla corrente utilizzata per iniettare o estrarre elettroni dalla porta flottante che, nel caso di utilizzi l'effetto tunnel, dipende esponenzialmente dal campo elettrico (Fox) applicato alla regione di ossido che separa la regione di porta flottante dalle regioni conduttive della cella. E' quindi evidente che un aumento (anche modesto) di tale campo elettrico consente di aumentare sostanzialmente la corrente di programmazione, fino a ridurre i tempi di programmazione a valori simili a quelli normalmente utilizzati per le memorie RAM (tipicamente-dell'ordine di o inferiori a 100 ns).
Attualmente, tuttavia, non è ritenuto possibile aumentare il campo elettrico applicato durante la programmazione in quanto si crede generalmente che il suo aumento comprometterebbe seriamente l'affidabilità dell'ossido di tunnel. Infatti, è noto che l'applicazione di un forte campo elettrico a strati isolanti di ossido produce cambiamenti irreversibili nelle proprietà elettriche degli strati isolanti stessi; in particolare il fenomeno di maggior interesse, denominato SILC (dall’inglese Stress Induced Leakage Current), determina la crescita della conducibilità dello strato isolante quando vengono applicati campi elettrici di basso valore, dando origine a perdite in grado di compromettere la ritenzione dei dati delle celle a porta flottante,
In dettaglio, è noto che il fenomeno del SILC aumenta con il campo elettrico applicato (Fox) e con il tempo di programmazione (Tpr). D'altra parte, poiché nella programmazione delle celle di memoria a porta flottante è necessario ragionare a parità di carica trasferita da e verso la porta flottante, Fox e Tpr variano necessariamente in modo opposto, cioè l'aumento dell'uno comporta la riduzione dell'altro. Quindi, per quanto riguarda il SILC conseguente ad operazioni di programmazione in cui si intende utilizzare un forte campo elettrico per ridurre sostanzialmente il tempo di programmazione, è essenziale sapere se l'effetto negativo dovuto all'aumento del campo prevalga o meno su quello positivo indotto dalla riduzione del tempo di programmazione.
Attualmente, è convinzione generale che l'effetto negativo prevalga e che un aumento di campo elettrico rispetto ai valori attualmente utilizzati (dell'ordine di 8 MV/cm) porti a caratteristiche di affidabilità insoddisfacenti. Tale convinzione è fondata sui risultati di esperimenti effettuati con tempi di programmazione Tpr fino a 1 μs che, in effetti, hanno mostrato come il degrado dell'ossido cresca con il campo elettrico di programmazione .
Scopo della presente invenzione è quello di mettere a disposizione un metodo di programmazione rapido, con il quale il livello di degrado possa essere nullo o trascurabile.
Inoltre, scopo dell'invenzione consiste nel mettere a disposizione nuove tipologie di memorie a porta flottante .
Secondo la presente invenzione vengono realizzati un metodo di programmazione rapida per effetto tunnel di celle di memoria a porta flottante secondo la rivendicazione 1 e celle di memoria a programmazione rapida, secondo le rivendicazioni 5-7.
L'invenzione si basa su studi effettuati dall'inventore; in tali studi è stato dimostrato che, a parità di carica trasferita, l'andamento del SILC non è monotono: il degrado, infatti, cresce al diminuire del tempo di programmazione (con conseguente aumento del campo elettrico) fino ad un certo valore (cioè nell'intervallo di valori esplorato finora e da cui proviene la convinzione circa la impossibilità di aumentare il valore del campo elettrico di programmazione senza degradare definitivamente la cella di memoria) per poi cominciare a diminuire .
Dal punto di vista fisico, la diminuzione del degrado dello strato di ossido al ridursi del tempo di programmazione (con contemporaneo aumento del campo elettrico applicato) è probabilmente dovuta ai tempi caratteristici di formazione del degrado permanente che, richiedendo modificazioni di tipo reticolare, non è un fenomeno istantaneo. Di conseguenza, programmando le celle di memoria con impulsi di tensione più brevi o confrontabili con tali tempi caratteristici, il degrado non avrebbe modo di manifestarsi (o avrebbe modo di manifestarsi solo in parte).
In particolare, lo studio dei fenomeni legati alla programmazione rapida su dispositivi largamente rappresentativi dello stato della tecnica, indica che i valori dei tempi di programmazione ai quali si verifica 1'inversione di tendenza sono dell’ordine di alcune decine di nanosecondi·, dunque alla portata dei tempi tipici di funzionamento dei moderni circuiti integrati.
Di conseguenza, utilizzando tempi di programmazione inferiori o uguali a 100 ns e campi elettrici sullo strato di ossido di tunnel maggiori o uguali a 10 MV/cm, è possibile programmare celle di memoria a porta flottante evitando che insorga in modo apprezzabile il fenomeno del SILC.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 illustra uno schema elettrico equivalente di una cella di memoria a porta flottante;
- la figura 2 illustra una sezione trasversale attraverso una fetta di materiale semiconduttore implementate la cella di memoria di fig. 1;
- la figura 3 mostra gli effetti sul SILC degli esperimenti di programmazione a carica costante, al variare del tempo di programmazione; e
- la figura 4 mostra una differente sezione trasversale, presa lungo una linea spezzata, attraverso una fetta di materiale semiconduttore e relativa ad una differente tecnologia di implementazione della cella di fig. 1.
In figura 1, una cella di memoria 1 a porta flottante comprende elettrodi di sorgente S, pozzo D e porta di controllo G, e una regione di porta flottante nella quale -viene immagazzinata carica che determina la condizione di conduzione o interdizione della cella di memoria 1 quando questa viene opportunamente polarizzata, in modo di per sé noto.
La figura 2 mostra una sezione trasversale attraverso una fetta di materiale semiconduttore alloggiente la cella di memoria 1 secondo una prima forma di realizzazione, comprendente un substrato 2 di tipo P alloggiante regioni 3, 4 di pozzo e, rispettivamente, sorgente, di tipo N+, collegate ai rispettivi elettrodi di sorgente S e pozzo D e delimitanti fra loro una regione di canale 10 formata dal substrato 2 stesso. Uno strato di ossido di porta 5 di spessore Tox separa e isola elettricamente il substrato 2 da una regione di porta flottante 6, tipicamente di silicio policristallino; uno strato di dielettrico interpoly 7 separa la regione di porta flottante 6 da una regione di porta di controllo 8, formata in una linea di parola, tipicamente di siliciò policristallino. Una regione di ossido 9 copre il substrato 2 e la regione di porta dì controllo 8, isolando completamente la regione di porta flottante 6 dall'esterno.
La quantità di carica nelle celle di memoria 1 è modificata tramite un'operazione di scrittura o programmazione della'cella di memoria stessa per effetto tunnel, applicando un'elevata tensione fra la regione di porta di controllo 8 e, generalmente, la regione di sorgente 4 (o la regione di canale 10) così da iniettare o estrarre cariche dalla regione di porta flottante 6, accoppiata capacitivamente alla regione di porta di controllo 6.
In particolare, secondo l'invenzione, applicando un'elevata tensione fra la regione di porta di controllo 8 e una delle regioni di pozzo 3 o sorgente 4 (o il substrato 2) in modo da determinare un campo elettrico sullo strato di ossido di porta 5 di almeno 10 MV/cm per un tempo di poche decine di ns (da 20-30 ns fino a 100 ns, preferibilmente circa 50 ns), è possibile programmare la cella di memoria 1 senza che questa subisca un degrado apprezzabile.
Al proposito, si faccia riferimento alla figura 3 che illustra gli effetti misurati sul SILC della variazione della durata Wp dell'impulso di programmazione in presenza di un alto valore del campo elettrico applicato a condensatori in condizioni di costanza di carica iniettata o estratta. Come si nota, il SILC (misurato come incremento di corrente ΔΙ ad una prefissata tensione di porta) ha un andamento non-monotono che cresce (con il valore del campo elettrico applicato) al diminuire della durata Wp dell'impulso fino ad un valore critico, al di sotto del quale il degrado diminuisce (nonostante l'aumento del valore del campo elettrico applicato) .
Quanto sopra è valido per qualunque tipo di cella di memoria a porta flottante, sia di tipo EEPROM, sia di tipo flash e indipendentemente dalla struttura della cella di memoria 1, sia del tipo a doppio strato di polisilicio, sia singolo strato. Ad esempio, in fig. 4 è mostrata una differente struttura di cella di memoria 1, relativa ad una soluzione a singolo strato di polisilicio. In dettaglio, in fig. 3, mostrante una sezione trasversale presa lungo tre piani fra loro non allineati, delimitati reciprocamente in fig. 3 da linee tratteggiate A, B, la cella di memoria 1 comprende un substrato 21 di tipo P, alloggiante regioni di tipo N+ includenti una regione di porta di controllo 22, una regione di iniettore tunnel 23, una regione di pozzo 24 e una regione di sorgente 25. Le regioni di pozzo 24 e di sorgente 25 delimitano fra loro una regione di canale 26 formata dal substrato 21. Al di sopra del substrato 21 si estende uno strato di ossido di porta 27, una cui porzione 27a, al di sopra della regione di iniettore tunnel 23, ha spessore inferiore rispetto al resto (e pari a Tox); a sua volta, al di sopra dello strato di ossido 27 si estende una regione polisilicio 28 completamente isolata. La regione di polisilicio 28 comprende una prima porzione 28a (al centro, in figura) estendentesi al di sopra della regione di canale 26 e formante la porta flottante della cella 20; una seconda porzione 28b, a destra, in corrispondenza della porzione di ossido a spessore ridotto 27a, formante una regione di programmazione, per l'iniezione o estrazione cariche per effetto tunnel; ed una terza porzione 28c (a sinistra) estendentesi al di sopra della regione di porta di controllo 22 e accoppiata capacitivamente a questa.
Anche per la forma di realizzazione di fig. 4, applicando una elevata tensione fra la regione di porta di controllo 22 e la regione di iniettore tunnel 23 in modo da determinare un campo elettrico sulla porzione di ossido a spessore ridotto 27a di almeno 10 MV/cm per un breve tempo, è possibile programmare la cella di memoria senza che questa subisca un degrado apprezzabile.
Da quanto sopra, nasce la possibilità di utilizzare transistori a porta flottante per realizzare memorie con tempi di accesso in scrittura paragonabili a quelli delle moderne celle DRAM (Dynamic Random Access Memory) per applicazioni sia di tipo ROM a programmazione veloce sia di tipo RAM, di tipo statico o dinamico.
La possibilità di evitare il problema del SILO (e quindi l'aumento progressivo delle perdite nell'ossido) consente di progettare celle di memoria essenzialmente sulla base della conducibilità che si è disposti ad accettare per bassi valori del campo elettrico applicato allo strato di ossido vergine, studiando condizioni di compromesso fra i tempi di ritenzione dei dati, lo spessore dello strato di ossido 5, e la tensione di programinazione, che determinano la realizzazione di celle di memoria utilizzabili per celle RAM di tipo statico piuttosto che dinamico oppure per memorie non volatili a programmazione veloce.
Fissato il valore del campo elettrico di programmazione, per utilizzare tensioni facilmente gestibili nei circuiti integrati (e nelle memorie non volatili in particolare) , sarebbe conveniente utilizzare strati di ossido particolarmente sottili. D'altra parte, la conducibilità dello strato di ossido, in presenza di un basso valore del campo elettrico applicato, cresce al diminuire dello spessore dello strato di ossido stesso.
Perciò, utilizzando strati di ossido relativamente spessi (Tox superiore a 5 nm), ed evitando il SILC mediante programmazione veloce, si può rendere trascurabile la perdita di carica da parte della regione di porta flottante, consentendo di realizzare memorie (operanti anche come RAM) di tipo essenzialmente statico (oltre che di tipo non volatile a programmazione rapida). In tal caso, le tensioni di programmazione sono necessariamente alte (tipicamente 13-15 V sullo strato di ossido di porta, che può richiedere tensioni ancora più alte fra la regione di porta di controllo 8 e le regioni 2, 3 o 4 per effetto dell'accoppiamento capacitivo fra la regione di porta flottante 6 e la regione di porta dì controllo 8). Viceversa, l’uso di strati di ossido di porta molto sottili può portare a valori della conducibilità a bassi campi tali da richiedere il rinfresco delle informazioni memorizzate.
In pratica, secondo una forma di realizzazione dell'invenzione e secondo una possibile scelta di compromesso, è possibile implementare una cella di memoria avente uno strato di ossido di porta di spessore pari a circa 5 nm. Una tale cella di memoria richiederebbe un tempo di rinfresco dell'ordine dell'ora, con grossi vantaggi (soprattutto dal punto di vista del consumo) rispetto alle celle DRAM attuali nelle quali sono necessari tempi di rinfresco dell'ordine dei millisecondi.
L'aumento del tempo di ritenzione dati, oltre che poter essere utilizzato in modo diretto per l'allungamento del tempo di rinfresco in memorie DRAM di tipo tradizionale, può consentire di realizzare memorie DRAM multilivello (dunque ad altissima densità), nelle quali il problema di mantenimento della carica memorizzata è di fondamentale importanza.
In pratica, utilizzando il concetto di programmazione veloce ed elevato campo elettrico, in base al compromesso scelto fra tali due grandezze (con tempi di programmazione uguali o inferiori a 100 ns, fino a 20-30 ns, ad esempio di 50 ns, campo elettrico di programmazione di almeno 10 MV/cm, fino a 12-13 MV/cm e oltre, compatibilmente con il circuito associato) nonché sulla base dello spessore dello strato di ossido (compreso fra 4 e 8 nm e anche inferiore, qualora la tecnologia e i tempi di ritenzione lo permettano, ad esempio di 5 nm), secondo differenti forme di realizzazione, è possibile ottenere celle di memoria a porta flottante definenti una delle seguenti tipologie:
1) cella di memoria flash Fully Fowler-Nordheim (o EEPROM) , eventualmente di tipo multilivello;
2) cella di memoria RAM statica ad alta tensione di programmazione;
3) cella di memoria RAM dinamica a bassa frequenza di rinfresco;
4) cella di memoria DRAM multilivello (con frequenze di rinfresco eventualmente simili a quelle attuali per limitare la perdita di carica).
Risulta infine chiaro che al metodo di programmazione e alla cella di memoria a porta flottante qui descritti ed illustrati possono essere apportate modifiche e varianti possono essere apportate modifiche e varianti senza per questo uscire dall'ambito protettivo della presente invenzione, come definito dalle rivendicazioni. In particolare, si sottolinea che le strutture di celle di memoria mostrate nelle figure 2 e 4 sono solo esempi e l’invenzione è applicabile anche a celle a porta flottante aventi differente geometria.
Claims (10)
- R I V E N D I C A Z I O N I 1. Metodo di programmazione rapida per effetto tunnel di una cella di memoria a porta flottante (1), avente una regione di porta flottante (6) separata da una regione di substrato (2, 3, 4) tramite uno strato di ossido di porta (5), comprendente la fase di applicare un campo elettrico a detto strato di ossido di porta, caratterizzato dal fatto che detta fase di applicare comprende l'applicazione di un campo elettrico di almeno 10 MV/cm per un tempo di programmazione minore o uguale a 100 ns.
- 2. Metodo secondo la rivendicazione 1, caratterizzato dal fatto che detto tempo di programmazione è compreso fra 20 e 100 ns, preferibilmente pari a circa 50 ns.
- 3. Metodo secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detto strato di ossido di porta (5) di detta cella di memoria a porta flottante (1.) ha spessore inferiore a 10 nm.
- 4. Metodo secondo la rivendicazione 3, caratterizzato dal fatto che detto strato di ossido di porta (5) di detta cella di memoria a porta flottante (1) è compreso fra 4 e 8 nm, preferibilmente è pari a circa 5 nm.
- 5. Cella di memoria (1) RAM dinamica, caratterizzata dal fatto di comprendere una regione di porta flottante (6) scrivibile mediante programmazione rapida.
- 6. Cella di memoria (1) RAM statica, caratterizzata dal fatto di comprendere una regione di porta flottante (6) scrivibile mediante programmazione rapida.
- 7. Cella di memoria (1) flash a porta flottante, caratterizzata dal fatto di comprendere una regione di porta flottante (6) scrivibile mediante programmazione rapida .
- 8. Cella di memoria secondo una qualsiasi delle rivendicazioni 5-7, avente una regione di porta flottante (6) separata da una regione di substrato (2-4) tramite uno strato di ossido di porta (5), caratterizzata dal fatto che detto strato di ossido di porta dì detta cella di memoria a porta flottante (1) ha spessore di, al massimo, 10 nm.
- 9. Cella di memoria secondo la rivendicazione 8, caratterizzata dal fatto che detto strato di ossido di porta (5) di detta cella di memoria a porta flottante (1) è compreso fra 4 e 8 nm, preferibilmente è pari a circa 5 nm.
- 10. Metodo di programmazione rapida per effetto tunnel di una cella di memoria a porta flottante, cella di memoria RAM statica, RAM dinamica o flash, sostanzialmente come descritti con riferimento ai disegni allegati.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT98TO000557A ITTO980557A1 (it) | 1998-06-26 | 1998-06-26 | Metodo di programmazione rapida per effetto tunnel di memorie a porta flottante |
| US09/344,425 US6172913B1 (en) | 1998-06-26 | 1999-06-25 | Method for fast programming floating gate memories by tunnel effect |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT98TO000557A ITTO980557A1 (it) | 1998-06-26 | 1998-06-26 | Metodo di programmazione rapida per effetto tunnel di memorie a porta flottante |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ITTO980557A0 ITTO980557A0 (it) | 1998-06-26 |
| ITTO980557A1 true ITTO980557A1 (it) | 1999-12-26 |
Family
ID=11416880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT98TO000557A ITTO980557A1 (it) | 1998-06-26 | 1998-06-26 | Metodo di programmazione rapida per effetto tunnel di memorie a porta flottante |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6172913B1 (it) |
| IT (1) | ITTO980557A1 (it) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366013B2 (en) * | 2005-12-09 | 2008-04-29 | Micron Technology, Inc. | Single level cell programming in a multiple level cell non-volatile memory device |
| US10861550B1 (en) * | 2019-06-06 | 2020-12-08 | Microchip Technology Incorporated | Flash memory cell adapted for low voltage and/or non-volatile performance |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5986931A (en) * | 1997-01-02 | 1999-11-16 | Caywood; John M. | Low voltage single CMOS electrically erasable read-only memory |
| KR100272037B1 (ko) * | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
| JPH10256400A (ja) * | 1997-03-10 | 1998-09-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US6009017A (en) * | 1998-03-13 | 1999-12-28 | Macronix International Co., Ltd. | Floating gate memory with substrate band-to-band tunneling induced hot electron injection |
-
1998
- 1998-06-26 IT IT98TO000557A patent/ITTO980557A1/it unknown
-
1999
- 1999-06-25 US US09/344,425 patent/US6172913B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6172913B1 (en) | 2001-01-09 |
| ITTO980557A0 (it) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100379001C (zh) | 陷入式只读非挥发性记忆体 | |
| US20050276105A1 (en) | Nand-type non-volatile memory cell and method for operating same | |
| US5053842A (en) | Semiconductor nonvolatile memory | |
| US7391663B2 (en) | Structure and method for measuring the channel boosting voltage of NAND flash memory at a node between drain/source select transistor and adjacent flash memory cell | |
| EP1573820A1 (de) | Fin-feldeffekttransistor-speicherzelle, fin-feldeffekttransistor-speicherzellen-anordnung und verfahren zum herstellen einer fin-feldeffekttransistor-speicherzelle | |
| US20070230247A1 (en) | Trapping storage flash memory cell structure with undoped source and drain regions | |
| CN101483065B (zh) | 操作存储器的方法及其非易失性存储器 | |
| US6956768B2 (en) | Method of programming dual cell memory device to store multiple data states per cell | |
| WO1983003166A1 (en) | An electrically alterable, nonvolatile floating-gate memory device | |
| ITTO980557A1 (it) | Metodo di programmazione rapida per effetto tunnel di memorie a porta flottante | |
| US9324431B1 (en) | Floating gate memory device with interpoly charge trapping structure | |
| US6768673B1 (en) | Method of programming and reading a dual cell memory device | |
| US7596028B2 (en) | Variable program and program verification methods for a virtual ground memory in easing buried drain contacts | |
| KR20010091532A (ko) | 스플릿 게이트형 플래쉬 메모리 | |
| US20070045719A1 (en) | Multi-purpose semiconductor device | |
| Hieda et al. | Optimum design of dual-control gate cell for high-density EEPROM's | |
| KR100445504B1 (ko) | 불휘발성 반도체 기억장치의 기록 및 소거방법 | |
| CN1414626A (zh) | P型信道氮化硅只读存储器的擦除方法 | |
| JP7351863B2 (ja) | フラッシュメモリシステム内のワード線と制御ゲート線との間の結合を低減するための方法及び装置 | |
| KR100488583B1 (ko) | 듀얼비트게이트분리형플래쉬메모리소자및그의구동방법 | |
| US7561470B2 (en) | Double-side-bias methods of programming and erasing a virtual ground array memory | |
| JP3120923B2 (ja) | 不揮発性半導体記憶装置の使用方法 | |
| CN100461425C (zh) | P型沟道存储器的操作方法 | |
| JP2506159B2 (ja) | 半導体記憶装置 | |
| CN100444285C (zh) | 多重位闪存的参考电流产生电路 |