ITTO981035A1 - Circuito ad aggancio di fase. - Google Patents

Circuito ad aggancio di fase. Download PDF

Info

Publication number
ITTO981035A1
ITTO981035A1 IT001035A ITTO981035A ITTO981035A1 IT TO981035 A1 ITTO981035 A1 IT TO981035A1 IT 001035 A IT001035 A IT 001035A IT TO981035 A ITTO981035 A IT TO981035A IT TO981035 A1 ITTO981035 A1 IT TO981035A1
Authority
IT
Italy
Prior art keywords
signal
oscillator
frequency
band
circuit according
Prior art date
Application number
IT001035A
Other languages
English (en)
Inventor
Emanuele Balistreri
Marco Burzio
Original Assignee
Cselt Oratelecom Italia Lab S P A
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cselt Oratelecom Italia Lab S P A filed Critical Cselt Oratelecom Italia Lab S P A
Priority to IT1998TO001035A priority Critical patent/IT1303599B1/it
Publication of ITTO981035A0 publication Critical patent/ITTO981035A0/it
Priority to US09/439,959 priority patent/US6259327B1/en
Priority to EP99124547A priority patent/EP1011198B1/en
Priority to AT99124547T priority patent/ATE335305T1/de
Priority to JP11350304A priority patent/JP2000183734A/ja
Priority to DE69932583T priority patent/DE69932583T2/de
Priority to CA002292042A priority patent/CA2292042C/en
Publication of ITTO981035A1 publication Critical patent/ITTO981035A1/it
Application granted granted Critical
Publication of IT1303599B1 publication Critical patent/IT1303599B1/it

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

TESTO DELLA DESCRIZIONE
La presente invenzione si riferisce ai circuiti ad aggancio di fase, circuiti correntemente denominati PLL (acronimo delle parole Phase Locked Loop) .
In modo più specifico, l'invenzione riguarda un perfezionamento della soluzione descritta nella domanda di brevetto italiano,T097A000970, assegnata in titolarità alla stessa titolare .della presente domanda. Tale precedente domanda, presa come modello per il preambolo della rivendicazione 1, è compresa nello stato della tecnica ai sensi dell'Art.
14, terzo comma 1.i..
Il circuito ad aggancio di fase oggetto della domanda citata comprende un comparatore suscettibile di generare, a partire da un segnale di ingresso e da un segnale di retroazione, un segnale di scostamento nonché un filtro di anello alimentato con tale segnale di scostamento. E' poi prevista la presenza di un oscillatore per generare, a partire da almeno un segnale di pilotaggio desunto dal segnale di scostamento filtrato dal filtro di anello, un segnale di uscita in condizione di aggancio con il segnale di ingresso. L'oscillatore è suscettibile di funzionare secondo una pluralità di caratteristiche che correlano il segnale di pilotaggio al segnale di uscita. Sono previsti mezzi di controllo interni al circuito per dare origine a detta pluralità di caratteristiche e comandare automaticamente e selettivamente il funzionamento dell'oscillatore secondo una caratteristica selettivamente determinata a partire dalla suddetta pluralità di caratteristiche .
La presente invenzione è nata nell'intento principale di migliorare le caratteristiche di flessibilità ed affidabilità di funzionamento di un tale circuito, in particolare per guanto riguarda la possibilità di far funzionare l'oscillatore, e dunque il circuito di aggancio di fase nel suo complesso, non solo ad una frequenza predeterminata, ma in un campo di frequenze sufficientemente ampio.
Per fissare le idee ci si può riferire, a titolo di esempio, ad un campo compreso fra 100 MHz e 2 GHz: è comunque evidente che il riferimento a tali valori numerici non è in alcun modo limitativo della portata dell'invenzione.
Nell'intento di soddisfare questa esigenza è però necessario tener conto di diversi fattori.
In primo luogo, l'oscillatore, di sòlito un VCO (voltage controlled oscillatori, è un dispositivo con una grande dinamica di uscita (frequenza di oscillazione) associata ad una piccola dinamica di ingresso (tensione di controllo).
L'avere un grande campo di sintonizzabilità, mentre è un vantaggio per la flessibilità d'uso e per le maggiori possibilità d'impiego, risulta un fattore critico (destabilizzante) se si considera la piccola dinamica di ingresso.
La tensione di controllo, infatti, non può avere una escursione maggiore della tensione di alimentazione del dispositivo (ad es. 2V), il che, nel caso di un oscillatore in grado di coprire ad es. il campo di frequenze in precedenza indicato, comporta una sensibilità maggiore di 1 GHz/V. Una tale sensibilità rende estremamente critica la realizzazione del dispositivo poiché ogni disturbo, seppur piccolo, provoca una notevole perturbazione nella frequenza di uscita. E' da notare inoltre che in condizioni normali di funzionamento il sistema si aggancia sulla frequenza di interesse ed utilizza la tensione di controllo per mantenere l'aggancio. L'entità delle relative correzioni è di solito senz'altro piccola rispetto alla tensione che fissa la frequenza nominale: si corre quindi il rischio di trovarsi con un dispositivo che sfrutta buona parte della sua dinamica di ingresso per la determinazione della frequenza nominale, utilizzando invece lina parte minima di tale dinamica per la normale funzione di inseguimento.
L'esigenza di operare selettivamente a frequenze comprese in un'ampia gamma di possibile variazione rende poi il circuito intrinsecamente più sensibile alle variazioni delle caratteristiche di funzionamento dell'oscillatore,, soprattutto per guanto riguarda le variazioni legate al processo di fabbricazione del circuito, realizzato tipicamente secondo la tecnologia dei circuiti integrati.
Nel contempo si vuole fare in modo che la sensibilità o guadagno dell'oscillatore rimanga contenuta così da poter corrispondentemente ridurre la frequenza di taglio della funzione di trasferimento della fase del PLL (con conseguente contenimento degli effetti di rumore), non essendo possibile -per ben noti fenomeni legati al processo di integrazione del circuito - raggiungere valori molto elevati per la capacità corrispondente al comportamento del filtro di anello.
Infine, nel cercare di contemperare le varie esigenze sopra esposte incrementando il numero delle possibili caratteristiche di funzionamento dell'oscillatore è necessario tenere conto del fatto che:
- il processo di convergenza dell'oscillatore (e dunque del circuito ad aggancio di fase) verso il punto di funzionamento ottimale deve essere sufficientemente rapido e, nel contempo,
il circuito deve presentare una certa refrattarietà nei confronti dei fenomeni suscettibili di indurre lo spostamento del circuito.rispetto al punto di funzionamento raggiunto con il processo di convergenza iniziale.
Secondo la presente invenzione, tale scopo viene raggiunto grazie ad un circuito avente le caratteristiche richiamate nelle rivendicazioni che seguono .
Naturalmente, anche se la parte introduttiva della presente descrizione e la successiva descrizione particolareggiata di un esempio di attuazione dell'invenzione si riferiscono a un PLL destinato ad essere realizzato sotto forma di circuito integrato, la portata dell'invenzione non deve essere considerata in alcun modo limitata a tale specifico contesto. In pratica, l'invenzione trova applicazione in tutte le situazioni in cui si determinano, singolarmente o in combinazione, i problemi enunciati in precedenza. Ciò vale in particolare per quanto riguarda la realizzazione dell'oscillatore.
L'invenzione verrà ora descritta, a puro titolo di esempio non limitativo, con riferimento ai disegni annessi, nei quali:
- la figura 1 illustra, sotto forma di un generale schema a blocchi, la struttura di un circuito realizzato secondo l'invenzione,
- la figura 2 illustra una possibile struttura di un primo elemento del circuito della figura 1, - le figure 3 e 4 illustrano, a successivi livelli di approfondimento, le caratteristiche di alcuni degli elementi illustrati nella figura 1,
- la figura 5 è un diagramma che rappresenta possibili caratteristiche di funzionamento dell'elemento illustrato nella figura 2, e
- la figura 6, comprendente quattro cronogrammi sovrapposti, indicati con 6a-6d, illustra in dettaglio il funzionamento delle parti di circuito a cui si riferiscono le figure 3 e 4.
Nello schema a blocchi della figura 1, il riferimento 1 indica nel complesso un circuito PLL che, secondo una configurazione di per sé nota, comprende i seguenti elementi o moduli:
- un comparatore di fase/frequenza 2 avente associato, come circuito di uscita, un circuito 3 del tipo correntemente denominato "pompa di corrente",
- un filtro di anello 4 che riceve il segnale di uscita della pompa di corrente 3,
- un oscillatore 5, configurato come VCO (oscillatore controllato in tensione) e pilotato dal segnale di uscita del filtro di anello 4,
- un divisore di frequenza 7 eventualmente inserito nell’anello di.retroazione del circuito per la funzione di sintesi (se richiesta), e
- un modulo generale di controllo 8 destinato a permettere la riconfigurazione del circuito secondo le modalità meglio illustrate nel seguito.
Quanto al divisore 7, va ancora ricordato il fatto che lo stesso può operare sia con un fattore di divisione superiore all'unità, sia - in alcune applicazioni - con un fattore di divisione inferiore all'unità, operando quindi in pratica come un moltiplicatore.
I riferimenti 20, 21 e 22 indicano nel complesso le linee attraverso le quali il modulo di controllo 8 interagisce, secondo le modalità meglio descritte nel seguito, con l'oscillatore 5, il filtro 4 ed il circuito 3.
II segnale nei confronti del quale deve essere svolta la funzione di aggancio di fase e/o aggancio e moltiplicazione di frequenza secondo 1'esempio di realizzazione descritto è stato denominato CLKIN.
Nella descrizione che segue si è supposto che il segnale CLKIN sia essenzialmente un segnale di orologio con una frequenza data. La soluzione secondo l'invenzione si presta però ad essere applicato anche in situazioni in cui.il regnale di ingresso al blocco 2 è costituito da un segnale dati nei confronti del quale si desidera svolgere una funzione di recupero del segnale di orologio ("clock recovery"). In questo caso la "frequenza data" di cui si parla nelle rivendicazioni annesse è evidentemente la frequenza di cifra del suddetto segnale dati. In tal caso sulla linea 11 sarà comunque presente un segnale di orologio quale CLKIN. Il segnale CLKIN viene portato su una linea 10 all'ingresso del comparatore 2 e, su una linea 11, ad uno degli ingressi del modulo di controllo 8. Quest'ultimo riceve anche, tramite la linea 21, un segnale corrispondente all'uscita del comparatore 2, in particolare il segnale di uscita dal filtro di anello 4. Questa scelta non deve comunque ritenersi vincolante: una funzione sostanzialmente simile potrebbe essere pilotata, ad esempio, in funzione dell'uscita della pompa di corrente 3. In ogni caso, il pilotaggio in funzione dell'uscita del filtro di anello 4 si dimostra vantaggioso perché trae beneficio dall'azione filtrante attuata dal filtro 4 stesso.
Il segnale di uscita dell'oscillatore 5, denominato CLKOUT, costituisce il segnale di uscita del circuito, presente su una linea 14.
Anche se questa soluzione non è stata qui rappresentata per semplicità, lo stesso segnale può essere anche inviato ad un divisore che deriva dallo stesso un segnale di uscita diviso in frequenza.
Un segnale di retroazione, denominato FBCLK, presente su una linea 17, viene rinviato verso il comparatore 2 attraverso il divisore 7 e una linea 19.
Così come comprensibile per il tecnico esperto del settore, l'accessibilità della linea 17 dall'esterno del circuito 1 è destinata a consentire una maggiore flessibilità nella realizzazione della chiusura dell'anello di retroazione.
L'azione di retroazione verso il comparatore 2 può quindi essere realizzata tanto a partire dal segnale di uscita CLKOUT presente sulla linea 14 quanto a partire da un qualsiasi altro elemento disposto a valle della linea 14, ad esempio a partire dal segnale di uscita diviso in frequenza.
Nel seguito della presente descrizione, si potrà comunque immaginare che la linea di retroazione 17 sia semplicemente chiusa sulla linea di uscita 14 così come schematicamente indicato nella figura 1 con linea a tratti.
Una caratteristica preferenziale del circuito 1 (non riprodotta per semplicità nello schema generale della figura 1, ma comunque desumibile, ad esempio, dalle figure 2 e 3, relative ai singoli elementi) è data dal ricorso, almeno per la pompa di corrente 3, il filtro di anello 4 e l'oscillatore 5, ad una struttura differenziale. Con struttura differenziale (o bilanciata) si intende qui indicare in.generale una struttura in cui il segnale tra-sferito da un elemento all'altro è in realtà costituito dalla differenza del valore di segnale (tipicamente di tensione) presente su due linee complementari, rispettivamente positiva e negativa (o invertente).
Questa scelta offre fra l'altro il vantaggio di conseguire una minore sensibilità nei confronti del rumore, in particolare del rumore sull'alimentazione, dando anche origine ad una minore generazione di disturbi (è infatti possibile lavorare con segnali più piccoli e complementari, con circuiti che funzionano in zona lineare).
Lo schema della figura 2 illustra in maggior dettaglio la struttura dell'oscillatore 5, realizzato secondo la tipica configurazione dell'oscillatore ad anello. La struttura, di per sé nota, comprende nell'esempio di attuazione illustrato quattro elementi o stadi di ritardo 23 collegati in cascata fra loro: si noti la struttura complementare delle rispettive linee di collegamento 24 nonché della linea di retroazione 25 che collega (in modo invertente, quindi creando una controreazione negativa) l'uscita dell'elemento di ritardo 23 più a valle con l'ingresso dell'elemento analogo situato più a monte.
Il riferimento numerico 26 indica un circuito tampone (buffer) di uscita che interviene sui segnali di uscita dell'elemento 23 più a valle così da renderlo compatibile per l'invio sulla linea 14.
Il riferimento 27 indica un circuito di controllo che riceve in ingresso (di preferenza in configurazione complementare, su due linee indicate rispettivamente con 41 e 42) il segnale di uscita del filtro di anello 4. Il circuito 27 riceve anche, quali segnali di controllo della configurazione, i segnali provenienti sulla linea 20.
Lo schema di oscillatore illustrato nella figura 2 prevede che il controllo di frequenza venga effettuato variando l'impedenza di uscita del singolo stadio (o elemento) 23, mirando altresì a conseguire un'escursione di tensione costante all'uscita del singolo stadio.
Il modulo di controllo 8 agisce sul modulo 27 in modo che il VCO operi secondo una fra più caratteristiche frequenza/tensione così come schematicamente illustrato nel diagramma della figura 5.
Tale figura illustra i possibili andamenti della caratteristica frequenza/tensione dell'oscillatore 5.
In particolare, in una forma di attuazione sperimentata in modo del tutto soddisfacente erano presenti 256 caratteristiche (ossia 2<n >con n=8, ma il numero delle caratteristiche può essere idealmente qualsiasi, dunque anche diverso da una potenza di due). Ciascuna caratteristica corrisponde ad una diversa configurazione di pilotaggio dell'oscillatore· 5 da parte del circuito 27, ossia ad un certo numero di comportamenti differenziati dell'andamento della frequenza di uscita in funzione dei segnali di comando ricevuti a partire dal modulo 8. La disponibilità di una fascia di caratteristiche così nutrita consente di coprire una gamma molto ampia di possibile variazione della frequenza di funzionamento dell'oscillatore mantenendo basso il guadagno dell'oscillatore. Quest'ultimo parametro determina infatti l'escursione in frequenza della singola caratteristica. La - copertura di un'ampia gamma di frequenza-.-di funzionamento viene invece conseguita proprio grazie all'elevato numero di caratteristiche disponibili.
Per chiarezza, va detto che nella figura 5 è stata rappresentata solo una parte delle suddette caratteristiche: la densità della relativa tessitura è infatti così elevata da impedirne la completa riproduzione nella scala della figura 5. L'andamento delle caratteristiche rappresentate non è costante ma può essere influenzato da numerosi fattori quali, ad esempio, la temperatura ambientale, possibili variazioni della tensione di alimentazione ovvero diversi risultati del processo tecnologico di fabbricazione del circuito quale circuito integrato. Ad esempio gli esperti del settore distinguono frequentemente fra parametri di processo "veloci" e parametri di processo "lenti" in quanto la variabilità dei risultati del processo tecnologico si traduce in pratica in una maggiore o minore velocità di funzionamento del componente.
I suddetti fattori di variabilità interagiscono con l’esigenza di fare in modo che il circuito secondo l’invenzione possa funzionare nell'ambito di un'ampia gamma di possibile variazione (si veda, ad esempio, il campo di valori numerici citato - a puro titolo di esempio - nella parte introduttiva della presente descrizione).
La previsione di un oscillatore 5 suscettibile di funzionare secondo una caratteristica frequenza/tensione identificata selettivamente in una fascia molto fitta di caratteristiche disponibili (in numero di 256 nell'esempio di attuazione qui illustrato) consente di ottimizzare il funzionamento del circuito adattando il comportamento dell'oscillatore 5 alle specifiche condizioni di funzionamento. In particolare, il fatto che le caratteristiche della fascia illustrata nella figura 5 presentino nel loro tratto intermedio un coefficiente angolare crescente mano a mano che si sale nella fascia consente di attuare una funzione di adattamento il cui effetto pratico è quello di mantenere limitata e sostanzialmente costante la sensibilità dell'oscillatore 5 (in termini di rapporto fra guadagno e frequenza nominale di funzionamento) al variare dei parametri, in particolare con un’azione di regolazione che ha le caratteristiche di una funzione di adattamento automatico.
La precedente domanda T097A000970, già citata nella parte introduttiva della descrizione, descrive la possibile realizzazione di una funzione di inseguimento automatico della caratteristica ottimale seguita da una funzione di permanenza su tale caratteristica configurata in modo tale da impedire o quanto meno rendere molto improbabili (se non a fronte di un cambiamento radicale delle condizioni di funzionamento del dispositivo) ulteriori cambi di caratteristica. L'esempio di attuazione descritto nella domanda precedente prevede che l'inseguimento della caratteristica ottimale venga attuato partendo da un punto iniziale (di solito corrispondente all'attivazione del circuito) localizzato al disotto del diagramma delle caratteristichè (al riguardo si può far riferimento al diagramma della figura 5 di questa descrizione) per poi procedere al raggiungimento del punto di lavoro ottimale attraverso successivi passi o salti fra caratteristiche adiacenti.
Questa soluzione risulta senz'altro soddisfacente fino a quando il numero delle caratteristiche potenzialmente destinate ad essere esplorate è contenuto (ad esempio in numero di otto). Quando il numero delle caratteristiche aumenta (ad esempio raggiungendo il valore di 256, come nell'esempio qui illustrato) la ricerca del punto di lavoro ottimale attraverso successivi salti -fra caratteristiche adiacenti può risultare'penalizzante in termini di rapidità di raggiungimento delle condizioni ottimali di funzionamento del dispositivo.
Per questo motivo, nella soluzione secondo l'invenzione è previsto che il raggiungimento della condizione ottimale di funzionamento possa avvenire in due stadi o fasi successivi.
La prima fase può essere vista essenzialmente come un'identificazione grossolana (coarse) del punto di lavoro, attuata facendo convergere il dispositivo verso una delle due caratteristiche più vicine rispetto al punto di lavoro ottimale. Si apprezzerà peraltro che la connotazione di "grossolana" attribuita a questa fase non è del tutto propria in quanto tale fase è suscettibile di concludersi con il raggiungimento rapido della condizione di funzionamento ottimale. Anche qualora ciò non avvenga, il carattere non-ottimo della condizione di convergenza conseguita è comunque marginale, dal momento che il conseguimento della condizione ottimale richiede in pratica solo lo svolgimento di un passo corrispondente al passaggio ad una caratteristica adiacente, molto vicina (proprio per la tessitura molto densa della fascia delle caratteristiche di funzionamento ammissibili: si veda in proposito la figura; 5). -....
Passando ad esaminare la struttura del modulo 8 così come rappresentata in figura 3, i riferimenti 30 e 40 rappresentano due moduli di controllo che, cooperando con un ulteriore modulo di prepolarizzazione 50, consentono di realizzare l'adattamento delle caratteristiche di funzionamento del circuito attuando in successione le due fasi di regolazione grossolana (modulo 30) e fine (modulo 40) descritte in precedenza.
Il modulo 30 è essenzialmente configurato come un contatore che riceve in ingresso il segnale CLKIN (dalla linea 11) nonché il segnale di uscita dell 'oscillatore 5 o del divisore 7 - se presente (linea 190 della figura 1). Il modulo 30 si trova quindi ad operare sulla frequenza data dal segnale di ingresso CLKIN e su una seconda frequenza - comunque correlata alla frequenza di uscita dell'oscillatore 5 - in quanto costituta dalla frequenza di uscita dell'oscillatore 5 in forma diretta ovvero sotto forma di un sottomultiplo/multiplo di divisione (qualora sia presente il divisore 7). Il contatore 30 presenta, oltre ad un ingresso di ripristino (RESET, vedere il cronogramma della figura 6a), un'ulteriore linea di ingresso 31 sul quale è presente, proveniente dal modulo 50, il segnale PREPOL il cui andamento è rappresentato nel cronogramma d della figura 6 e che costituisce in sostanza un segnale di abilitazione per il modulo 30.
Il contatore 30 presenta poi due linee di uscita, indicate con 301 e 302, che trasferiscono verso il modulo 50 due segnali denominati rispetti-vamente FHIGH e STROBECOARSE. Il primo di questi identifica, come meglio si vedrà nel seguitò, il verso di movimento nella esplorazione per bande della fascia di caratteristiche della figura 5. Il secondo segnale è essenzialmente un segnale di validazione del primo.
Il modulo 40 (in una certa misura assimilabile nella sua funzione al complesso dei moduli denominati 80 e 81 nella descrizione della domanda T097A000970) riceve in ingresso, su due linee 210 e 211 (corrispondenti alla linea 21 della figura 1, rappresentata nella figura 3 con la sua struttura bilanciata) il segnale di uscita del filtro 4. Il modulo 40 riceve inoltre in ingresso, oltre al segnale CLKIN disponibile sulla linea 11 ed al segnale di ripristino RESET, il segnale PREPOL presente sulla linea 31.
L'uscita del modulo 40...è'costituita da altre due linee 401 e 402 dirette verso il modulo 50 su cui sono presenti rispettivi segnali denominati UP/DOWN e STROBEFINE. Il primo segnale fornisce l'indicazione relativa al possibile spostamento verso la caratteristica immediatamente superiore (UP) o immediatamente inferiore (DOWN). Anche in questo caso il secondo segnale costituisce il segnale di validazione del primo.
Il modulo 50 riceve in ingresso i segnali provenienti sulle linee 301, 302, 401, 402, nonché il segnale di ripristino RESET generando in uscita:
- sulla linea 20, il segnale di comando diretto verso l'oscillatore 5,
- sulla linea 22, un segnale denominato LOCK-FILTER, diretto verso il circuito 3 e destinato ad inibire l'azione di controllo del filtro di anello 4 sulla frequenza dell'oscillatore 5 durante la fase di esplorazione per bande della fascia di caratteristiche della figura 5, e
- sulla linea 31, il segnale PREPOL.
Lo schema della figura 4 illustra in ancora maggior dettaglio la generazione dei segnali FHIGH e STROBECOARSE presenti sulla linea 301 e 302 nell'ambito del modulo 30. In particolare,.nello schema della figura 4 il riferimento 310 indica un circuito che realizza una base tempi in funzione della frequenza del segnale CLKIN proveniente sulla linea 11.
Il riferimento 311 indica un contatore quale, ad esempio, un contatore binario in grado di contare fino ad un valore (ad esempio pari a 256) dipendente dalla precisione con cui si vuole effettuare il confronto fra la frequenza in ingresso sulle linee 11 e 190. Il contatore 311 riceve in ingresso il segnale presente sulla linea 190 {in pratica la frequenza dell<1>oscillatore 5 eventualmente divisa per il fattore di divisione del divisore 7, se presente). Il collegamento fra la base tempi 310 e il contatore 311 è costituito da due linee 3101 e 3102. La linea 3101 porta un segnale di abilitazione periodica al conteggio la cui durata è determinata dalla precisione con cui si vuole effettuare il confronto fra le due frequenze in ingresso sul modulo 30. Ad esempio tale durata può essere scelta pari a 256 volte il periodo del segnale CLKIN presente sulla linea 11. La linea 3102 porta un segnale che ripristina periodicamente il contatore 311 al termine della finestra di abilitazione corrispondente al segnale presente sulla linea 3101.
Il segnale presente sulla linea 3102 corrisponde praticamente al segnale STROBECOARSE.
Il segnale FHIGH corrisponde invece all'uscita di overflow del contatore 311 fatta passare attraverso un circuito tampone 312 costituito di solito da un flip-flop.
Con riferimento alla figura 6, i quattro cronogrammi indicati dalle lettere a, b, c e d corrispondono essenzialmente all'andamento dei segnali RESET, STROBECOARSE, LOCKFILTER e PREPOL illustrati rispettivamente :
- nella fase iniziale di identificazione "grossolana" della caratteristica di funzionamento (fase di prepolarizzazione, indicata con il riferimento A), e
- alla successiva fase di funzionamento normale, con abilitazione della funzione di regolazione fine, nei termini meglio descritti nel seguito (fase B).
In termini essenziali, all'avviamento del circuito il sistema mira a scegliere la caratteristica migliore (quella la cui posizione di riposo sia la più vicina alla frequenza nominale - quella determinata in pratica dalla frequenza del segnale CLKIN) tramite un meccanismo dicotomico.
In pratica, il relativo meccanismo di scelta della caratteristica migliore viene condotto esplorando la fascia delle caratteristiche rappresentate nella figura 5 per bande di ampiezza progressivamente sempre più ristretta. Ciò avviene in particolare in base ai seguenti criteri, descritti con riferimento alla possibile presenza di 256 caratteristiche.
Di preferenza, all'avviamento della fase A, il modulo 50 interviene sul filtro 4 attraverso il segnale LOCKFILTER in modo da inibire la funzione di controllo della frequenza dell'oscillatóre 5 da parte del filtro 4 stesso.
Il modulo 50 seleziona la caratteristica mediana nella fascia delle caratteristiche possibili: nel presènte caso, la 128ma caratteristica.
Si procede quindi a confrontare la frequenza di riferimento CLKIN con quella presente sulla linea 190 e, a seconda dell'esito di tale confronto, dunque in funzione del segno della differenza fra le frequenze presenti sulle linee 11 e 190, si passa alla frequenza mediana di una delle due bande in cui la fascia delle caratteristiche di funzionamento rappresentata nella figura 5 risulta suddivisa dalla caratteristica al momento selezionata (la 128ma, nell'esempio considerato).
In pratica, se la frequenza dell'oscillatore 5 (eventualmente divisa dal divisore 7) risulta maggiore di quella di riferimento (differenza di segno positivo), allora si passa alla caratteristica mediana della banda inferiore, posizionandosi sulla (128-64)ma caratteristica.
Se, al contrario, la frequenza dellOscillatore 5 è riscontrata essere minore di quella di riferimento (differenza di segno negativo), allora si passa alla caratteristica mediana della banda superiore, ossia alla (128+64)ma caratteristica.
A questo punto l'operazione si ripete nell'ambito della banda (inferiore o superiore) scelta in precedenza. La rispettiva caratteristica mediana -la (128+64)ma ovvero la (128-64)ma - suddivide infatti la rispettiva banda in due sottobande di ampiezza pari all'unità di quella considerata nel passo di selezione precedente. La - nuova - frequenza dell'oscillatore 5 viene allora confrontata con quella di riferimento passando, a seconda dell'esito del confronto, alla caratteristica corrispondente alla precedente -32 oppure alla caratteristica precedente 32.
Il suddetto procedimento viene -ripetuto per n passi (nel presente caso, otto) sino a quando il sistema si è assestato sulla caratteristica la cui frequenza di riposo è la più vicina alla frequenza di riferimento.
Si apprezzerà che il suddetto procedimento di ricerca della caratteristica di funzionamento presenta una rapida convergenza, dal momento che il numero dei passi è legato al logaritmo in base 2 del numero delle caratteristiche.
Un esempio di pratica attuazione del procedimento descritto sulla base della struttura circuitale delle figure 3 e 4 può essere illustrato con riferimento ai cronogrammi della figura 6.
All'accensione o al ripristino del circuito (segnale di RESET applicato ai moduli 30, 40 e 50) i segnali LOCKFILTER e PREPOL (figure 6c e 6d) diventano alti.
Il comparatore di frequenza (blocchi 310 e 311) è attivo, e la caratteristica selezionata dal prepolarizzatore 50 è quella mediana (la 12Bina, nell'esempio di attuazione illustrato). Il segnale di controllo proveniente dal filtro 4 viene reso nullo (segnale LOCKFILTER sulla linea 22) in modo tale da considerare il centro delle caratteristiche.
Il comparatore di: frequenza inizia il confronto fra la frequenza esterna di riferimento CLKIN, presente sulla linea 11, e la frequenza dell'oscillatore 5 (eventualmente divisa del divisore 7), rilevata sulla linea 190.
In pratica, al termine dell'intervallo di abilitazione generato sulla linea 3101 del blocco 310, si verifica se il contatore 311 ha raggiunto o meno la condizione di overflow, evento indicativo del fatto che la frequenza presente sulla linea 190 è superiore alla frequenza CLKIN presente sulle linee 11. Tale evento è memorizzato dal flip-flop 312 che genera il segnale FHIGH. Tale segnale è quindi alto se l'oscillatore ha la frequenza maggiore rispetto alla frequenza di riferimento CLKIN ovvero basso se l'oscillatore ha frequenza minore del riferimento. Questa informazione viene inviata al prepolarizzatore 50 tramite un impulso del segnale STROBECOAR-SE. Il modulo 50 prende atto dell'esito del confronto attuato nel modulo 30 ed avvia la successiva fase di confronto facendo sì che sulla linea 190 arrivi la - nuova - frequenza corrispondente alla successiva caratteristica da prendere in considerazione seguendo lo schema dicotomico o di bisezione visto in precedenza.
La suddetta operazione di confronto/modifica della .caratteristica usata per il confronto viene condotta attuando gli n passi descritti in precedenza.
Raggiunta la convergenza sulla caratteristica la cui frequenza di riposo dista meno (in frequenza) dal riferimento, il prepolarizzatore 50 riconosce il termine della fase di scelta grossolana della caratteristica (fase A della figura 6) segnalando al filtro 4, attraverso il segnale LOCKFILTER (figura 6c) sulla linea 22, che è ora possibile sbloccare la tensione di controllo lasciando il dispositivo libero di evolvere nella funzione di aggancio di fase così da conseguire la condizione di aggancio di fase al riferimento esterno.
Di preferenza il prepolarizzatore 50 comanda inoltre al comparatore di frequenza 30 (con il segnale PREPOL) di disattivarsi per minimizzare il consumo .
A questo punto, il modulo 30 diventa praticamente inattivo, mentre il modulo 50 funziona sotto il controllo del modulo 40, in particolare in funzione dei segnali UP/DOWN e STROBEFINE da questo emessi sulle linee 401 e 402.
In pratica, il modulo 50 opera,. sotto il controllo del segnale STROBEFINE, in funzione del valore del segnale UP/DOWN: il verso di salita (UP) e di discesa (DOWN) è qui inteso come corrispondente all'ordine con cui si presentano le caratteristiche nel diagramma della figura 5. Il valore di salita (UP) determina nel modulo 50 un intervento tale da portare l'oscillatore 5 a operare su una caratteristica più in alto rispetto a quella su cui lo stesso attualmente si trova. Il valore di discesa (DOWN) determina un intervento in verso opposto.
Il segnale UP/DOWN è prodotto dal modulo 40 che, da questo punto di vista, è sostanzialmente assimilabile ad un doppio comparatore con isteresi che, riscontrata l'esigenza di effettuare un cambio di caratteristica, emette, oltre al segnale UP/DOWN anche il relativo segnale di validazione STROBEFI-NE. Il modulo 50 opera in questa fase come una macchina a stati che interviene sull'oscillatore 5, modificando la caratteristica nel verso indicato del segnale UP/DOWN quando validato da STROBEFINE.
Ad esempio (per una più completa illustrazione di queste modalità di funzionamento, di per sé non significativa ai fini della comprensione della presente invenzione, si può far riferimento alla descrizione della domanda T097A000970) si supponga che il punto di funzionamento raggiunto al termine della fase di convergenza grossolana sia tale da far sì che l'oscillatore 5 operi ad una frequenza inferiore rispetto a quella desiderata.
La generale funzione di retroazione del circuito porta allora ad un aumento della tensione all'ingresso dell'oscillatore 5. Il modulo 40 emette il segnale STROBEFINE con il segnale UP/DOWN al valore alto ed il modulo 50 passa a selezionare la caratteristica immediatamente superiore. In tali condizioni la frequenza di funzionamento dell'oscillatore 5 si porta al valore corrispondente alla caratteristica superiore.
Il circuito comincia quindi ad inseguire la frequenza desiderata scendendo a ritroso lungo la nuova caratteristica raggiunta rientrando a questo punto all'interno della fascia del comparatore con isteresi (cioè con la tensione di controllo all'interno dei limiti prestabiliti) e stabilizzandosi alla frequenza di lavoro finale desiderata.
Lo stesso meccanismo di regolazione fine è in grado di intervenire durante il funzionamento per tenere conto di possibili variazioni delle condizioni operative. Ad esempio, supponendo di aver raggiunto in fase iniziale la caratteristica migliore, si può ipotizzare che a regime il dispositivo si scaldi e che il riscaldamento provochi uno slittamento verso il basso di tutte le caratteristiche di funzionamento dell'oscillatore. In questo caso il circuito si accorge di ciò (avendo in ingresso la tensione di controllo si accorge quando questa si avvicina al limite della dinamica) e comanda la commutazione (in alto, in questo caso) di una caratteristica. Dopo aver atteso che il circuito vada nuovamente a regime, si controlla se la commutazione è stata sufficiente per riportare il sistema in condizioni di corretto funzionamento, altrimenti ordina una nuova commutazione. Ciò avviene fino a che il punto di lavoro del dispositivo non sia ritornato molto vicino al centro della caratteristica.
Naturalmente, quando il cambiamento delle condizioni di funzionamento sia molto marcato, ad esempio perché dettato dall'esigenza di far funzionare il circuito su una nuova frequenza, appare preferibile resettare il circuito ed attivare nuovamente il processo di convergenza verso la condizione di funzionamento desiderata attraverso la fase di convergenza "grossolana" illustrata in precedenza .
Naturalmente, fermo restando il principio dell'invenzione, i particolari di realizzazione e le forme di attuazione potranno essere ampiamente variati rispetto a quanto descritto ed illustrato, senza per questo uscire dall'ambito della presente invenzione così come definita dalle rivendicazioni annesse .

Claims (12)

  1. RIVENDICAZIONI 1. Circuito ad aggancio di fase (1), comprendente: - un comparatore (2) suscettibile di generare, a partire da un segnale di ingresso (CLKIN) di frequenza data e da un segnale di retroazione (FBCLK), un segnale di scostamento, - un oscillatore (5) suscettibile di generare, a partire da almeno un segnale di pilotaggio desunto da detto segnale di scostamento, un segnale di uscita (CLKOUT) di rispettiva frequenza data in condizioni di aggancio con detto segnale di ingresso (CLKIN); detto oscillatore (5) essendo suscettibile di funzionare secondo una pluralità di caratteristiche comprese in una fascia che correlano detto segnale di pilotaggio a detto segnale di uscita, e - mezzi di controllo (8) per dare origine a detta fascia di caratteristiche e comandare automaticamente il funzionamento di detto oscillatore (5) secondo una caratteristica selettivamente determinata a partire dalle caratteristiche di detta fascia, caratterizzato dal fatto che detti mezzi di controllo (8) comprendono mezzi (30, 50) per ricercare per passi successivi detta caratteristica esplorando detta fascia per bande di ampiezza progressivamente ristretta.
  2. 2. Circuito secondo la rivendicazione 1, caratterizzato dal fatto che detti mezzi di ricérca (30, 50) sono sensibili al segno della differenza fra detta frequenza data (CLKIN) ed una seconda frequenza correlata a detta rispettiva frequenza data (CLKOUT) e dal fatto che detti passi di esplorazione successivi comprendono almeno un passo in cui la successiva banda di esplorazione viene selezionata da detti mezzi di ricerca in funzione del segno di detta differenza.
  3. 3. Circuito secondo la rivendicazione 1 o la rivendicazione 2, caratterizzato dal fatto che dette bande di ampiezza progressivamente ristrétta sono rispettive sottobande delle precedenti.
  4. 4. Circuito secondo la rivendicazione 2 e la rivendicazione 3, caratterizzato dal fatto che detti mezzi di ricerca (30, 50) sono configurati per attuare detto almeno un passo di ricerca con detto oscillatore (5) che opera su una caratteristica di riferimento collocata in posizione genericamente intermedia nell'ambito delle caratteristiche esplorate così da definire rispettive successive bande di esplorazione localizzate rispettivamente al disopra ed al disotto di detta caratteristica di riferimento .
  5. 5. Circuito secondo la rivendicazione 4, caratterizzato dal fatto che detti mezzi di ricerca (30, 50) sono configurati per definire, quale successiva banda di esplorazione, rispettivamente, la banda collocata superiormente a detta caratteristica di riferimento quando detta differenza ha segno negativo e la banda collocata inferiormente a detta caratteristica di riferimento quando detta differenza ha segno positivo.
  6. 6. Circuito secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che detti mezzi di ricerca (30, 50) definiscono, in detto almeno un passo, la successiva banda di esplorazione come partizione della banda di esplorazione precedente secondo un generale procedimento dicotomico.
  7. 7. Circuito secondo la rivendicazione 6, caratterizzato dal fatto che detta partizione è scelta corrispondente alla metà, per cui detti mezzi di ricerca (30, 50) compiono successivi passi di ricerca in numero dipendente dal logaritmo in base 2 del numero di caratteristiche comprese in detta fascia.
  8. 8. Circuito secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che detti mezzi di ricerca (30, 50) comprendono mezzi comparatori di frequenza (30) per confrontare detta frequenza data e detta seconda frequenza; detti mezzi comparatori di.frequenza comprendendo sostanzialmente due contatori (310, 311) pilotati rispettivamente dall'una e dall'altra delle frequenze confrontate .
  9. 9. Circuito secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che detti mezzi di controllo (8) comprendono, in aggiunta a detti mezzi di ricerca (30, 50), ulteriori mezzi di ricerca fine (40, 50) della caratteristica di funzionamento di detto oscillatore (5); detti ulteriori mezzi di ricerca fine (40, 50) essendo attivabili successivamente a detta ricerca per passi condotta da detti mezzi di ricerca (30, 50) per comandare selettivamente il passaggio dell'oscillatore (5) da una delle caratteristiche di detta fascia ad almeno una caratteristica adiacente.
  10. 10. Circuito secondo una qualsiasi delle precedenti rivendicazioni, caratterizzato dal fatto che detti mezzi di ricerca (30, 50) comprendono mezzi (50, 22) per inibire selettivamente l'azione di detto segnale di scostamento su detto oscillatore (5), per cui la suddetta ricerca per passi viene condotta con detta seconda frequenza mantenuta sostanzialmente esente dall'influenza di detto segnale di scostamento.
  11. 11. Circuito secondo la rivendicazione 10, caratterizzato dal fatto che comprende un filtro di anello (4) alimentato con detto segnale di scostamento e dal fatto che l'oscillatore (5) genera detto segnale di uscita (CLKOUT) a partire da almeno un segnale di pilotaggio desunto da detto segnale di scostamento filtrato da detto filtro di anello (4) e dal fatto che detti mezzi di ricerca (30, 50) agiscono su detto filtro di anello (4), inibendone il funzionamento, durante detta esplorazione per bande di detta fascia di caratteristiche.
  12. 12. Circuito secondo una qualsiasi delle precedenti rivendicazioni, carattèrizzato dal fatto che detto oscillatore (5) è un oscillatore controllato in tensione (VCO) e dal fatto che detta pluralità di caratteristiche è costituita da caratteristiche che correlano la frequenza di detto segnale di uscita (CLKOUT) al valore di detto almeno un segnale di pilotaggio.
IT1998TO001035A 1998-12-11 1998-12-11 Circuito ad aggancio di fase. IT1303599B1 (it)

Priority Applications (7)

Application Number Priority Date Filing Date Title
IT1998TO001035A IT1303599B1 (it) 1998-12-11 1998-12-11 Circuito ad aggancio di fase.
US09/439,959 US6259327B1 (en) 1998-12-11 1999-11-12 PLL having circuits for selecting optimum VCO input/output characteristics
EP99124547A EP1011198B1 (en) 1998-12-11 1999-12-09 Phase locked loop
AT99124547T ATE335305T1 (de) 1998-12-11 1999-12-09 Phasenregelkreis
JP11350304A JP2000183734A (ja) 1998-12-11 1999-12-09 フェ―ズロックドル―プ
DE69932583T DE69932583T2 (de) 1998-12-11 1999-12-09 Phasenregelkreis
CA002292042A CA2292042C (en) 1998-12-11 1999-12-10 Phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT1998TO001035A IT1303599B1 (it) 1998-12-11 1998-12-11 Circuito ad aggancio di fase.

Publications (3)

Publication Number Publication Date
ITTO981035A0 ITTO981035A0 (it) 1998-12-11
ITTO981035A1 true ITTO981035A1 (it) 2000-06-11
IT1303599B1 IT1303599B1 (it) 2000-11-14

Family

ID=11417239

Family Applications (1)

Application Number Title Priority Date Filing Date
IT1998TO001035A IT1303599B1 (it) 1998-12-11 1998-12-11 Circuito ad aggancio di fase.

Country Status (7)

Country Link
US (1) US6259327B1 (it)
EP (1) EP1011198B1 (it)
JP (1) JP2000183734A (it)
AT (1) ATE335305T1 (it)
CA (1) CA2292042C (it)
DE (1) DE69932583T2 (it)
IT (1) IT1303599B1 (it)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60013245T2 (de) * 1999-01-22 2005-01-13 Multigig Ltd., Wilby Wellingborough Elektronische schaltungsanordnung
US20020190805A1 (en) * 1999-01-22 2002-12-19 Multigig Limited Electronic circuitry
US7764130B2 (en) * 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
ATE400923T1 (de) * 2000-05-11 2008-07-15 Multigig Ltd Elektronischer pulserzeuger und oszillator
CA2395891A1 (en) * 2002-08-12 2004-02-12 Ralph Dickson Mason Injection locking using direct digital tuning
US20040222859A1 (en) * 2003-05-08 2004-11-11 Seyed-Ali Hajimiri Distributed oscillator architectures
US7209065B2 (en) * 2004-07-27 2007-04-24 Multigig, Inc. Rotary flash ADC
TWI303927B (en) * 2004-11-15 2008-12-01 Via Tech Inc Phase lock loop and control method thereof
US7342461B1 (en) 2005-02-24 2008-03-11 Multigig, Inc. Feedback circuit for minimizing VCO sensitivity
TWI296464B (en) * 2005-06-20 2008-05-01 Airoha Tech Corp Phase lock loop and operating method thereof
WO2007120361A2 (en) * 2005-12-27 2007-10-25 Multigig Inc. Rotary clock flash analog to digital converter system and method
WO2007109744A2 (en) * 2006-03-21 2007-09-27 Multigig Inc. Dual pll loop for phase noise filtering
US7486060B1 (en) 2006-03-30 2009-02-03 Western Digital Technologies, Inc. Switching voltage regulator comprising a cycle comparator for dynamic voltage scaling
US7551383B1 (en) 2006-06-28 2009-06-23 Western Digital Technologies, Inc. Adjusting voltage delivered to disk drive circuitry based on a selected zone
US7471160B2 (en) * 2007-01-02 2008-12-30 International Business Machines Corporation Real-time frequency band selection circuit for use with a voltage controlled oscillator
WO2008121857A1 (en) 2007-03-29 2008-10-09 Multigig Inc. Wave reversing system and method for a rotary traveling wave oscillator
US7733189B1 (en) 2007-09-14 2010-06-08 Western Digital Technologies, Inc. Oscillator comprising foldover detection
US7675367B2 (en) * 2007-10-30 2010-03-09 International Business Machines Corporation Design structure for an automated real-time frequency band selection circuit for use with a voltage controlled oscillator
US8085020B1 (en) 2008-06-13 2011-12-27 Western Digital Technologies, Inc. Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
US8618840B1 (en) * 2012-07-11 2013-12-31 Fujitsu Limited Frequency synthesizer tuning
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
US9553570B1 (en) 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
US9369139B1 (en) * 2015-02-14 2016-06-14 Integrated Device Technology, Inc. Fractional reference-injection PLL
US9336896B1 (en) 2015-03-23 2016-05-10 Integrated Device Technology, Inc. System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage
US9455045B1 (en) 2015-04-20 2016-09-27 Integrated Device Technology, Inc. Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM
US9362928B1 (en) 2015-07-08 2016-06-07 Integrated Device Technology, Inc. Low-spurious fractional N-frequency divider and method of use
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
US10312922B2 (en) 2016-10-07 2019-06-04 Analog Devices, Inc. Apparatus and methods for rotary traveling wave oscillators
US10277233B2 (en) 2016-10-07 2019-04-30 Analog Devices, Inc. Apparatus and methods for frequency tuning of rotary traveling wave oscillators
US11527992B2 (en) 2019-09-19 2022-12-13 Analog Devices International Unlimited Company Rotary traveling wave oscillators with distributed stubs
US11196430B2 (en) 2020-02-19 2021-12-07 Honeywell International Inc. High-bandwidth phase lock loop circuit with sideband rejection
US11264949B2 (en) 2020-06-10 2022-03-01 Analog Devices International Unlimited Company Apparatus and methods for rotary traveling wave oscillators
US11539353B2 (en) 2021-02-02 2022-12-27 Analog Devices International Unlimited Company RTWO-based frequency multiplier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2120478B (en) * 1982-04-22 1985-10-16 Standard Telephones Cables Ltd Voltage controlled oscillator
JPH0799807B2 (ja) 1990-03-09 1995-10-25 株式会社東芝 位相同期回路
US5257294A (en) * 1990-11-13 1993-10-26 National Semiconductor Corporation Phase-locked loop circuit and method
US5331292A (en) * 1992-07-16 1994-07-19 National Semiconductor Corporation Autoranging phase-lock-loop circuit
JPH09162730A (ja) * 1995-11-29 1997-06-20 Internatl Business Mach Corp <Ibm> Pll回路
IT1295950B1 (it) * 1997-11-06 1999-05-28 Cselt Centro Studi Lab Telecom Circuito ad aggancio di fase.

Also Published As

Publication number Publication date
EP1011198A3 (en) 2003-12-10
DE69932583T2 (de) 2007-08-16
ITTO981035A0 (it) 1998-12-11
CA2292042C (en) 2002-08-13
DE69932583D1 (de) 2006-09-14
EP1011198A2 (en) 2000-06-21
CA2292042A1 (en) 2000-06-11
US6259327B1 (en) 2001-07-10
IT1303599B1 (it) 2000-11-14
ATE335305T1 (de) 2006-08-15
EP1011198B1 (en) 2006-08-02
JP2000183734A (ja) 2000-06-30

Similar Documents

Publication Publication Date Title
ITTO981035A1 (it) Circuito ad aggancio di fase.
US6542038B2 (en) PLL circuit having a phase offset detecting phase comparator
US10707854B2 (en) Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
US7304510B2 (en) Digital phase detector improving phase detection resolution thereof
US6937075B2 (en) Method and apparatus for reducing lock time in dual charge-pump phase-locked loops
US10250264B2 (en) Multiplying delay-locked loop using sampling time-to-digital converter
US9998128B2 (en) Frequency synthesizer with injection locked oscillator
US9859901B1 (en) Buffer with programmable input/output phase relationship
US6005425A (en) PLL using pulse width detection for frequency and phase error correction
JP2003110423A (ja) 混合型遅延固定ループ回路及びそのクロック信号同期方法
US7579886B2 (en) Phase locked loop with adaptive phase error compensation
CN107026647B (zh) 时间数字系统以及频率合成器
US8094769B2 (en) Phase-locked loop system with a phase-error spreading circuit
US10320400B2 (en) Phase-locked loop with high bandwidth using rising edge and falling edge of signal
US8410836B2 (en) Phase locked loop
US9973195B2 (en) Local phase detection in realigned oscillator
US8994418B2 (en) Method and arrangement for generating a clock signal by means of a phase locked loop
ITTO970970A1 (it) Circuito ad aggancio di fase.
US11171658B1 (en) Semiconductor integrated circuit, electronic device, and method of detecting frequency
JPH09214333A (ja) 半導体集積回路
GB2227136A (en) Frequency tracking system
US9787314B2 (en) System and method for fast-capture multi-gain phase lock loop
US20070164797A1 (en) Method and apparatus to eliminate clock phase error in a multi-phase clock circuit
JPH1070457A (ja) Pll回路
US20020070780A1 (en) PLL circuit and frequency division method reducing spurious noise

Legal Events

Date Code Title Description
0001 Granted