ITTO990942A1 - Metodo di riprogrammazione controllata per celle di memoria non volatile, in particolare di tipo flash eeprom ed eprom. - Google Patents
Metodo di riprogrammazione controllata per celle di memoria non volatile, in particolare di tipo flash eeprom ed eprom. Download PDFInfo
- Publication number
- ITTO990942A1 ITTO990942A1 IT1999TO000942A ITTO990942A ITTO990942A1 IT TO990942 A1 ITTO990942 A1 IT TO990942A1 IT 1999TO000942 A IT1999TO000942 A IT 1999TO000942A IT TO990942 A ITTO990942 A IT TO990942A IT TO990942 A1 ITTO990942 A1 IT TO990942A1
- Authority
- IT
- Italy
- Prior art keywords
- voltage
- bulk
- cells
- ramp
- memory cells
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 19
- 230000008672 reprogramming Effects 0.000 title claims description 16
- 230000005684 electric field Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Read Only Memory (AREA)
Description
D E S C R I Z I O N E
del brevetto per invenzione industriale
La presente invenzione riguarda un metodo di riprogrammazione ("soft programmìng") controllata per celle di memoria non volatile, in particolare di tipo flash EEPROM ed EPROM.
Come è noto, generalmente, l'operazione di cancellazione delle celle flash avviene per "Fowler-Nordheim tunnelling", ed è effettuata in parallelo su tutte le celle flash appartenenti ad uno stesso settore di memoria.
A tale proposito, in figura 1 è mostrato un settore 2 di una memoria 1 di tipo flash, formato da una pluralità di celle 3 disposte su righe e colonne e collegate a rispettive linee di parola ("word lines") 4 e linee di bit ("bit lines") 5.
In dettaglio, le celle 3 disposte su una stessa riga hanno terminali di porta collegati ad una stessa linea di parola 4, a sua volta collegata ad un decodificatore di riga 8/ le celle 3 disposte su una stessa colonna hanno terminali di pozzo collegati ad una stessa linea di bit 5, a sua volta collegata ad un decodificatore di colonna 9. Tutti i terminali di sorgente delle celle 3 sono collegati fra loro e disponibili all'esterno del settore 2 tramite una linea di sorgente comune 6, così come tutti i terminali di bulk delle celle 3 sono collegati fra loro e disponibili all'esterno del settore 2 tramite una linea di bulk comune 7.
Il decodificatore di riga 8 ed il decodificatore di colonna 9 indirizzano in modo di per sé noto le linee di parola 4 e le linee di bit 5 ad essi collegate .
elettrico mostrato in figura 1, l'operazione di cancellazione per "Fowler-Nordheim tunnelling" del settore 2 avviene fornendo alle celle 3 uno o più impulsi di cancellazione. Più specificatamente, per un tempo prefissato, pari 10÷40ms, alla linea di bulk comune 7 è fornita una tensione VB crescente non linearmente a partire da un potenziale minimo pari a OV fino ad un potenziale massimo pari a 8V (figura 2a).
Contemporaneamente, mediante il decodificatore di riga 8, tutte le linee di parola 4 sono polarizzate ad una tensione negativa (-2V), mentre tutte le linee di bit 5 e la linea di sorgente comune 6 sono lasciate flottanti.
In tal modo, al di sotto delle regioni di porta flottante 15 delle celle 3 viene creato un campo elettrico trasversale di intensità tale da permettere l'estrazione degli elettroni rimasti intrappolati in tale regione di porta flottante 15 in seguito ad una precedente operazione di programmazione. La tensione di soglia delle celle 3 è conseguentemente abbassata fino ad un primo valore di soglia prefissato.
Uno dei problemi che più frequentemente si incontrano nella cancellazione delle celle di memoria è che, dopo l'applicazione degli impulsi di cancellazione, alcune celle di memoria si cancellano eccessivamente fino ad avere una tensione di soglia troppo bassa o addirittura negativa. Queste celle vengono così a trovarsi in uno stato conduttivo, pur avendo le rispettive linee di parola polarizzate a massa (celle deplete).
È noto che in una memoria non volatile avente una configurazione di tipo NOR, la presenza di celle deplete può falsare la successiva operazione di lettura della memoria stessa. In memorie di questo tipo è quindi necessario fare seguire all'operazione di cancellazione una operazione di riprogrammazione ("soft programming" ) delle celle deplete.
Questa operazione di riprogrammazione consiste nel polarizzare un gruppo prescelto o, in alternativa, tutte le celle appartenenti ad un settore di memoria precedentemente cancellato in modo da produrre in esse un innalzamento della tensione di soglia al di sopra di un secondo valore di soglia prefissato. Più in dettaglio, all'interno della regione di porta flottante delle celle appartenenti al gruppo prescelto o al settore di memoria cancellato viene generato un flusso di elettroni caldi di intensità e durata tali da innalzare la tensione di soglia delle celle in modo che non siano più presenti celle deplete.
A tale scopo, il brevetto US 5,546,340 prevede di fornire uno o più impulsi di riprogrammazione ad un gruppo prescelto di celle (in seguito definito celle prescelte) appartenenti al settore di memoria precedentemente cancellato o a tutte le celle del settore. Più specificatamente, per un tempo prefissato di pochi μΞ, le linee di parola collegate ai terminali di porta delle celle prescelte sono polarizzate ad un potenziale positivo costante. Questo potenziale è tale da garantire che nessuna delle celle prescelte raggiunga una tensione di soglia superiore ad un valore di soglia massimo prefissato.
Contemporaneamente, alle linee di bit collegate ai terminali di pozzo delle celle prescelte è applicato un potenziale positivo costante.
Le linee di sorgente comune e di bulk comune sono invece collegate, rispettivamente, a massa e ad un potenziale negativo costante prefissato.
Questa soluzione nota presenta tuttavia l'inconveniente che, durante la fase di riprogrammazione delle celle di memoria, la corrente di pozzo di tali celle presenta valori piuttosto elevati. In particolare, all'inizio della riprogrammazione, la corrente di pozzo presenta un picco molto elevato dovuto al fatto che la tensione di overdrive delle celle da programmare {definita come differenza fra tensione porta-sorgente e la tensione di soglia) è piuttosto alta, dato il basso valore iniziale della tensione di soglia.
Per ovviare a questo inconveniente, secondo il brevetto EP-A-0 908 895, alle linee di parola collegate alle celle prescelte viene applicata una tensione a rampa crescente linearmente a partire da un potenziale minimo fino ad un potenziale massimo.
Pur vantaggiosa sotto vari aspetti, questa soluzione nota presenta tuttavia l'inconveniente che, per valori iniziali della tensione a rampa, il campo elettrico trasversale che si crea al di sotto della regione di porta flottante delle celle prescelte è limitato. Di conseguenza, si ha scarsa efficienza nell'iniezione di elettroni caldi nella regione di porta flottante e quindi scarsa efficienza di riprogrammazione .
Il problema tecnico che sta alla base della presente invenzione è quello di superare le limitazioni e gli inconvenienti precedentemente indicati.
Secondo la presente invenzione viene realizzato un metodo di riprogrammazione controllata per celle di memoria non volatili, come definito nella rivendicazione 1.
Le caratteristiche ed i vantaggi del metodo secondo l'invenzione risulteranno dalla descrizione, fatta qui di seguito, di un esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra uno schema elettrico semplificato di una memoria non volatile nota;
- la figura 2a mostra l'andamento di una grandezza elettrica utilizzata in fase di cancellazione della memoria di figura 1;
- la figura 3 mostra uno schema elettrico semplificato di una memoria non volatile secondo 1'invenzione;
- le figure 4a, 4b, 4c, e 4d mostrano l'andamento di grandezze elettriche utilizzate per implementare il metodo di riprogrammmazione secondo l'invenzione della memoria di figura 3.
Il metodo di riprogrammazione secondo l'invenzione è applicato ad una memoria 10 mostrata in figura 3 e simile alla memoria 1 di figura 1 tranne per la presenza di un generatore di tensione a rampa negativa 11 collegato alla linea di bulk comune 7, per i motivi spiegati qui di seguito.
Con riferimento alle figure 4a, 4b, 4c e 4d, il metodo di riprogrammazione secondo l'invenzione prevede di applicare una tensione negativa a rampa crescente alla regione di bulk e contemporaneamente fornire uno o più impulsi di programmazione al terminale di porta di controllò delle celle da riprogrammare.
In dettaglio, le celle 3 da riprogrammare (in seguito definite celle prescelte) possono essere disposte lungo linee di parola 4 adiacenti; in alternativa, le celle 3 da riprogrammare possono costituire l'intero settore 2, nell'ipotesi che la corrente necessaria per programmarle sia sufficiente. Quindi, per un tempo prefissato Tl, ad esempio pari a 200÷400μ3, alle linee di parola 4 collegate ai terminali di porta delle celle prescelte 3 è fornita, tramite il decodificatore di riga 8, una tensione di porta VCG definente un impulso rettangolare, di ampiezza pari ad esempio a circa 1,5V (figura 4a), tale da garantire che nessuna delle celle prescelte 3 raggiunga una tensione di soglia superiore ad un valore di soglia massimo prefissato .
In alternativa (figura 4b), alle linee di parola 4 collegate ai terminali di porta delle celle prescelte 3, viene fornita una tensione di porta VCG a forma di rampa crescente linearmente a partire da un valore negativo, ad esempio pari a circa -IV, fino ad un valore positivo, ad esempio pari a 2÷3V.
Contemporaneamente, a tutte le linee di bit 5 collegate ai terminali di pozzo delle celle prescelte 3 è applicato, mediante il decodificatore di colonna 9, un potenziale positivo, ad esempio pari a circa 4,5V.
In alternativa (figura 4c), alle linee di bit 5 viene fornita una tensione di pozzo VD a forma di rampa crescente linearmente a partire da un valore minimo, ad esempio pari a circa 2V, fino ad un valore massimo, ad esempio pari a circa 4V.
La linea di sorgente comune 6 è invece polarizzata a massa (OV), mentre alla linea di bulk comune 7 è fornita una tensione di bulk VB (figura 4d) a forma di rampa crescente linearmente a partire da un valore minimo, ad esempio pari a circa -3V, fino ad un valore massimo, ad esempio pari a circa OV.
Applicando inizialmente una tensione di bulk VB negativa, si ottiene, per effetto body, un innalzamento delle tensioni di soglia delle celle prescelte 3, lasciando deplete solo quelle celle che presentano tensioni di soglia molto basse. Questo permette di iniziare a riprogrammare solo le celle prescelte 3 più deplete, evitando il picco iniziale della corrente di pozzo ID. Quindi, aumentando gradualmente la tensione di bulk VB, vengono riprogrammate anche le celle prescelte 3 deplete, ma con tensione di soglia minore (in valore assoluto) rispetto alle precedenti. Al termine, quando la tensione di bulk VB ha raggiunto il valore massimo, tutte le celle prescelte 3 risultano riprogrammate, eliminando tuttavia il picco di corrente iniziale .
Allo stesso tempo, polarizzando negativamente la linea di bulk comune 7 e, al contempo, polarizzando positivamente le linee di parola 4 e le linee di bit 5 delle celle prescelte 3, è possibile aumentare il campo elettrico trasversale presente al di sotto della regione di porta flottante 15. In questo modo si ottiene di riprogrammare le celle prescelte 3, ma con migliorata efficienza rispetto alla soluzione nota dal brevetto EP-A-0 908 895.
Per di più, l'utilizzo della tensione a rampa VD sul terminale di pozzo delle celle prescelte 3 permette di risolvere problemi legati all'uso di tecnologie che prevedono tensioni di rottura piuttosto basse della giunzione pozzo-bulk delle celle prescelte 3, ad esempio dell'ordine dei 5V. Infatti, fornendo la tensione di pozzo VD alle linee di bit 5 collegate alle celle prescelte 3 e, contemporaneamente, fornendo la tensione di bulk VB alla linea di bulk comune 7, si ottiene che in ogni momento, la caduta di tensione inversa sulla giunzione pozzo-bulk delle celle prescelte 3 non è mai superiore, in valore assoluto, alla tensione di rottura, anche nel caso delle tecnologie sopracitate.
Risulta infine chiaro che al metodo di riprogrammazione qui descritto ed illustrato possono essere apportate numerose modifiche e varianti, tutte rientranti nell'ambito del concetto inventivo, come definito nelle rivendicazioni allegate.
Ad esempio, benché il metodo di riprogrammazione secondo l'invenzione faccia uso di tensioni di pozzo VD e di di bulk VB a rampa di tipo continuo, è anche possibile utilizzare rampe di tipo discreto (con gradini aventi ampiezza pari ad esempio a 40÷100mV).
Inoltre, le celle di memoria possono essere sia del tipo bilivello (e memorizzare un solo bit) sia del tipo multilivello (e memorizzare più bit).
Per di più, benché l'invenzione sia stata descritta con particolare riferimento al caso di cella di memoria di tipo flash EEPROM, essa è parimenti applicabile al caso di cella di memoria di tipo EPROM.
Claims (10)
- RIVENDICAZIONI 1. Metodo di riprogrammazione controllato di una pluralità di celle di memoria (3) non volatili aventi terminali di bulk collegati fra loro e ad una linea di bulk comune (7), caratterizzato dal fatto di comprendere la fase di applicare a detta linea di bulk comune (7) una tensione di bulk (VB) a rampa negativa crescente .
- 2. Metodo secondo la rivendicazione 1, caratterizzato dal fatto che detta tensione di bulk (VB) è una rampa di tipo continuo.
- 3. Metodo secondo la rivendicazione 1, caratterizzato dal fatto che detta tensione di bulk (VB) è una rampa di tipo discreto.
- 4. Metodo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detta tensione di bulk (VB) è crescente da un valore minimo compreso fra -5V e -2V ad un valore massimo compreso fra -2V e OV.
- 5. Metodo secondo la rivendicazione 4, caratterizzato dal fatto che detta pluralità (3) di celle di memoria (3) comprende terminali di pozzo collegati a linee di bit (5) e detto metodo comprende la fase di applicare a dette linee di bit (5) una tensione di pozzo (VD).
- 6 . Metodo secondo la rivendicazione 5, caratterizzato dal fatto che detta tensione di pozzo (VD) è una tensione a rampa positiva crescente fra un valore minimo compreso fra IV e 3V ed un valore massimo compreso fra 3V. e 5V.
- 7. Metodo secondo la rivendicazione 6, caratterizzato dal fatto che detta tensione di pozzo (VD) è una tensione a rampa di tipo continuo.
- 8. Metodo secondo la rivendicazione 6, caratterizzato dal fatto che detta detta tensione di pozzo (VD) è una tensione a rampa di tipo discreto.
- 9. Metodo secondo la rivendicazione 5, caratterizzato dal fatto che detta tensione di pozzo (VD) è una tensione costante.
- 10. Dispositivo di memoria non volatile (10), comprendente una pluralità di celle di memoria (3) aventi terminali di bulk collegati fra loro e ad una linea di bulk comune (7), ed un’unità di polarizzazione di bulk (11) collegata a detta linea di bulk comune (7), caratterizzato dal fatto che detta unità di polarizzazione di bulk comprende un generatore di tensione a rampa negativa crescente (11).
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1999TO000942A IT1308855B1 (it) | 1999-10-29 | 1999-10-29 | Metodo di riprogrammazione controllata per celle di memoria nonvolatile,in particolare di tipo flash eeprom ed eprom. |
| US09/699,309 US6381177B1 (en) | 1999-10-29 | 2000-10-27 | Method for controlled soft programming of non-volatile memory cells, in particular of the flash EEPROM and EPROM type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1999TO000942A IT1308855B1 (it) | 1999-10-29 | 1999-10-29 | Metodo di riprogrammazione controllata per celle di memoria nonvolatile,in particolare di tipo flash eeprom ed eprom. |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| ITTO990942A0 ITTO990942A0 (it) | 1999-10-29 |
| ITTO990942A1 true ITTO990942A1 (it) | 2001-04-29 |
| IT1308855B1 IT1308855B1 (it) | 2002-01-11 |
Family
ID=11418183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT1999TO000942A IT1308855B1 (it) | 1999-10-29 | 1999-10-29 | Metodo di riprogrammazione controllata per celle di memoria nonvolatile,in particolare di tipo flash eeprom ed eprom. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6381177B1 (it) |
| IT (1) | IT1308855B1 (it) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909638B2 (en) * | 2003-04-30 | 2005-06-21 | Freescale Semiconductor, Inc. | Non-volatile memory having a bias on the source electrode for HCI programming |
| US7085170B2 (en) * | 2003-08-07 | 2006-08-01 | Micron Technology, Ind. | Method for erasing an NROM cell |
| US7170796B1 (en) * | 2005-08-01 | 2007-01-30 | Spansion Llc | Methods and systems for reducing the threshold voltage distribution following a memory cell erase |
| US7697338B2 (en) * | 2006-11-16 | 2010-04-13 | Sandisk Corporation | Systems for controlled boosting in non-volatile memory soft programming |
| ITMI20120595A1 (it) * | 2012-04-12 | 2013-10-13 | St Microelectronics Srl | Gestione della cancellazione di pagine operative di un dispositivo di memoria flash tramite pagine di servizio |
| US8885405B2 (en) * | 2013-01-31 | 2014-11-11 | Ememory Technology Inc. | Flash memory and associated programming method |
| US9384842B1 (en) | 2015-05-20 | 2016-07-05 | Freescale Semiconductor, Inc. | Method and system to improve soft-programming time in non-volatile memory |
| US11316687B2 (en) * | 2019-03-04 | 2022-04-26 | Cypress Semiconductor Corporation | Encrypted gang programming |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485423A (en) * | 1994-10-11 | 1996-01-16 | Advanced Micro Devices, Inc. | Method for eliminating of cycling-induced electron trapping in the tunneling oxide of 5 volt only flash EEPROMS |
| US5491657A (en) * | 1995-02-24 | 1996-02-13 | Advanced Micro Devices, Inc. | Method for bulk (or byte) charging and discharging an array of flash EEPROM memory cells |
| US5914896A (en) * | 1996-08-01 | 1999-06-22 | Aplus Flash Technology, Inc. | Flash memory with high speed erasing structure using thin oxide and thick oxide semiconductor devices |
| US6005809A (en) * | 1998-06-19 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Program and erase method for a split gate flash EEPROM |
| US6172909B1 (en) * | 1999-08-09 | 2001-01-09 | Advanced Micro Devices, Inc. | Ramped gate technique for soft programming to tighten the Vt distribution |
-
1999
- 1999-10-29 IT IT1999TO000942A patent/IT1308855B1/it active
-
2000
- 2000-10-27 US US09/699,309 patent/US6381177B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ITTO990942A0 (it) | 1999-10-29 |
| IT1308855B1 (it) | 2002-01-11 |
| US6381177B1 (en) | 2002-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9928915B2 (en) | Non-volatile semiconductor storage device | |
| US5272669A (en) | Method and structure for programming floating gate memory cells | |
| DE19649410C2 (de) | Nichtflüchtige Speicherzelle und Verfahren zum Programmieren derselben | |
| DE19724221B4 (de) | Nichtflüchtiger Speicher | |
| WO2008078877A1 (en) | 2t nor-type non-volatile memory cell array and method of processing data of 2t nor-type non-volatile memory | |
| US6614693B1 (en) | Combination erase waveform to reduce oxide trapping centers generation rate of flash EEPROM | |
| JPH04285795A (ja) | キャリアの発生を増進させる不揮発性メモリおよびそのプログラミング方法 | |
| JPH01192092A (ja) | 電気的消去可能不揮発性半導体記憶装置 | |
| IT201600121618A1 (it) | Metodo di riduzione della durata di un'operazione di memoria in un dispositivo di memoria non volatile e relativo dispositivo di memoria non volatile | |
| ITTO990942A1 (it) | Metodo di riprogrammazione controllata per celle di memoria non volatile, in particolare di tipo flash eeprom ed eprom. | |
| KR100525910B1 (ko) | 플래시 메모리 셀의 프로그램 방법 및 이를 이용한 낸드플래시 메모리의 프로그램 방법 | |
| KR19990066130A (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 | |
| DE602004010055T2 (de) | Nichtflüchtige Halbleiterspeicherzelle und dessen Betriebsverfahren | |
| US5903499A (en) | Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase | |
| US5949717A (en) | Method to improve flash EEPROM cell write/erase threshold voltage closure | |
| DE60120789T2 (de) | Ladungsgekoppelte eeprom anordnung und dazugehöriges betriebsverfahren | |
| US7903471B2 (en) | Method for improving memory device cycling endurance by providing additional pulses | |
| TWI600016B (zh) | 用於程式化分離閘非揮發性記憶體單元之系統及方法 | |
| US7672159B2 (en) | Method of operating multi-level cell | |
| JP7351863B2 (ja) | フラッシュメモリシステム内のワード線と制御ゲート線との間の結合を低減するための方法及び装置 | |
| ITTO991098A1 (it) | Metodo di riprogrammazione ottimizzata per celle di memoria non volatile, in particolare di tipo flash eeprom. | |
| CN101325180B (zh) | 擦除非易失性存储器元件时用于自我收敛的装置和方法 | |
| US7518926B2 (en) | Systems and methods for improved programming of flash based devices | |
| US6768683B1 (en) | Low column leakage flash memory array | |
| CN112885395B (zh) | 非易失性存储器单元的编程方法及非易失性存储器设备 |