ITTO991098A1 - Metodo di riprogrammazione ottimizzata per celle di memoria non volatile, in particolare di tipo flash eeprom. - Google Patents

Metodo di riprogrammazione ottimizzata per celle di memoria non volatile, in particolare di tipo flash eeprom. Download PDF

Info

Publication number
ITTO991098A1
ITTO991098A1 IT1999TO001098A ITTO991098A ITTO991098A1 IT TO991098 A1 ITTO991098 A1 IT TO991098A1 IT 1999TO001098 A IT1999TO001098 A IT 1999TO001098A IT TO991098 A ITTO991098 A IT TO991098A IT TO991098 A1 ITTO991098 A1 IT TO991098A1
Authority
IT
Italy
Prior art keywords
cells
sector
reprogramming
applying
volatile memory
Prior art date
Application number
IT1999TO001098A
Other languages
English (en)
Inventor
Sandre Guido De
Marco Pasotti
Pier Luigi Rolandi
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT1999TO001098A priority Critical patent/IT1311314B1/it
Publication of ITTO991098A0 publication Critical patent/ITTO991098A0/it
Priority to US09/738,253 priority patent/US6469934B2/en
Publication of ITTO991098A1 publication Critical patent/ITTO991098A1/it
Application granted granted Critical
Publication of IT1311314B1 publication Critical patent/IT1311314B1/it

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3468Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing

Landscapes

  • Read Only Memory (AREA)

Description

DE SCR IZ ION E
del brevetto per invenzione industriale
La presente invenzione riguarda un metodo di riprogrammazione ("soft programming") ottimizzata per celle di memoria non volatile, in particolare di tipo flash EEPROM .
Come è noto, generalmente, l'operazione di cancellazione delle celle flash avviene per "Fowler-Nordheim tunnelling", ed è effettuata innalzando per un tempo determinato, suddiviso in uno o più impulsi di cancellazione, il potenziale delle regioni di bulk (cancellazione da bulk) o il potenziale delle regioni di sorgente (cancellazione da sorgente) di queste celle come descritto in R. Bez, D. Cantarelli, G. Ortolani, G. Servalli, C. Villa, e M. Dallabora: "A New Erasing Method for a Single-Voltage Long-Endurance Flash Memory", IEEE Electron Devices Letters, Voi. 19, No. 2, February 1998. Poiché nelle architetture di memoria di tipo NOR le celle flash appartenenti ad uno stesso settore di memoria hanno in comune le regioni di bulk e le regioni di sorgente, l'operazione di cancellazione è effettuata in parallelo su tutte le celle flash appartenenti ad uno stesso settore di memoria.
In dettaglio, l'operazione di cancellazione da bulk avviene fornendo alle celle di un settore indirizzato uno o più impulsi di cancellazione di durata prefissata. Più specificatamente, per un tempo prefissato, alla regione di bulk comune a tutte le celle del settore indirizzato è fornita una tensione VB crescente non linearmente a partire da un potenziale minimo pari a OV fino ad un potenziale massimo pari a 8V (figura 1).
Contemporaneamente, tutte le linee di parola collegate ai terminali di porta delle celle del settore indirizzato sono polarizzate ad una tensione negativa (-8V), mentre tutte le linee di bit, collegate ai terminali di pozzo delle stesse celle, e i terminali di sorgente sono lasciati flottanti.
In tal modo, al di sotto delle regioni di porta flottante delle celle del settore indirizzato viene creato un campo elettrico trasversale di intensità tale da permettere l'estrazione degli elettroni rimasti intrappolati in tale regione di porta flottante in seguito ad una precedente operazione di programmazione. La tensione di soglia di queste celle è conseguentemente abbassata fino ad un valore di soglia prefissato.
Uno dei problemi che più frequentemente si incontrano nella cancellazione delle celle di memoria è che, dopo l'applicazione degli impulsi di cancellazione, alcune celle di memoria si cancellano eccessivamente fino ad avere una tensione di soglia troppo bassa o addirittura negativa. Queste celle vengono così a trovarsi in uno stato conduttivo, pur avendo le rispettive linee di parola polarizzate a massa (celle deplete).
È noto che in una memoria non volatile avente una configurazione di tipo NOR, la presenza di celle deplete può falsare la successiva operazione di lettura della memoria stessa. In memorie di questo tipo è quindi necessario fare seguire all'operazione di cancellazione una operazione di riprogrammazione ("soft programming") delle celle deplete.
Secondo una prima soluzione nota, questa operazione di riprogrammazione consiste nel fornire ad una cella precedentemente indirizzata uno o più impulsi di riprogrammmazione di durata prefissata, seguiti ciascuno da una fase di verifica della riprogrammmazione della cella stessa, analogamente alla fase di programmazione normale.
Questa prima soluzione nota, pur presentando il vantaggio di essere selettiva nella riprogrammmazione di ogni singola cella, presenta tuttavia l'inconveniente di dover essere effettuata prima che la condizione di "depletion" si instauri completamente nelle celle non indirizzate. Infatti l'efficienza di riprogrammazione della cella indirizzata diminuisce sensibilmente se vi sono diverse celle deplete, in quanto in questo caso parte della carica fornita per la riprogrammazione della cella indirizzata viene persa per effetto delle altre celle deplete.
Inoltre, l'algoritmo di cancellazione che si ottiene con questa prima soluzione nota risulta molto lento e complesso poiché l'operazione di riprogrammmazione deve essere effettuata su ogni singola cella.
Secondo un'altra soluzione nota, l'operazione di riprogrammmazione consiste nel polarizzare un gruppo prescelto di celle (in seguito definito celle prescelte) appartenenti ad un settore di memoria precedentemente cancellato in modo da produrre in esse un innalzamento della tensione di soglia al di sopra di un valore di riprogrammazione prefissato, eliminando così la condizione di "depletion".
A tale scopo, per un tempo prefissato, alle linee di parola collegate ai terminali di porta delle celle prescelte viene applicata una tensione a rampa, mentre le rimanenti linee di parola del settore sono poste ad un potenziale negativo pari a -2V.
Contemporaneamente, alle linee di bit collegate ai terminali di pozzo delle celle prescelte è applicato un potenziale positivo costante.
I terminali di sorgente e la regione di bulk comune sono invece collegati, rispettivamente, a massa e ad un potenziale negativo costante.
Dato che questa soluzione nota utilizza un elevato parallelismo nella riprogrammazione delle celle, ha il vantaggio di rendere l'algoritmo di cancellazione più veloce oltreché più semplice rispetto alla soluzione nota precedentemente descritta. Tuttavia, la sua implementazione richiede una decodifica di riga piuttosto complessa e generatori di tensione negativa per generare la tensione negativa da applicare alle linee di parola non indirizzate .
Inoltre, le soluzioni note precedentemente descritte non escludono che, una volta terminata la fase di cancellazione del settore indirizzato e applicate le opportune tensioni di polarizzazione per effettuare la riprogrammmazione del medesimo settore, alcune celle del settore siano ancora deplete anche a causa della variabilità di comportamento delle singole celle.
In questo caso si ha una utilizzazione non ottimale della corrente fornita alle linee di bit indirizzate.
Infatti, se.a queste linee di bit sono collegate oltre alle celle prescelte anche delle celle deplete, parte della corrente disponibile sulle linee di bit fluisce nelle celle deplete, senza tuttavia alterare la loro tensione di soglia. Questa corrente è perciò persa ai fini della riprogrammmazione della cella o del gruppo di celle prescelte, diminuendo l'efficienza di riprogrammmazione .
Il problema tecnico che sta alla base della presente invenzione è quello di superare le limitazioni e gli inconvenienti precedentemente indicati.
Secondo la presente invenzione viene realizzato un metodo di riprogrammazione ottimizzata per celle di memoria non volatile, come definito nella rivendicazione 1.
Le caratteristiche ed i vantaggi del metodo secondo l’invenzione risulteranno dalla descrizione, fatta qui di seguito, di un esempio di realizzazione dato a titolo indicativo e non limitativo con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra l'andamento di una grandezza elettrica utilizzata in fase di cancellazione di una memoria non volatile nota;
- la figura 2 mostra uno schema elettrico semplificato di una memoria non volatile secondo l'invenzione; - le figure 3a e 3b mostrano l'andamento di grandezze elettriche utilizzate per implementare il metodo di riprogrammmazione secondo l'invenzione della memoria di figura 2.
Con riferimento alla figura 2, il metodo di riprogrammazione secondo l'invenzione è utilizzato in una memoria 1 non volatile, ad esempio di tipo flash, formata da una pluralità di settori 2 disposti ad esempio su più righe e su due colonne separate reciprocamente da due coppie di decodificatori globali di riga 3, rispettivamente per i settori di destra e di sinistra. Al di sotto di ciascun settore 2 è disposto un rispettivo decodificatore locale di colonna 4.
Ciascun settore 2 comprende una pluralità di celle 5, mostrate in parte solo per un settore 2 e disposte a loro volta su righe e colonne.
In dettaglio, le celle 5 disposte su una stessa riga e appartenenti ad uno stesso settore 2 hanno terminali di porta collegati ad una stessa linea di parola 6, a sua volta collegata al decodificatore globale di riga 3, e terminali di sorgente collegati ad una stessa linea di sorgente 7, parallela alla linea di parola 6; le celle 3 disposte su una stessa colonna ed appartenenti allo stesso settore 2 hanno terminali di pozzo collegati ad una stessa linea di bit locale 8 a sua volta collegata al rispettivo decodificatore locale di colonna 4. Coppie di linee di bit locale 8 adiacenti appartenenti ad uno stesso settore 2 sono collegate, attraverso rispettivi interruttori 10 formati ad esempio da pass transistor, ad una stessa linea di bit globale 11 che si estende per tutta la rispettiva colonna di settori 2 ed è collegata ad un decodificatore globale di colonna 12. Tutte le linee di sorgente 7 appartenenti ad uno stesso settore 2 sono collegate fra loro e disponibili all'esterno del settore 2 tramite una linea di sorgente comune 13, così come tutte le regioni di bulk delle celle 3 appartenenti ad uno stesso settore 2 sono collegate fra loro e disponibili all'esterno del settore 2 tramite una linea di bulk comune 14.
Il decodificatore globale di riga 3, i decodificatori locali di colonna 4 e il decodificatore globale di colonna 12 indirizzano in modo di per sé noto le linee di parola 6 e le linee di bit locali 8 e globali 11 ad essi collegate.
Con riferimento alle figure 3a e 3b ed allo schema elettrico mostrato in figura 2, il metodo di riprogrammazione secondo l'invenzione prevede di indirizzare una linea di bit locale 8 di un settore 2, tramite il rispettivo decodificatore locale di colonna 4, e contemporaneamente indirizzare tutte le linee di parola 6, appartenenti allo stesso settore 2, tramite il decodificatore globale di riga 3. Inoltre alla linea di bit locale 8 indirizzata deve essere applicato un potenziale prefissato e a tale linea di bit locale 8 deve essere disponibile la corrente necessaria per riprogrammmare almeno tutte le celle ad essa collegate.
In dettaglio, per un tempo prefissato Tl, ad esempio pari a 200÷400μ3, a tutte le linee di parola 6 del settore 2 è fornita una tensione di porta VCG a forma di rampa crescente linearmente a partire da un valore inferiore, ad esempio compreso fra -IV e 0V, fino ad un valore superiore, ad esempio pari a 4V (figura 3a) e tale da garantire che nessuna delle celle 5 raggiunga una tensione di soglia superiore ad un valore di soglia massimo prefissato.
In alternativa, alle linee di parola 6 viene fornita una tensione di porta VCG definente un impulso rettangolare, di ampiezza pari ad esempio a circa 4V e durata pari a Tl (figura 3b) o una sequenza di impulsi più brevi.
Contemporaneamente, alla .linea di bit locale 8 è applicato, mediante il decodificatore locale di colonna 4, un potenziale positivo, ad esempio pari a circa 4,5V.
La linea di sorgente comune 13 è invece polarizzata a massa (0V), mentre alla linea di bulk comune 14 è fornito un potenziale negativo, ad esempio pari circa -IV.
In tal modo, tutta la corrente disponibile sulla linea di bit locale 8 indirizzata viene utilizzata per la riprogrammmazidne delle celle 5 ad essa collegate, ovvero tutta la corrente che fluisce nella linea di bit locale 8 indirizzata è utile ai fini della riprogrammmazione delle celle 5 ad essa collegate, indipendentemente dal valore iniziale delle tensioni di soglia delle celle stesse. In particolare, la corrente di riprogrammmazione fluisce in proporzione maggiore in quelle celle 5 che hanno tensione di soglia più bassa (celle deplete), aumentando il loro valore di soglia, e fluisce in proporzione minore in quelle celle 5 che hanno tensione di soglia più alta e che quindi necessitano di una corrente minore per essere riprogrammmate . In tal modo si ha un aumento dell''efficienza di riprogrammmazione.
Inoltre, il metodo di riprogrammmazione secondo l'invenzione non pone alcuna limitazione all' indirizzamento ed alla riprogrammmazione di più linee di bit locali, in parallelo, in base alla capacità di corrente esistente, diminuendo il tempo di esecuzione dell'algoritmo di cancellazione rispetto a quello noto.
Con il metodo di riprogrammmazione secondo l'invenzione è quindi possibile ottenere un compromesso fra minimo tempo di esecuzione dell'algoritmo di cancellazione e massima corrente assorbita durante la riprogrammmazione .
Risulta infine chiaro che al metodo di riprogrammazione qui descritto ed illustrato possono essere apportate numerose modifiche e varianti, tutte rientranti nell'ambito del concetto inventivo, come definito nelle rivendicazioni allegate.
Ad esempio quando la memoria 1 è incorporata ("embedded") in altri dispositivi elettronici, il decodificatore locale di colonna 4 può essere configurabile dall'esterno. In queste applicazioni, infatti, la struttura della memoria 1 è definita a priori e la corrente disponibile per riprogrammmare le celle 5 dipende dal tipo di dispositivo in cui la memoria 1 è incorporata. È dunque necessario che il decodificatore locale di colonna sia di volta in volta configurabile dall'esterno, ovvero che sia possibile indirizzare dall'esterno una o più linee di bit in base alla corrente resa di volta in volta disponibile dal dispositivo elettronico in cui la memoria 1 è incorporata.
Inoltre, le celle di memoria possono essere sia del tipo bilivello (e memorizzare un solo bit) sia del tipo multilivello (e memorizzare più bit).

Claims (8)

  1. RIVENDICAZIONI 1. Metodo di riprogrammazione ottimizzato di una memoria non volatile (1) comprendente una pluralità di celle (5) raggruppate in una pluralità di settori (2), le celle (5) appartenenti ad uno stesso settore (2) avendo terminali di porta collegati ad una pluralità di linee di parola (6), collegate ad un decodificatore globale di riga (3), e avendo terminali di pozzo collegati ad una pluralità di linee di bit locali (8) collegate ad un decodificatore locale di colonna (4), caratterizzato dal fatto di comprendere le fasi di: - selezionare almeno una di dette linee di bit locali (8) di detto settore (2) tramite detto decodificatore locale di colonna (4), - selezionare detta pluralità di linee di parola (6) del settore (2) tramite detto decodificatore globale di riga (3), - applicare a detta pluralità di linee di parola (6) selezionate una tensione di porta (VCG), - applicare a detta almeno una di dette linee di bit locali (8) selezionata una tensione di pozzo.
  2. 2. Metodo secondo la rivendicazione 1, caratterizzato dal fatto che detta fase di applicare una tensione dì pozzo comprende applicare un potenziale positivo di valore prefissato.
  3. 3. Metodo secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detta tensione di porta (VCG) è una rampa .
  4. 4. Metodo secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detta tensione di porta (VCG) è un impulso rettangolare.
  5. 5. Metodo secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detta tensione di porta (VCG) è una sequenza di impulsi.
  6. 6. Metodo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che dette celle (5) appartenenti a detto stesso settore (2) comprendono terminali di sorgente collegati a linee di sorgente (7), dette linee di sorgente (7) essendo collegate fra loro e ad una linea di sorgente comune (13), e dal fatto che detto metodo comprende la fase di applicare a detta linea di sorgente comune (13) un potenziale di riferimento (massa).
  7. 7. Metodo secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che dette celle (5) appartenenti a detto stesso settore (2) comprendono regioni di bulk collegate fra loro e ad una linea di bulk comune (14) e dal fatto che detto metodo comprende la fase di applicare a detta linea di bulk comune (14) un potenziale negativo di valore prefissato.
  8. 8. Metodo di riprogrammazione ottimizzato di una memoria non volatile, sostanzialmente come descritto con riferimento alle figure annesse,
IT1999TO001098A 1999-12-14 1999-12-14 Metodo di riprogrammazione ottimizzata per celle di memoria nonvolatile, in particolare di tipo flash eeprom. IT1311314B1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT1999TO001098A IT1311314B1 (it) 1999-12-14 1999-12-14 Metodo di riprogrammazione ottimizzata per celle di memoria nonvolatile, in particolare di tipo flash eeprom.
US09/738,253 US6469934B2 (en) 1999-12-14 2000-12-14 Soft programming method for non-volatile memory cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT1999TO001098A IT1311314B1 (it) 1999-12-14 1999-12-14 Metodo di riprogrammazione ottimizzata per celle di memoria nonvolatile, in particolare di tipo flash eeprom.

Publications (3)

Publication Number Publication Date
ITTO991098A0 ITTO991098A0 (it) 1999-12-14
ITTO991098A1 true ITTO991098A1 (it) 2001-06-14
IT1311314B1 IT1311314B1 (it) 2002-03-12

Family

ID=11418293

Family Applications (1)

Application Number Title Priority Date Filing Date
IT1999TO001098A IT1311314B1 (it) 1999-12-14 1999-12-14 Metodo di riprogrammazione ottimizzata per celle di memoria nonvolatile, in particolare di tipo flash eeprom.

Country Status (2)

Country Link
US (1) US6469934B2 (it)
IT (1) IT1311314B1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7061792B1 (en) * 2002-08-10 2006-06-13 National Semiconductor Corporation Low AC power SRAM architecture
US8374038B2 (en) * 2010-05-04 2013-02-12 Macronix International Co., Ltd. Erase process for use in semiconductor memory device
US9449694B2 (en) * 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
JP3273582B2 (ja) * 1994-05-13 2002-04-08 キヤノン株式会社 記憶装置
US5663923A (en) * 1995-04-28 1997-09-02 Intel Corporation Nonvolatile memory blocking architecture
EP0757356B1 (en) * 1995-07-31 2001-06-06 STMicroelectronics S.r.l. Flash EEPROM with controlled discharge time of the word lines and source potentials after erase
WO1997019452A1 (en) 1995-11-17 1997-05-29 Macronix International Co., Ltd. Method and system for soft programming algorithm
EP0786779B1 (en) * 1996-01-24 2004-07-28 STMicroelectronics S.r.l. Erase voltage control circuit for an electrically erasable non-volatile memory cell
TW334566B (en) * 1996-02-26 1998-06-21 Sanyo Electric Co Non-volatile semiconductor memory device
US5912845A (en) * 1997-09-10 1999-06-15 Macronix International Co., Ltd. Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage
JP3277879B2 (ja) * 1998-03-27 2002-04-22 株式会社村田製作所 チップ状電子部品供給装置
US6288938B1 (en) * 1999-08-19 2001-09-11 Azalea Microelectronics Corporation Flash memory architecture and method of operation

Also Published As

Publication number Publication date
ITTO991098A0 (it) 1999-12-14
US6469934B2 (en) 2002-10-22
IT1311314B1 (it) 2002-03-12
US20010055225A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
US8972652B2 (en) Data refresh in non-volatile memory
KR100260070B1 (ko) 개선된 트랜지스터 셀을 포함하는 플래시 메모리 및 그 메모리를 프로그래밍하는 방법
US6807103B2 (en) Page-erasable flash memory
US6240016B1 (en) Method to reduce read gate disturb for flash EEPROM application
CN109256164B (zh) 降低非易失性存储器单元中的编程干扰的方法
US6778442B1 (en) Method of dual cell memory device operation for improved end-of-life read margin
KR20090011249A (ko) 비휘발성 메모리 셀 프로그래밍 방법
WO2008078877A1 (en) 2t nor-type non-volatile memory cell array and method of processing data of 2t nor-type non-volatile memory
US20060250855A1 (en) Erase and read schemes for charge trapping non-volatile memories
CN100527425C (zh) 具有修改的频带结构的非挥发存储器单元的操作方法及装置
CN103797540A (zh) 采用被分解为多遍的阶梯波形的编程算法
US9747987B1 (en) Endurance of silicon-oxide-nitride-oxide-silicon (SONOS) memory cells
US20190027227A1 (en) 3d nand array with divided string architecture
TWI328229B (en) Methods and apparatus for a non-volatile memory device with reduced program disturb
US7483302B2 (en) Non-volatile memory device and method of compensating leakage reading current of a non-volatile memory array
US6956768B2 (en) Method of programming dual cell memory device to store multiple data states per cell
US6760270B2 (en) Erase of a non-volatile memory
US9336893B2 (en) Erase algorithm for flash memory
ITTO991098A1 (it) Metodo di riprogrammazione ottimizzata per celle di memoria non volatile, in particolare di tipo flash eeprom.
EP3841581A1 (en) Method of programming a split-gate flash memory cell with erase gate
US6768673B1 (en) Method of programming and reading a dual cell memory device
ITUB20151112A1 (it) Dispositivo di memoria non-volatile e corrispondente metodo di funzionamento con riduzione degli stress
US20090279361A1 (en) Addressable Memory Array
ITTO990942A1 (it) Metodo di riprogrammazione controllata per celle di memoria non volatile, in particolare di tipo flash eeprom ed eprom.
JP3610691B2 (ja) 半導体不揮発性記憶装置