JP2000077207A

JP2000077207A - 抵抗素子及び抵抗素子の抵抗値調整方法

Info

Publication number: JP2000077207A
Application number: JP10248378A
Authority: JP
Inventors: Mitsuaki Fujimoto; 光章藤本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-09-02
Filing date: 1998-09-02
Publication date: 2000-03-14

Abstract

(57)【要約】【課題】抵抗値のばらつきが少なく、抵抗値の調整を
高精度にかつ容易に行い得る抵抗素子を得る。【解決手段】抵抗素体としてのサーミスタ素体２の上
面２ａにおいて、第１，第２の表面電極３，４が対向す
るように形成されており，表面電極３，４が、それぞ
れ、複数の電極膜３ａ〜３ｄ，４ａ〜４ｄを積層した構
造を有し、表面電極３，４が対向し合っている部分が少
なくとも２段の階段状の構造を有し、かつ各段の電極膜
３ａ〜３ｄ，４ａ〜４ｄが、第１の金属薄膜上に第２の
金属薄膜を積層した構造を有し、第１，第２の金属薄膜
が、それぞれ、互いに、一方を溶解するが他方を溶解し
ないエッチャントを有する第１，第２の金属により構成
されている、抵抗素子としてのサーミスタ素子１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばチップ型サ
ーミスタ素子のような抵抗素子及びその抵抗値調整方法
に関し、より詳細には、抵抗素体の一方主面において対
向された第１，第２の表面電極を有する抵抗素子及びそ
の抵抗値調整方法の改良に関する。

【０００２】

【従来の技術】従来、温度補償回路や温度検出器にチッ
プ型サーミスタ素子が広く用いられている。

【０００３】図１２は、従来のチップ型サーミスタ素子
の一例を示す断面図である。チップ型サーミスタ素子５
１は、半導体セラミックスよりなるサーミスタ素体５２
を用いて構成されている。サーミスタ素体５２の一方端
面５２ａを覆うように第１の外部電極５３ａが形成され
ている。サーミスタ素体５２の他方端面５２ｂを覆うよ
うに第２の外部電極５３ｂが形成されている。

【０００４】外部電極５３ａ，５３ｂは、サーミスタ素
体５２の端部を導電ペーストに浸漬し、しかる後、焼き
付けることにより形成されている。従って、外部電極５
３ａ，５３ｂのサーミスタ素体５２の上面、下面及び両
側面に至る部分の長さにばらつきが生じがちであった。
加えて、サーミスタ素体５２の比抵抗自体もばらつきが
ちであった。従って、サーミスタ素子５１では、抵抗値
のばらつきが大きいという問題があった。

【０００５】上記のような問題を解決するようなものと
して、特開平３−２５０６０３号公報には、図１３に示
すサーミスタ素子５４が開示されている。サーミスタ素
子５４では、サーミスタ素体５５の上面、下面及び両側
面を覆うようにガラス被覆層５６が形成されている。サ
ーミスタ素体５５の一方端面５５ａを覆うように第１の
外部電極５７ａが形成されており、他方端面５５ｂを覆
うように外部電極５７ｂが形成されている。

【０００６】サーミスタ素子５４では、ガラス被覆層５
６が形成されているため、抵抗値は、外部電極５７ａ，
５７ｂの端面５５ａ，５５ｂ上に存在する部分間で決定
される。従って、外部電極５７ａ，５７ｂの、サーミス
タ素体５５の上面、下面及び側面に至っている部分の長
さのばらつきにより抵抗値が影響されない。

【０００７】しかしながら、外部電極５７ａ，５７ｂを
導電ペーストの塗布・焼付けにより形成した場合、ガラ
ス被覆層５６を構成している材料と、外部電極５７ａ，
５７ｂを構成している材料とが互いに拡散しがちであっ
た。そのため、相互拡散により、ガラス被覆層５６の一
部が欠落し、外部電極５７ｂがサーミスタ素体５５の下
面等において直接サーミスタ素体５５に接触することが
あった。

【０００８】上記相互拡散を制御することは困難であ
り、従って、やはり、抵抗値が設計値からずれがちであ
るという問題があった。加えて、サーミスタ素体５５自
体の抵抗値ばらつきは依然として存在し、従って所望の
抵抗値のサーミスタ素子５４を高精度に得ることは非常
に困難であった。

【０００９】さらに、様々な抵抗値のサーミスタ素子５
４を製造しようとした場合、目的とする抵抗値ごとに、
異なる比抵抗を有するサーミスタ素体５５を用意しなけ
ればならなかった。従って、様々な抵抗値のサーミスタ
素子５４を供給することも困難であった。

【００１０】そこで、特開平４−１３０７０２号公報に
は、図１４に示すチップ型サーミスタ素子５８が提案さ
れている。チップ型サーミスタ素子５８では、サーミス
タ素体５９内に、第１，第２の内部電極６０，６１が配
置されている。内部電極６０，６１は同じ高さ位置に形
成されており、かつ先端６０ａと先端６１ａとが互いに
所定距離を隔てて対向されている。内部電極６０，６１
は、それぞれ、端面５９ａ，５９ｂに引き出されてお
り、かつ外部電極６２ａ，６２ｂにそれぞれ電気的に接
続されている。

【００１１】チップ型サーミスタ素子５８は、周知の積
層セラミックス一体焼成技術を用いて得られる。この場
合、第１，第２の内部電極６０，６１は、同一セラミッ
クグリーンシート上に導電ペーストを印刷することによ
り形成される。従って、第１，第２の内部電極６０の先
端６０ａと、第２の内部電極６１の先端６１ａとの間隔
は、スクリーン印刷により容易に制御することができ
る。よって、同じサーミスタ素体５９を用いて、上記間
隔を制御することにより、様々な抵抗値のサーミスタ素
子５８を容易に実現することができる。

【００１２】しかしながら、実際には、導電ペーストの
滲みにより内部電極６０，６１の端縁が歪むことがあっ
た。また、導電ペーストが印刷されたセラミックグリー
ンシートと、導電ペーストが印刷されていない複数枚の
セラミックグリーンシートとを積層し、一体焼成してい
るため、焼成に際しての収縮ばらつきによっても、内部
電極６０，６１の形状にばらつきが生じがちであった。
従って、やはり、抵抗値が設計値からずれがちであり、
設計値どおりの抵抗値を有するチップ型サーミスタ素子
５８を高精度に得ることは困難であった。

【００１３】特開平６−６１１０１号公報には、上記の
ような抵抗値ばらつきを低減し得るチップ型サーミスタ
素子が提案されている。図１５（ａ）及び（ｂ）に示す
ように、このチップ型サーミスタ素子６３では、サーミ
スタ素体６４の上面において、矩形の第１，第２の表面
電極６５，６６が形成されている。第１，第２の表面電
極６５，６６の先端は、サーミスタ素体６４の上面中央
において所定距離を隔てて対向されている。また、表面
電極６５，６６は、それぞれ、サーミスタ素体６４の端
面６４ａ，６４ｂと上面とのなす端縁まで引き出されて
いる。

【００１４】外部電極６７ａ、６７ｂは、それぞれ、サ
ーミスタ素体６４の端面６４ａ，６４ｂを覆うように、
かつ一対の側面及び上面並びに下面に至るように形成さ
れている。外部電極６７ａは、第１の表面電極６５に、
外部電極６７ａは第２の表面電極６６に電気的に接続さ
れている。

【００１５】さらに、第１，第２の表面電極６５，６６
の対向領域及び先端近傍部分を被覆するように、絶縁層
６８が形成されている。上記表面電極６５，６６は、メ
ッキ、蒸着もしくはスパッタリングなどの薄膜形成法に
よりサーミスタ素体６４の上面に形成することができ
る。従って、薄膜形成法を用いるため、表面電極６５，
６６は正確な形状に形成することができ、サーミスタ素
子６３の抵抗値ばらつきを低減することが可能とされて
いる。

【００１６】

【発明が解決しようとする課題】上述したように、従来
のチップ型サーミスタ素子５１，５４，５８では、抵抗
値のばらつきを低減することが困難であり、設計値どお
りの抵抗値を有するサーミスタ素子を高精度に得ること
はできなかった。

【００１７】他方、チップ型サーミスタ素子は、通常、
温度検出や温度補償に用いられるものであるため、その
抵抗値については、非常に高い精度を有することが強く
望まれている。

【００１８】そこで、従来、製造された多数のチップ型
サーミスタ素子の抵抗値ばらつきが大きいことに鑑み、
大量に製造されたチップ型サーミスタ素子の抵抗値を測
定し、抵抗値が設計値に近接した値のものを選別すると
いう煩雑な作業が強いられていた。従って、他の電子部
品に比べ、選別作業が必要な分だけ、コストが高くつく
という問題があった。

【００１９】他方、図１５に示したチップ型サーミスタ
素子６３では、表面電極６５，６６を正確に形成するこ
とができる。また、表面電極６５，６６の対向領域及び
先端近傍を被覆するように絶縁層６８が形成されている
ため、ディッピング法を利用して形成される外部電極６
７ａ，６７ｂに比べて高精度に形成される表面電極６
５，６６により抵抗値の大部分が決定される。従って、
抵抗値のばらつきを一応小さくすることが可能とされて
いる。

【００２０】しかしながら、上記表面電極６５，６６を
導電ペーストのスクリーン印刷により形成した場合に
は、滲みによる図形歪みが生じ、抵抗値の精度はそれほ
ど高まらなかった。

【００２１】さらに、上記表面電極６５，６６を、フォ
トリソグラフィー法を用いて形成した場合には、エッチ
ングに際してのオーバーエッチングにより表面電極６
５，６６の端縁の形状がばらつき、やはり抵抗値のばら
つきが大きくなることがあった。表面電極６５，６６の
膜厚を薄くすれば、上記オーバーエッチングは避けるこ
とができるものの、電極自身の抵抗値が上昇し、やはり
抵抗値のばらつきの原因となる。

【００２２】他方、抵抗値を調整する方法として、従
来、レーザーを用いて電極の一部をトリミングする方法
が知られている。しかしながら、レーザーによる加工で
は、除去する部分を数ミクロン単位で制御することが困
難であった。すなわち、高精度に抵抗値を調整すること
は困難であった。

【００２３】本発明の目的は、抵抗値のばらつきが少な
く、従って、製造後に抵抗値を選別する煩雑な作業を簡
略化することができ、かつ抵抗値の調整を容易にかつ高
精度に行い得るチップ型抵抗素子、並びに該チップ型抵
抗素子の抵抗値調整方法を提供することにある。

【００２４】

【課題を解決するための手段】請求項１に係る抵抗素子
は、抵抗素体と、前記抵抗素体の一面において互いに対
向するように形成された第１，第２の表面電極と、前記
抵抗素体の両端に形成されておりかつ第１，第２の表面
電極にそれぞれ電気的に接続された第１，第２の外部電
極とを備え、第１，第２の表面電極が複数の電極膜を積
層した構造を有し、かつ第１，第２の表面電極の対向し
合っている部分が、少なくとも２段の階段状の構造を有
し、かつ、各段の電極膜が、さらに第１の金属薄膜上に
第２の金属薄膜を積層した構造を有し、第１，第２の金
属薄膜は、それぞれ、互いに一方を溶解するが他方を溶
解しないエッチャントを有する第１，第２の金属により
構成されていることを特徴とする。

【００２５】請求項２に記載の発明では、前記第１，第
２の表面電極が対向し合っている部分を除いて、第１，
第２の表面電極を被覆するように絶縁層が形成されてい
る。請求項３に記載の発明では、前記第１，第２の外部
電極が、前記抵抗素体の両端から第１，第２の表面電極
が形成されている抵抗素体面に至るように延ばされてお
り、該抵抗素体面上においては前記絶縁層上に積層され
ている。

【００２６】請求項４に記載の発明では、前記抵抗素体
が、一対の主面、一対の側面及び一対の端面を有する直
方体状の形状を有し、前記第１，第２の表面電極が、少
なくとも一方主面に形成されている。

【００２７】請求項５に記載の発明では、前記第１，第
２の金属薄膜が、フォトリソグラフィー法により形成さ
れた金属薄膜により構成される。請求項６に記載の発明
では、上記抵抗素体が、正または負の抵抗温度特性を有
する半導体セラミックスよりなるサーミスタ素体であ
り、それによって抵抗素子としてサーミスタ素子が構成
される。

【００２８】請求項７に記載の発明は、本発明に係る抵
抗素子の抵抗値調整方法であって、第１，第２の表面電
極が対向し合っている部分において、第１，第２の表面
電極の階段状の構造をエッチングすることにより抵抗値
を調整することを特徴とする。

【００２９】請求項８に記載の発明では、前記抵抗値調
整に際してのエッチング工程が、第２の金属を溶解する
が第１の金属を溶解しないエッチャントを用いて第２の
金属薄膜をエッチングし、次に、第１の金属薄膜を溶解
するが、第２の金属薄膜を溶解しないエッチャントを用
いて第１の金属薄膜をエッチングすることにより行われ
る。

【００３０】

【発明の実施の形態】図１〜図３を参照して、本発明の
一実施例に係るチップ型サーミスタ素子を説明する。

【００３１】チップ型サーミスタ素子１は、直方体状の
サーミスタ素体２を用いて構成されている。サーミスタ
素体２は、正または負の抵抗温度特性を有する半導体セ
ラミックスにより構成されている。

【００３２】サーミスタ素体２の上面２ａ上には、互い
に対向するように第１，第２の表面電極３，４が形成さ
れている。表面電極３，４は、複数の電極膜３ａ〜３
ｄ，４ａ〜４ｄを積層した構造を有する。また、各電極
膜３ａ〜３ｄ、４ａ〜４ｄは、それぞれが、第１，第２
の金属薄膜を積層することにより形成された積層金属膜
により構成されている。すなわち、図３にＣで示す部分
を上方に拡大して示すように、電極膜４ａ〜電極膜４ｄ
は、それぞれ、第１，第２の金属薄膜４ａ₁，４ａ₂〜
４ｄ₁，４ｄ₂を積層することにより構成されている。
例えば、電極膜４ａは、第１の金属薄膜４ａ₁上に、第
２の金属薄膜４ａ₂を積層した構造を有する。なお、第
１，第２の表面電極３の電極膜３ａ〜３ｄも同様に、第
１，第２の金属薄膜を積層することにより形成されてい
る。

【００３３】また、図１〜図３から明らかなように、電
極膜４ａにおける第１の金属薄膜４ａ₁と第２の金属薄
膜４ａ₂は同じ平面形状とされている。また、残りの電
極膜においても、第１，第２の金属薄膜は同じ矩形形状
とされている。

【００３４】もっとも、第１，第２の表面電極３，４に
おいて、電極膜３ａ，４ａから上層の電極膜に行くにつ
れて、その面積が小さくされており、それによって、表
面電極３，４の対向し合っている部分において、それぞ
れ、４段の階段状の構造が形成されている。

【００３５】本実施例では、表面電極３，４は、サーミ
スタ素体２の端面２ｃ，２ｄに至る端縁を除く全ての端
縁において、上記階段状の構造が形成されている。な
お、本明細書において、階段状の構造とは、下方の電極
膜が上方の電極膜に行くにつれて、その端縁が内側に引
き込んだ構造をいうものとする。

【００３６】従って、矩形形状の表面電極３，４の対向
距離は、最下層の電極膜３ａ，４ａ間の対向距離とな
る。本明細書において、第１，第２の表面電極の対向距
離とは、図１に示す対向距離ｄのように、表面電極３と
表面電極４とが対向し合っている部分の両者の間の最短
距離をいうものとする。

【００３７】上記第１の金属薄膜を構成する第１の金属
と、第２の金属薄膜を構成する第２の金属は、それぞれ
が、互いに一方を溶解するが、他方を溶解しないエッチ
ャントを有する異種の金属により構成されている。例え
ば、第１の金属としてＮｉ−Ｃｒ合金を用い、第２の金
属としてＡｇを用いた場合、Ｎｉ−Ｃｒ合金は塩化第２
鉄水溶液でエッチングし得るが、Ａｇについては塩化第
２鉄水溶液でエッチングすることができない。逆に、Ａ
ｇは硝酸第２鉄水溶液でエッチングし得るが、Ｎｉ−Ｃ
ｒ合金については硝酸第２鉄水溶液でエッチングするこ
とができない。

【００３８】このように、第１，第２の金属薄膜を構成
する第１，第２の金属は、互いに、一方を溶解するが他
方を溶解しないエッチャントを有する異種の金属により
構成される。

【００３９】なお、本実施例では、表面電極３，４の平
面形状は矩形とされているが、半円状などの様々な形状
とすることができる。また、表面電極３，４は、それぞ
れ、複数本の電極指を有するくし歯電極により構成され
ていてもよく、両者の電極指が間挿し合うように配置す
ることにより，表面電極３，４間の対向面積を大きくす
ることができる。

【００４０】表面電極３，４の対向し合っている部分を
除いて、表面電極３，４を被覆するように、絶縁層５，
６が形成されている。絶縁層５，６は、ポリイミド、エ
ポキシ樹脂などの適宜の絶縁性樹脂により構成すること
ができる。絶縁層５，６は、上面２ａと、端面２ｃまた
は端面２ｄとのなす端縁に至るように形成されている。
また、本実施例では、サーミスタ素体２の下面２ｂ上に
も、絶縁層７が形成されている。絶縁層７は、絶縁層
５，６と同様の材料で構成することができ、かつ絶縁層
７は、下面２ｂと、端面２ｃまたは端面２ｄとのなす端
縁に至るように形成されている。

【００４１】サーミスタ素体２の両端には、端面２ｃ，
２ｄをそれぞれ被覆するように、第１，第２の外部電極
８，９が形成されている。外部電極８，９は、端面２
ｃ，２ｄだけでなく、サーミスタ素体２の上面及び下面
にも至るように形成されている。もっとも、外部電極
８，９のサーミスタ素体２の上面２ａに至っている部分
は、４絶縁層５，６，の上面に積層されている。同様
に、外部電極８，９のサーミスタ素体２の下面２ｂ上に
至っている部分は、絶縁層７に積層されている。

【００４２】従って、チップ型サーミスタ素子１では、
外部電極８，９間で取り出される抵抗値は、外部電極
８，９のサーミスタ素体２の上面２ａ及び下面２ｂ上に
至っている部分の長さに影響されない。

【００４３】本実施例のチップ型サーミスタ素子１で
は、表面電極３，４が、第１，第２の金属薄膜を積層し
てなる電極膜３ａ〜３ｄ，４ａ〜４ｄを積層した構造を
有するが、第１，第２の金属薄膜については、フォトリ
ソグラフィー法により高精度に形成することができる。
従って、抵抗値のばらつきを小さくすることができる。

【００４４】また、本実施例では、各電極膜が、第１，
第２の金属薄膜を積層した構造を有し、かつ各表面電極
３，４は、それぞれ、４層の電極膜を積層した構造を有
する。従って、表面電極３，４自体の電気的抵抗が低い
ので、それによっても抵抗値のばらつきが低減される。

【００４５】加えて、第１，第２の金属薄膜が、上記第
１，第２の金属を用いて構成されてょるので、エッチン
グにより、抵抗値を高精度に調整することができる。こ
れを、図４及び図５を併せて参照して説明する。

【００４６】チップ型サーミスタ素子１を得た後に、そ
の抵抗値が所望の抵抗値よりも小さい場合には、第１，
第２の金属薄膜３，４が対向し合っている部分をエッチ
ングすることにより、第１，第２の表面電極３，４の対
向距離ｄを大きくして抵抗値を高めるように調整するこ
とができる。

【００４７】すなわち、絶縁層５，６は、表面電極３，
４が対向し合っている部分を被覆していないため、表面
電極３，４が対向し合っている部分は露出されている。
そこで、チップ型サーミスタ素子１を得た後に、表面電
極３，４の対向し合っている部分を容易にエッチングす
ることができる。

【００４８】しかも、各電極膜は、上述した第１，第２
の金属薄膜を積層した構造を有するため、まず、第１の
金属薄膜を溶解しないが、第２の金属薄膜を溶解し得る
エッチャントを用いて第２の金属薄膜をエッチングす
る。次に、第２の金属薄膜を溶解しないが、第１の金属
薄膜を溶解するエッチャントを用いて第１の金属薄膜を
エッチングする。その結果、図４に示すように、表面電
極３，４の対向し合っている部分がエッチングされ、第
１，第２の表面電極３，４の対向距離が拡大される。す
なわち、図４における対向距離ｄ₁は、図１に示した対
向距離ｄよりも大きくされている。さらに、より抵抗値
を大きく高めたい場合には、上述したエッチング方法を
もう一度繰り返してエッチング量を増大させることによ
り図５に示すように、より大きな対向距離ｄ₂となるよ
うに、エッチングを行えばよい。

【００４９】ところで、表面電極３，４のエッチングに
際し、高精度に表面電極３，４の一部を除去するには、
電極膜の厚みが薄いことが必要である。すなわち、電極
膜の厚みが厚い場合には、オーバーエッチングが生じ易
く、高精度にトリミングすることができない。ところ
が、本実施例では、表面電極３，４の対向距離は、最下
層の電極膜３ａ，４ａ間の距離で定められる。他方、最
下層の電極３ａ，４ａは、表面電極３，４全体の厚みに
比べて薄い。従って、電極膜３ａ，４ａは、高精度にエ
ッチングされ得る。

【００５０】しかも、上記のように、電極膜３ａ，４ａ
は、それぞれが第１，第２の金属薄膜を積層した構造を
有し、上記のように２段階に分けて第１，第２の金属薄
膜をエッチングすればよいため、より一層高精度にトリ
ミングすることができる。

【００５１】よって、本実施例のチップ型サーミスタ素
子１では、エッチングによりその抵抗値を高精度に調整
することができる。従って、本実施例によれば、抵抗値
のばらつきが少ないだけでなく、抵抗値の調整を高精度
に行い得るチップ型サーミスタ素子１を提供することが
できる。

【００５２】次に、チップ型サーミスタ素子１の製造方
法を具体的な実験例に基づき説明する。Ｍｎ化合物、Ｎ
ｉ化合物及びＣｏ化合物をバインダと共に混練し、スラ
リーを得た。このスラリーを用いて、６５ｍｍ×６５ｍ
ｍの平面形状を有するグリーンシートを得た。

【００５３】次に、図６（ａ）に示すように、複数枚の
上記グリーンシート１１を積層し、厚み方向に加圧した
後、１３００℃で焼成することにより、サーミスタウエ
ハ１２を得た（図６（ｂ））。

【００５４】次に、上記サーミスタウエハ１２の上面の
全面に、Ｎｉ−Ｃｒ合金及びＡｇを順次スパッタリング
により製膜し、サーミスタウエハ１２の上面に厚さ０．
１μｍのＮｉ−Ｃｒ薄膜及び厚さ０．１μｍのＡｇ薄膜
を積層形成し、マザーの電極膜１３を得た。

【００５５】しかる後、上記マザーの電極膜１３上にス
ピンコート法により厚さ１．５μｍのフォトレジスト層
１４を形成した（図６（ｄ））。次に、フォトレジスト
層１４上にマスク１５を当接し、露光し、溶剤で現像し
た（図６（ｅ））。このようにして、パターニングされ
たフォトレジスト層１４Ａを形成した（図７（ａ））。
しかる後、次に、硝酸第２鉄水溶液（ｐＨ＝２）を用い
て３０秒間エッチングし、電極膜１３の上層のＡｇ薄膜
をエッチングし、塩化第２鉄水溶液（ｐＨ＝２）を用い
て３０秒間エッチングし、マザーの電極膜１３中のＮｉ
−Ｃｒ薄膜をエッチングした。このようにして、１段目
のパターニングされた電極膜１３Ａを形成した（図７
（ｂ））。次に、残存しているフォトレジスト層を溶剤
により除去した（図７（ｃ））。隣合う電極膜１３Ａ，
１３Ａ間の距離は、１００μｍとした。

【００５６】次に、２段目の電極膜を形成するために、
電極膜１３を形成したのと同様にして、Ｎｉ−Ｃｒ合金
薄膜及びＡｇ薄膜を順次スパッタリングにより形成し、
電極膜１６を積層した（図７（ｄ））。

【００５７】しかる後、電極膜１６の上面に厚さ１．５
μｍのフォトレジスト層１７を、フォトレジスト層１４
と同様にして形成した（図７（ｅ））。しかる後、図８
（ａ）に示すように、マスク１８を当接し、露光した。
なお、マスク１８としては、電極膜１６の残存させるべ
き部分に応じた開口を有するマスクを用いた。すなわ
ち、階段状の構造を構成するために、マスク１８として
は、マスク１５よりも開口部の面積が小さいものを用い
た。

【００５８】この場合、電極膜１３Ａの外周縁よりも、
電極膜１６をパターニングした後に得られる電極膜の外
周縁が２０μｍ内側となるように、上記マスク１８の開
口面積を調整した。

【００５９】次に、電極膜１３をパターニングした際と
同様にして、現像し、フォトレジスト層１７をパターニ
ングし、フォトレジスト層１７Ａを形成した（図８
（ｂ））。しかる後、電極膜１３をエッチングした場合
と同様にして、エッチングし、パターニングされた第２
の電極膜１６Ａを形成した（図８（ｃ））。さらに、フ
ォトレジスト層１７Ａを溶剤を用いて除去した（図８
（ｄ））。

【００６０】上記第１段及び第２段のパターニングされ
た電極膜１３Ａ，１６Ａを形成した工程とほぼ同様とし
て、３段目及び４段目の電極膜を形成した。ただし、３
段目及び４段目の電極膜を形成するにあったっては、３
段目の電極膜の外周縁が、２段目の電極膜１６Ａの外周
縁よりも２０μｍ内側に位置するようなマスクを用い
た。さらに、第４段目の電極膜を形成するに際しては、
第３目の電極膜の外周縁よりも第４段目の電極膜の外周
縁が２０μｍ内側に位置するように形成されるようなマ
スクを用いた。

【００６１】上記のようにして、図８（ｅ）に示すよう
に、電極膜１３Ａ，１６Ａ，１９Ａ，２０Ａが積層され
ている構造を得た。次に、図９（ａ）に示すように、サ
ーミスタウエハ１２の上面の全面に、厚さ３μｍの感光
性ポリイミド膜２１を形成した。

【００６２】しかる後、図９（ｂ）に示すように、マス
ク２２を用いて、露光し、現像することにより、ポリイ
ミド膜２１をパターニングした。図９（ｃ）に示すよう
に、パターニングされたポリイミド膜２１Ａは、４段目
の電極膜２０Ａの対向し合っている端縁よりも、その端
縁が５０μｍ内側に位置するような形状とされてる。

【００６３】しかる後、図９（ｄ）に示すように、サー
ミスタウエハ１２の下面にも、ポリイミド膜２３を全面
に形成した。このようにして得られたサーミスタウエハ
１２を、図９（ｄ）の一点鎖線Ｅ，Ｅで切断することに
より、１．６ｍｍ幅の短冊状のウエハ分割体を得た。こ
のウエハ分割体を図１０に示す。図１０において、ウエ
ハ分割体１２Ａの長さ方向Ｌは、図９（ｄ）における紙
面−紙背方向に相当する。

【００６４】しかる後、ウエハ分割体１２Ａの両側面
に、Ｎｉ−Ｃｒ合金膜をスパッタリングにより形成し、
該Ｎｉ−Ｃｒ合金膜上に湿式電解メッキにより、Ｎｉ膜
及びＳｎ膜を順次形成した。このようにして、図１１に
示すマザーの外部電極２４，２５を形成した。

【００６５】しかる後、ウエハ分割体１２Ａを、さらに
図１１の一点鎖線Ｆ，Ｆで示す０．８ｍｍ幅にカット
し、個々のチップ型サーミスタ素子単位のチップを得
た。上記のようにして得られた多数のチップ型サーミス
タ素子１について、抵抗値を測定し、別のグループに判
別した。もっとも、グループ分けについては、測定され
たサーミスタ素子に応じて５以上のグループにグループ
分けしてもよく、３以下のグループにグループ分けして
もよい。この場合、抵抗値範囲が最も大きい方から順
に、グループ、グループ、グループ、及びグルー
プとした。

【００６６】そして、グループに比べて抵抗値が低い
グループ〜のサーミスタ素子について、硝酸第２鉄
水溶液（ｐＨ＝２）を用いて３０秒間エッチングし、表
面電極３，４の各電極膜３ａ〜４ｄ内の上層のＡｇ薄膜
をエッチングし、引き続いて塩酸第２鉄水溶液（ｐＨ＝
２）を用いて３０秒間エッチングし、各電極膜３ａ〜４
ｄ内の下層のＮｉ−Ｃｒ薄膜をエッチングした。このエ
ッチングにより、表面電極３，４間の対向距離が拡が
り、抵抗値を上昇させることができた。

【００６７】エッチング後にサーミスタ素子の抵抗値を
再度測定し、さらにグループの抵抗値よりも低いサー
ミスタ素子については、上記エッチングを繰り返すこと
により、抵抗値を上昇させた。

【００６８】上記のように、マスクやフォトレジスト層
を形成することなくエッチングを繰り返すことにより、
得られたサーミスタ素子１の抵抗値を段階的に高めるこ
とができ、所望の抵抗値のサーミスタ素子を得ることが
できる。上記のようにして、エッチングにより抵抗値を
調整した後のチップ型サーミスタ素子の抵抗値のばらつ
き３ＣＶ（試験数は１０００個）は０．４％であった。

【００６９】比較のために、上記実施例のサーミスタ素
子と、電極構造を異ならせたことを除いては、同様にし
て、従来のチップ型サーミスタ素子５１，５４，５８，
６３を作製し、その抵抗値ばらつき３ＣＶ（試験数はい
ずれも１０００個）を測定した。結果を下記の表１に示
す。

【００７０】また、サーミスタ素子６３については、レ
ーザーによりトリミングした後の抵抗値ばらつき３ＣＶ
も併せて示す。

【００７１】

【表１】

【００７２】表１から明らかなように、本実施例のチッ
プ型サーミスタ素子１では、エッチングによるトリミン
グによって、抵抗値のばらつき３ＣＶを従来例に比べて
著しく低減し得ることがわかる。

【００７３】なお、上記実施例では、抵抗素子として、
サーミスタ素子を示したが、本発明は、固定抵抗素子や
バリスタなどの他の抵抗素子にも適用することができ
る。

【００７４】

【発明の効果】請求項１に記載の発明に係る抵抗素子で
は、第１，第２の表面電極が抵抗素体の一面において互
いに対向されており、第１，第２の表面電極がそれぞれ
複数の電極膜を積層した構造を有し、対向し合っている
部分が少なくとも２段の階段状の構造を有する。そし
て、各段の電極膜が、第１の金属薄膜上に第２の金属薄
膜を積層した構造を有する。従って、第１，第２の表面
電極を形成するに際し、第１，第２の金属薄膜を積層し
てなる電極膜を複数段積層すればよいため、フォトリソ
グラフィー法により、第１，第２の表面電極を高精度に
形成することができる。

【００７５】しかも、第１，第２の表面電極全体の厚み
については、電極膜の積層数を調整することにより十分
な厚さとすることができ、それによって表面電極自体の
電気抵抗を低減することができる。

【００７６】従って、第１，第２の表面電極を高精度に
形成し得ること、並びに表面電極自体の電気抵抗を低減
し得るため、抵抗値のばらつきを効果的に低減すること
が可能となる。

【００７７】さらに、第１，第２の金属薄膜は、対向し
合っている部分が少なくとも２段の階段状の構造を有
し、かつそれぞれ、互いに一方を溶解するが、他方を溶
解しないエッチャントを有する第１，第２の金属により
構成されている。他方、第１，第２の表面電極の対向距
離は、最下段の電極膜間の対向距離により決定される。
従って、第２の金属薄膜を溶解するが第１の金属薄膜を
溶解しないエッチャントを用いて第２の金属薄膜をエッ
チングし、次に、第１の金属薄膜を溶解するが第２の金
属薄膜を溶解しないエッチャントを用いて再度エッチン
グすることにより、最下段の電極膜の対向距離を容易に
広げることができる。この場合、最下段の電極膜を構成
している上記第１，第２の金属薄膜は、非常に薄く形成
され得るので、上記エッチングにより第１，第２の表面
電極の対向距離を高精度にトリミングすることができ、
それによって抵抗値を高精度に調整することができる。
また、第１，第２の金属薄膜の階段状の段数に応じて、
新たなマスクを用いることもなくエッチングでき、段階
的に抵抗値を調整することができる。

【００７８】請求項２に記載の発明では、第１，第２の
表面電極が対向し合っている部分を除いて、第１，第２
の表面電極を被覆するように絶縁層が形成されている。
この場合においても、第１，第２の表面電極が対向し合
っている部分は絶縁層により被覆されておらず、露出さ
れているので、上記エッチングにより抵抗値の調整を容
易に行うことができる。

【００７９】請求項３に記載の発明では、第１，第２の
外部電極が、抵抗素体の両端から第１，第２の表面電極
が形成されている抵抗素体面に至るように延ばされてい
るが、該抵抗素体面上においては、第１，第２の外部電
極は絶縁層上に積層されている。従って、第１，第２の
外部電極のかぶり深さ、すなわち抵抗素体の両端から上
記抵抗素体面に至るように延ばされている部分の長さの
ばらつきにより抵抗値が影響され難い。従って、抵抗値
のばらつきをより一層効果的に低減することができる。

【００８０】請求項４に記載の発明では、抵抗素体が、
直方体状の形状を有し、第１，第２の表面電極が少なく
とも一方主面に形成されているので、相対的に大きな面
積を有する主面上において、第１，第２の表面電極を容
易に形成することができる。

【００８１】請求項５に記載の発明では、第１，第２の
金属薄膜が、フォトリソグラフィー法により形成された
金属薄膜により構成されているので、第１，第２の金属
薄膜を高精度に形成することができ、それによって抵抗
値のばらつきを低減することができる。

【００８２】請求項６に記載の発明では、抵抗素体とし
て、正または負の抵抗温度特性を有する半導体セラミッ
クスよりなるサーミスタ素体を用いるため、抵抗値のば
らつきが少なく、かつ抵抗値の調整が容易なサーミスタ
素子を提供することができる。特に、半導体セラミック
スを用いたサーミスタ素子では、抵抗値のばらつきを低
減することが困難であり、かつサーミスタ素子では、抵
抗値を高精度に制御することが強く求められているのに
対し、本発明によれば、このような要求を満たすサーミ
スタ素子を安定にかつ容易に提供することが可能とな
る。従って、従来の煩雑な抵抗値選別作業を省略もしく
は簡略化することが可能となる。

【００８３】請求項７に記載の発明に係る抵抗素子の抵
抗値調整方法では、第１，第２の表面電極が対向し合っ
ている部分において、第１，第２の表面電極をエッチン
グすることにより、第１，第２の表面電極を高精度にト
リミングすることができる。従って、抵抗値が高まる方
向に、抵抗素子の抵抗値を容易にかつ高精度に調整する
ことが可能となる。

【００８４】請求項８に記載の発明では、第２の金属を
溶解するが第１の金属を溶解しないエッチャントを用い
て第２の金属薄膜をエッチングし、次に、第１の金属薄
膜を溶解するが、第２の金属薄膜を溶解しないエッチャ
ントを用いて第１の金属薄膜をエッチングすることによ
り抵抗値の調整が果たされる。この場合、第１，第２の
金属薄膜は、表面電極全体の厚みに比べて非常に薄いた
め、上記エッチングにより、第１，第２の金属薄膜を高
精度にかつ容易にトリミングすることができる。従っ
て、抵抗素子の抵抗値を容易にかつ高精度に調整するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るサーミスタ素子を示す
平面図。

【図２】図１に示した実施例のサーミスタ素子の側面
図。

【図３】図１に示した実施例のサーミスタ素子の側面断
面図。

【図４】実施例のサーミスタ素子において、抵抗値を調
整した結果を示す側面断面図。

【図５】図１に示した実施例のサーミスタ素子において
抵抗値を調整した後の状態を示す側面断面図。

【図６】（ａ）〜（ｅ）は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。なお、マスクは断面図。

【図７】（ａ）〜（ｅ）は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。

【図８】（ａ）〜（ｅ）は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。なお、マスクは断面図。

【図９】（ａ）〜（ｄ）は、実施例のチップ型サーミス
タ素子を製造する方法の各工程を説明するための各側面
図。なお、マスクは断面図。

【図１０】実施例のサーミスタ素子の製造方法において
得られたウエハ分割体を示す部分切欠平面図。

【図１１】図１０に示したウエハ分割体の両側面を被覆
するようにマザーの外部電極を形成した状態を示す部分
切欠断面図。

【図１２】従来のチップ型サーミスタ素子の一例を示す
断面図。

【図１３】従来のチップ型サーミスタ素子の他の例を示
す断面図。

【図１４】従来のチップ型サーミスタ素子のさらに他の
例を示す断面図。

【図１５】（ａ）及び（ｂ）は、従来のチップ型サーミ
スタ素子の他の例を示す平面図及び側面断面図。

【符号の説明】

１…チップ型サーミスタ素子２…サーミスタ素体２ａ…上面２ｂ…下面２ｃ，２ｄ…第１，第２の端面３，４…第１，第２の表面電極３ａ〜３ｄ，４ａ〜４ｄ…電極膜４ａ₁，４ｂ₁，４ｃ₁，４ｄ₁…第１の金属薄膜４ａ₂，４ｂ₂，４ｃ₂，４ｄ₂…第２の金属薄膜５，６…絶縁層７…絶縁層８，９…第１，第２の外部電極１２…サーミスタウエハ１３…マザーの電極膜１３Ａ…パターニングされた電極膜１６…電極膜１６Ａ，１９Ａ，２０Ａ…電極膜

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5E028 AA10 BA23 BB09 BB10 CA02 DA04 EA23 JC02 JC05 JC11 JC12 5E032 BA23 BB09 BB10 CA02 CC14 CC16 TA03 TB20 5E034 AA09 AB01 BA09 BB01 DB12 DC01 DC03 DC09 DC10 DE14

Claims

【特許請求の範囲】

【請求項１】抵抗素体と、前記抵抗素体の一面において互いに対向するように形成
された第１，第２の表面電極と、前記抵抗素体の両端に形成されておりかつ第１，第２の
表面電極にそれぞれ電気的に接続された第１，第２の外
部電極とを備え、第１，第２の表面電極が複数の電極膜を積層した構造を
有し、かつ第１，第２の表面電極の対向し合っている部
分が、少なくとも２段の階段状の構造を有し、かつ、各段の電極膜が、第１の金属薄膜上に第２の金属薄膜を
積層した構造を有し、第１，第２の金属薄膜は、それぞ
れ、互いに一方を溶解するが他方を溶解しないエッチャ
ントを有する第１，第２の金属により構成されているこ
とを特徴とする、抵抗素子。
【請求項２】前記第１，第２の表面電極が対向し合っ
ている部分を除いて、第１，第２の表面電極を被覆する
ように形成された絶縁層をさらに備える、請求項１に記
載の抵抗素子。
【請求項３】前記第１，第２の外部電極が、前記抵抗
素体の両端から第１，第２の表面電極が形成されている
抵抗素体面に至るように延ばされており、該抵抗素体面
上においては前記絶縁層上に積層されている、請求項２
に記載の抵抗素子。
【請求項４】前記抵抗素体が、一対の主面、一対の側
面及び一対の端面を有する直方体状の形状を有し、前記第１，第２の表面電極が、少なくとも一方主面に形
成されている、請求項１〜３の何れかに記載の抵抗素
子。
【請求項５】前記第１，第２の金属薄膜が、フォトリ
ソグラフィー法により形成された金属薄膜である、請求
項１〜４の何れかに記載の抵抗素子。
【請求項６】前記抵抗素体が、正または負の抵抗温度
特性を有する半導体セラミックスよりなるサーミスタ素
体である、請求項１〜５の何れかに記載の抵抗素子。
【請求項７】請求項１〜６の何れかに記載の抵抗素子
の抵抗値調整方法であって、前記第１，第２の表面電極が対向し合っている部分にお
いて、第１，第２の表面電極をエッチングすることによ
り抵抗値を調整する、抵抗素子の抵抗値調整方法。
【請求項８】前記抵抗値調整に際してのエッチングに
あたり、第２の金属を溶解するが第１の金属を溶解しな
いエッチャントを用いて第２の金属薄膜をエッチング
し、次に、第１の金属薄膜を溶解するが、第２の金属薄
膜を溶解しないエッチャントを用いて第１の金属薄膜を
エッチングする、請求項７に記載の抵抗素子の抵抗値調
整方法。