JP2000077350A - 電力用半導体装置及びその製造方法 - Google Patents
電力用半導体装置及びその製造方法Info
- Publication number
- JP2000077350A JP2000077350A JP24162698A JP24162698A JP2000077350A JP 2000077350 A JP2000077350 A JP 2000077350A JP 24162698 A JP24162698 A JP 24162698A JP 24162698 A JP24162698 A JP 24162698A JP 2000077350 A JP2000077350 A JP 2000077350A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor device
- power semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 半導体基板中のより深い位置にＮ型領域を形
成する。 【解決手段】 本ＧＴＯはシリコン基板中に形成された
Ｎ型層１と、Ｎ型層１の表面１Ｓ１上に形成されたＰ型
ベース層２と、Ｐ型ベース層２の表面２Ｓ２上に形成さ
れたＮ型エミッタ層３と、Ｎ型層１の表面１Ｓ２上の所
定の位置に形成されたＰ型エミッタ層４と、Ｐ型エミッ
タ層４の表面４Ｓ２及び側面４Ｗに接するように形成さ
れたＮ型層５とを備える。Ｎ型層５は、シリコン基板の
主面１Ｓ３の全面に対して、例えば４．５ＭｅＶの加速
エネルギー及び５×１０12ｃｍ-2のドーズ量で以てプロ
トンが照射された後に、シリコン基板に例えば３５０°
Ｃの温度で熱処理を施すことにより形成される。上記熱
処理により、プロトンの照射により生じた結晶欠陥は回
復し、なおかつ、照射されて結晶中に存在するプロトン
がドナー化する。
成する。 【解決手段】 本ＧＴＯはシリコン基板中に形成された
Ｎ型層１と、Ｎ型層１の表面１Ｓ１上に形成されたＰ型
ベース層２と、Ｐ型ベース層２の表面２Ｓ２上に形成さ
れたＮ型エミッタ層３と、Ｎ型層１の表面１Ｓ２上の所
定の位置に形成されたＰ型エミッタ層４と、Ｐ型エミッ
タ層４の表面４Ｓ２及び側面４Ｗに接するように形成さ
れたＮ型層５とを備える。Ｎ型層５は、シリコン基板の
主面１Ｓ３の全面に対して、例えば４．５ＭｅＶの加速
エネルギー及び５×１０12ｃｍ-2のドーズ量で以てプロ
トンが照射された後に、シリコン基板に例えば３５０°
Ｃの温度で熱処理を施すことにより形成される。上記熱
処理により、プロトンの照射により生じた結晶欠陥は回
復し、なおかつ、照射されて結晶中に存在するプロトン
がドナー化する。
Description
【０００１】
【発明の属する技術分野】この発明は、電力用半導体装
置に関するものであり、特に、電力用半導体装置中のＮ
型領域の形成方法に関するものである。
置に関するものであり、特に、電力用半導体装置中のＮ
型領域の形成方法に関するものである。
【０００２】
【従来の技術】図４及び図５はそれぞれ、従来の電力用
半導体装置の製造方法において半導体基板内に活性化領
域を形成する工程での電力用半導体装置の模式的な縦断
面図である。なお、以下の説明において、「活性化領
域」とは、例えば電力用半導体装置におけるエミッタ領
域を成す拡散層のように、所定の導電型のキャリアを有
する領域を言うものとする。
半導体装置の製造方法において半導体基板内に活性化領
域を形成する工程での電力用半導体装置の模式的な縦断
面図である。なお、以下の説明において、「活性化領
域」とは、例えば電力用半導体装置におけるエミッタ領
域を成す拡散層のように、所定の導電型のキャリアを有
する領域を言うものとする。
【０００３】比較的に低濃度のＮ型の不純物を有するシ
リコン基板１１の表面１１Ｓ上に形成された絶縁膜１２
には、当該絶縁膜１２上に形成された後にフォトリソグ
ラフィー工程によりパターニングされたレジスト膜１３
をマスクとして、例えば異方性エッチングによって窓部
ないしは開口部１２Ｗが形成される（図４参照）。
リコン基板１１の表面１１Ｓ上に形成された絶縁膜１２
には、当該絶縁膜１２上に形成された後にフォトリソグ
ラフィー工程によりパターニングされたレジスト膜１３
をマスクとして、例えば異方性エッチングによって窓部
ないしは開口部１２Ｗが形成される（図４参照）。
【０００４】上記レジスト膜１３を除去した後に、シリ
コン基板１１の表面１１Ｓには絶縁膜１２をマスクとし
てＮ型の不純物がイオン注入される。その後、シリコン
基板１１に対して例えば８００°Ｃの温度での熱処理を
施して、イオン注入された上記Ｎ型不純物を拡散させる
ことによって、Ｎ型シリコン基板１１の表面１１Ｓから
所定の深さの領域にＮ型の活性化領域１４が形成される
（図５参照）。
コン基板１１の表面１１Ｓには絶縁膜１２をマスクとし
てＮ型の不純物がイオン注入される。その後、シリコン
基板１１に対して例えば８００°Ｃの温度での熱処理を
施して、イオン注入された上記Ｎ型不純物を拡散させる
ことによって、Ｎ型シリコン基板１１の表面１１Ｓから
所定の深さの領域にＮ型の活性化領域１４が形成される
（図５参照）。
【０００５】
【発明が解決しようとする課題】図５の電力用半導体装
置における表面１１Ｓからその深さ方向のキャリア濃度
分布を図６に示す。図６に示すように、従来の製造方法
（イオン注入法）により形成される活性化領域１４で
は、シリコン基板１１の表面１１Ｓ近傍でのキャリア濃
度が最も高くなり、表面１１Ｓからの深さが深くなるに
従ってキャリア濃度は低くなる。このように、従来の半
導体装置の製造方法では、（ｉ）半導体基板の表面から
より深い位置に、又は、より深い位置まで活性化領域を
形成することが困難である。
置における表面１１Ｓからその深さ方向のキャリア濃度
分布を図６に示す。図６に示すように、従来の製造方法
（イオン注入法）により形成される活性化領域１４で
は、シリコン基板１１の表面１１Ｓ近傍でのキャリア濃
度が最も高くなり、表面１１Ｓからの深さが深くなるに
従ってキャリア濃度は低くなる。このように、従来の半
導体装置の製造方法では、（ｉ）半導体基板の表面から
より深い位置に、又は、より深い位置まで活性化領域を
形成することが困難である。
【０００６】更に、従来の製造方法では、不純物をイオ
ン注入した後に、当該不純物を拡散させ、且つ、活性化
させるためには、（ｉｉ）８００゜Ｃ程度の高温での熱
処理（アニール）が必要である。
ン注入した後に、当該不純物を拡散させ、且つ、活性化
させるためには、（ｉｉ）８００゜Ｃ程度の高温での熱
処理（アニール）が必要である。
【０００７】また、上記の問題点（ｉ）に対して、イオ
ン注入された不純物をより深い所定の位置にまで拡散さ
せるためには、上述の８００°Ｃ程度の温度よりも更に
高い温度で以て、より長時間の熱処理を施す必要があ
る。しかしながら、（ｉｉｉ）このような高温での長時
間の熱処理はシリコン基板１１中に結晶欠陥を誘発する
ため、完成した電力用半導体装置はかかる結晶欠陥に起
因するリーク電流等の特性の不具合が生じ易くなるとい
う別途の問題点が浮上してしまう。
ン注入された不純物をより深い所定の位置にまで拡散さ
せるためには、上述の８００°Ｃ程度の温度よりも更に
高い温度で以て、より長時間の熱処理を施す必要があ
る。しかしながら、（ｉｉｉ）このような高温での長時
間の熱処理はシリコン基板１１中に結晶欠陥を誘発する
ため、完成した電力用半導体装置はかかる結晶欠陥に起
因するリーク電流等の特性の不具合が生じ易くなるとい
う別途の問題点が浮上してしまう。
【０００８】加えて、上述のような高温での長時間の熱
処理を実施する場合には、（ｉｖ）そのような高温の条
件を実現するための製造設備が必要であるし、なおか
つ、当該処理に費やされる時間が長くなるという製造工
程上の問題点がある。
処理を実施する場合には、（ｉｖ）そのような高温の条
件を実現するための製造設備が必要であるし、なおか
つ、当該処理に費やされる時間が長くなるという製造工
程上の問題点がある。
【０００９】本発明は、上記の問題点（ｉ）〜（ｉｖ）
に鑑みてなされたものであり、従来のイオン注入法と比
較して、半導体基板の表面からより深い位置に、又は、
より深い位置までキャリア濃度が制御された領域を備え
る電力用半導体装置を提供することを第１の目的とす
る。
に鑑みてなされたものであり、従来のイオン注入法と比
較して、半導体基板の表面からより深い位置に、又は、
より深い位置までキャリア濃度が制御された領域を備え
る電力用半導体装置を提供することを第１の目的とす
る。
【００１０】更に、本発明は、第１の目的を実現しうる
電力用半導体装置の製造方法を提供することを第２の目
的とする。
電力用半導体装置の製造方法を提供することを第２の目
的とする。
【００１１】
【課題を解決するための手段】（１）請求項１記載の発
明に係る電力用半導体装置は、その内部にＮ型領域が形
成された半導体基板を備える電力用半導体装置であっ
て、前記Ｎ型領域は、所定の荷電粒子が照射された後
に、イオン注入法におけるアニール温度よりも低い所定
の温度で以て熱処理が施されて形成されることを特徴と
する。
明に係る電力用半導体装置は、その内部にＮ型領域が形
成された半導体基板を備える電力用半導体装置であっ
て、前記Ｎ型領域は、所定の荷電粒子が照射された後
に、イオン注入法におけるアニール温度よりも低い所定
の温度で以て熱処理が施されて形成されることを特徴と
する。
【００１２】（２）請求項２記載の発明に係る電力用半
導体装置は、請求項１に記載の電力用半導体装置であっ
て、前記所定の荷電粒子は、軽元素のイオンであること
を特徴とする。
導体装置は、請求項１に記載の電力用半導体装置であっ
て、前記所定の荷電粒子は、軽元素のイオンであること
を特徴とする。
【００１３】（３）請求項３記載の発明に係る電力用半
導体装置は、請求項２に記載の電力用半導体装置であっ
て、前記軽元素のイオンは、前記半導体基板の主面の所
定の領域に対してのみ選択的に照射されることを特徴と
する。
導体装置は、請求項２に記載の電力用半導体装置であっ
て、前記軽元素のイオンは、前記半導体基板の主面の所
定の領域に対してのみ選択的に照射されることを特徴と
する。
【００１４】（４）請求項４記載の発明に係る電力用半
導体装置の製造方法は、半導体基板に所定の荷電粒子を
照射した後に、イオン注入法におけるアニール温度より
も低い所定の温度で以て熱処理を施すことにより前記半
導体基板の内部にＮ型領域を形成することを特徴とす
る。
導体装置の製造方法は、半導体基板に所定の荷電粒子を
照射した後に、イオン注入法におけるアニール温度より
も低い所定の温度で以て熱処理を施すことにより前記半
導体基板の内部にＮ型領域を形成することを特徴とす
る。
【００１５】（５）請求項５記載の発明に係る電力用半
導体装置の製造方法は、請求項４に記載の電力用半導体
装置の製造方法であって、前記所定の荷電粒子は、軽元
素のイオンであることを特徴とする。
導体装置の製造方法は、請求項４に記載の電力用半導体
装置の製造方法であって、前記所定の荷電粒子は、軽元
素のイオンであることを特徴とする。
【００１６】（６）請求項６記載の発明に係る電力用半
導体装置の製造方法は、請求項５に記載の電力用半導体
装置であって、前記軽元素のイオンは、前記半導体基板
の主面の所定の領域に対してのみ選択的に照射されるこ
とを特徴とする。
導体装置の製造方法は、請求項５に記載の電力用半導体
装置であって、前記軽元素のイオンは、前記半導体基板
の主面の所定の領域に対してのみ選択的に照射されるこ
とを特徴とする。
【００１７】
【発明の実施の形態】（実施の形態１）図１は、本実施
の形態１に係る電力用半導体装置であるゲートターンオ
フサイリスタ（以下、「ＧＴＯ」と略す）の模式的な縦
断面図である。
の形態１に係る電力用半導体装置であるゲートターンオ
フサイリスタ（以下、「ＧＴＯ」と略す）の模式的な縦
断面図である。
【００１８】図１に示すように、本ＧＴＯは比較的に低
い不純物濃度を有するＮ型の半導体層１（以下、「Ｎ型
層１」とも呼ぶ）を備えている。そして、Ｎ型層１の表
面１Ｓ１上にＰ型のベース層２（以下、「ＰＢ層２」と
も呼ぶ）が形成されており、上記表面１Ｓ１とＰＢ層２
の一方の表面２Ｓ１とが界面を成している。更に、ＰＢ
層２の上記表面２Ｓ１とは反対側の表面２Ｓ２上の所定
の位置にＮ型のエミッタ層３（以下、「ＮＥ層３」とも
呼ぶ）が形成されており、上記表面２Ｓ２とＮＥ層３の
表面３Ｓ２とが界面を成している。
い不純物濃度を有するＮ型の半導体層１（以下、「Ｎ型
層１」とも呼ぶ）を備えている。そして、Ｎ型層１の表
面１Ｓ１上にＰ型のベース層２（以下、「ＰＢ層２」と
も呼ぶ）が形成されており、上記表面１Ｓ１とＰＢ層２
の一方の表面２Ｓ１とが界面を成している。更に、ＰＢ
層２の上記表面２Ｓ１とは反対側の表面２Ｓ２上の所定
の位置にＮ型のエミッタ層３（以下、「ＮＥ層３」とも
呼ぶ）が形成されており、上記表面２Ｓ２とＮＥ層３の
表面３Ｓ２とが界面を成している。
【００１９】他方、Ｎ型層１の上記表面１Ｓ１とは反対
側の表面１Ｓ２上の所定の位置に、複数のＰ型のエミッ
タ層４（以下、「ＰＥ層４」とも呼ぶ）が所定の間隔を
あけて（保って）形成されており、上記表面１Ｓ２とＰ
Ｅ層４の表面４Ｓ２とが界面を成している。更に、上記
表面１Ｓ２及び上記表面４Ｓ２と垂直を成すＰＥ層４の
側面４Ｗに接するように、後述の製造方法により製造さ
れるＮ型の半導体層（Ｎ型領域）５が形成されている。
当該Ｎ型の半導体層５はＮ型層１の不純物濃度よりも高
い濃度を有している。以下、かかるＮ型の半導体層５を
「Ｎ型層５」とも呼ぶ。
側の表面１Ｓ２上の所定の位置に、複数のＰ型のエミッ
タ層４（以下、「ＰＥ層４」とも呼ぶ）が所定の間隔を
あけて（保って）形成されており、上記表面１Ｓ２とＰ
Ｅ層４の表面４Ｓ２とが界面を成している。更に、上記
表面１Ｓ２及び上記表面４Ｓ２と垂直を成すＰＥ層４の
側面４Ｗに接するように、後述の製造方法により製造さ
れるＮ型の半導体層（Ｎ型領域）５が形成されている。
当該Ｎ型の半導体層５はＮ型層１の不純物濃度よりも高
い濃度を有している。以下、かかるＮ型の半導体層５を
「Ｎ型層５」とも呼ぶ。
【００２０】次に、本ＧＴＯの上述の各層の形成方法を
説明する。
説明する。
【００２１】まず、比較的に低い不純物濃度を有するシ
リコン基板（半導体基板）を準備する。かかるシリコン
基板の一部は後にＮ型層１を構成するため、以下の説明
では当該シリコン基板を「シリコン基板１」とも呼ぶ。
リコン基板（半導体基板）を準備する。かかるシリコン
基板の一部は後にＮ型層１を構成するため、以下の説明
では当該シリコン基板を「シリコン基板１」とも呼ぶ。
【００２２】ＰＢ層２は、ＮＥ層３の上記表面３Ｓ２と
は反対側の表面３Ｓ１に該当するシリコン基板１の主面
（以下、「主面３Ｓ１」とも呼ぶ）に対して例えばボロ
ン（Ｂ）をイオン注入し、その後に熱処理（アニール）
を施して、上記主面３Ｓ１から所定の深さの領域にまで
ボロンを拡散させることによって形成される。
は反対側の表面３Ｓ１に該当するシリコン基板１の主面
（以下、「主面３Ｓ１」とも呼ぶ）に対して例えばボロ
ン（Ｂ）をイオン注入し、その後に熱処理（アニール）
を施して、上記主面３Ｓ１から所定の深さの領域にまで
ボロンを拡散させることによって形成される。
【００２３】かかるＰＢ層２の形成後に、上記主面３Ｓ
１から例えばリン（Ｐ）を熱拡散して、上記主面３Ｓ１
から所定の深さの領域であって、ＰＢ層２よりも浅い領
域にＮ型の拡散層を形成する。その後に、当該拡散層の
一部をエッチングして除去することによって、図１に示
すＮＥ層３が形成される。
１から例えばリン（Ｐ）を熱拡散して、上記主面３Ｓ１
から所定の深さの領域であって、ＰＢ層２よりも浅い領
域にＮ型の拡散層を形成する。その後に、当該拡散層の
一部をエッチングして除去することによって、図１に示
すＮＥ層３が形成される。
【００２４】他方、Ｎ型層５の形成方法は、以下の通り
である。
である。
【００２５】まず、シリコン基板１の上記主面３Ｓ１と
は反対側の主面１Ｓ３の全面に対して、例えば４．５Ｍ
ｅＶの加速エネルギー及び５×１０12ｃｍ-2のドーズ量
で以て、例えば水素イオンであるプロトン（荷電粒子）
を照射する。その後にシリコン基板１に例えば３５０°
Ｃの温度の熱処理を施すと、プロトンの照射により生じ
た結晶欠陥は回復し、なおかつ、照射されて結晶中に導
入された（存在する）プロトンがドナー化する。かかる
形成方法によって、後にＮ型層５と成るＮ型の半導体層
が形成される。
は反対側の主面１Ｓ３の全面に対して、例えば４．５Ｍ
ｅＶの加速エネルギー及び５×１０12ｃｍ-2のドーズ量
で以て、例えば水素イオンであるプロトン（荷電粒子）
を照射する。その後にシリコン基板１に例えば３５０°
Ｃの温度の熱処理を施すと、プロトンの照射により生じ
た結晶欠陥は回復し、なおかつ、照射されて結晶中に導
入された（存在する）プロトンがドナー化する。かかる
形成方法によって、後にＮ型層５と成るＮ型の半導体層
が形成される。
【００２６】このとき、上述の熱処理の温度は約２００
°Ｃ〜約７００°Ｃの温度範囲が選ばれ、特に、そのよ
うな温度範囲の中で、プロトンをドナー化させるために
必要な温度である約２００°Ｃ以上、且つ、Ｎ型層５の
形成以前に形成された拡散層中の不純物が不必要に拡散
してしまうことがない温度である約５００°Ｃ以下の温
度範囲が望ましい。
°Ｃ〜約７００°Ｃの温度範囲が選ばれ、特に、そのよ
うな温度範囲の中で、プロトンをドナー化させるために
必要な温度である約２００°Ｃ以上、且つ、Ｎ型層５の
形成以前に形成された拡散層中の不純物が不必要に拡散
してしまうことがない温度である約５００°Ｃ以下の温
度範囲が望ましい。
【００２７】そして、シリコン基板１の上記主面１Ｓ３
の所定の領域に対して例えばボロンを選択的にイオン注
入し、その後に熱処理（アニール）を施すことによっ
て、主面１Ｓ３から所定の深さの領域にＰＥ層４が形成
される。かかるＰＥ層４の形成によって、上述の形態の
Ｎ型層５が形成される。
の所定の領域に対して例えばボロンを選択的にイオン注
入し、その後に熱処理（アニール）を施すことによっ
て、主面１Ｓ３から所定の深さの領域にＰＥ層４が形成
される。かかるＰＥ層４の形成によって、上述の形態の
Ｎ型層５が形成される。
【００２８】ここで、本実施の形態１の特徴部分である
Ｎ型層５の製造方法を、評価サンプルのキャリア濃度分
布である図２を用いて説明する。かかる評価サンプルは
一方の表面から所定の深さの領域にＰ型層を有してお
り、当該一方の表面の全面に対して、４．５ＭｅＶの加
速エネルギー及び５×１０12ｃｍ-2のドーズ量で以てプ
ロトンを照射した後に、３５０°Ｃの温度で熱処理を施
したものである。また、この評価用サンプルの深さ方向
のキャリア濃度はＳＲ（Sprending Resistance）法によ
って測定した。
Ｎ型層５の製造方法を、評価サンプルのキャリア濃度分
布である図２を用いて説明する。かかる評価サンプルは
一方の表面から所定の深さの領域にＰ型層を有してお
り、当該一方の表面の全面に対して、４．５ＭｅＶの加
速エネルギー及び５×１０12ｃｍ-2のドーズ量で以てプ
ロトンを照射した後に、３５０°Ｃの温度で熱処理を施
したものである。また、この評価用サンプルの深さ方向
のキャリア濃度はＳＲ（Sprending Resistance）法によ
って測定した。
【００２９】図２に示すように、本製造方法によれば、
上記一方の表面から１９０μｍ〜２３０μｍ程度の領域
におけるキャリア濃度が高くなっていることが分かる。
この領域は、上述のＮ型層５と同様に、照射されてサン
プル中に導入されたプロトンをドナー化することによっ
て、キャリア濃度が制御された部分である。このよう
に、本製造方法によれば、半導体基板の表面からより深
い領域にＮ型領域を形成することができる。
上記一方の表面から１９０μｍ〜２３０μｍ程度の領域
におけるキャリア濃度が高くなっていることが分かる。
この領域は、上述のＮ型層５と同様に、照射されてサン
プル中に導入されたプロトンをドナー化することによっ
て、キャリア濃度が制御された部分である。このよう
に、本製造方法によれば、半導体基板の表面からより深
い領域にＮ型領域を形成することができる。
【００３０】特に、本製造方法では軽元素である水素の
イオン、即ち、プロトンを用いるので、Ｎ型の不純物イ
オンないしは荷電粒子としてリンやヒ素（Ａｓ）等の重
い（質量の大きい）元素を用いる従来のイオン注入法と
比較して、照射する荷電粒子の加速エネルギー（加速電
圧）を高くすることができる。このため、本製造方法に
よれば、イオン注入法と比較して、半導体基板の表面か
らより深い領域にプロトンを導入することができ、その
結果、そのような深い領域にまでＮ型領域を形成するこ
とが可能になる。勿論、上述の加速エネルギーを４．５
ＭｅＶよりも更に大きくした場合には、より深い領域に
Ｎ型領域を形成することができるし、加速エネルギーを
制御することによって、図１のＮ型層５のように主面１
Ｓ３から所定の深さの領域までの広い範囲にＮ型層を形
成することもできる。
イオン、即ち、プロトンを用いるので、Ｎ型の不純物イ
オンないしは荷電粒子としてリンやヒ素（Ａｓ）等の重
い（質量の大きい）元素を用いる従来のイオン注入法と
比較して、照射する荷電粒子の加速エネルギー（加速電
圧）を高くすることができる。このため、本製造方法に
よれば、イオン注入法と比較して、半導体基板の表面か
らより深い領域にプロトンを導入することができ、その
結果、そのような深い領域にまでＮ型領域を形成するこ
とが可能になる。勿論、上述の加速エネルギーを４．５
ＭｅＶよりも更に大きくした場合には、より深い領域に
Ｎ型領域を形成することができるし、加速エネルギーを
制御することによって、図１のＮ型層５のように主面１
Ｓ３から所定の深さの領域までの広い範囲にＮ型層を形
成することもできる。
【００３１】従って、従来のイオン注入法では、注入さ
れた不純物を所定の深さにまで拡散させるために約８０
０゜Ｃという高温又はそれ以上の温度による熱処理が必
要であるのに対して、本製造方法によれば、そのような
高温での熱処理工程は全く必要が無い。加えて、照射さ
れて半導体内に存在する荷電粒子をドナー化するための
熱処理は約３５０゜Ｃという比較的に低い温度で実施さ
れるので、高温での熱処理時に誘発される結晶欠陥の発
生を大幅に抑制することができる。
れた不純物を所定の深さにまで拡散させるために約８０
０゜Ｃという高温又はそれ以上の温度による熱処理が必
要であるのに対して、本製造方法によれば、そのような
高温での熱処理工程は全く必要が無い。加えて、照射さ
れて半導体内に存在する荷電粒子をドナー化するための
熱処理は約３５０゜Ｃという比較的に低い温度で実施さ
れるので、高温での熱処理時に誘発される結晶欠陥の発
生を大幅に抑制することができる。
【００３２】加えて、上述のように、本製造方法では従
来の製造方法における高温での長時間の熱処理工程が必
要ないので、従来の製造方法よりも製造工程の時間を短
縮できるという利点がある。
来の製造方法における高温での長時間の熱処理工程が必
要ないので、従来の製造方法よりも製造工程の時間を短
縮できるという利点がある。
【００３３】更に、本製造方法には、上述の評価用サン
プルのように予め他の層（上記サンプルの場合はＰ型
層）が形成されている場合であっても、当該他の層より
も更に深い領域にＮ型領域を形成することが可能である
という利点がある。かかる点に鑑みれば、図１のＧＴＯ
の製造方法に関して、ＰＢ層２又はＮＥ層３の形成後に
主面３Ｓ１に対してプロトンを照射してＮ型層５を形成
することもできる。
プルのように予め他の層（上記サンプルの場合はＰ型
層）が形成されている場合であっても、当該他の層より
も更に深い領域にＮ型領域を形成することが可能である
という利点がある。かかる点に鑑みれば、図１のＧＴＯ
の製造方法に関して、ＰＢ層２又はＮＥ層３の形成後に
主面３Ｓ１に対してプロトンを照射してＮ型層５を形成
することもできる。
【００３４】また、図１のＮ型層５を、従来のイオン注
入法によって主面１Ｓ３から所定の深さまでの領域に形
成されたＮ型層と、かかる領域よりも更に深い領域に本
実施の形態１に係る製造方法を用いて選択的に形成され
たＮ型層とで以て製造することも可能である。
入法によって主面１Ｓ３から所定の深さまでの領域に形
成されたＮ型層と、かかる領域よりも更に深い領域に本
実施の形態１に係る製造方法を用いて選択的に形成され
たＮ型層とで以て製造することも可能である。
【００３５】特に、所定のパターンに形成されたマスク
（例えば金属マスク）を介して選択的にプロトンの照射
を実施する場合には、図３に示すように、主面１Ｓ３内
のかかる選択的な領域からシリコン基板１の内部に向か
う所定の領域にＮ型層５Ａ（図１のＮ型層５に相当）を
形成することができる。また、図３のＮ型層５Ｂ（図１
のＮ型層５に相当）をかかる選択的な形成方法によって
別途に製造しても良いし、あるいは、Ｎ型層５Ａの形成
前に予め従来のイオン注入法によって製造しても良い。
なお、図３中の構成要素の内で図１中の構成要素と同一
のものには、同一の符号を付し、その説明を援用する。
（例えば金属マスク）を介して選択的にプロトンの照射
を実施する場合には、図３に示すように、主面１Ｓ３内
のかかる選択的な領域からシリコン基板１の内部に向か
う所定の領域にＮ型層５Ａ（図１のＮ型層５に相当）を
形成することができる。また、図３のＮ型層５Ｂ（図１
のＮ型層５に相当）をかかる選択的な形成方法によって
別途に製造しても良いし、あるいは、Ｎ型層５Ａの形成
前に予め従来のイオン注入法によって製造しても良い。
なお、図３中の構成要素の内で図１中の構成要素と同一
のものには、同一の符号を付し、その説明を援用する。
【００３６】なお、荷電粒子としては、プロトンの代わ
りに、デューテロンや３ヘリウムやアルファ等のイオン
を用いても良く、これらの軽元素イオンは、製造される
電力用半導体装置に要求される特性等に応じて選択する
ことができる。また、本実施の形態１に係るＮ型領域の
製造方法は、シリコン以外の半導体材料に対しても（勿
論、Ｐ型の半導体基板に対しても）適用可能であり、ま
た、ＧＴＯ以外の電力用半導体装置に対しても適用可能
であることは言うまでもない。
りに、デューテロンや３ヘリウムやアルファ等のイオン
を用いても良く、これらの軽元素イオンは、製造される
電力用半導体装置に要求される特性等に応じて選択する
ことができる。また、本実施の形態１に係るＮ型領域の
製造方法は、シリコン以外の半導体材料に対しても（勿
論、Ｐ型の半導体基板に対しても）適用可能であり、ま
た、ＧＴＯ以外の電力用半導体装置に対しても適用可能
であることは言うまでもない。
【００３７】ここで、プロトン等の荷電粒子を照射する
ことにより半導体中の深い領域のキャリア濃度を制御す
る方法としては、特開平６−３４９７６４号公報に提案
される先行技術がある。しかしながら、当該先行技術
は、所定の半導体に荷電粒子を照射するのみであって、
その後に熱処理を行わないという点で、本実施の形態１
に係る製造方法と相違する。かかる相違は、当該先行技
術は荷電粒子の照射により発生する結晶欠陥に起因した
キャリアの濃度を制御するものであるのに対して、本実
施の形態１に係る製造方法は、照射されて半導体中に存
在する荷電粒子（軽元素）を熱処理によってドナー化し
て（同時に照射による結晶欠陥を回復させて）、Ｎ型領
域を形成する技術であるという、両者の根本的な違いに
端を発する。
ことにより半導体中の深い領域のキャリア濃度を制御す
る方法としては、特開平６−３４９７６４号公報に提案
される先行技術がある。しかしながら、当該先行技術
は、所定の半導体に荷電粒子を照射するのみであって、
その後に熱処理を行わないという点で、本実施の形態１
に係る製造方法と相違する。かかる相違は、当該先行技
術は荷電粒子の照射により発生する結晶欠陥に起因した
キャリアの濃度を制御するものであるのに対して、本実
施の形態１に係る製造方法は、照射されて半導体中に存
在する荷電粒子（軽元素）を熱処理によってドナー化し
て（同時に照射による結晶欠陥を回復させて）、Ｎ型領
域を形成する技術であるという、両者の根本的な違いに
端を発する。
【００３８】
【発明の効果】（１）請求項１に係る発明によれば、イ
オン注入法におけるアニール温度よりも低い所定の温度
で以て熱処理が施されるので、イオン注入法における高
温でのアニール処理時に誘発される結晶欠陥の発生を大
幅に抑制することができる。従って、上記の結晶欠陥に
起因するリーク電流等の特性の不具合を格段に低減可能
であるという効果を得ることができる。
オン注入法におけるアニール温度よりも低い所定の温度
で以て熱処理が施されるので、イオン注入法における高
温でのアニール処理時に誘発される結晶欠陥の発生を大
幅に抑制することができる。従って、上記の結晶欠陥に
起因するリーク電流等の特性の不具合を格段に低減可能
であるという効果を得ることができる。
【００３９】（２）請求項２に係る発明によれば、上記
荷電粒子は軽元素イオンであるので、Ｎ型の不純物イオ
ンないしは荷電粒子としてリンやヒ素等の重い（質量の
大きい）元素を用いるイオン注入法と比較して、照射す
る荷電粒子種の加速エネルギー（加速電圧）を高くする
ことができる。このため、イオン注入法の場合よりも深
い領域にまで上記軽元素イオンを導入することができ
る。しかも、加速エネルギーをより広いエネルギー範囲
内で制御することができるので、かかる制御だけで、荷
電粒子が照射された表面から所定の深さの領域まで、あ
るいは、その表面に接していない所定の深さの領域にＮ
型領域を形成することができる。
荷電粒子は軽元素イオンであるので、Ｎ型の不純物イオ
ンないしは荷電粒子としてリンやヒ素等の重い（質量の
大きい）元素を用いるイオン注入法と比較して、照射す
る荷電粒子種の加速エネルギー（加速電圧）を高くする
ことができる。このため、イオン注入法の場合よりも深
い領域にまで上記軽元素イオンを導入することができ
る。しかも、加速エネルギーをより広いエネルギー範囲
内で制御することができるので、かかる制御だけで、荷
電粒子が照射された表面から所定の深さの領域まで、あ
るいは、その表面に接していない所定の深さの領域にＮ
型領域を形成することができる。
【００４０】更に、イオン注入法においてより深い位置
にまで拡散層を形成する場合には、上記の高温アニール
処理に対して長時間費やす必要があるのに対して、本発
明によれば、そのような長時間の熱処理工程は必要がな
いので、製造工程の時間を短縮できるという利点があ
る。
にまで拡散層を形成する場合には、上記の高温アニール
処理に対して長時間費やす必要があるのに対して、本発
明によれば、そのような長時間の熱処理工程は必要がな
いので、製造工程の時間を短縮できるという利点があ
る。
【００４１】（３）請求項３に係る発明によれば、上記
軽元素イオンは、半導体基板の主面の所定の領域に対し
てのみ選択的に照射されるので、上記（２）の効果を有
するＮ型領域を半導体基板内に選択的に形成することが
できる。
軽元素イオンは、半導体基板の主面の所定の領域に対し
てのみ選択的に照射されるので、上記（２）の効果を有
するＮ型領域を半導体基板内に選択的に形成することが
できる。
【００４２】（４）請求項４に係る発明によれば、上記
（１）の効果を発揮しうる電力用半導体装置を製造する
ことができる。
（１）の効果を発揮しうる電力用半導体装置を製造する
ことができる。
【００４３】（５）請求項５に係る発明によれば、上記
（２）の効果を発揮しうる電力用半導体装置を製造する
ことができる。
（２）の効果を発揮しうる電力用半導体装置を製造する
ことができる。
【００４４】（６）請求項６に係る発明によれば、上記
（３）の効果を発揮しうる電力用半導体装置を製造する
ことができる。
（３）の効果を発揮しうる電力用半導体装置を製造する
ことができる。
【図１】 実施の形態１に係る電力用半導体装置の模式
的な縦断面図である。
的な縦断面図である。
【図２】 実施の形態１に係る電力用半導体装置の製造
方法により製造されたＮ型領域を示すキャリア濃度分布
図である。
方法により製造されたＮ型領域を示すキャリア濃度分布
図である。
【図３】 実施の形態１に係る電力用半導体装置の模式
的な縦断面図である。
的な縦断面図である。
【図４】 従来の製造方法における製造工程での電力用
半導体装置の模式的な縦断面図である。
半導体装置の模式的な縦断面図である。
【図５】 従来の製造方法における製造工程での電力用
半導体装置の模式的な縦断面図である。
半導体装置の模式的な縦断面図である。
【図６】 従来の製造方法により製造される電力用半導
体装置における、表面からその深さ方向のキャリア濃度
分布図である。
体装置における、表面からその深さ方向のキャリア濃度
分布図である。
１ 半導体基板、１Ｓ３，３Ｓ１ 主面、２ Ｐ型ベー
ス層、３ Ｎ型エミッタ層、４ Ｐ型エミッタ層、５，
５Ａ Ｎ型層（Ｎ型領域）。
ス層、３ Ｎ型エミッタ層、４ Ｐ型エミッタ層、５，
５Ａ Ｎ型層（Ｎ型領域）。
Claims (6)
- 【請求項１】 その内部にＮ型領域が形成された半導体
基板を備える電力用半導体装置であって、 前記Ｎ型領域は、所定の荷電粒子が照射された後に、イ
オン注入法におけるアニール温度よりも低い所定の温度
で以て熱処理が施されて形成されることを特徴とする、
電力用半導体装置。 - 【請求項２】 請求項１に記載の電力用半導体装置であ
って、 前記所定の荷電粒子は、軽元素のイオンであることを特
徴とする、電力用半導体装置。 - 【請求項３】 請求項２に記載の電力用半導体装置であ
って、 前記軽元素のイオンは、前記半導体基板の主面の所定の
領域に対してのみ選択的に照射されることを特徴とす
る、電力用半導体装置。 - 【請求項４】 半導体基板に所定の荷電粒子を照射した
後に、イオン注入法におけるアニール温度よりも低い所
定の温度で以て熱処理を施すことにより前記半導体基板
の内部にＮ型領域を形成することを特徴とする、電力用
半導体装置の製造方法。 - 【請求項５】 請求項４に記載の電力用半導体装置の製
造方法であって、 前記所定の荷電粒子は、軽元素のイオンであることを特
徴とする、電力用半導体装置の製造方法。 - 【請求項６】 請求項５に記載の電力用半導体装置であ
って、 前記軽元素のイオンは、前記半導体基板の主面の所定の
領域に対してのみ選択的に照射されることを特徴とす
る、電力用半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24162698A JP2000077350A (ja) | 1998-08-27 | 1998-08-27 | 電力用半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24162698A JP2000077350A (ja) | 1998-08-27 | 1998-08-27 | 電力用半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077350A true JP2000077350A (ja) | 2000-03-14 |
Family
ID=17077128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24162698A Pending JP2000077350A (ja) | 1998-08-27 | 1998-08-27 | 電力用半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077350A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101405847A (zh) * | 2006-01-20 | 2009-04-08 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
| JP2009099705A (ja) * | 2007-10-16 | 2009-05-07 | Toyota Motor Corp | 半導体装置の製造方法 |
| JP2009524227A (ja) * | 2006-01-20 | 2009-06-25 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 酸素含有半導体ウェハの処理方法、および半導体素子 |
| JP5104314B2 (ja) * | 2005-11-14 | 2012-12-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| WO2014065080A1 (ja) | 2012-10-23 | 2014-05-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US10957767B2 (en) | 2015-08-26 | 2021-03-23 | Infineon Technologies Ag | Semiconductor device, silicon wafer and method of manufacturing a silicon wafer |
-
1998
- 1998-08-27 JP JP24162698A patent/JP2000077350A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5104314B2 (ja) * | 2005-11-14 | 2012-12-19 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| CN101405847A (zh) * | 2006-01-20 | 2009-04-08 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
| JP2009524227A (ja) * | 2006-01-20 | 2009-06-25 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 酸素含有半導体ウェハの処理方法、および半導体素子 |
| JP2009099705A (ja) * | 2007-10-16 | 2009-05-07 | Toyota Motor Corp | 半導体装置の製造方法 |
| WO2014065080A1 (ja) | 2012-10-23 | 2014-05-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JPWO2014065080A1 (ja) * | 2012-10-23 | 2016-09-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US10176986B2 (en) | 2012-10-23 | 2019-01-08 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10867790B2 (en) | 2012-10-23 | 2020-12-15 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11823898B2 (en) | 2012-10-23 | 2023-11-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10957767B2 (en) | 2015-08-26 | 2021-03-23 | Infineon Technologies Ag | Semiconductor device, silicon wafer and method of manufacturing a silicon wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102008048832B4 (de) | Halbleitervorrichtung | |
| US8501548B2 (en) | Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants | |
| JP3684962B2 (ja) | 半導体装置の製造方法 | |
| EP0694960B1 (en) | Process for the localized reduction of the lifetime of charge carriers | |
| CN101884106A (zh) | 半导体模块 | |
| JP2013247248A (ja) | 半導体装置の製造方法 | |
| KR101023666B1 (ko) | 반도체장치 및 그 제조 방법 | |
| JP3059423B2 (ja) | 半導体装置の製造方法 | |
| JP2000077350A (ja) | 電力用半導体装置及びその製造方法 | |
| JPH09232332A (ja) | 半導体装置 | |
| KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
| JPS6031099B2 (ja) | 増速拡散により半導体基板内に所定の導電型の領域を形成する方法 | |
| JP4030148B2 (ja) | 電力半導体装置及びその製造方法 | |
| JPH09162136A (ja) | 半導体装置の製造方法 | |
| US20010018258A1 (en) | Method for fabricating semiconductor device | |
| JPH07297414A (ja) | 半導体装置とその製造方法 | |
| CN118782656B (zh) | 一种具有有源区结构的半导体器件 | |
| JPH06349764A (ja) | 半導体装置およびその製造方法 | |
| JPH0244717A (ja) | 半導体装置の製造方法 | |
| JPH07297415A (ja) | 半導体装置とその製造方法 | |
| DE102023107145A1 (de) | Leistungs-Halbleitervorrichtung und Verfahren zum Herstellen einer Leistungs-Halbleitervorrichtung | |
| JP3185445B2 (ja) | 半導体装置の製造方法 | |
| JP2024154232A (ja) | ダイオードを有する半導体装置の製造方法 | |
| JPS61292318A (ja) | 半導体装置の製造方法 | |
| WO2026042266A1 (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040414 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060523 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |