JP2000077401A - 半導体膜の形成方法 - Google Patents

半導体膜の形成方法

Info

Publication number
JP2000077401A
JP2000077401A JP10246985A JP24698598A JP2000077401A JP 2000077401 A JP2000077401 A JP 2000077401A JP 10246985 A JP10246985 A JP 10246985A JP 24698598 A JP24698598 A JP 24698598A JP 2000077401 A JP2000077401 A JP 2000077401A
Authority
JP
Japan
Prior art keywords
film
polycrystalline silicon
silicon oxide
oxide film
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10246985A
Other languages
English (en)
Inventor
Atsushi Yoshinouchi
淳 芳之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
Ishikawajima Harima Heavy Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ishikawajima Harima Heavy Industries Co Ltd filed Critical Ishikawajima Harima Heavy Industries Co Ltd
Priority to JP10246985A priority Critical patent/JP2000077401A/ja
Publication of JP2000077401A publication Critical patent/JP2000077401A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 絶縁性基板上に形成される半導体膜の品質向
上を図る。 【解決手段】 絶縁性基板1に多結晶シリコン膜2を形
成する第1工程と、酸化能力のある気体を含む雰囲気
で、圧力が5〜50atm、温度が300〜700℃で
前記多結晶シリコン膜2を酸化して表面側に酸化シリコ
ン膜3を形成する第2工程と、前記酸化シリコン膜3を
除去する第3工程と、該第3工程で残った多結晶シリコ
ン膜4をオゾンを含む雰囲気で酸化して表面側に酸化シ
リコン膜5を形成する第4工程とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体膜の形成方法
に係り、特に絶縁性基板上に形成される半導体膜の形成
方法に関する。
【0002】
【従来の技術】液晶ディスプレイやイメージセンサ等の
画像入出力デバイスの駆動回路は、いわゆるLSIとし
て形成され、画像入出力デバイスの基板上に貼り付けら
れて実装されていた。ところが、この貼付作業は複雑、
かつ、面倒であるため、近年では、駆動回路を画像入出
力デバイスと同一基板上に直接作製するための開発が進
められている。これらの画像入出力デバイスの基板に
は、通常、半導体素子への不純物の影響を考慮して、無
アルカリガラスが用いられている。無アルカリガラスに
は、バリウムホウケイ酸ガラス、ホウケイ酸ガラス、ア
ルミノホウケイ酸ガラス、アルミノケイ酸ガラス等があ
る。これらの無アルカリガラスを使用したガラス基板の
歪点は593〜700℃程度であるため、この基板上に
駆動回路を直接作製するときには、少なくとも700℃
以下の温度で処理することが要求される。
【0003】しかし、駆動回路を形成するのに必要な性
能を持ったトランジスタの半導体膜を、700℃以下の
温度で作製するのは一般に困難である。700℃以下の
温度で半導体膜を形成する方法として固相成長法がある
が、固相成長法は、非晶質膜を出発材料として、600
℃程度の温度でアニール多結晶化することにより、多結
晶シリコン膜を作って半導体膜を成形する方法である
が、その多結晶化の段階でそれぞれの結晶方位が異なる
ため、その結晶粒界で多くの結晶欠陥が発生する。
【0004】短波長のエキシマレーザを非晶質シリコン
膜または多結晶シリコン膜に照射して溶融固化すること
により良質な半導体膜を得る方法もある。エキシマレー
ザは、パルスレーザであり、かつ、ビームサイズが限ら
れているので、大面積に照射する場合は、ビームを継ぎ
合わせて照射しなければならず、その継ぎ合わせ部分で
多結晶シリコン膜の膜質が変化し、その部分のトランジ
スタは、異なった特性になってしまう。また、シリコン
膜にレーザ照射するとシリコン膜の表面は局所的、か
つ、瞬間的に溶融し凝固するため、照射エネルギによっ
て多結晶シリコン膜の膜質は急峻に変化し、結果的に安
定して同一膜質の多結晶シリコン膜を得ることが困難で
ある。
【0005】以上述べた問題点を解決するものとして、
特開平7−162002号公報では、多結晶シリコン膜
の表面層を水蒸気を主成分とする雰囲気下で酸化した
後、その酸化膜を除去することによって、良質の半導体
膜を得る方法が提案されている。このように多結晶シリ
コン膜を酸化処理すると、シリコン原子が酸化されて酸
素原子と結合する過程において、シリコン原子同士の結
合が切り離され、ある確率で完全に自由になるシリコン
原子が生成される。この完全に自由になったシリコン原
子が、多結晶シリコン膜中を拡散して多結晶シリコン膜
中の結晶欠陥を補償し、結晶欠陥が低減されると考えら
れている。
【0006】
【発明が解決しようとする課題】
【0007】ところで、多結晶シリコン膜上に酸化シリ
コン膜を形成する場合、上記の水蒸気(H2 O)の他、
ドライO2 による酸化、HCl含有ガスによる酸化が一
般的に用いられるが、それぞれに次のような問題があ
る。例えばドライO2 による酸化では酸化シリコン膜中
の酸素が不十分であるため、酸化シリコン膜と多結晶シ
リコン膜の界面におけるホールトラップ欠陥が多く、T
DDB(Time-DependentDielectric Breakdoun )寿命
が短いという問題がある。また、H2 Oによる酸化では
水素原子によってシリコンのダングリングボンド(未結
合手)が終端(Terminate )されSi−OH結合を形成
するので、ホールトラップ欠陥は減少するが、ホットキ
ャリアはSi−OH結合を容易に破壊してしまい多くの
電子トラップを形成する。したがって、ホットキャリア
に対する耐性が弱い。また、HClによる酸化では酸化
シリコン膜中に多くのトラップができてしまうという問
題がある。
【0008】本発明は以上述べた問題点に鑑み案出され
たもので、通常のO2 、H2 O、HClなどの酸化能力
のある気体を含む雰囲気での多結晶シリコン膜による酸
化に加えてオゾンを含む雰囲気での酸化により、さらに
良好な特性を持つ半導体膜の形成方法を提供することを
目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
請求項1記載発明の半導体膜の形成方法は、絶縁性基板
上に多結晶シリコン膜を形成する第1工程と、酸化能力
のある気体を含む雰囲気で、圧力が5〜50atm、温
度が300〜700℃で前記多結晶シリコン膜を酸化し
て、表面側に酸化シリコン膜を形成する第2工程と、前
記酸化シリコン膜を除去する第3工程と、該第3工程で
残った多結晶シリコン膜をオゾンを含む雰囲気で酸化し
て、表面側に酸化シリコン膜を形成する第4工程とを有
している。
【0010】また、請求項2記載発明の半導体膜の形成
方法は、絶縁性基板上に多結晶シリコン膜を形成する第
1工程と、酸化能力のある気体を含む雰囲気で,圧力が
5〜50atm,温度が300〜700℃で前記多結晶
シリコン膜を酸化して表面側に酸化シリコン膜を形成す
る第2工程と、表面側に酸化シリコン膜を有する多結晶
シリコン膜をオゾンを含む雰囲気で酸化する第3工程と
を有している。
【0011】上記酸化能力のある気体は、酸素(O2 )
、水蒸気(H2 O) または塩化水素(HCl)である
のが好ましい。
【0012】オゾンを含む雰囲気は窒素中に略5%のオ
ゾンを含むガスであのが好ましい。
【0013】次に、本発明の作用を説明する。多結晶シ
リコン膜をO2 ,H2 OまたはHClなどの酸化能力の
ある気体を含む雰囲気で酸化することにより、もともと
多結晶シリコン膜の膜表面や結晶粒内や結晶粒界等に多
くもっている結晶欠陥を、シリコン原子が酸化されて酸
素原子と結合する過程において、シリコン原子同士の結
合が切り離されて、ある確率で完全に自由になったシリ
コン原子が多結晶シリコン膜中を拡散することにより補
償するので、結晶欠陥が減少する。したがって、酸化に
より良好な性質を持つ多結晶シリコン膜を得ることがで
きる。
【0014】5気圧(atm)以上の圧力で酸化を行う
ことにより、熱の伝達効率が高まるので熱処理の均一性
が高まるとともに、酸化速度を高めることができるの
で、700℃以下の温度で良好な酸化が得られる。
【0015】オゾンによる多結晶シリコン膜の酸化は、
オゾンがシリコン表面で酸素分子と原子状酸素に解離
し、酸素分子はシリコンのダングリングボンドを終端
(Terminate )し、原子状酸素はシリコンのバックボン
ド側に挿入することにより行われる。このバックボンド
に挿入した酸素が完全性の高いSi−O−Siのネット
ワークを形成する。先に述べたように、O2 ,H2 Oま
たはHCl等の酸化能力のある気体による酸化ではTD
DB寿命が短い、ホットキャリアに対する耐性が弱い、
酸化シリコン膜中に多くのトラップがあるなどの問題が
あるが、請求項1記載発明のように酸化シリコン膜を除
去する場合にも、請求項2記載発明のようにこれを残す
場合にも、オゾンによる酸化により、このような欠陥が
補償され完全性の高いSi−O−Siネットワークが得
られるので、良好な特性を持つ多結晶シリコン膜が得ら
れるとともに、酸化シリコン膜も良好な特性を持ってお
り半導体デバイス作製時にそのままゲート絶縁膜として
使用することができる。
【0016】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ説明する。図1(a)〜(d)に請求
項1記載発明の半導体膜の形成方法の1実施例の概略断
面図を示す。1は絶縁性基板、2は多結晶シリコン膜、
3は酸化シリコン膜、4は高品質な多結晶シリコン膜、
5はオゾンによる酸化シリコン膜、6はさらに膜質向上
した高品質な多結晶シリコン膜である。絶縁性基板1は
ガラス基板、石英基板、サファイア基板等の基板を用い
る。ガラス基板は安価であるので作製するデバイスコス
トを低減できる。絶縁性基板1としてこれらの基板上ま
たはシリコンウエハ上に絶縁膜を形成したものを用いる
こともできる。この絶縁膜には酸化シリコン膜、窒化シ
リコン膜、酸化アルミニウム、酸化タンタル等の単膜ま
たは2種類以上を積層したものを用いてもよい。
【0017】図1(a)に示すように、前記絶縁性基板
1上に多結晶シリコン膜2を形成する。絶縁性基板1上
に多結晶シリコン膜2を形成するには、非晶質シリコン
膜を出発材料としてアニールして多結晶シリコン膜にす
る方法と直接多結晶シリコン膜を成膜する方法がある。
前者のほうが良質な多結晶シリコン膜が得られる。非晶
質シリコン膜を成膜する方法は、プラズマCVD法、ス
パッタ法、減圧CVD法等が使用できる。減圧CVD法
で行うとアニール後に良質な多結晶シリコン膜が得られ
る。基板温度は400〜600℃が好ましく、使用する
原料ガスはSiH4 、Si26 を用い、膜厚は50〜
500nmとする。
【0018】次に、アニールして多結晶シリコン膜2を
形成する。アニール法は、炉アニール、レーザアニー
ル、ランプアニール、電子ビームアニールまたはこれら
の組み合わせを用いることができる。炉アニールは温度
の均一性が良質である。炉アニールは窒素雰囲気中でア
ニール温度500〜650℃、アニール時間4〜24時
間とする。
【0019】次に、図1(b)に示すように、この多結
晶シリコン膜2を酸化能力のある気体を含む雰囲気中で
5気圧以上の圧力で酸化する。表面より酸化されて酸化
シリコン膜3が形成される。この処理によって、膜質向
上した高品質な多結晶シリコン膜4が形成できる。
【0020】このように多結晶シリコン膜を酸化するこ
とによって、酸化されずに残る多結晶シリコン膜4の膜
質を向上させることができる。もともと、多結晶シリコ
ン膜2には膜表面や結晶粒内や結晶粒界等に多くの結晶
欠陥が存在する。このような多結晶シリコン膜を酸化処
理すると、シリコン原子が酸化されて酸素原子と結合す
る過程においてシリコン原子同士の結合が切り離され
て、ある確率で完全に自由になるシリコン原子が生成さ
れる。この完全に自由になったシリコン原子は多結晶シ
リコン膜2中を拡散して多結晶シリコン膜2中の結晶欠
陥を補償し欠陥が低減される。薄膜トランジスタのチャ
ネルとなる多結晶シリコン膜表面の欠陥が低減されるの
で良好な特性の薄膜トランジスタを得ることができる。
【0021】また、上述のような酸化処理を5気圧以上
の雰囲気で行うと、700℃以下の温度でも酸化を効率
良く行うことができる。一般には、同一温度であればほ
ぼ圧力に比例して酸化レートが上がるので、同じ酸化レ
ートで処理するすれば処理温度を低温化することができ
る。
【0022】この後、図1(C)に示すように、酸化さ
れて形成された酸化シリコン膜3をバッファードフツ酸
(BHF)またはフッ酸溶液等を用いて除去する。
【0023】次に、図1(d)に示すようにオゾンを含
む雰囲気で、前記多結晶シリコン膜4を酸化し酸化シリ
コン膜5を形成する。オゾンを含む雰囲気は窒素(N
i)中に約5%のオゾンをふくむガスが好ましい。オゾ
ンによる多結晶シリコン膜の酸化に、オゾンがシリコン
表面で酸素分子と原子状酸素に解離し、酸素分子はシリ
コンのダングリングボンドを終端(Terminate )し、原
子状酸素はシリコンのバックボンド側に挿入することに
より行われる。このバックボンド側に挿入した酸素が完
全性の高いSi−O−Siのネットワークを形成する。
したがって,新たに形成された酸化シリコン膜5の特性
も良好であるとともに,酸化されずに残った多結晶シリ
コン膜6の特性もさらに改善され、さらに酸化シリコン
膜5と多結晶シリコン膜6の表面におけるホールトラッ
プの欠陥も少ないので良好な特性の半導体デバイスを作
成でき、酸化シリコン膜5はそのまま半導体デバイスの
絶縁膜またはその一部として使用することができる。
【0024】図2(a)〜(c)に請求項2記載発明の
半導体膜の形成方法の1実施例の概略断面図を示す。1
1は絶縁性基板、12は多結晶シリコン膜、13aは酸
化シリコン膜、14は高品質な多結晶シリコン膜、13
bはオゾンによる酸化後の酸化シリコン膜、16はさら
に膜質向上した高品質な多結晶シリコン膜である。な
お、本発明が請求項1記載発明と異なる点は、オゾンに
よる酸化の前に請求項1記載では、酸化シリコン膜3を
除去する(図1(c))のに対し、本発明では酸化シリ
コン膜15aを残しておくことであり、他は、同じなの
で異なる点のみにつき説明し重複した説明は省略する。
【0025】図2(c)に示すように酸化能力のある気
体を含む雰囲気で酸化されて形成された酸化シリコン膜
13aの上からオゾンを含む雰囲気で常温常圧で多結晶
シリコン膜14を酸化し,酸化シリコン膜13bを形成
する。このオゾンによる酸化により、酸化シリコン膜1
3a、多結晶シリコン膜14および酸化シリコン膜13
aと多結晶シリコン膜14の界面に残っている種々の欠
陥が補償され、かつ、酸化シリコン膜13bには完全性
の高いSi−O−Siのネットワークが形成されている
ので、このようにして形成された半導体膜により良好な
特性を持つ半導体デバイスを作製することができる。な
お、オゾンを含む雰囲気は窒素(N2 )に約5%のオゾ
ン(O3 )を含むガスであるのが好ましい。
【0026】
【実施例】以下、本発明による効果を実証するために多
結晶シリコン膜を水蒸気による酸化により表面に酸化シ
リコン膜を形成したものを従来例による半導体膜とし、
その上からさらにオゾンを含む雰囲気で酸化したものを
本発明による半導体膜とし、それぞれの絶縁耐圧特性と
多結晶シリコン膜の欠陥密度およびトランジスタ特性を
求めて比較した。
【0027】従来例の半導体膜は、多結晶シリコン膜を
水蒸気を主成分とする雰囲気で、圧力が8atm、温度
が600℃で酸化し、100nm膜厚の酸化シリコン膜
を形成したものである。一方本発明の半導体膜は、上記
と同様の条件で多結晶シリコン膜の表面側に酸化シリコ
ン膜を形成し、その上から5%のオゾンを含む窒素雰囲
気で、常温常圧で1時間処理することにより、100n
m膜厚の酸化シリコン膜を形成したものである。これら
の半導体膜を比較評価するため、絶縁膜を誘電体として
電極でサンドイッチし、電極間に電界を加えたときに流
れる電流密度を測定し、絶縁膜の絶縁耐圧特性を評価し
た。図3はこの測定結果を図示したもので、横軸は絶縁
膜に印加する電圧強度(MV/cm)、縦軸は電流密度
(A/cm2 )を表している。黒三角印が従来例、黒丸
印が本発明である。
【0028】図からわかるように従来例では3.5MV
/cm以上において電流密度が上昇し、5.5MV/c
m以上の領域で絶縁破壊を起こした。これに対し、本発
明では低電界領域においても流れる電流密度が減少し、
6.5MV/cm程度まで1μA/cm2 以下の低い電
流密度に保持され、かつ、絶縁破壊強度が7MV/cm
まで向上した。本発明により、絶縁膜としての絶縁特性
が改善していることがわかる。
【0029】
【表1】
【0030】表1はこれらの多結晶シリコン膜を電子ス
ピン共鳴法(ESR:Electron Spin Resonance )によ
って測定した欠陥密度を示す。また、この多結晶シリコ
ン膜を用いて作製したN型の薄膜トランジスタを評価し
て求めた移動度、しきい値、S値をそれぞれ示す。全て
の項目において、従来例より本発明のほうが特性が優っ
ていることがわかる。なお、ここでは常温常圧でオゾン
を含む雰囲気での酸化を行ったが、常温常圧でなく例え
ば、600℃、8atmで酸化してもよい。
【0031】本発明は以上述べた実施形態や実施例に限
定されるものではなく、発明の要旨を逸脱しない範囲で
種々の変実が可能である。
【0032】
【発明の効果】以上説明したように本発明の半導体膜の
形成方法は基板上に形成された多結晶シリコン膜を水蒸
気等の酸化能力のある気体を含む雰囲気で高圧で酸化
し、多結晶シリコン膜の表面側に酸化シリコン膜を形成
することにより多結晶シリコン膜の改質を行い、さら
に、その酸化シリコン膜を除去した後または酸化シリコ
ン膜を残したままオゾンを含む雰囲気で酸化を行うよう
にしたので、オゾンによる酸化により、酸化シリコン
膜、多結晶シリコン膜および酸化シリコン膜と多結晶膜
の界面の改質が行われ良好な特性を持つ多結晶シリコン
膜および酸化シリコン膜が得られ、したがって、そのよ
うな半導体膜により良好な特性を持つ半導体デバイスを
作成することができるなど優た効果がある。
【図面の簡単な説明】
【図1】請求項1記載発明の半導体膜の形成方法を示す
概略断面図である。
【図2】請求項2記載発明の半導体膜の形成方法を示す
概略断面図である。
【図3】本発明と従来例の半導体膜の絶縁特性を比較し
たグラフである。
【符号の説明】
1 絶縁性基板 2 多結晶シリコン膜 3 酸化シリコン膜 4 多結晶シリコン膜 5 酸化シリコン膜 6 多結晶シリコン膜 12 多結晶シリコン膜 13a 酸化シリコン膜 13b 酸化シリコン膜 14 多結晶シリコン膜 16 多結晶シリコン膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に多結晶シリコン膜を形成
    する第1工程と、酸化能力のある気体を含む雰囲気で、
    圧力が5〜50atm、温度が300〜700℃で前記
    多結晶シリコン膜を酸化して表面側に酸化シリコン膜を
    形成する第2工程と、前記酸化シリコン膜を除去する第
    3工程と、該第3工程で残った多結晶シリコン膜をオゾ
    ンを含む雰囲気で酸化して表面側に酸化シリコン膜を形
    成する第4工程とを有することを特徴とする半導体膜の
    形成方法。
  2. 【請求項2】 絶縁性基板上に多結晶シリコン膜を形成
    する第1工程と、酸化能力のある気体を含む雰囲気で、
    圧力が5〜50atm、温度が300〜700℃で前記
    多結晶シリコン膜を酸化して表面側に酸化シリコン膜を
    形成する第2工程と、表面側に酸化シリコン膜を有する
    多結晶シリコン膜をオゾンを含む雰囲気で酸化する第3
    工程とを有することを特徴とする半導体膜の形成方法。
  3. 【請求項3】 上記第2工程で使用する酸化能力のある
    気体は酸素、水蒸気または塩化水素である請求項1また
    は請求項2記載の半導体膜の形成方法。
  4. 【請求項4】 オゾンを含む雰囲気は窒素(N2 )中に
    約5%のオゾンを含むガスである請求項1ないし請求項
    3記載の半導体膜の形成方法。
JP10246985A 1998-09-01 1998-09-01 半導体膜の形成方法 Pending JP2000077401A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10246985A JP2000077401A (ja) 1998-09-01 1998-09-01 半導体膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10246985A JP2000077401A (ja) 1998-09-01 1998-09-01 半導体膜の形成方法

Publications (1)

Publication Number Publication Date
JP2000077401A true JP2000077401A (ja) 2000-03-14

Family

ID=17156664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10246985A Pending JP2000077401A (ja) 1998-09-01 1998-09-01 半導体膜の形成方法

Country Status (1)

Country Link
JP (1) JP2000077401A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605095B2 (en) 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
JP2013207005A (ja) * 2012-03-28 2013-10-07 Meidensha Corp 酸化膜の形成方法
JP2013254788A (ja) * 2012-06-05 2013-12-19 Asahi Kasei Electronics Co Ltd 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605095B2 (en) 2007-02-14 2009-10-20 Tokyo Electron Limited Heat processing method and apparatus for semiconductor process
JP2013207005A (ja) * 2012-03-28 2013-10-07 Meidensha Corp 酸化膜の形成方法
JP2013254788A (ja) * 2012-06-05 2013-12-19 Asahi Kasei Electronics Co Ltd 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3306258B2 (ja) 半導体装置の製造方法
KR0165140B1 (ko) 반도체장치 제조방법 및 기판처리방법
CN100505312C (zh) 便携式信息终端
JP3600229B2 (ja) 電界効果型トランジスタの製造方法
KR100392026B1 (ko) 반도체장치
JP3326020B2 (ja) 薄膜トランジスタの作製方法
JP2000357798A (ja) 薄膜トランジスタ及びその製造方法
JP2800743B2 (ja) 薄膜トランジスタの製造方法
JP2000077401A (ja) 半導体膜の形成方法
JP3468967B2 (ja) 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP2776276B2 (ja) 薄膜トランジスタの製造方法
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JP3109650B2 (ja) 薄膜トランジスタの製造方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP4214561B2 (ja) 薄膜トランジスタの製造方法
JP3956443B2 (ja) 半導体膜の形成方法
JPH10303427A (ja) 半導体装置の作製方法及び半導体装置用基板の作製方法
JPH11329972A (ja) 半導体膜の形成方法
JPH11126750A (ja) 半導体膜の形成方法
JP3908475B2 (ja) 結晶性珪素膜の作製方法
JPH11307451A (ja) 半導体膜の形成方法
JPH09260673A (ja) 薄膜トランジスタの製造方法及び製造装置
JP3691505B2 (ja) 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法
JP2000022157A (ja) 薄膜トランジスタ製造方法
JPH11307452A (ja) 半導体膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071002