JP2000077450A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000077450A
JP2000077450A JP26088298A JP26088298A JP2000077450A JP 2000077450 A JP2000077450 A JP 2000077450A JP 26088298 A JP26088298 A JP 26088298A JP 26088298 A JP26088298 A JP 26088298A JP 2000077450 A JP2000077450 A JP 2000077450A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
wafer
conductive plate
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26088298A
Other languages
English (en)
Inventor
Yuji Ikeda
雄次 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26088298A priority Critical patent/JP2000077450A/ja
Publication of JP2000077450A publication Critical patent/JP2000077450A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 サイズの縮小および製造コストの低減を図
る。 【解決手段】 ダイオード素子が作り込まれたチップ2
5のアノード電極13には銀めっき被膜からなるアノー
ド側端子26が形成され、カソード電極14には導電板
からなるカソード側端子27が形成されており、チップ
25の側面の両端子26、27間には絶縁膜28が形成
されている。このダイオード29の製造に際し、チップ
部が作り込まれたウエハの第一主面に銀めっき被膜が形
成され、ウエハの第二主面に導電板が接着され、ウエハ
の導電板に支持体が仮接着され、ウエハがチップに分断
される。その後、チップが支持体に支持された状態で、
チップの側面に絶縁膜が形成される。 【効果】 チップ形態であるため、ダイオードのサイズ
を縮小できる。ダイオード製造の全工程をウエハの状態
で実施できるため、製造コストを低減できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、小型化に関し、例えば、ダイオードの生産
に利用して有効な技術に関する。
【0002】
【従来の技術】一般に、ダイオードは次のように構成さ
れている。ダイオード素子が作り込まれた正方形板形状
の半導体ペレット(以下、ペレットという。)の一主面
には電極が形成されている。ペレットは電極と反対側の
主面においてタブにボンディングされており、タブには
第1インナリードが一体的に連結されている。第1イン
ナリードには第1アウタリードが一体的に連結されてい
る。第1インナリードと反対側には第2アウタリードに
一体的に連結された第2インナリードが配置されてお
り、第2インナリードはワイヤによって電極に電気的に
接続されている。ペレット、タブ、両インナリードおよ
びワイヤは樹脂封止体によって樹脂封止されており、樹
脂封止体の対向する一対の側面から外部に突出された両
アウタリードはガル・ウイング形状に屈曲されている。
この樹脂封止体とガル・ウイング形状に屈曲された一対
のアウタリードとによって表面実装形樹脂封止パッケー
ジが構成されている。
【0003】なお、ダイオードの製造技術を述べてある
例としては、特開平9−7905号公報がある。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
ダイオードのサイズは最小のものであっても、1.6×
0.8×0.6mmの大きさがあり、サイズの縮小およ
び製造コストの低減に限界がある。
【0005】本発明の目的は、サイズの縮小および製造
コストの低減を図ることができる画期的な半導体装置を
提供することにある。
【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0008】すなわち、半導体装置は、半導体チップの
互いに表裏となる一対の端面に異なる電極がそれぞれ形
成されており、一方の電極には導電性被膜からなる端子
が形成され、他方の電極には導電板からなる端子が形成
されており、チップの側面の両端子間には絶縁膜が形成
されていることを特徴とする。
【0009】前記した半導体装置の製造方法は、チップ
部が作り込まれた半導体ウエハの一主面に導電性被膜が
形成される被膜形成工程と、前記半導体ウエハの反対側
の主面に導電板が接着される導電板接着工程と、前記半
導体ウエハの導電板に支持体が仮接着される支持体接着
工程と、前記半導体ウエハがチップに分断されるチップ
分断工程と、分断された前記チップが前記支持体に支持
された状態で、前記チップの側面に絶縁膜が形成される
絶縁膜形成工程と、を備えていることを特徴とする。
【0010】前記した手段によれば、チップ形状に形成
されているため、サイズはきわめて縮小化することがで
きる。したがって、プリント配線基板等への実装面積を
縮小することができる。
【0011】前記した半導体装置の製造方法によれば、
半導体装置製造の全工程をウエハの状態で実施されるた
め、部品点数および加工工数を減少することができ、製
造コストを大幅に低減することができる。
【0012】
【発明の実施の形態】図1は本発明の一実施形態である
ダイオードを示しており、(a)は斜視図、(b)は正
面断面図である。図2は本発明の一実施形態であるダイ
オードの製造方法を示す工程図である。図3以降はその
各工程を示す各模式図である。
【0013】本実施形態において、本発明に係る半導体
装置は、チップ形のダイオードとして構成されている。
このダイオード10はダイオード素子が作り込まれた正
方形板形状のチップ25を備えており、チップ25の互
いに表裏となる第1主面および第2主面には一対の電極
であるアノード電極13およびカソード電極14がそれ
ぞれ形成されている。アノード電極13には銀めっき被
膜18によって形成されたアノード側端子26が機械的
かつ電気的に接続されている。カソード電極14には導
電板20によって形成されたカソード側端子27が銀ペ
ースト層19によって機械的かつ電気的に接続されてい
る。チップ25の外周面におけるカソード側端子27と
アノード側端子26の間には絶縁膜28が形成されてい
る。
【0014】次に、本発明の一実施形態であるダイオー
ドの製造方法を図2に示された工程図に沿って説明す
る。この説明により、前記ダイオードの構成の詳細が共
に明らかにされる。
【0015】図2に示されている工程図の通り、まず、
ダイオードの生産工程における通常の所謂前工程におい
て、ダイオード素子がシリコンウエハにマトリックス形
状に配置されたチップ部毎に図3に示されているように
作り込まれる。
【0016】すなわち、図3において、半導体素子を含
む集積回路が作り込まれた半導体ウエハとしてのダイオ
ードウエハ(以下、ウエハという。)10のサブストレ
ート11にはダイオード素子(図示せず)がチップ部1
2毎に作り込まれている。各チップ部12の第一主面に
はアノード電極13が形成されており、反対側の第二主
面にはカソード電極14が形成されている。サブストレ
ート11の第一主面にはポリイミド樹脂等の絶縁性を有
する材料によって形成された保護膜15が被着されてお
り、保護膜15のアノード電極13に対向する位置には
スルーホール16がアノード電極13をそれぞれ露出さ
せるように開設されている。
【0017】以上のように製造されたウエハ10には図
2に示されているバンプ形成工程において、導電性被膜
としての銀めっき被膜が約50μmの厚さにめっき処理
によって図4に示されているように形成される。
【0018】まず、図4(a)に示されているように、
ウエハ10の第一主面にはニッケルめっき被膜17が無
電解めっき(electroless plating 、化学めっき)処理
によって全面に薄く被着される。
【0019】次に、図4(b)に示されているように、
ニッケルめっき被膜17の上に銀めっき被膜18が電解
めっき処理によって約50μmの厚さに被着される。こ
の際、ウエハ10の第一主面にはニッケルめっき被膜1
7が全面に被着されているため、銀めっき被膜18はウ
エハ10の第一主面全体に電解めっき処理によっても形
成することができる。
【0020】その後、図2に示されている導電板接着工
程において、ウエハ10の第二主面には導電板20が銀
ペースト層19によって図5に示されているように接着
される。
【0021】導電板20は銅や鉄等の導電性を有する金
属が使用されて60〜100μm程度の厚さの板形状に
形成されている。導電板20の接着面と反対側の主面に
は、酸化を防止したりソルダビリティーを高めるために
銀めっき被膜または半田めっき被膜等の酸化防止膜21
が被着されている。
【0022】銀ペースト層19はウエハ10または導電
板20の接着面に銀ペーストが塗布された後に、ウエハ
10と導電板20とが接着されることにより形成された
層であり、銀ペーストはエポキシ樹脂系の接着材に銀粉
を混入されて調製された導電性を有する接着材である。
したがって、導電板20はウエハ10の各チップ12に
おけるカソード電極14に、銀ペースト層19を介して
電気的に接続された状態になっている。
【0023】次に、図2に示されている支持板接着工程
において、ウエハ10の第二主面の導電板20には接着
材層22によって支持体23が図6に示されているよう
に仮接着される。
【0024】支持体23は後のダイシング工程において
ウエハ10がチップにダイシングされた際にばらばらに
ならないようにウエハ10を支持するものであり、塩化
ビニールやポリエチレン等の樹脂によって平板形状に形
成されている。接着材層22は後のピックアップ工程に
おいてチップの支持体23からの剥離を許容する必要が
あるため、溶剤の塗布や紫外線の照射等によって接着力
を低減させることができる接着材によって形成されてい
る。
【0025】なお、導電板接着工程および支持板接着工
程は、支持体23に予め接着しておいた導電板20にウ
エハ10を接着するように実施してもよい。
【0026】その後、図2に示されているダイシング工
程において、切断溝24がウエハ10の第一主面におけ
る隣合うチップ部12、12の境界であるスクライビイ
ングラインに沿って図7に示されているように形成さ
れ、ウエハ10が各チップ25毎に分断される。この
際、ウエハ10はチップ25が互いに分離し得るように
所謂フルカットされる。しかし、フルカットされても、
チップ25は接着材層22によって支持体23に接着さ
れて支持された状態になっているため、ばらばらになる
ことはない。
【0027】図7に示されているように、ウエハ10が
チップ25に分断されると、各チップ25には分断され
た銀めっき被膜18によってアノード側端子26が形成
され、導電板22によってカソード側端子27が形成さ
れた状態になる。
【0028】なお、切断溝24を形成するのはダイサを
使用するに限らず、例えば、ワイヤソーやレーザー等を
使用してもよい。
【0029】次に、図2に示されている絶縁膜形成工程
において、各チップ25の側面にエポキシ樹脂等の絶縁
性を有する材料が使用されて絶縁膜28が図8に示され
ているように形成される。絶縁膜28は切断溝24にエ
ポキシ樹脂等の材料を流し込んで、切断溝24の側壁面
であるチップ25の側面に付着させることにより、きわ
めて簡単に形成することができる。
【0030】なお、絶縁膜26はアノード側端子26に
かからないようにする必要がある。絶縁膜28がアノー
ド側端子26を被覆するのを防止する方法として、例え
ば、ダイシング前にレジストで銀めっき被膜18の表面
を被覆しておいて、絶縁膜28が形成された後に、その
レジストを除去する方法がある。
【0031】以上のようにして前記構成に係るダイオー
ド29が製造されたことになる。
【0032】プリント配線基板等に実装するには、図2
に示されているピックアップ工程において、ダイオード
29は支持体23から一個ずつ図9に示されているよう
にピックアップされる。
【0033】図9において、ダイオード29はアノード
側端子26側の主面を真空吸着ヘッド30によって真空
吸着保持されて、支持体23から剥離される。この際、
紫外線を照射する等の手段によって接着材層22の接着
力を弱めることが望ましい。ピックアップされたダイオ
ード29はキャリアテープ等に規則的に整列されたり、
梱包容器にばら詰めされる。
【0034】なお、接着材層22との界面であるカソー
ド側端子27に接着材が付着してソルダビリティーが低
下される場合には、図2に示されている洗浄工程におい
て洗浄することにより、付着した接着材を洗浄すること
が望ましい。
【0035】ちなみに、本実施形態に係るダイオード2
9は、例えば、0.25×0.25×0.5mmという
ように微小であるため、支持体23に支持された状態の
ままで自動実装装置等に供給して、プリント配線基板に
自動的に実装することが望ましい。
【0036】但し、ダイオード29を支持体23から一
個ずつピックアップして、キャリアテープ等に粘着して
ユーザーに供給することや、所謂ばら詰め形態として、
パーツフィーダによって自動実装装置に供給することを
妨げるものではない。
【0037】前記構成に係るダイオード10は図1に示
されているようにプリント配線基板に表面実装される。
すなわち、プリント配線基板31にそれぞれ形成された
一対のランド32、32にアノード側端子26およびカ
ソード側端子27が整合された状態で、リフロー半田付
けによって形成される各半田付け部33を介して機械的
かつ電気的に接続される。
【0038】この際、ダイオード29はアノード側端子
26が銀めっき被膜18によって形成されており、カソ
ード側端子27が導電板20によって形成されているた
め、カソードバンド等のマークが表示されていなくて
も、アノード側端子26とカソード側端子27とを識別
することができる。また、このダイオード29は左右対
称でないので、ダイオードを自動実装装置にパーツフィ
ーダを用いて供給する際、実装方向を容易に識別するこ
とができる。
【0039】前記実施形態によれば、次の効果が得られ
る。 チップの両端面にアノード側端子とカソード側端子
とを形成し側面に絶縁膜を形成したチップ形態であるた
め、ダイオードのサイズをきわめて縮小することがで
き、プリント配線基板上の実装密度を向上することがで
きる。
【0040】 ダイオード製造の全工程をウエハの状
態で実施することができるため、部品点数および加工工
数を減少することができ、製造コストを大幅に低減する
ことができる。
【0041】 ダイオードのアノード側端子が銀めっ
き被膜によって形成されており、カソード側端子が導電
板によって形成されているため、カソードバンド等のマ
ークが表示されていなくても、アノード側端子とカソー
ド側端子とを識別することができる。
【0042】 ダイオードは左右対称でないので、ダ
イオードを自動実装装置にパーツフィーダを用いて供給
する際、実装方向を容易に識別することができる。
【0043】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【0044】例えば、アノード側端子を導電性被膜によ
って、カソード側端子を導電板によってそれぞれ形成す
るに限らず、アノード側端子を導電板によって、カソー
ド側端子を導電性被膜によって形成してもよい。
【0045】端子を形成する導電性被膜は銀を使用して
形成するに限らず、金や銅等の導電性金属を使用して形
成してもよい。
【0046】端子を形成する導電板は銅や鉄を使用して
形成するに限らず、銀や金等の導電性金属を使用して形
成してもよい。
【0047】導電板とウエハとを接着する接着材として
は、銀ペーストを使用するに限らず、半田や銀ろう等を
使用してもよい。
【0048】絶縁膜は切断溝の側壁面に付着させて形成
するに限らず、切断溝に絶縁材を充填し、充填した樹脂
層を切断溝の中央で切断して形成してもよい。
【0049】支持体は支持板のように剛性に形成するに
限らず、伸縮性および可撓性を有するシートないしはフ
イルム形態に形成してもよい。
【0050】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるダイオ
ードの生産技術に適用した場合について説明したが、そ
れに限定されるものではなく、抵抗器やコンデンサ等の
一対の電極を有する半導体装置全般に適用することがで
きる。
【0051】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0052】チップの両端面にアノード側端子とカソー
ド側端子とを形成し側面に絶縁膜を形成したチップ形態
であるため、サイズをきわめて縮小することができ、プ
リント配線基板上の実装密度を向上することができる。
【0053】製造の全工程をウエハの状態で実施するこ
とにより、部品点数および加工工数を減少することがで
きため、製造コストを大幅に低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態であるダイオードを示して
おり、(a)は斜視図、(b)は正面断面図である。
【図2】本発明の一実施形態であるダイオードの製造方
法を示す工程図である。
【図3】前工程後を示しており、(a)は平面図、
(b)は(a)のb−b断面図である。
【図4】銀めっき被膜形成工程を示しており、(a)は
ニッケルめっき被膜形成後の拡大部分断面図、(b)は
銀めっき被膜形成後の拡大部分断面図である。
【図5】導電板接着工程を示しており、(a)は一部省
略正面図、(b)は拡大部分断面図である。
【図6】支持板接着工程を示しており、(a)は一部省
略正面図、(b)は拡大部分断面図である。
【図7】ダイシング工程後を示しており、(a)は一部
省略正面図、(b)は拡大部分断面図である。
【図8】絶縁膜形成工程を示しており、(a)は一部省
略正面図、(b)は拡大部分断面図である。
【図9】ピックアップ工程を示す一部省略一部切断正面
図である。
【符号の説明】
10…ダイオードウエハ(半導体ウエハ)、11…サブ
ストレート、12…チップ部、13…アノード電極、1
4…カソード電極、15…保護膜、16…スルーホー
ル、17…ニッケルめっき被膜、18…銀めっき被膜、
19…銀ペースト層、20…導電板、21…酸化防止
膜、22…接着材層、23…支持体、24…切断溝、2
5…チップ(半導体チップ)、26…アノード側端子、
27…カソード側端子、28…絶縁膜、29…ダイオー
ド(半導体装置)、30…真空吸着ヘッド、31…プリ
ント配線基板、32…ランド、33…半田付け部。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの互いに表裏となる一対の
    端面に異なる電極がそれぞれ形成されており、一方の電
    極には導電性被膜からなる端子が形成され、他方の電極
    には導電板からなる端子が形成されており、チップの側
    面の両端子間には絶縁膜が形成されていることを特徴と
    する半導体装置。
  2. 【請求項2】 前記端子を形成する導電性被膜がめっき
    処理によって形成された被膜であることを特徴とする請
    求項1に記載の半導体装置。
  3. 【請求項3】 前記導電板が導電性を有する接着材によ
    って接着されていることを特徴とする請求項1または2
    に記載の半導体装置。
  4. 【請求項4】 前記絶縁膜が前記チップの側面に付着さ
    れて形成されていることを特徴とする請求項1、2また
    は3に記載の半導体装置。
  5. 【請求項5】 前記半導体チップにはダイオード素子が
    作り込まれていることを特徴とする請求項1、2、3ま
    たは4に記載の半導体装置。
  6. 【請求項6】 請求項1に記載の半導体装置の製造方法
    であって、 チップ部が作り込まれた半導体ウエハの一主面に導電性
    被膜が形成される被膜形成工程と、 前記半導体ウエハの反対側の主面に導電板が接着される
    導電板接着工程と、 前記半導体ウエハの導電板に支持体が仮接着される支持
    体接着工程と、 前記半導体ウエハがチップに分断されるチップ分断工程
    と、 分断された前記チップが前記支持体に支持された状態
    で、前記チップの側面に絶縁膜が形成される絶縁膜形成
    工程と、 を備えていることを特徴とする半導体装置の製造方法。
  7. 【請求項7】 前記導電性被膜がめっき処理によって形
    成されることを特徴とする請求項6に記載の半導体装置
    の製造方法。
  8. 【請求項8】 前記導電板が導電性を有する接着材によ
    って接着されることを特徴とする請求項6または7に記
    載の半導体装置の製造方法。
  9. 【請求項9】 前記絶縁膜は、絶縁性を有する材料が前
    記切断溝に流し込まれて切断溝の側壁面である前記チッ
    プの側面に付着させることにより形成されることを特徴
    とする請求項6、7または8に記載の半導体装置の製造
    方法。
  10. 【請求項10】 絶縁膜形成工程後に前記チップが前記
    支持体からピックアップされることを特徴とする請求項
    6、7、8または9に記載の半導体装置の製造方法。
JP26088298A 1998-08-31 1998-08-31 半導体装置およびその製造方法 Pending JP2000077450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26088298A JP2000077450A (ja) 1998-08-31 1998-08-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26088298A JP2000077450A (ja) 1998-08-31 1998-08-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000077450A true JP2000077450A (ja) 2000-03-14

Family

ID=17354069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26088298A Pending JP2000077450A (ja) 1998-08-31 1998-08-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000077450A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155082A (ja) * 2010-01-26 2011-08-11 Toshiba Corp 半導体装置の製造方法
JP2011159761A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 表面実装型ダイオードとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155082A (ja) * 2010-01-26 2011-08-11 Toshiba Corp 半導体装置の製造方法
JP2011159761A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 表面実装型ダイオードとその製造方法

Similar Documents

Publication Publication Date Title
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US6858467B2 (en) Method for fabricating semiconductor packages with stacked dice and leadframes
US9691688B2 (en) Thin plastic leadless package with exposed metal die paddle
US20020119603A1 (en) Semiconductor device and method of manufacturing same
US20080315412A1 (en) Package Structure with Flat Bumps for Integrate Circuit or Discrete Device and Method of Manufacture the Same
JP2001015679A (ja) 半導体装置及びその製造方法
JPH11260985A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
US5308797A (en) Leads for semiconductor chip assembly and method
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP3269025B2 (ja) 半導体装置とその製造方法
JP4387566B2 (ja) 樹脂封止型半導体装置
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2000077450A (ja) 半導体装置およびその製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JPH0562980A (ja) 半導体装置およびその製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
KR100388287B1 (ko) 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법
US20250210471A1 (en) Semiconductor chip packaging defect free dimple process and device
JPH0451056B2 (ja)
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JP4311294B2 (ja) 電子装置およびその製造方法
JP2006245459A (ja) 半導体装置の製造方法
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法