JP2000077476A

JP2000077476A - 半導体装置およびその製造方法

Info

Publication number: JP2000077476A
Application number: JP10247290A
Authority: JP
Inventors: Kazuo Inoue; 和夫井上
Original assignee: JSR Corp
Current assignee: JSR Corp
Priority date: 1998-09-01
Filing date: 1998-09-01
Publication date: 2000-03-14

Abstract

(57)【要約】【課題】半導体素子と同等のサイズの半導体装置の提
供。小さいコストで容易に製造可能な半導体装置の提
供。半導体素子の電極の配置ピッチが小さくても、所要
の電気的接続が確実に達成される半導体装置の提供。上
記の半導体装置の製造方法の提供。【解決手段】本発明の半導体装置は、基板と、この基
板の一面上に封止層を介して一体的に設けられた、封止
層に対接する面に複数のパッド電極を有する半導体素子
とを具え、基板は、半導体素子と実質的に同一のサイズ
を有すると共に、一面にパッド電極の各々に対応して配
置された複数の接続電極を有し、封止層は、硬化性樹脂
中に導電性粒子が含有されてなり、導電性粒子が封止層
の厚み方向に配向した状態で分散され、導電性粒子によ
って形成された導電路を介して、パッド電極の各々が接
続電極の各々に電気的に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パッド電極を有す
る半導体素子がパッケージングされてなる半導体装置お
よびその製造方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置においては、搭載され
る半導体素子の高機能化、高容量化に伴って電極数が増
加し、更に半導体装置の小型化の要請に伴って、電極の
配列ピッチすなわち隣接する電極の中心間距離が小さく
なって高密度化する傾向にある。このような小型の半導
体装置としては、従来、ＣＳＰ（ＣｈｉｐＳｃａｌｅ
Ｐａｃｋａｇｅ）などが知られている。

【０００３】図２２は、このような従来の半導体装置の
一例における構成を示す説明用断面図である。この半導
体装置８０においては、上面にパッド電極８２を有する
半導体素子（半導体チップ）８１が基板８５の上面上に
固定配置されている。基板８５の下面には、例えば半田
よりなる突起状電極８６が形成されており、この突起状
電極８６は、基板８５の上面に形成された配線部８７に
電気的に接続されている。そして、半導体素子８１のパ
ッド電極８２は、ワイヤー８３によって基板８５の配線
部８７に電気的に接続され、基板８５の上面および半導
体素子８０の表面を覆うよう、例えば熱硬化性樹脂より
なる封止部８８が形成されることによって、パッケージ
ングされている。

【０００４】このような半導体装置８０は、以下のよう
にしてマザーボードなどの配線基板上に実装される。図
２３（イ）に示すように、半導体装置８０の突起状電極
８６と対掌なパターンに従って端子電極９１が形成され
た配線基板９０上に、半導体装置８０を、突起状電極８
６の各々がこれに対応する端子電極９１に対接させた状
態で配置する。この状態で、半導体装置８０の突起状電
極８６を溶融させることにより、図１５（ロ）に示すよ
うに、当該突起状電極８６を配線基板９０の端子電極９
１に接合する。そして、半導体装置８０の下面と配線基
板９０の上面との間に接着層９５を形成することによ
り、半導体装置８０が配線基板９０に実装される。

【０００５】このような半導体装置８０によれば、突起
状電極８６の各々をこれに対応する配線基板９０の端子
電極９１の各々に一括して接続することができると共
に、配線基板９０の端子電極９１の配置ピッチを大きく
することができるため、配線基板９０の製造負担を軽減
することができる。

【０００６】しかしながら、上記の構成の半導体装置に
おいては、以下のような問題がある。（１）配線部８７の形成および封止部８８の形成の都合
上、搭載される半導体素子８１より大きいサイズの基板
８５を用いることが必要であるため、半導体素子８１と
同等のサイズの半導体装置を構成することはできない。（２）半導体装置の製造においては、半導体素子８１を
基板８５上に接着する工程、半導体素子８１を基板８５
の配線部８７に接続する工程および封止部８８を形成す
る工程が必要であるため、製造工程全体が極めて複雑で
ある。そのため、半導体装置の製造コストが相当に高い
ものとなる。

【０００７】（３）半導体装置の製造においては、品質
保証上の観点から、パッケージングされる前の電気的検
査すなわち半導体素子自体の電気的検査と、パッケージ
ングされた後の電気的検査すなわち半導体装置全体の電
気的検査とが行われる。そして、これらのうち半導体素
子自体の電気的検査は、ウエハの状態で行うことが可能
である。すなわちウエハにおける多数の半導体素子を１
回の検査処理によって行うことができるため、検査時間
の短縮および検査コストの低減化を図ることができる。
一方、半導体装置の電気的検査は個々の半導体装置につ
いて個別に行うことが必要であり、しかも、小型の半導
体装置はその取扱いが不便なものであるため、半導体装
置の電気的検査を行うためには、長い時間を要し、ま
た、検査コストが相当に高くなる。

【０００８】

【発明が解決しようとする課題】本発明は、以上のよう
な事情に基づいてなされたものである。本発明の第１の
目的は、搭載される半導体素子と同等のサイズを有する
半導体装置を提供することにある。本発明の第２の目的
は、小さいコストで容易に製造することができる半導体
装置を提供することにある。本発明の第３の目的は、搭
載される半導体素子のパッド電極の配置ピッチが小さい
ものである場合にも、所要の電気的接続を確実に達成す
ることができる半導体装置を提供することにある。本発
明の第４の目的は、上記のような半導体装置を有利にか
つ確実に製造することができる方法を提供することにあ
る。

【０００９】

【課題を解決するための手段】本発明の半導体装置は、
基板と、この基板の一面上に封止層を介して一体的に設
けられた、当該封止層に対接する面に複数のパッド電極
を有する半導体素子とを具えてなり、前記基板は、前記
半導体素子と実質的に同一のサイズを有すると共に、一
面に前記半導体素子のパッド電極の各々に対応して配置
された複数の接続電極を有してなり、前記封止層は、硬
化性樹脂中に導電性粒子が含有されてなり、当該導電性
粒子が当該封止層の厚み方向に配向した状態で分散され
ており、前記封止層における導電性粒子によって形成さ
れた導電路を介して、前記半導体素子のパッド電極の各
々が前記基板の接続電極の各々に電気的に接続されてい
ることを特徴とする。

【００１０】また、本発明の半導体装置は、基板と、こ
の基板の一面上に封止層を介して一体的に設けられた、
当該封止層に対接する面に複数のパッド電極を有する半
導体素子とを有してなり、前記基板は、前記半導体素子
と実質的に同一のサイズを有すると共に、一面に前記半
導体素子のパッド電極の各々に対応して配置された複数
の接続電極を有してなり、前記封止層は、硬化性樹脂中
に導電性粒子が含有されてなり、当該導電性粒子が密に
充填されてなる厚み方向に伸びる複数の導電部と、これ
らの導電部同士を相互に絶縁する絶縁部とを有し、前記
導電部の各々は、前記基板の接続電極の各々と前記半導
体素子のパッド電極の各々との間に配置されており、当
該導電部を介して、前記半導体素子のパッド電極の各々
が前記基板の接続電極の各々に電気的に接続されている
ことを特徴とする。

【００１１】また、本発明の半導体装置は、基板と、こ
の基板の一面上に硬化性樹脂材料よりなる封止層を介し
て一体的に設けられた、当該封止層に対接する面に複数
のパッド電極を有する半導体素子と、前記封止層にその
厚み方向に貫通して伸びるよう一体的に設けられた、高
分子物質中に導電性粒子が含有されてなる複数の導電路
素子とを有してなり、前記基板は、前記半導体素子と実
質的に同一のサイズを有すると共に、一面に前記半導体
素子のパッド電極の各々に対応して配置された複数の接
続電極を有してなり、前記導電路素子の各々は、前記基
板の接続電極の各々と前記半導体素子のパッド電極の各
々との間に配置され、当該導電路素子を介して、前記半
導体素子のパッド電極の各々が前記基板の接続電極の各
々に電気的に接続されていることを特徴とする。

【００１２】上記の半導体装置においては、導電路素子
を構成する高分子物質は、弾性を有するものであること
が好ましい。また、半導体素子がウエハの状態であっ
て、当該ウエハにおける半導体素子の各々が封止層を介
して基板に一体的に設けられていてもよい。

【００１３】本発明の半導体装置の製造方法は、基板の
一面上に、液状の硬化性樹脂材料中に磁性を示す導電性
粒子が分散されてなる封止層用材料層を介して、パッド
電極が形成された一面が当該封止層用材料層に対接する
よう半導体素子を配置し、前記封止層用材料層に対し
て、その厚み方向に磁場を作用させることにより、導電
性粒子を当該封止層用材料層の厚み方向に配向させ、こ
の状態で前記封止層用材料層を硬化処理することによ
り、前記基板と前記半導体素子との間に封止層を形成す
る工程を有することを特徴とする。

【００１４】また、本発明の半導体装置の製造方法は、
基板の一面上に、液状の硬化性樹脂材料中に磁性を示す
導電性粒子が分散されてなる封止層用材料層を介して、
パッド電極が形成された一面が当該封止層用材料層に対
接するよう半導体素子を配置し、この封止層用材料層に
対して、前記半導体素子のパッド電極上に位置する部分
に厚み方向に磁場を作用させることにより、当該パッド
電極上に位置する部分に導電性粒子を集合させると共に
厚み方向に配向させ、この状態で前記封止層用材料層を
硬化処理することにより、前記基板と前記半導体素子と
の間に封止層を形成する工程を有することを特徴とす
る。

【００１５】また、本発明の半導体装置は、半導体素子
のパッド電極に対応するパターンに従って貫通孔が形成
された、半硬化状態の硬化性樹脂よりなる樹脂シート体
と、この樹脂シート体の貫通孔内に設けられた、高分子
物質中に導電性粒子が含有されてなる導電路素子とを有
する封止用複合シートを用意し、基板の一面上に、前記
封止用複合シートを介して、当該封止用複合シートの導
電路素子にパッド電極が対接するよう半導体素子を配置
し、この状態で硬化処理することにより、前記基板と前
記半導体素子との間に封止層を形成する工程を有するこ
とを特徴とする。

【００１６】本発明の半導体装置の製造方法において
は、複数の半導体素子が形成されてなるウエハと、この
ウエハにおける半導体素子の各々に対応して配列された
複数の基板が一体に連結されてなる基板連結体とを用
い、前記ウエハにおける半導体素子の各々と、前記基板
連結体における基板の各々との間に封止層を形成するこ
とが好ましい。

【００１７】

【作用】（１）半導体素子がこれと実質的に同一のサイ
ズの基板上に封止層を介して一体的に設けられることに
よってパッケージングされているため、当該半導体素子
と同等のサイズの半導体装置が得られる。（２）封止層は、半導体素子におけるパット電極が形成
された一面にのみ設けられていればよいので、半導体素
子のパッケージングおよび得られる半導体装置の電気的
検査をウエハの状態で行うことができる。（３）封止層には、導電性粒子による厚み方向に伸びる
導電路または導電性粒子が密に充填されてなる導電部が
形成され、或いは高分子物質中に導電性粒子が含有され
てなる導電路素子が設けられており、これにより、半導
体素子のパッド電極と基板の一面に形成された接続電極
との電気的接続が達成されるため、ボンディング工程を
行うことが不要となる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。〈第１の実施の形態〉図１は、本発明に係る半導体装置
の一例における構成の概略を示す説明用断面図であり、
図２は、図１に示す半導体装置の一部を拡大して示す説
明用断面図である。この半導体装置１においては、基板
３０の一面上に封止層２０を介して半導体素子（半導体
チップ）１０が一体的に設けられている。半導体素子１
０における封止層２０に対接する面（図において下面）
には、例えばアルミニウムよりなる複数のパッド電極１
１が形成されている。

【００１９】基板３０は、半導体素子１０と実質的に同
一のサイズを有し、その一面には、半導体素子１０のパ
ッド電極１１の各々に対応して複数の接続電極３１が形
成されており、接続電極３１の各々は、これに対応する
半導体素子１０のパッド電極１１に封止層２０を介して
対向するよう配置されている。ここで、「サイズ」と
は、平面におけるサイズ、すなわち縦幅および横幅の寸
法を意味する。また、基板３０の他面には、適宜のパタ
ーンの配線部３２が形成されており、接続電極３１の各
々は、当該基板３０を厚み方向に貫通して伸びる短絡部
３３を介して、配線部３２に電気的に接続されている。
基板３０を構成する材料の具体例としては、ガラス繊維
補強型エポキシ樹脂、ポリイミド樹脂、セラミックスな
どが挙げられる。

【００２０】図２に示すように、封止層２０は、硬化性
樹脂Ｓ中に導電性粒子Ｒが含有されてなるものである。
図示の例においては、導電性粒子Ｒは、封止層２０の厚
み方向に配向した状態で硬化性樹脂Ｓ中に分散されてい
る。そして、封止層２０中においては、複数の導電性粒
子Ｒによって当該封止層２０の厚み方向に導電路が形成
され、この導電路により、半導体素子１０のパッド電極
１１の各々がこれに対応する基板３０の接続電極３１の
各々に電気的に接続されている。封止層２０の厚みｄ
は、半導体素子１０におけるパッド電極１１の配置ピッ
チｐおよび電極径ｗに応じて適宜選定される。例えば、
半導体素子１０におけるパッド電極１１の配置ピッチｐ
が１００μｍ、電極径ｗが８０μｍの場合には、封止層
２０の厚みｄは２０〜５００μｍであることが好まし
い。

【００２１】封止層２０を構成する硬化性樹脂材料とし
ては、熱硬化性樹脂材料、放射線硬化性樹脂材料などを
用いることができる。熱硬化性樹脂材料の具体例として
は、エポキシ系樹脂材料、ポリイミド系樹脂材料、フェ
ノール系樹脂材料などが挙げられる。放射線硬化性樹脂
材料としては、可視光線、紫外線、赤外線、レーザーな
どの光やＸ線などが照射されることによって硬化し得る
ものが用いられ、その区大礼としては、感放射線性を付
与したエポキシ系樹脂材料、ポリイミド系樹脂材料、フ
ェノール系樹脂材料などか挙げられる。

【００２２】導電性粒子Ｒとしては、後述する方法によ
って封止層２０の厚み方向に配向させることができる点
で、磁性を示すものを用いることが好ましい。磁性を示
す導電性粒子Ｒとしては、導電性磁性体よりなる芯粒子
に導電性被膜が形成されてなるものを好適に用いること
ができ、芯粒子を構成する導電性磁性体としては、ニッ
ケル、鉄若しくはこれらの合金などの磁性を示す金属材
料が挙げられ、導電性被膜を構成する材料としては、
金、銀、パラジウムなどの金属材料が挙げられる。

【００２３】また、導電性に支障を与えない範囲で、導
電性粒子Ｒの表面がシランカップリング剤、チタンカッ
プリング剤などのカップリング剤で処理されたものを適
宜用いることができる。導電性粒子Ｒの表面がカップリ
ング剤で処理されることにより、当該導電性粒子Ｒと高
分子物質との接着力が大きくなり、その結果、得られる
封止層２０は、耐久性が高いものとなる。

【００２４】封止層２０における導電性粒子Ｒの割合
は、体積分率で５〜３５％、特に８〜２０％であること
が好ましい。また、導電性粒子Ｒの粒径は、半導体素子
１０のパッド電極１１の寸法、形状によって適宜選定さ
れる。例えば半導体素子１０のパッド電極１１が幅１０
０μｍの正方形のものである場合には、導電性粒子Ｒの
粒径は、１０〜３０μｍであることが好ましく、これに
より、当該封止層２０にはその厚み方向に良好な導電性
が得られ、所期の電気的接続を確実に達成することがで
きる。

【００２５】このような半導体装置は、以下のようにし
て製造することができる。先ず、図３に示すような、複
数の半導体素子１０が形成されたウエハ１５と、図４に
示すような、ウエハ１５における半導体素子１０の各々
に対応して面方向に沿って配列された複数の基板３０が
一体に連結されてなる基板連結体３５とを用意する。そ
して、図５に示すように、基板連結体３５におけるパッ
ド電極１１が形成された一面上に、液状の硬化性樹脂材
料中に導電性粒子が分散されてなる封止層用材料層２０
Ａを介して、パッド電極１１が形成された一面が当該封
止層用材料層２０Ａに対接するようウエハ１５を配置す
ることにより、中間積層体１Ａを構成する。

【００２６】基板連結体３５とウエハ１５との間に封止
層用材料層２０Ａを形成する手段としては、液状の硬化
性樹脂材料中に導電性粒子が分散された流動性の混合物
よりなる封止層用材料を、基板連結体３５の表面に封止
層用材料を塗布することにより、当該基板連結体３５の
表面に封止層用材料層２０Ａを形成し、この封止層用材
料層２０Ａ上に、ウエハ１５をパッド電極１１が形成さ
れた一面が当該封止層用材料層２０Ａに対接するよう配
置する手段、封止層用材料をウエハ１５におけるパッド
電極１１が形成された一面に塗布することにより、当該
ウエハ１５の一面に封止層用材料層２０Ａを形成し、こ
の封止層用材料層２０Ａ上に、基板連結体１５配置する
手段が挙げられる。以上において、封止層用材料は、導
電性粒子が分散されることによって粘度が高いものなる
ため、封止層用材料を塗布する手段としては、印刷法あ
るいはロールコート法を利用することが好ましい。

【００２７】このようにして構成された中間積層体１Ａ
における封止層用材料層２０Ａに対して、その厚み方向
に磁場を作用させることにより、導電性粒子を封止用材
料層２０Ａの厚み方向に配向させる。具体的には、図６
に示すように、中間積層体１Ａに対し、そのウエハ１５
の上面および基板連結体３５の下面に一対の電磁石３
６，３７を配置し、この電磁石３６，３７を作動させる
ことにより、封止層用材料層２０Ａの厚み方向に平行磁
場が作用し、その結果、封止層用材料層２０Ａ中におけ
る導電性粒子Ｒが厚み方向に並ぶよう配向する。次い
で、この状態で封止層用材料層２０Ａを硬化処理（加熱
処理または放射線照射処理）することにより、図７に示
すように、中間積層体１Ａにおける基板連結体３５とウ
エハ１５との間に封止層２０が形成される。

【００２８】以上において、封止用材料層２０Ａに作用
される平行磁場の強度は、平均で１５００〜２００００
ガウスとなる大きさが好ましい。また、封止層用材料層
２０Ａの硬化処理の条件は、使用される硬化性樹脂材料
の種類によって適宜選定される。例えば、硬化性樹脂材
料が熱硬化性のエポキシ系樹脂である場合には、加熱温
度は１２０〜１５０℃で、加熱時間は０．５〜２．０時
間であり、硬化性樹脂材料が熱硬化性のポリイミド系樹
脂材料である場合には、加熱温度は２００〜３５０℃
で、加熱時間は０．５〜２．０時間であり、硬化性樹脂
材料が熱硬化性のフェノール系樹脂材料である場合に
は、加熱温度は１２０〜１５０℃で、加熱時間は１．０
〜２．０時間である。

【００２９】そして、封止層２０が形成された中間積層
体１Ａに対し、所要の検査を行った後、ウエハ１５のス
トリートに沿ってダイシングを行って切断することによ
り、図１に示すような構成の半導体装置１が得られる。

【００３０】上記の半導体装置によれば、半導体素子１
０がこれと実質的に同一のサイズの基板３０上に封止層
２０を介して一体的に設けられることによってパッケー
ジングされているため、当該半導体素子１０と同等のサ
イズが得られる。しかも、封止層２０は、半導体素子１
０におけるパット電極１１が形成された一面にのみ設け
られていればよいので、半導体素子１０のパッケージン
グおよび得られる半導体装置の電気的検査をウエハの状
態で行うことができ、更に、封止層２０には、導電性粒
子によって厚み方向に伸びる導電路が形成されており、
この導電路によって半導体素子１０のパッド電極１１と
基板３０の接続電極３１との電気的接続が達成されるた
め、封止層２０の形成工程の他にボンディング工程を行
うことが不要となり、その結果、小さいコストで容易に
製造することができる。

【００３１】〈第２の実施の形態〉図８は、本発明に係
る半導体装置の他の例における構成の概略を示す説明用
断面図であり、図９は、図８に示す半導体装置の一部を
拡大して示す説明用断面図である。この例の半導体装置
１における封止層２０は、導電性粒子Ｒが厚み方向に配
向した状態で密に充填されてなる厚み方向に伸びる複数
の導電部２１と、これらの導電部２１同士を相互に絶縁
する絶縁部２２とにより構成されている。封止層２０の
導電部２１の各々は、基板３０の接続電極３１の各々と
半導体素子１０のパッド電極１１の各々との間に配置さ
れており、当該導電部２１の各々によって、半導体素子
１０のパッド電極１１の各々がこれに対応する基板３０
の接続電極３１に電気的に接続されている。その他は、
前述の第１の実施の形態における半導体装置と基本的に
同様の構成である。

【００３２】封止層２０の厚みｄは、半導体素子１０に
おけるパッド電極１１の配置ピッチｐおよび電極径ｗに
応じて適宜選定される。例えば、半導体素子１０におけ
るパッド電極１１の配置ピッチｐが１００μｍ、電極径
ｗが８０μｍの場合には、封止層２０の厚みｄは２０〜
５００μｍであることが好ましい。また、封止層２０の
導電部２１における導電性粒子Ｒの割合は、体積分率で
５〜３５％、特に８〜２０％であることが好ましい。

【００３３】このような半導体装置は、以下のようにし
て製造することができる。先ず、前述の第１の実施の形
態と同様にして、複数の半導体素子１０が形成されたウ
エハ１５と、ウエハ１５における半導体素子１０の各々
に対応して面方向に沿って配列された複数の基板３０が
一体に連結されてなる基板連結体３５とを用意し（図３
および図４参照）、基板連結体３５におけるパッド電極
１１が形成された一面上に、液状の硬化性樹脂材料中に
導電性粒子が分散されてなる封止層用材料層２０Ａを介
して、パッド電極１１が形成された一面が当該封止層用
材料層２０Ａに対接するようウエハ１５を配置すること
により、中間積層体１Ａを構成する（図５参照）。

【００３４】そして、この中間積層体１Ａに対して、封
止層用材料層２０Ａにおける半導体素子１０のパッド電
極１１上に位置する部分（以下、「導電部形成部分」と
いう。）に厚み方向に磁場を作用させることにより、当
該導電部形成部分に導電性粒子を集合させると共に厚み
方向に配向させる。具体的には、図１０に示すように、
それぞれ半導体素子１０のパッド電極１１に対応するパ
ターンの強磁性体部分（斜線を付して示す）Ｍと、それ
以外の非磁性体部分Ｎとよりなる一対の磁極板４０，４
１を、当該強磁性体部分Ｍが導電部形成部分２１Ａの上
方および下方に位置するよう、中間積層体１Ａの上面お
よび下面に配置すると共に、一対の電磁石３６，３７を
磁極板４０の上面および磁極板４１の下面に配置する。
そして、この電磁石３６，３７を作動させることによ
り、封止層用材料層２０Ａの厚み方向に平行磁場が作用
する。その結果、封止層用材料層２０Ａにおいては、導
電部形成部２１Ａにおいてそれ以外の部分より強い平行
磁場が厚み方向に作用されることとなり、この分布を有
する平行磁場により、封止層用材料層２０Ａ中における
導電性粒子が導電部形成部分２１Ａに集合し、更に厚み
方向に並ぶよう配向する。次いで、この状態で封止層用
材料層２０Ａを硬化処理（加熱処理または放射線照射処
理）することにより、図１１に示すように、ウエハ１５
における半導体素子１０の各々の一面上に、バット電極
１１の各々の表面上に配置された、導電性粒子が密に充
填されてなる厚み方向に伸びる複数の導電部２１と、導
電性粒子が全く或いは殆ど存在しない絶縁部２２と有す
る封止層２０が形成される。

【００３５】以上において、磁極板４０，４１における
強磁性体部分Ｍを構成する材料としては、鉄、ニッケ
ル、コバルトまたはこれらの合金などを用いることがで
きる。磁極板４０，４１における非磁性体部分Ｎを構成
する材料としては、銅などの非磁性金属、ポリイミドな
どの耐熱性樹脂などを用いることができる。また、封止
用材料層２０Ａに作用される平行磁場の強度および封止
層用材料層２０Ａの硬化処理の条件は、前述の第１の実
施の形態における製造方法と同様の範囲から選定され
る。

【００３６】そして、封止層２０が形成された中間積層
体１Ａに対し、所要の検査を行った後、ウエハ１５のス
トリートに沿ってダイシングを行って切断することによ
り、図８に示すような構成の半導体装置１が得られる。

【００３７】上記の半導体装置によれば、半導体素子１
０がこれと実質的に同一のサイズの基板３０上に封止層
２０を介して一体的に設けられることによってパッケー
ジングされているため、当該半導体素子１０と同等のサ
イズが得られる。しかも、封止層２０は、半導体素子１
０におけるパット電極１１が形成された一面にのみ設け
られていればよいので、半導体素子１０のパッケージン
グおよび得られる半導体装置の電気的検査をウエハの状
態で行うことができ、更に、封止層２０には、パッド電
極１１上に配置された厚み方向に伸びる導電部２１が形
成されており、この導電部２１によって半導体素子１０
のパッド電極１１と基板３０の接続電極３１との電気的
接続が達成されるため、封止層２０の形成工程の他にボ
ンディング工程を行うことが不要となり、その結果、小
さいコストで容易に製造することができる。

【００３８】また、封止層２０の導電部２１は、半導体
素子１０のパッド電極１１に対応して形成されており、
しかも、隣接する導電部２１の各々は絶縁部２２によっ
て互いに絶縁されているため、半導体素子１０のパッド
電極１１の配置ピッチが極めて小さいものである場合に
も、当該半導体素子１０と基板３０との所要の電気的接
続を確実に達成することができる。

【００３９】〈第３の実施の形態〉図１２は、本発明に
係る半導体装置の更に他の例における構成の概略を示す
説明用断面図であり、図１３は、図１２に示す半導体装
置の一部を拡大して示す説明用断面図である。この半導
体装置１においては、前述の第１の実施の形態と同様の
構成の基板３０の一面上に、硬化性樹脂材料よりなる封
止層２０を介して半導体素子１０が一体的に設けられ、
封止層２０には、その厚み方向に貫通して伸びる複数の
導電路素子２５が一体的に設けられている。導電路素子
２５の各々は、基板３０の接続電極３１の各々と半導体
素子１０のパッド電極１１の各々との間に配置されてお
り、これらの導電路素子２５の各々によって、半導体素
子１０のパッド電極１１の各々がこれに対応する基板３
０の接続電極３１の各々に電気的に接続されている。ま
た、隣接する導電路素子２５の各々は、封止層２０によ
って互いに電気的に絶縁されている。

【００４０】封止層２０の厚みｄは、半導体素子１０に
おけるパッド電極１１の配置ピッチｐおよび電極径ｗに
応じて適宜選定される。例えば、半導体素子１０におけ
るパッド電極１１の配置ピッチｐが１００μｍ、電極径
ｗが８０μｍの場合には、封止層２０の厚みｄは２０〜
５００μｍであることが好ましい。

【００４１】封止層２０を構成する硬化性樹脂材料とし
ては、熱硬化性樹脂材料、放射線硬化性樹脂材料などを
用いることができる。熱硬化性樹脂材料の具体例として
は、エポキシ系樹脂材料、ポリイミド系樹脂材料、フェ
ノール系樹脂材料、またはこれらのガラス繊維補強型樹
脂材料などが挙げられる。放射線硬化性樹脂材料として
は、可視光線、紫外線、赤外線、レーザーなどの光やＸ
線などが照射されることによって硬化し得るものが用い
られ、その区大礼としては、感放射線性を付与したエポ
キシ系樹脂材料、ポリイミド系樹脂材料、フェノール系
樹脂材料などか挙げられる。これらの中では、半導体素
子１０を構成するシリコンに近似する熱膨張係数を有
し、これにより、高い接続信頼性が得られる点で、ガラ
ス繊維補強型樹脂材料を用いることが好ましい。

【００４２】図１３に示すように、導電路素子２５は、
高分子物質Ｔ中に導電性粒子Ｒが、好ましくは厚み方向
に配向した状態で含有されてなるものである。導電路素
子２５を構成する高分子物質Ｔとしては、種々のもの、
例えば弾性高分子物質、硬化性樹脂などを用いることが
できるが、架橋構造を有する弾性高分子物質が好まし
い。かかる架橋弾性高分子物質を得るために用いること
ができる硬化性の弾性高分子物質用材料としては、例え
ばシリコーンゴム、ポリブタジエンゴム、天然ゴム、ポ
リイソプレン、スチレン−ブタジエン共重合体ゴム、ア
クリロニトリル−ブタジエン共重合体ゴム、エチレン−
プロピレン共重合体ゴム、ウレタンゴム、ポリエステル
ゴム、クロロプレンゴム、エピクロルヒドリンゴム、軟
質液状エポキシゴムなどが挙げられる。弾性高分子物質
用材料を架橋するために用いられる架橋剤は特に限定さ
れるものではなく、一般的に使用される架橋剤を用いる
ことができ、その使用量も一般的な使用量、例えば弾性
高分子物質用材料１００重量部に対して３〜１５重量部
であればよい。

【００４３】また、導電路素子２５を硬化性樹脂材料に
より構成する場合には、当該硬化性樹脂材料として、封
止層２０を構成する硬化性樹脂材料と同じ種類のもの、
異なる種類のものを用いることができ、その具体例とし
ては、エポキシ系樹脂材料、ポリイミド系樹脂材料、フ
ェノール系樹脂材料などが挙げられる。

【００４４】導電路素子２５における導電性粒子Ｒの割
合は、体積分率で５〜３５％、特に８〜２０％であるこ
とが好ましい。また、導電性粒子Ｒの粒径は、半導体素
子１０のパッド電極１１の寸法、形状によって適宜選定
される。例えば半導体素子１０のパッド電極１１が幅１
００μｍの正方形のものである場合には、導電性粒子Ｒ
の粒径は、１０〜３０μｍであることが好ましく、これ
により、当該導電路素子２１にはその厚み方向に良好な
導電性が得られ、所期の電気的接続を確実に達成するこ
とができる。

【００４５】このような半導体装置は、以下のようにし
て製造することができる。先ず、前述の第１の実施の形
態と同様にして、複数の半導体素子１０が形成されたウ
エハ１５と、ウエハ１５における半導体素子１０の各々
に対応して面方向に沿って配列された複数の基板３０が
一体に連結されてなる基板連結体３５とを用意すると共
に（図３および図４参照）、図１４に示すような封止用
複合シート２６とを用意する。この封止用複合シート２
６は、ウエハ１５における半導体素子１０の各々のパッ
ド電極１１に対応するパターンに従って複数の貫通孔２
５Ｈが形成された、半硬化状態の硬化性樹脂材料よりな
る樹脂シート体２７と、この樹脂シート体２７の貫通孔
２５Ｈ内に設けられた導電路素子２５とにより構成され
ている。ここで、「半硬化状態」とは、一般に「Ｂステ
ージ」と称される状態をいい、具体的には、シートの形
状が維持される程度に硬化された状態であって、かつ、
完全に硬化されていない状態すなわち更に硬化が進行し
得る状態をいう。このような半硬化状態の硬化性樹脂材
料としては、各種のプリプレグ樹脂シートを用いること
ができる。また、図示の例では、導電路素子２５は、樹
脂シート体２７の一面および他面の各々から突出した状
態に設けられている。この導電路素子２５における樹脂
シート体２７からの突出高さは、導電路素子２５全体の
厚みの５〜２０％であることが好ましい。

【００４６】このような封止用複合シート２６は、例え
ば次のようにして得られる。先ず、図１５に示すよう
な、樹脂シート体２７の両面の各々に金属薄層２８，２
９が形成されてなる積層材料２６Ａを用意し、この積層
材料２６Ａに対して、ドリリング装置またはレーザー装
置などにより穴加工を施すことにより、図１６に示すよ
うに、ウエハ１５における半導体素子１０の各々のパッ
ド電極１１に対応するパターンに従って、当該積層材料
２６Ａ全体を貫通する複数の穴部２６Ｈを形成し、これ
により、樹脂シート体２７には貫通孔２５Ｈが形成され
ると共に、金属薄層２８，２９の各々には開口２８Ｋ，
２９Ｋが形成される。一方、前述の高分子物質用材料中
に導電性粒子を分散させることにより、流動性の混合物
よりなる導電路素子用材料を調製する。そして、調製し
た導電路素子用材料を、樹脂シート体２７の貫通孔２５
Ｈを含む積層材料２６Ａの穴部２６Ｈ内に充填すること
により、図１７に示すように、積層材料２６Ａの穴部２
６Ｈ内に導電路素子用材料層２５Ａを形成する。その
後、導電路素子用材料層２５Ａの硬化処理を行うことに
より、図１８に示すように、樹脂シート体２７の貫通孔
２５Ｈを含む積層材料２６Ａの穴部２６Ｈ内に導電路素
子２５が一体的に形成される。

【００４７】導電路素子用材料層２５Ａの硬化処理は、
樹脂シート体２７を構成する半硬化状態の硬化性樹脂材
料の硬化が進行しない条件下で行われる。硬化処理のた
めの具体的な条件は、使用される高分子物質用材料の種
類、樹脂シート体２３を構成する硬化性樹脂材料の種類
などを考慮して適宜選定される。例えば、高分子物質用
材料が室温硬化型シリコーンゴムである場合には、室温
で２４時間程度、４０℃で２時間程度、８０℃で３０分
間程度で行われる。

【００４８】以上において、導電性粒子として磁性を示
すものを用いる場合には、導電路素子用材料層２５Ａの
硬化処理を行う前に或いは硬化処理を行いながら、導電
路素子用材料層２５Ａの厚み方向に磁場を作用させるこ
とにより、当該導電路素子用材料層２５Ａ中の導電性粒
子を厚み方向に配向させることができる。

【００４９】具体的には、図１９に示すように、穴部２
６Ｈ内に導電路素子用材料層２５Ａが形成された積層材
料２６Ａに対し、その金属薄層２８の上面および金属薄
層２９の下面に一対の電磁石３６，３７を配置し、この
電磁石３６，３７を作動させることにより、導電路素子
用材料層２５Ａの厚み方向に平行磁場が作用し、その結
果、導電路素子用材料層２５Ａ中における導電性粒子が
厚み方向に並ぶよう配向する。導電路素子用材料層２５
Ａに作用される平行磁場の強度は、平均で１５００〜２
００００ガウスとなる大きさが好ましい。

【００５０】このようにして穴部２６Ｈ内に導電路素子
２５が形成された積層材料２６Ａに対し、その金属薄層
２８，２９をエッチング処理によって除去することによ
り、図１４に示すような、導電路素子２５が樹脂シート
体２７の一面および他面から突出した状態に設けられた
封止用複合シート２６が得られる。

【００５１】そして、図２０に示すように、基板連結体
３５における接続電極３１が形成された一面上に、上記
の封止用複合シート２６を、その導電路素子２５の各々
の突出部分がこれに対応する接続電極３１の各々に対接
するよう位置合わせした状態で配置すると共に、この上
記の封止用複合シート２６上に、複数の半導体素子１０
が形成されたウエハ１５上に、導電路素子２１の各々の
突出部分がこれに対応するパッド電極１１の各々に対接
するよう位置合わせした状態で配置する。そして、この
状態で加圧しながら硬化処理することにより、封止用複
合シート２６の樹脂シート体２７が硬化すると共に、基
板連結体３５およびウエハ１５の各々に被着され、これ
により、基板連結体３５における基板３０の各々とウエ
ハ１５における半導体素子１０の各々との間に封止層２
０が一体的に形成されると共に、基板３０の各々の接続
電極３１と半導体素子１０の各々のパッド電極１１との
間に、封止層２０を厚み方向に貫通して伸びる導電路素
子２５が当該封止層２０によって固定された状態で配置
された中間積層体１Ａが形成される。

【００５２】以上において、封止用複合シート２６の硬
化処理の条件は、使用される硬化性樹脂材料の種類によ
って適宜選定される。例えば、硬化性樹脂材料が熱硬化
性のエポキシ系樹脂である場合には、加熱温度は１２０
〜１５０℃で、加熱時間は０．５〜２．０時間であり、
硬化性樹脂材料が熱硬化性のポリイミド系樹脂材料であ
る場合には、加熱温度は２００〜３５０℃で、加熱時間
は０．５〜２．０時間であり、硬化性樹脂材料が熱硬化
性のフェノール系樹脂材料である場合には、加熱温度は
１２０〜１５０℃で、加熱時間は１．０〜２．０時間で
ある。

【００５３】そして、上記の中間積層体１Ａに対し、所
要の検査を行った後、ウエハ１５のストリートに沿って
ダイシンクを行って切断することにより、図１２に示す
ような構成の半導体装置が得られる。

【００５４】上記の半導体装置によれば、半導体素子１
０がこれと実質的に同一のサイズの基板３０上に封止層
２０を介して一体的に設けられることによってパッケー
ジングされているため、当該半導体素子１０と同等のサ
イズが得られる。しかも、封止層２０は、半導体素子１
０におけるパット電極１１が形成された一面にのみ設け
られていればよいので、半導体素子１０のパッケージン
グおよび得られる半導体装置の電気的検査をウエハの状
態で行うことができ、更に、封止層２０には、厚み方向
に貫通して伸びる導電路素子２５が半導体素子１０のパ
ッド電極１１上に配置された状態で一体的に設けられて
おり、この導電路素子２５によって半導体素子１０のパ
ッド電極１１と基板３０の接続電極３１との電気的接続
が達成されるため、封止層２０の形成工程の他にボンデ
ィング工程を行うことが不要となり、その結果、小さい
コストで容易に製造することができる。

【００５５】また、隣接する導電路素子２５の各々は封
止層２０によって互いに絶縁されているため、半導体素
子１０のパッド電極１１の配置ピッチが極めて小さいも
のである場合にも、当該半導体素子１０と基板３０との
所要の電気的接続を確実に達成することができる。

【００５６】更に、導電路素子２５を構成する高分子物
質として弾性を有するものを用いることにより、温度変
化による熱履歴を受けた場合において、半導体素子１
０、封止層２０および基板３０の各々の構成材料の熱膨
張係数の差に起因して、導電路素子２５に相当に大きい
応力か作用しても、当該導電路素子２５は、それに作用
される応力の大きさに応じて変形するため損傷すること
がない。従って、温度変化による熱履歴などの環境の変
化に対しても、半導体素子１０のパッド電極１１と基板
３０の接続電極３１との良好な電気的接続を安定に維持
することができる。

【００５７】本発明は、上記の実施の形態に限定され
ず、例えば以下のような種々の変更を加えることが可能
である。（１）封止層の形成は、チップにされた個々の半導体素
子１０および基板３０に対しても行うことができる。但
し、複数の半導体素子１０とこれに対応する基板３０と
の間に一括して封止層を形成することができる点で、複
数の半導体素子１０が形成されてなるウエハ１５および
複数の基板３０が連結されてなる基板連結体３５を用い
ることが好ましい。

【００５８】（２）第１の実施の形態および第２の実施
の形態における封止層の形成並びに第３の実施の形態に
おける導電路素子２５の形成において、封止層用材料層
または導電路素子用材料層に平行磁場を作用させる手段
としては、電磁石の代わりに永久磁石を用いることもで
きる。このような永久磁石としては、上記の範囲の平行
磁場の強度が得られる点で、アルニコ（Ｆｅ−Ａｌ−Ｎ
ｉ−Ｃｏ系合金）、フェライトなどよりなるものが好ま
しい。

【００５９】（３）第１の実施の形態および第２の実施
の形態において、図２１（イ）に示すように、複数の半
導体素子１０が形成されたウエハ１５のストリートに沿
ってハーフダイシングを施すことにより、ウエハ１５に
おける隣接する半導体素子１０の間に切溝１６を形成
し、その後、図２１（ロ）に示すように、基板連結体３
５とウエハ１５との間に封止層用材料層２０Ａを形成す
ることができる。このような方法によれば、半導体素子
１０の一面における周縁部にも封止層２０が形成される
ので、封止層２０が半導体素子１０に確実に保持され、
その結果、実装された後の環境耐性が良好で、高い信頼
性が得られる。

【００６０】（４）第２の実施の形態において、封止層
用材料層２０Ａを形成する前に、半導体素子１０のパッ
ド電極１１および基板３０の接続電極３１のいずれか一
方または両方の表面に、例えばニッケルなどの強磁性体
層を形成することができる。このような方法によれば、
上記の磁性体層を介して封止層用材料層２０Ａにおける
導電部形成部分２１Ａに平行磁場が作用されるので、磁
極板４０，４１のいずれか一方または両方を用いること
が不要となり、その結果、製造コストの低減化を図るこ
とができる。また、上記の強磁性体層は封止層用材料層
２０Ａに対接しているため、当該封止層用材料層２０Ａ
における導電部形成部２１Ａの厚み方向に、それ以外の
部分より強い平行磁場が確実に作用されるので、互いに
絶縁された状態の導電部２１を確実に形成することがで
きる。

【００６１】

【発明の効果】請求項１乃至請求項３に記載の半導体装
置によれば、半導体素子がこれと実質的に同一のサイズ
の基板上に封止層を介して一体的に設けられることによ
ってパッケージングされているため、当該半導体素子と
同等のサイズが得られる。しかも、封止層は、半導体素
子におけるパット電極が形成された一面にのみ設けられ
ていればよいので、半導体素子のパッケージングおよび
得られる半導体装置の電気的検査をウエハの状態で行う
ことができる。また、封止層には、導電性粒子による厚
み方向に伸びる導電路または導電性粒子が密に充填され
てなる導電部が形成され、或いは高分子物質中に導電性
粒子が含有されてなる導電路素子が設けられており、こ
れにより、半導体素子のパッド電極と基板の一面に形成
された接続電極との電気的接続が達成されるため、封止
層の形成工程の他にボンディング工程を行うことが不要
となる。その結果、小さいコストで容易に製造すること
ができる。

【００６２】請求項２に記載の半導体装置によれば、封
止層は、導電性粒子が密に充填されてなる厚み方向に伸
びる複数の導電部と、これらの導電部同士を相互に絶縁
する絶縁部とよりなり、当該導電部は、半導体素子のパ
ッド電極に対応して形成されているため、半導体素子の
パッド電極の配置ピッチが極めて小さいものである場合
にも、当該半導体素子と基板との所要の電気的接続を確
実に達成することができる。

【００６３】請求項３に記載の半導体装置によれば、封
止層には、基板の接続電極の各々と前記半導体素子のパ
ッド電極の各々との間に、高分子物質中に導電性粒子が
含有されてなる導電路素子が設けられているため、半導
体素子のパッド電極の配置ピッチが極めて小さいもので
ある場合にも、当該半導体素子と基板との所要の電気的
接続を確実に達成することができる。

【００６４】請求項４に記載の半導体装置によれば、導
電路素子を構成する高分子物質が弾性を有するものであ
るため、温度変化による熱履歴を受けた場合において、
半導体素子、封止層および基板の各々の構成材料の熱膨
張係数の差に起因して、導電路素子に相当に大きい応力
か作用しても、当該導電路素子は、それに作用される応
力の大きさに応じて変形するため損傷することがない。
従って、温度変化による熱履歴などの環境の変化に対し
ても、半導体素子のパッド電極と基板の接続電極との良
好な電気的接続を安定に維持することができる。

【００６５】請求項５に記載の半導体装置によれば、半
導体素子がウエハの状態にあり、当該ウエハにおける半
導体素子の各々に封止層を介して基板が一体的に設けら
れているため、半導体素子のパッケージングおよび得ら
れる半導体装置の電気的検査をウエハの状態で一括して
行うことができ、その結果、より小さいコストで製造す
ることができる。

【００６６】請求項６乃至請求項９に記載の半導体装置
の製造方法によれば、搭載される半導体素子と同等のサ
イズの半導体装置を、小さいコストで容易にかつ確実に
製造することができる。

【００６７】請求項７または請求項８に記載の半導体装
置の製造方法によれば、搭載される半導体素子のパッド
電極の配置ピッチが極めて小さいものである場合にも、
当該半導体素子と基板との所要の電気的接続を確実に達
成することができる。

【００６８】請求項９に記載の半導体装置の製造方法に
よれば、複数の半導体素子が形成されてなるウエハおよ
び複数の基板が連結されてなる基板連結体を用いるた
め、半導体素子のパッケージングおよび得られる半導体
装置の電気的検査をウエハの状態で一括して行うことが
できるので、より小さいコストで半導体装置を製造する
ことができる。

【図面の簡単な説明】

【図１】第１の実施の形態に係る半導体装置の構成の概
略を示す説明用断面図である。

【図２】図１に示す半導体装置の一部を拡大して示す説
明用断面図である。

【図３】複数の半導体素子が形成されたウエハを示す説
明図である。

【図４】複数の基板が一体に連結されてなる基板連結体
を示す説明用断面図である。

【図５】ウエハと基板連結体との間に封止層用材料層が
形成されて中間積層体が構成された状態を示す説明図で
ある。

【図６】第１の実施の形態において、中間積層体におけ
る封止層用材料層に平行磁場を作用させた状態を示す説
明図である。

【図７】第１の実施の形態において、中間積層体に封止
層が形成された状態を示す説明図である。

【図８】第２の実施の形態に係る半導体装置の構成の概
略を示す説明用断面図である。

【図９】図８に示す半導体装置の一部を拡大して示す説
明用断面図である。

【図１０】第２の実施の形態において、中間積層体にお
ける封止層用材料層に平行磁場を作用させた状態を示す
説明図である。

【図１１】第２の実施の形態において、中間積層体に封
止層が形成された状態を示す説明図である。

【図１２】第３の実施の形態に係る半導体装置の構成の
概略を示す説明用断面図である。

【図１３】図１２に示す半導体装置の一部を拡大して示
す説明用断面図である。

【図１４】封止用複合シートの一例における構成を示す
説明用断面図である。

【図１５】樹脂シート体の両面に金属薄層が形成されて
なる積層材料を示す説明用断面図である。

【図１６】図１６に示す積層材料に穴部が形成された状
態を示す説明用断面図である。

【図１７】積層材料の穴部内に導電路素子用材料層が形
成された状態を示す説明用断面図である。

【図１８】積層材料の穴部内に導電路素子が形成された
状態を示す説明用断面図である。

【図１９】導電路素子用材料層に平行磁場を作用させた
状態を示す説明図である。

【図２０】基板とウエハとの間に、封止用複合シートを
熱圧着する工程を示す説明用断面図である。

【図２１】（イ）は、ウエハにハーフダイシングを施し
た状態を示す説明用断面図、（ハ）は、基板連結体とハ
ーフダイシングが施されたウエハとの間に封止層用材料
層が形成された状態を示す説明用断面図である。

【図２２】従来の半導体装置の一例における構成を示す
説明用断面図である。

【図２３】従来の半導体装置を配線基板上に実装する工
程を示す説明図である。

【符号の説明】

１半導体装置１中間積層体１０半導体素子１１パッド電極１５ウエハ１６切溝２０封止層２０Ａ封止層用材料層２１導電部２１Ａ導電部形成部分２２絶縁部２５導電路素子２５Ａ導電路素子用材料層２５Ｈ貫通孔２６封止用複合シート２６Ａ積層材料２６Ｈ穴部２７樹脂シート体２８，２９金属薄層２８Ｋ，２９Ｋ開口３０基板３１接続電極３２配線部３３短絡部３５基板連結体３６，３７電磁石４０，４１磁極板Ｓ熱硬化性樹脂Ｒ導電性粒子Ｔ高分子物質Ｍ強磁性体部分Ｎ非磁性体部分８０半導体装置８１半導体素子８２パッド電極８３ワイヤー８５基板８６突起状電極８７配線部８８封止部９０配線基板９１端子電極９５接着層

Claims

【特許請求の範囲】

【請求項１】基板と、この基板の一面上に封止層を介
して一体的に設けられた、当該封止層に対接する面に複
数のパッド電極を有する半導体素子とを具えてなり、前記基板は、前記半導体素子と実質的に同一のサイズを
有すると共に、一面に前記半導体素子のパッド電極の各
々に対応して配置された複数の接続電極を有してなり、前記封止層は、硬化性樹脂中に導電性粒子が含有されて
なり、当該導電性粒子が当該封止層の厚み方向に配向し
た状態で分散されており、前記封止層における導電性粒子によって形成された導電
路を介して、前記半導体素子のパッド電極の各々が前記
基板の接続電極の各々に電気的に接続されていることを
特徴とする半導体装置。
【請求項２】基板と、この基板の一面上に封止層を介
して一体的に設けられた、当該封止層に対接する面に複
数のパッド電極を有する半導体素子とを有してなり、前記基板は、前記半導体素子と実質的に同一のサイズを
有すると共に、一面に前記半導体素子のパッド電極の各
々に対応して配置された複数の接続電極を有してなり、前記封止層は、硬化性樹脂中に導電性粒子が含有されて
なり、当該導電性粒子が密に充填されてなる厚み方向に
伸びる複数の導電部と、これらの導電部同士を相互に絶
縁する絶縁部とを有し、前記導電部の各々は、前記基板の接続電極の各々と前記
半導体素子のパッド電極の各々との間に配置されてお
り、当該導電部を介して、前記半導体素子のパッド電極
の各々が前記基板の接続電極の各々に電気的に接続され
ていることを特徴とする半導体装置。
【請求項３】基板と、この基板の一面上に硬化性樹脂
材料よりなる封止層を介して一体的に設けられた、当該
封止層に対接する面に複数のパッド電極を有する半導体
素子と、前記封止層にその厚み方向に貫通して伸びるよ
う一体的に設けられた、高分子物質中に導電性粒子が含
有されてなる複数の導電路素子とを有してなり、前記基板は、前記半導体素子と実質的に同一のサイズを
有すると共に、一面に前記半導体素子のパッド電極の各
々に対応して配置された複数の接続電極を有してなり、前記導電路素子の各々は、前記基板の接続電極の各々と
前記半導体素子のパッド電極の各々との間に配置され、
当該導電路素子を介して、前記半導体素子のパッド電極
の各々が前記基板の接続電極の各々に電気的に接続され
ていることを特徴とする半導体装置。
【請求項４】導電路素子を構成する高分子物質は、弾
性を有するものであることを特徴とする請求項３に記載
の半導体装置。
【請求項５】半導体素子がウエハの状態であって、当
該ウエハにおける半導体素子の各々が封止層を介して基
板に一体的に設けられていることを特徴とする請求項１
乃至請求項４のいずれかに記載の半導体装置。
【請求項６】請求項１に記載の半導体装置を製造する
方法であって、基板の一面上に、液状の硬化性樹脂材料中に磁性を示す
導電性粒子が分散されてなる封止層用材料層を介して、
パッド電極が形成された一面が当該封止層用材料層に対
接するよう半導体素子を配置し、前記封止層用材料層に対して、その厚み方向に磁場を作
用させることにより、導電性粒子を当該封止層用材料層
の厚み方向に配向させ、この状態で前記封止層用材料層
を硬化処理することにより、前記基板と前記半導体素子
との間に封止層を形成する工程を有することを特徴とす
る半導体装置の製造方法。
【請求項７】請求項２に記載の半導体装置を製造する
方法であって、基板の一面上に、液状の硬化性樹脂材料中に磁性を示す
導電性粒子が分散されてなる封止層用材料層を介して、
パッド電極が形成された一面が当該封止層用材料層に対
接するよう半導体素子を配置し、この封止層用材料層に対して、前記半導体素子のパッド
電極上に位置する部分に厚み方向に磁場を作用させるこ
とにより、当該パッド電極上に位置する部分に導電性粒
子を集合させると共に厚み方向に配向させ、この状態で
前記封止層用材料層を硬化処理することにより、前記基
板と前記半導体素子との間に封止層を形成する工程を有
することを特徴とする半導体装置の製造方法。
【請求項８】請求項３に記載の半導体装置を製造する
方法であって、半導体素子のパッド電極に対応するパターンに従って貫
通孔が形成された、半硬化状態の硬化性樹脂よりなる樹
脂シート体と、この樹脂シート体の貫通孔内に設けられ
た、高分子物質中に導電性粒子が含有されてなる導電路
素子とを有する封止用複合シートを用意し、基板の一面上に、前記封止用複合シートを介して、当該
封止用複合シートの導電路素子にパッド電極が対接する
よう半導体素子を配置し、この状態で硬化処理すること
により、前記基板と前記半導体素子との間に封止層を形
成する工程を有することを特徴とする半導体装置の製造
方法。
【請求項９】複数の半導体素子が形成されてなるウエ
ハと、このウエハにおける半導体素子の各々に対応して
配列された複数の基板が一体に連結されてなる基板連結
体とを用い、前記ウエハにおける半導体素子の各々と、前記基板連結
体における基板の各々との間に封止層を形成することを
特徴とする請求項６乃至請求項８のいずれかに記載の半
導体装置の製造方法。