JP2000077682A - Schottky diode - Google Patents
Schottky diodeInfo
- Publication number
- JP2000077682A JP2000077682A JP24283198A JP24283198A JP2000077682A JP 2000077682 A JP2000077682 A JP 2000077682A JP 24283198 A JP24283198 A JP 24283198A JP 24283198 A JP24283198 A JP 24283198A JP 2000077682 A JP2000077682 A JP 2000077682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- schottky
- junction
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ショットキーダイオードにおいて、過電圧によ
る素子破壊を防止する。
【解決手段】ショットキー障壁形成領域にpn接合を形
成し、降伏電圧をpn接合のパンチスルーにより制御す
るものである。
【効果】逆方向の過電圧に対する耐性の優れた高耐圧,
大電流のショットキーダイオードが得られる。
(57) [Summary] In a Schottky diode, device destruction due to overvoltage is prevented. A pn junction is formed in a Schottky barrier formation region, and a breakdown voltage is controlled by punch-through of the pn junction. [Effect] High breakdown voltage with excellent resistance to reverse overvoltage,
A large current Schottky diode is obtained.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ショットキーダイ
オードの構造に関する。[0001] The present invention relates to a structure of a Schottky diode.
【0002】[0002]
【従来の技術】インバータ等の電力変換機器の動作周波
数の高周波化にともなって半導体スイッチング素子の高
速化とともにスイッチング素子に並列接続される環流ダ
イオードやフリーホイルダイオードの高速化が強く求め
られている。これらのダイオードには高電圧で大電流を
低損失で整流する機能が要求されるので一般にはpn接
合ダイオードが広く適用されている。しかし、pn接合
ダイオードは電流通電時に半導体内部に蓄積される少数
キャリアによってターンオフ過渡時には大きな逆電流が
流れる性質があるため、スイッチング素子のターンオン
時に過大な損失を発生させるだけでなく、過大なノイズ
の発生源となっており変換装置の動作の高周波化を阻害
する主要な要因になっている。リカバリー特性の改善し
たpn接合ダイオードが種々開発されいるが、少数キャ
リアの注入を伴うこの種のダイオードにはリカバリー時
の逆電流の低減には本質的な限界がある。2. Description of the Related Art As the operating frequency of power conversion devices such as inverters becomes higher, the speed of semiconductor switching elements and the speed of free-wheel diodes and free-wheel diodes connected in parallel to switching elements are strongly required. Since these diodes are required to have a function of rectifying a large current at a high voltage with a low loss, a pn junction diode is generally widely used. However, the pn junction diode has a property that a large reverse current flows during a turn-off transition due to minority carriers accumulated inside the semiconductor when a current flows, so that not only an excessive loss is generated when the switching element is turned on, but also an excessive noise is generated. It is a source and is a major factor that hinders high frequency operation of the converter. Although various pn junction diodes with improved recovery characteristics have been developed, this type of diode with minority carrier injection has an inherent limitation in reducing the reverse current during recovery.
【0003】このような要求に応える整流ダイオードと
してショットキーダイオードがある。ショットキーダイ
オードでは半導体内部で電流を運ぶ担体が多数キャリア
のみであり、電流通電時においても少数キャリアの注入
や蓄積がないので、ターンオフ時の逆電流を極めて小さ
くすることができる。There is a Schottky diode as a rectifier diode meeting such a demand. In the Schottky diode, the carrier that carries the current inside the semiconductor is only the majority carrier, and the minority carrier is not injected or accumulated even when the current is applied, so that the reverse current at the time of turn-off can be extremely reduced.
【0004】しかし、従来のショットキーダイオードを
高電圧,大電流の電力変換装置へ適用する場合に幾つか
の問題がある。その一つは、逆電圧を印加した時の漏れ
電流が大きいことである。とくに高温で耐電圧近くの高
い電圧が印加されると漏れ電流が増加するので逆電圧阻
止状態での発生損失が増大する。これがダイオード素子
内の局所的な場所で起こり、部分的な熱暴走によって素
子が破壊しやすいという欠点がある。他の重大な問題
は、逆方向の過電圧に対する耐性が極めて弱いことであ
る。素子の耐電圧近くの逆電圧が印加されるとショット
キー金属と半導体界面に存在するショットキー障壁を超
えて流れる漏れ電流が急増するため局所破壊をおこしや
すい。ショットキーダイオードの場合、リカバリー時の
逆電流は障壁と半導体との間に印加される逆電圧によっ
て半導体内に広がる空乏層の拡張にともなって発生する
極めて微小な変位電流が流れるにすぎない。しかし、こ
の微小な逆電流の急峻な変化がリカバリー時の大きな電
圧変動を誘発し、短時間ではあるがノイズ状の過電圧が
素子自身に加わることになり、結果として瞬時に素子破
壊を引き起こす。[0004] However, there are some problems when the conventional Schottky diode is applied to a high-voltage, large-current power converter. One is that the leakage current when a reverse voltage is applied is large. In particular, when a high voltage near the withstand voltage is applied at a high temperature, the leakage current increases, so that the loss generated in the reverse voltage blocking state increases. This has the disadvantage that it occurs locally in the diode element and the element is easily destroyed by partial thermal runaway. Another significant problem is that the resistance to reverse overvoltage is very weak. When a reverse voltage near the withstand voltage of the element is applied, the leakage current flowing over the Schottky barrier existing at the interface between the Schottky metal and the semiconductor increases sharply, so that local breakdown easily occurs. In the case of a Schottky diode, the reverse current at the time of recovery is only a very small displacement current generated due to the expansion of the depletion layer spreading in the semiconductor due to the reverse voltage applied between the barrier and the semiconductor. However, this minute change in the reverse current causes a large voltage fluctuation at the time of recovery, and a short-time noise-like overvoltage is applied to the element itself, resulting in instantaneous destruction of the element.
【0005】このようなショットキーダイオードの逆方
向の電圧印加時のサージ耐量を改善する従来技術として
特開昭59−217354号に示された集積回路のクランプダイ
オードの例がある。図2はその半導体集積回路装置での
クランプダイオードの概略構成を示す断面図である。図
2において、10は入力側のアルミ電極、20はGND側
アルミ電極、30は入力クランプダイオードとして用い
られるショットキーバリアダイオード、40はn型エピ
タキシャル層、50はn+ 型埋込み層、60はアルミ電
極10とオーム性接触され、かつこのアルミ電極10と
n+ 型埋込み層50間の抵抗を下げるために設けられる
n+ 型層、70はp型半導体基板、80は素子間分離の
酸化膜、90は電極間分離の酸化膜であって、n型エピ
タキシャル層40内にあって、GND側アルミ電極20
とn+ 型層60に接するp+ 型層120を設けると共
に、n+ 型不純物濃度を制御して前記ショットキーダイ
オード30の降伏電圧より低い降伏電圧のpn接合ダイ
オード130をこれらのn+型層60とp+ 型層120
により形成させ、入力側アルミ電極10とGND側アル
ミ電極20との間に、ショットキーダイオード30とp
n接合ダイオード130とを並列接続させたものである。
p+ 型層の不純物濃度の制御によりpn接合ダイオード
130の降伏電圧を8〜20V程度に設定することが可
能であり、一方、ショットキーダイオードの降伏電圧は
25〜30V程度であり、入力側アルミ電極10に正の
サージ電圧が印加された場合、サージ電流の殆どはpn
接合ダイオード130に流れて、ショットキーダイオー
ド30には流れなくなると説明されている。この従来技
術によれば、同一能動領域内にクランプダイオードとし
てのショットキーダイオードと共に、このショットキー
ダイオードよりも降伏電圧の低いpn接合ダイオードを
並列接続されるように構成したので従来性能をそのまま
保持してサージ耐圧を格段に向上させ得るという特徴が
ある、と述べられている。As a prior art for improving the surge withstand capability of such a Schottky diode when a reverse voltage is applied, there is an example of an integrated circuit clamp diode disclosed in Japanese Patent Application Laid-Open No. Sho 59-217354. FIG. 2 is a sectional view showing a schematic configuration of a clamp diode in the semiconductor integrated circuit device. In FIG. 2, reference numeral 10 denotes an input-side aluminum electrode, 20 denotes a GND-side aluminum electrode, 30 denotes a Schottky barrier diode used as an input clamp diode, 40 denotes an n-type epitaxial layer, 50 denotes an n + -type buried layer, and 60 denotes aluminum. is the contact electrode 10 and the ohmic and n + -type layer provided in order to lower the resistance between the aluminum electrode 10 and the n + -type buried layer 50, the p-type semiconductor substrate 70, 80 an oxide film of the element isolation, Reference numeral 90 denotes an oxide film for electrode separation, which is located in the n-type epitaxial
And ap + -type layer 120 in contact with the n + -type layer 60 and controlling the n + -type impurity concentration to reduce the pn junction diode 130 having a breakdown voltage lower than the breakdown voltage of the Schottky diode 30 to these n + -type layers. 60 and p + type layer 120
Between the input-side aluminum electrode 10 and the GND-side aluminum electrode 20.
This is obtained by connecting an n-junction diode 130 in parallel.
By controlling the impurity concentration of the p + -type layer, the breakdown voltage of the pn junction diode 130 can be set to about 8 to 20 V, while the breakdown voltage of the Schottky diode is about 25 to 30 V, and the input side aluminum When a positive surge voltage is applied to the electrode 10, most of the surge current is pn
It is described that the current flows through the junction diode 130 and does not flow through the Schottky diode 30. According to this prior art, a Schottky diode as a clamp diode and a pn junction diode having a lower breakdown voltage than this Schottky diode are connected in parallel in the same active region, so that the conventional performance is maintained as it is. It is described that there is a feature that the surge withstand voltage can be remarkably improved.
【0006】この例はショットキーダイオードより低い
降伏電圧のpn接合ダイオードを並列配置することによ
り逆電圧印加のサージ耐量を向上させる技術内容を教示
するものである。しかし、降伏電圧の低いpn接合ダイ
オードの形成手段は比較的電圧の低い集積回路の場合に
のみに適用できるものであって高耐圧・大電流の素子に
は適用できない。これを以下に説明する。前記した例は
集積回路なので構成素子は横型であり、降伏電圧の低い
pn接合ダイオード130は比較的高不純物濃度のp+
型層120および同じく高不純物濃度のn+ 型層60を
エピタキシャル層40の半導体表面からの不純物拡散に
より降伏電圧8〜20V程度の低電圧のp+ n+ 接合を
形成している。一方、耐電圧数100〜数1000V,
電流容量数A〜数100Aのパワー素子の場合、電流が
半導体基体の上下方向に流れるいわゆる縦型素子とな
り、かつ、半導体素子の面積も1cm2 程度と大きい。こ
の基本構造の相違によって前記した従来技術をそのまま
適用することができない。すなわち、パワー素子の場
合、一般には比較的低不純物濃度で高抵抗の半導体基体
の上下面よりp+ またはn+ 型の高濃度層を形成して機
能領域を構成する。したがって、前記したp+ およびn
+ 高濃度層が直接に接するような低降伏電圧の部分を形
成することは殆ど不可能である。This example teaches a technique for improving the surge withstand voltage when a reverse voltage is applied by arranging pn junction diodes having a breakdown voltage lower than that of a Schottky diode in parallel. However, the means for forming a pn junction diode having a low breakdown voltage can be applied only to an integrated circuit having a relatively low voltage, and cannot be applied to an element having a high breakdown voltage and a large current. This will be described below. Since the above-described example is an integrated circuit, the constituent elements are lateral, and the pn junction diode 130 having a low breakdown voltage is p + with a relatively high impurity concentration.
A low-voltage p + n + junction having a breakdown voltage of about 8 to 20 V is formed in the mold layer 120 and the n + -type layer 60 having the same high impurity concentration by impurity diffusion from the semiconductor surface of the epitaxial layer 40. On the other hand, withstand voltage of several hundred to several thousand V,
In the case of a power element having a current capacity of several A to several hundred A, a so-called vertical element in which a current flows in the vertical direction of the semiconductor substrate, and the area of the semiconductor element is as large as about 1 cm 2 . Due to this difference in basic structure, the above-described conventional technology cannot be applied as it is. That is, in the case of a power element, a p + or n + type high concentration layer is generally formed from the upper and lower surfaces of a semiconductor substrate having a relatively low impurity concentration and a high resistance to form a functional region. Therefore, p + and n
+ It is almost impossible to form a low breakdown voltage portion where the high concentration layer is in direct contact.
【0007】さらに、パワー素子の場合にはショットキ
ー障壁の周辺端部での電界集中による降伏電圧の低下を
防止するため周辺部分の降伏電圧を障壁部分より高くす
る手段を講じなければならない。また、前記したショッ
トキー障壁部分の高温における漏れ電流の増加を軽減す
る目的で障壁部分に加わる電界強度を緩和する手段必要
である。これらの手段の形成と整合のとれた方法でショ
ットキー障壁部分より低い降伏電圧の領域を構成しなけ
ればならないが、従来技術ではこれを実現できない。Further, in the case of a power element, in order to prevent the breakdown voltage from being lowered due to the electric field concentration at the peripheral edge of the Schottky barrier, a measure must be taken to make the breakdown voltage in the peripheral part higher than that in the barrier part. In order to reduce the increase in the leakage current of the Schottky barrier portion at a high temperature, a means for reducing the electric field intensity applied to the barrier portion is required. A region having a breakdown voltage lower than that of the Schottky barrier portion must be formed in a manner consistent with the formation of these means, but this cannot be realized by the conventional technology.
【0008】[0008]
【発明が解決しようとする課題】以上のように、高耐
圧,大電流のパワーショットキーダイオードには、高
温,高電圧における漏れ電流の低減というショットキー
ダイオードの従来からの課題の他に微小のリカバリー電
流の急峻な変化にともなって素子自体に発生する過電圧
による素子破壊を防止しなければならないという新たな
課題を解決する技術手段が必要である。本発明はこれら
の課題を考慮してなされた新規な技術手段を提供するも
のである。As described above, a power Schottky diode with a high withstand voltage and a large current has a small size in addition to the conventional problem of the Schottky diode of reducing the leakage current at a high temperature and a high voltage. There is a need for a technical means for solving a new problem that it is necessary to prevent element destruction due to an overvoltage generated in the element itself due to a steep change in the recovery current. The present invention provides a new technical means made in consideration of these problems.
【0009】[0009]
【課題を解決するための手段】上記問題を解決するため
に、本発明ではショットキー障壁領域に並列にショット
キー障壁部分より降伏電圧の高い部分を具備するととも
に、降伏電圧の低い部分を分散配置し、かつ、該降伏電
圧の低い部分の降伏電圧をpn接合のパンチスルーによ
り制御するものである。In order to solve the above-mentioned problems, according to the present invention, a portion having a higher breakdown voltage than a Schottky barrier portion is provided in parallel with a Schottky barrier region, and a portion having a lower breakdown voltage is distributed. In addition, the breakdown voltage of the low breakdown voltage portion is controlled by punch-through of the pn junction.
【0010】以上の手段により、ショットキー障壁に局
所的な高い電界が印加される部分を排除するとともにシ
ョットキー障壁より降伏電圧の低い部分に過電圧による
サージ逆電流が流れるようにすることにより、逆漏れ電
流が急増するショットキー障壁領域への高い逆電圧の印
加を防止することができるので、ショットキーダイオー
ドの過電圧に対する耐性を向上できる。By the above means, a portion where a locally high electric field is applied to the Schottky barrier is eliminated, and a surge reverse current due to an overvoltage is caused to flow in a portion having a lower breakdown voltage than the Schottky barrier, thereby making the reverse. Since the application of a high reverse voltage to the Schottky barrier region where the leakage current increases rapidly can be prevented, the resistance of the Schottky diode to overvoltage can be improved.
【0011】さらに、該低い降伏電圧の部分の降伏電圧
をpn接合のパンチスルー現象あるいは接合の湾曲によ
るアバランシ現象により数100V以上の高電圧領域に
おいて精度よく制御できる高耐圧のショットキーダイオ
ードが製作できる。Furthermore, a Schottky diode with a high breakdown voltage can be manufactured in which the breakdown voltage of the low breakdown voltage portion can be accurately controlled in a high voltage region of several hundred volts or more by the punch-through phenomenon of the pn junction or the avalanche phenomenon due to the curvature of the junction. .
【0012】さらに、該低降伏電圧の部分をショットキ
ー障壁に並列に多数分散配置することにより、サージ過
電流による損失吸収領域を比較的面積の大きな半導体内
部においてほぼ均一にすることができるので、サージ吸
収能力を向上できる。Further, by disposing a large number of the low breakdown voltage portions in parallel with the Schottky barrier, the loss absorption region due to the surge overcurrent can be made substantially uniform inside the semiconductor having a relatively large area. Surge absorption capacity can be improved.
【0013】以上の手段により製作されたリカバリー時
の過電圧に対する耐性の強いショットキーダイオードを
変換装置の環流ダイオードやフリーホイルダイオードと
して使用すれば、スイッチング時の回路損失を吸収する
機能を備えた逆電圧クランプダイオードとしての作用に
よって、簡単化された回路構成の高周波変換装置が実現
できる。If the Schottky diode manufactured by the above method and having a high resistance to overvoltage at the time of recovery is used as a freewheeling diode or a freewheel diode of a converter, a reverse voltage having a function of absorbing circuit loss at the time of switching is provided. By the action as the clamp diode, a high-frequency converter having a simplified circuit configuration can be realized.
【0014】[0014]
【発明の実施の形態】以下、本発明を具体的な実施例を
開示しながら詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to specific embodiments.
【0015】図1は本発明の第一の実施例であり、過電
圧に対する耐性の改良された高耐圧のショットキーダイ
オードの断面図である。上下に主表面を有する平行平板
状の半導体基体1は高不純物濃度で低抵抗のn+ 型層2
と、n+ 型層2よりも不純物濃度が低く高抵抗のn- 型
層3とからなり、n+ 型層2が露出する一方の主表面に
低抵抗のオーム性接触されたカソード電極6,n- 型層
3が露出する他方の主表面にはアノード電極となるショ
ットキー金属5がそれぞれ設けられ、n- 型層3とショ
ットキー金属5との接する部分にはショットキー障壁5
1が形成されている。ショットキー金属5が終端する部
分すなわち半導体基体の端部には他方の主表面からn-
型層3内に比較的高濃度のp+ 型層4が設けられ、その
表面においてショットキー電極5と低抵抗にオーム性接
触されている。そして、p+ 型層4が形成されている領
域よりも内側の主な機能領域となる部分において、他方
の主表面からn- 型層3内に比較的高濃度で、かつp+
型層4より深いところまで達するp+ 型層7が複数個設
けられており、それぞれn- 型層3との間にpn接合7
1が形成され、他方の主表面においてショットキー金属
5と低抵抗にオーム性接触されている。FIG. 1 shows a first embodiment of the present invention, and is a cross-sectional view of a high breakdown voltage Schottky diode having improved overvoltage resistance. A parallel-plate-shaped semiconductor substrate 1 having upper and lower main surfaces is composed of an n + -type layer 2 having a high impurity concentration and a low resistance.
When, n + -type layer of high resistivity lower impurity concentration than 2 n - -type layer 3 consists, n + -type layer 2 cathode electrode 6 ohmic contact of low resistance on one major surface is exposed, A Schottky metal 5 serving as an anode electrode is provided on the other main surface where n − type layer 3 is exposed, and a Schottky barrier 5 is provided at a portion where n − type layer 3 and Schottky metal 5 are in contact.
1 is formed. The portion where the Schottky metal 5 terminates, that is, the end of the semiconductor substrate, is n − from the other main surface.
A relatively high-concentration p + -type layer 4 is provided in the mold layer 3, and the surface thereof is in ohmic contact with the Schottky electrode 5 at low resistance. Then, in a portion where the inner major functional area than the p + -type layer 4 is formed, n from the other main surface - at a relatively high concentration type layer 3, and p +
There are provided a plurality of p + -type layers 7 that extend deeper than the mold layer 4, and each has a pn junction 7 with the n − -type layer 3.
1 is formed, and the other main surface is in ohmic contact with the Schottky metal 5 with low resistance.
【0016】この実施例において各部の作用を以下に説
明する。ダイオードとしての電流の整流作用はn- 型層
3とショットキー金属5の間に形成されたショットキー
障壁51の部分で動作する。すなわち、ショットキー金
属5がカソード電極6に対して正電位となる向きの電圧
が印加されたとき、ショットキー障壁51の概ね0.1〜
0.5V の比較的低い障壁を超えて電子がショットキー
金属5からn- 型層3へ流れ、さらにカソード電極6に
向かって流れて導通する。また、上記と逆向きの電圧が
印加されたとき電子の流れはショットキー障壁51で止
められ、電流の流れを阻止する。このとき、ショットキ
ー障壁51からn- 型層3内に拡がる空乏層によって電
圧が保持されるので、高耐圧の素子ではn- 型層3は比
較的高抵抗で厚い半導体層とされる。ショットキー金属
5の終端部に設けられたp+ 型層4は、逆電圧印加状態
においてショットキー障壁51にかかる局所集中電界に
よる降伏電圧の低下を防ぐもので、p+ n接合の高い逆
電圧阻止特性を利用している。この例では、通常よく使
われているいわゆるガードリング構造を示したが、他の
構造、例えばフィールドリミッティングリング(FL
R),フィールドプレート(FP)、またはジャンクシ
ョン・ターミネーション・エクステンション(JTE)
なども適用できる。The operation of each part in this embodiment will be described below. The rectifying action of the current as a diode operates in the portion of the Schottky barrier 51 formed between the n − -type layer 3 and the Schottky metal 5. That is, when a voltage in a direction in which the Schottky metal 5 becomes a positive potential with respect to the cathode electrode 6 is applied, the Schottky barrier 51 has a potential of approximately 0.1 to 0.1.
Electrons flow from the Schottky metal 5 to the n − -type layer 3 beyond the relatively low barrier of 0.5 V, and further flow toward the cathode electrode 6 to conduct. When a voltage in the opposite direction is applied, the flow of electrons is stopped by the Schottky barrier 51, and the flow of current is blocked. At this time, since the voltage is held by the depletion layer extending from the Schottky barrier 51 into the n − -type layer 3, the n − -type layer 3 is a relatively high resistance and thick semiconductor layer in a high breakdown voltage element. The p + -type layer 4 provided at the terminal end of the Schottky metal 5 prevents a breakdown voltage from being reduced due to a locally concentrated electric field applied to the Schottky barrier 51 in a state where a reverse voltage is applied, and has a high reverse voltage of the p + n junction. Utilizes blocking characteristics. In this example, a so-called guard ring structure which is usually used is shown, but other structures such as a field limiting ring (FL)
R), field plate (FP), or junction termination extension (JTE)
Etc. can also be applied.
【0017】複数個の深いp+ 型層7が本実施例の主た
る特徴である。p+ n接合71の最も深い位置とn+ 型
層2との長さWD1をガードリングとなるp+ 型層4とn
+ 型層2との長さWD2およびシヨットキー障壁51とn
+ 型層2との長さWD3より長くする。つまり、WD1<W
D2<WD3の関係にする。こうすることにより逆電圧印加
時においてp+ 型層7部分の降伏電圧が最も低くなる。
例えば、抵抗率40Ωcmのn- 型層3,WD2=20μ
m,WD1=15μmとすれば、p+ 型層4部の降伏電圧
が約500V、p+ 型層7部分の降伏電圧が約400V
となる。したがって、印加する逆電圧を高くしたときp
+ 型層7部分で降伏が起こり、さらに高い電圧は素子に
はかからない。サージ逆電流が全てこの部分に流れるの
で逆電流に弱いショットキー障壁部分の通電を未然に阻
止できる。この結果、過電圧が印加される時間が短時間
であれば熱破壊に至ることがなく、過電圧に対する耐性
の強いダイオードとなる。The plurality of deep p + -type layers 7 are the main feature of this embodiment. The deepest position of the p + n junction 71 and the length W D1 between the n + type layer 2 and the p + type layer 4 and n
The length W D2 with the + type layer 2 and the Schottky barriers 51 and n
+ The length of the mold layer 2 and the length W D3 are made longer. That is, W D1 <W
D2 < WD3 . By doing so, the breakdown voltage of the p + -type layer 7 becomes the lowest when a reverse voltage is applied.
For example, n − type layer 3 having a resistivity of 40 Ωcm, W D2 = 20 μm
If m, W D1 = 15 μm, the breakdown voltage of the p + -type layer 4 is about 500 V, and the breakdown voltage of the p + -type layer 7 is about 400 V
Becomes Therefore, when the applied reverse voltage is increased, p
Breakdown occurs in the + -type layer 7, and a higher voltage is not applied to the element. Since all of the surge reverse current flows in this portion, the conduction of the Schottky barrier portion that is weak to the reverse current can be prevented beforehand. As a result, if the time during which the overvoltage is applied is short, thermal breakdown does not occur, and the diode has a high resistance to the overvoltage.
【0018】図3は本発明の第二の実施例であるショッ
トキーダイオードの断面図である。図中の各部に付した
構成部分の符号が図1に示した第一の実施例と同じ部分
はその構造、伝導型および作用が等しい部分を指してい
る。図3では、主な機能領域となる部分において他方の
主表面からn- 型層3内に比較的高濃度で、かつp+型
層4より深いところまで達するp+ 型層7が複数個設け
られているのは前記の第一の実施例と同じである。本実
施例においては、さらに、n- 型層3内に比較的高濃度
のp+ 型層11が複数個設けられている点が新規な点で
ある。p+ 型層11はp+ 型層4とp+ 型層7の間及び
p+ 型層7間に設けられる。p+ 型層11の不純物濃度
および深さはp+ 型層4と同じとし、かつ同時に形成す
ることができる。複数個の深いp+ 型層7の最も深い位
置とn+ 型層2との長さWD1をガードリングとなるp+
型層4とn+ 型層2との長さWD2および新規に設けたp
+ 型層11とn+ 型層2との長さWD3より長くする。つ
まり、WD1>WD2≒WD3の関係にする。FIG. 3 is a sectional view of a Schottky diode according to a second embodiment of the present invention. The same reference numerals as those in the first embodiment shown in FIG. 1 indicate the same components, structures, conduction types, and functions as those of the first embodiment shown in FIG. In FIG. 3, a plurality of p + -type layers 7 having a relatively high concentration and deeper than the p + -type layer 4 are provided in the n − -type layer 3 from the other main surface in a portion serving as a main functional region. This is the same as in the first embodiment. In this embodiment, a new point is that a plurality of p + -type layers 11 having a relatively high concentration are provided in the n − -type layer 3. The p + -type layer 11 is provided between the p + -type layer 4 and the p + -type layer 7 and between the p + -type layers 7. The impurity concentration and depth of the p + -type layer 11 are the same as those of the p + -type layer 4 and can be formed simultaneously. The length WD1 between the deepest position of the plurality of deep p + -type layers 7 and the n + -type layer 2 is defined as p + serving as a guard ring.
The length W D2 between the mold layer 4 and the n + -type layer 2 and the newly provided p
The length between the + type layer 11 and the n + type layer 2 is longer than the length W D3 . That is, the relationship of W D1 > W D2 ≒ W D3 is established.
【0019】この例でもショットキーダイオードの主た
る動作および各部の作用は前記と同様である。カソード
電極6がショットキー金属に対して正電位となる向きの
逆電圧が印加された場合、空乏層はp+ 型層4,p+ 型
層7およびp+ 型層11のそれぞれの接合からn- 型層
3内に拡がるが、各p+ 型層相互間の間隔を狭く設定す
ればそこに拡がる空乏層が互いに連結し、いわゆるピン
チオフ状態となる。その結果、ショットキー障壁51に
かかる電界が低減されることになり、逆電圧印加時の漏
れ電流を著しく低減できる。また、逆電圧印加時におい
てp+ 型層7部分の降伏電圧が最も低くなり、過電圧に
対する耐性が向上することは前記した第一の実施例と同
様である。したがって、本実施例では逆電圧特性ならび
に過電圧耐量を同時に改善したショットキーダイオード
となる。In this example, the main operation of the Schottky diode and the operation of each part are the same as described above. When a reverse voltage is applied to the cathode electrode 6 so that the cathode electrode 6 has a positive potential with respect to the Schottky metal, the depletion layer is formed from the respective junctions of the p + -type layer 4, the p + -type layer 7, and the p + -type layer 11 by n. The depletion layers spread in the − type layer 3, but if the distance between the respective p + type layers is set to be narrow, the depletion layers spreading there will be connected to each other, resulting in a so-called pinch-off state. As a result, the electric field applied to the Schottky barrier 51 is reduced, and the leakage current when a reverse voltage is applied can be significantly reduced. Further, when the reverse voltage is applied, the breakdown voltage of the p + -type layer 7 becomes the lowest, and the resistance to the overvoltage is improved as in the first embodiment. Therefore, in the present embodiment, a Schottky diode is obtained in which the reverse voltage characteristics and the overvoltage resistance are simultaneously improved.
【0020】図4は本発明の第三の実施例であるショッ
トキーダイオードの断面図である。図中の各部に付した
構成部分の符号が図1に示した第一の実施例と同じ部分
はその構造,伝導型および作用が等しい部分を指してい
る。図4では、p+ 型4よりも内側の主な機能領域とな
る部分において、他方の主表面からn- 型層3内にp+
型層4よりも低濃度のp- 型層9が複数個設けられてい
る。ショットキーダイオードの主たる動作および各部の
作用は前記と同様である。この実施例では比較的低濃度
の複数個のp- 型層9が新規な点である。FIG. 4 is a sectional view of a Schottky diode according to a third embodiment of the present invention. In the figure, the same reference numerals as those in the first embodiment shown in FIG. 1 denote constituent parts having the same structure, conduction type and function. In Figure 4, the portion to be the inner major functional region than the p + -type 4, n from the other main surface - -type layer 3 p +
A plurality of p − -type layers 9 having a lower concentration than the mold layer 4 are provided. The main operation of the Schottky diode and the operation of each part are the same as described above. In this embodiment, a plurality of p − -type layers 9 having a relatively low concentration is a novel point.
【0021】かかる構造にすれば、カソード電極6がシ
ョットキー金属に対して正電位となる向きの逆電圧が印
加された場合、空乏層は、ショットキー障壁51の部分
ではn- 型層3にのみ拡がるが、p- 型層9の部分では
n- 型層3とともにp- 型層9内にも拡がる。p- 型層
9の不純物濃度を低く設定すれば、そこに拡がる空乏層
の先端がショットキー金属とオーム性接触した他方の主
表面に到達するといわゆるパンチスルー現象により電圧
降伏が起こる。このパンチスルー開始電圧をショットキ
ー障壁51およびガードリングのp+ 型層4の部分の降
伏電圧より低くなるようにp- 型層9の不純物量を設定
する。例えば、n- 型層3の抵抗率40Ωcm,厚さを2
0μmとし、p- 型層9の深さを約3μm,平均不純物
濃度を3.0×1015cm-3 とすれば、ショットキー障壁
の降伏電圧が約500Vに対してp- 型層9でのパンチ
スルー電圧が約400Vになる。したがって、印加する
逆電圧を高くしたときp- 型層9部分で降伏が起こり、
さらに高い電圧は素子にはかからない。サージ逆電流が
全てこの部分に流れるので逆電流に弱いショットキー障
壁部分の通電を未然に阻止できる。この結果、過電圧が
印加される時間が短時間であれば熱破壊に至ることがな
く、過電圧に対する耐性の強いダイオードとなる。According to this structure, when a reverse voltage is applied to the cathode electrode 6 so that the cathode electrode 6 has a positive potential with respect to the Schottky metal, the depletion layer is formed on the n − -type layer 3 at the portion of the Schottky barrier 51. Only the p - type layer 9 extends to the p − -type layer 9 in the p − -type layer 9 together with the n − -type layer 3. If the impurity concentration of the p − -type layer 9 is set to be low, when the tip of the depletion layer spreading there reaches the other main surface in ohmic contact with the Schottky metal, a voltage breakdown occurs due to a so-called punch-through phenomenon. The impurity amount of the p − -type layer 9 is set such that the punch-through start voltage is lower than the breakdown voltage of the p + -type layer 4 of the Schottky barrier 51 and the guard ring. For example, the n − -type layer 3 has a resistivity of 40 Ωcm and a thickness of 2
If the depth of the p − -type layer 9 is about 3 μm and the average impurity concentration is 3.0 × 10 15 cm −3 , the breakdown voltage of the Schottky barrier is about 500 V and the p − -type layer 9 has Has a punch-through voltage of about 400V. Therefore, when the applied reverse voltage is increased, breakdown occurs in the p − -type layer 9 portion,
Higher voltages are not applied to the device. Since all of the surge reverse current flows in this portion, the conduction of the Schottky barrier portion that is weak to the reverse current can be prevented beforehand. As a result, if the time during which the overvoltage is applied is short, thermal breakdown does not occur, and the diode has a high resistance to the overvoltage.
【0022】図5は本発明の第四の実施例であるショッ
トキーダイオードの断面図である。図中の各部に付した
構成部分の符号が図4に示した第三の実施例と同じ部分
はその構造,伝導型および作用が等しい部分を指してい
る。図5では、主な機能領域となる部分において他方の
主表面からn- 型層3内にp+ 型層4よりも低濃度のp
- 型層9が複数個設けられているのは前記の第三の実施
例と同じであるが、さらに、n- 型層3内に比較的高濃
度のp+ 型層11が複数個設けられている点が新規な点
である。p+ 型層11は、p+ 型層4とp- 型層9の間
及びp- 型層9間に設けられる。p+ 型層11の不純物
濃度および深さは前記の図3に示した第二の実施例と同
じである。これらのp+ 型層11ならびにp- 型層9の
作用効果は前記第二ならびに第三の実施例で述べたと同
様であり、本実施例でも逆電圧特性ならびに過電圧耐量
を同時に改善することができる。FIG. 5 is a sectional view of a Schottky diode according to a fourth embodiment of the present invention. The same reference numerals as those in the third embodiment shown in FIG. 4 denote the same parts as those of the third embodiment shown in FIG. In FIG. 5, the primary n in the functional areas to become part of the other main surface - than the p + -type layer 4 into a mold layer 3 low concentration p
Although a plurality of-type layers 9 are provided as in the third embodiment, a plurality of p + -type layers 11 having a relatively high concentration are further provided in the n - type layer 3. Is a new point. The p + type layer 11 is provided between the p + type layer 4 and the p − type layer 9 and between the p − type layers 9. The impurity concentration and depth of the p + -type layer 11 are the same as those of the second embodiment shown in FIG. The functions and effects of the p + -type layer 11 and the p − -type layer 9 are the same as those described in the second and third embodiments. In this embodiment, the reverse voltage characteristics and the overvoltage resistance can be simultaneously improved. .
【0023】図6は本発明の第五の実施例であるショッ
トキーダイオードの断面図である。図中の各部に付した
構成部分の符号が図5に示した第四の実施例と同じ部分
はその構造,伝導型および作用が等しい部分を指してい
る。図6では、主な機能領域となる部分において他方の
主表面からn- 型層3内に比較的高濃度のp+ 型層11
が複数個設けられているのは前記の第四の実施例と同じ
であるが、さらに、隣り合ったp+ 型層11間にp+ 型
層11よりも低不純物濃度のp- 型層91が複数個設け
られていることが新規な点である。FIG. 6 is a sectional view of a Schottky diode according to a fifth embodiment of the present invention. The same reference numerals as those in the fourth embodiment shown in FIG. 5 denote the same parts in the structure, conduction type, and action as those in the fourth embodiment. In FIG. 6, a relatively high-concentration p + -type layer 11 is formed in n − -type layer 3 from the other main surface in a portion serving as a main functional region.
Although but the provided plurality is the same as the fourth embodiment of the further low impurity concentration than the p + -type layer 11 between the p + -type layer 11 adjacent p - type layer 91 Is a novel point that a plurality of are provided.
【0024】この場合、p- 型層を挟む二つのp+ 型層
11の間隔すなわちp- 型層91の幅は前記した第四の
実施例より広く設定される。むしろ、第四の実施例にお
けるp- 型層9を挟む隣り合った二つのp+ 型層11の
間隔を狭くして、それそれが介在するp- 型層9に接し
た構造としたものである。p+ 型層4,p+ 型層11お
よびp- 型層91の各部の不純物濃度,深さは前記第四
の実施例のそれぞれp+ 型層4,p+ 型層11およびp
- 型層9と同じである。p+ 型層11のピンチオフ作用
による漏れ電流の低減効果は前記と同様であり、また、
p- 型層91のパンチスルーによる低い降伏電圧の効果
は前記した第四の実施例と同様である。本実施例では、
さらに逆電圧の印加時の漏れ電流の低減をいっそう確実
にできる。前記の第四の実施例では、p+ 型層11およ
びp- 型層9に拡がる空乏層が互いに連結し、いわゆる
ピンチオフ状態となり、ショットキー障壁51にかかる
電界が低減されることによって漏れ電流が低減される。
しかし、p- 型層9内にも空乏層が拡がるので、隣なり
のp+ 型層11との間に拡がる空乏層の幅が少なくな
り、期待したピンチオフ作用が損なわれ易い。本実施例
ではp+ 型層11およびp- 型層91を互いに接触させ
連結しているので、ピンチオフ作用が損なわれない。In this case, the distance between the two p + -type layers 11 sandwiching the p -- type layer, that is, the width of the p -- type layer 91 is set wider than in the fourth embodiment. Rather, the distance between the two adjacent p + -type layers 11 sandwiching the p -- type layer 9 in the fourth embodiment is reduced so that the structure is in contact with the intervening p -- type layer 9. is there. p + -type layer 4, p + -type layer 11 and the p - impurity concentration of each portion of the mold layer 91, the depth each p + -type layer of the fourth embodiment 4, the p + -type layer 11 and the p
-Same as the mold layer 9. The effect of reducing the leakage current due to the pinch-off action of the p + -type layer 11 is the same as described above.
The effect of the low breakdown voltage due to the punch-through of the p − -type layer 91 is the same as that of the fourth embodiment. In this embodiment,
Further, the leakage current at the time of application of the reverse voltage can be more reliably reduced. In the fourth embodiment, the depletion layers extending to the p + -type layer 11 and the p − -type layer 9 are connected to each other to form a so-called pinch-off state, and the leakage current is reduced by reducing the electric field applied to the Schottky barrier 51. Reduced.
However, since the depletion layer also extends into the p − -type layer 9, the width of the depletion layer extending between the adjacent p + -type layer 11 is reduced, and the expected pinch-off effect is likely to be impaired. In this embodiment, the p + -type layer 11 and the p -- type layer 91 are connected to each other by contact with each other, so that the pinch-off action is not impaired.
【0025】図7は、本発明を適用したショットキーダ
イオードを用いて、電動機駆動用インバータを構成した
一例を示したものである。六個のスイッチング素子,S
W11,SW12,SW21,SW22,SW31,SW
32と本発明を適用した六個のダイオードSD11,S
D12,SD21,SD22,SD31,SD33によ
り、三相誘導電動機を制御する例である。適用されるダ
イオードは整流ダイオードとして作用するとともに、逆
方向の過電圧をクランプする作用を有し、回路のLC等
による損失を吸収して異常な電圧の発生を防止する作用
があるので、これらの機能素子に過電圧抑制の受動回路
を併設することなく電磁ノイズの少なく、かつ高速で動
作するインバータ装置が簡単な回路構成で実現できる。
なお、本実施例では電動機駆動用のインバータ装置への
適用例を例示したが、スイッチング素子にダイオードを
並列接続して使われる他の変換装置、例えばAC−DC
コンバータ,DC−DCコンバータ,チョッパーなどの
電力用変換装置などへも適用できるものである。FIG. 7 shows an example in which an inverter for driving a motor is constituted by using a Schottky diode to which the present invention is applied. Six switching elements, S
W11, SW12, SW21, SW22, SW31, SW
32 and six diodes SD11, S to which the present invention is applied.
This is an example in which a three-phase induction motor is controlled by D12, SD21, SD22, SD31, and SD33. The applied diode acts as a rectifier diode, has the function of clamping overvoltage in the reverse direction, and has the function of absorbing the loss due to the LC of the circuit and preventing the occurrence of abnormal voltage. An inverter device that operates at high speed with low electromagnetic noise can be realized with a simple circuit configuration without providing a passive circuit for suppressing overvoltage in the element.
In the present embodiment, an example of application to an inverter device for driving a motor has been described. However, another conversion device used by connecting a diode in parallel to a switching element, for example, AC-DC
The present invention is also applicable to power converters such as converters, DC-DC converters, and choppers.
【0026】上記実施例では半導体基体1の伝導型をn
型の場合を示したが、記述した伝導型を全て反対伝導型
にすればp型の場合にも適用される。In the above embodiment, the conductivity type of the semiconductor substrate 1 is n
Although the case of the p-type has been described, the present invention is also applicable to the case of the p-type if all the described conduction types are the opposite conduction types.
【0027】[0027]
【発明の効果】本発明によれば、逆方向の過電圧に対す
る耐性の優れた高耐圧,大電流のショットキーダイオー
ドが得られる。従って、本発明によるショットキーダイ
オードをインバータ装置などの電力の変換回路に適用す
れば、簡単な回路構成で電圧ノイズの発生が抑制された
高周波低損失の変換器が実現できる。According to the present invention, a Schottky diode having a high withstand voltage and a large current having excellent resistance to overvoltage in the reverse direction can be obtained. Therefore, if the Schottky diode according to the present invention is applied to a power conversion circuit such as an inverter device, it is possible to realize a high-frequency low-loss converter with a simple circuit configuration in which generation of voltage noise is suppressed.
【図1】本発明を適用したショットキーダイオードの第
一の実施例を示す断面図。FIG. 1 is a sectional view showing a first embodiment of a Schottky diode to which the present invention is applied.
【図2】従来技術を示す断面図。FIG. 2 is a sectional view showing a conventional technique.
【図3】本発明を適用したショットキーダイオードの第
二の実施例を示す断面図。FIG. 3 is a sectional view showing a second embodiment of a Schottky diode to which the present invention is applied.
【図4】本発明を適用したショットキーダイオードの第
三の実施例を示す断面図。FIG. 4 is a sectional view showing a third embodiment of the Schottky diode to which the present invention is applied.
【図5】本発明を適用したショットキーダイオードの第
四の実施例を示す断面図。FIG. 5 is a sectional view showing a fourth embodiment of the Schottky diode to which the present invention is applied.
【図6】本発明を適用したショットキーダイオードの第
五の実施例を示す断面図。FIG. 6 is a sectional view showing a fifth embodiment of the Schottky diode to which the present invention is applied.
【図7】本発明を適用したショットキーダイオードを電
動機駆動用インバータに使用した例の回路構成図。FIG. 7 is a circuit diagram of an example in which a Schottky diode to which the present invention is applied is used for an inverter for driving a motor.
1…半導体基体、2…n+ 型層、3…n- 型層、4…ガ
ードリングとなるp+型層、5…アノード電極となるシ
ョットキー金属、6…カソード電極、7…比較的深い高
濃度p+ 型層、9,91…p- 型層、11…p+ 型層、
51…ショットキー障壁。1 ... semiconductor substrate, 2 ... n + -type layer, 3 ... n - -type layer, 4 ... p + -type layer serving as a guard ring, the Schottky metal is 5 ... anode electrode, 6 ... cathode electrode, 7 ... relatively deep the high concentration p + -type layer, 9 and 91 ... p - -type layer, 11 ... p + -type layer,
51: Schottky barrier.
Claims (10)
基体と、前記半導体基体の一方の主表面に形成され、前
記半導体基体との間にショットキー障壁をなすショット
キー金属と、前記ショットキー金属の終端部分において
前記ショットキー金属とオーム性接触し、前記半導体基
体とpn接合を形成する第二導電型の第一半導体層と、
前記半導体基体の他方の主表面において、前記半導体基
体にオーム性低抵抗接触するカソード電極と、前記半導
体基体の前記一方の主表面において前記ショットキー金
属と接触し、前記半導体基体との間にpn接合を形成す
る第二導電型の複数の第二半導体層と、を有し、前記第
二半導体層のpn接合の降伏電圧が他の部分より低いこ
とを特徴とするショットキーダイオード。A first conductive type semiconductor substrate having a pair of main surfaces; a Schottky metal formed on one main surface of the semiconductor substrate and forming a Schottky barrier between the semiconductor substrate and the semiconductor substrate; A first semiconductor layer of a second conductivity type that makes ohmic contact with the Schottky metal at an end portion of the Schottky metal and forms a pn junction with the semiconductor substrate;
A cathode electrode in ohmic low-resistance contact with the semiconductor substrate on the other main surface of the semiconductor substrate; and a pn between the Schottky metal on the one main surface of the semiconductor substrate and contact with the Schottky metal. A plurality of second semiconductor layers of a second conductivity type forming a junction, wherein a breakdown voltage of a pn junction of the second semiconductor layer is lower than other portions.
基体と、前記半導体基体の一方の主表面に形成され、前
記半導体基体との間にショットキー障壁をなすショット
キー金属と、前記ショットキー金属の終端部分において
前記ショットキー金属とオーム性接触し、前記半導体基
体とpn接合を形成する第二導電型の第一半導体層と、
前記半導体基体の他方の主表面において、前記半導体基
体にオーム性低抵抗接触されるカソード電極と、前記半
導体基体の前記一方の主表面において前記ショットキー
金属と接触し、前記半導体基体との間に、前記第一半導
体層が形成するpn接合よりも深いpn接合を形成する
第二導電型の複数の第二半導体層と、を有することを特
徴とするショットキーダイオード。2. A semiconductor substrate of a first conductivity type having a pair of main surfaces, a Schottky metal formed on one main surface of the semiconductor substrate and forming a Schottky barrier between the semiconductor substrate and the semiconductor substrate, A first semiconductor layer of a second conductivity type that makes ohmic contact with the Schottky metal at an end portion of the Schottky metal and forms a pn junction with the semiconductor substrate;
On the other main surface of the semiconductor substrate, a cathode electrode in ohmic low resistance contact with the semiconductor substrate, and in contact with the Schottky metal on the one main surface of the semiconductor substrate, between the semiconductor substrate A plurality of second semiconductor layers of a second conductivity type forming a pn junction deeper than a pn junction formed by the first semiconductor layer.
体の前記一方の主表面において前記ショットキー金属と
接触し、前記半導体基体との間にpn接合を形成する第
二導電型の複数の第三半導体層を有することを特徴とす
るショットキーダイオード。3. The semiconductor device according to claim 2, further comprising: a plurality of second conductivity-type semiconductor elements, wherein said plurality of second conductivity type contacts said Schottky metal on said one main surface of said semiconductor base to form a pn junction with said semiconductor base. A Schottky diode having three semiconductor layers.
層相互の間隔が、各半導体層より拡がる空乏層が、逆電
圧が印加された時に、互いに繋がるよう設定されたこと
を特徴とするショットキーダイオード。4. The semiconductor device according to claim 3, wherein the distance between the first, second and third semiconductor layers is set such that the depletion layers extending from the respective semiconductor layers are connected to each other when a reverse voltage is applied. Schottky diode.
基体と、前記半導体基体の一方の主表面に形成され、前
記半導体基体との間にショットキー障壁をなすショット
キー金属と、前記ショットキー金属の終端部分において
前記ショットキー金属とオーム性接触し、前記半導体基
体とpn接合を形成する第二導電型の第一半導体層と、
前記半導体基体の他方の主表面において、前記半導体基
体にオーム性低抵抗接触するカソード電極と、前記半導
体基体の前記一方の主表面において前記ショットキー金
属とオーム性接触し、前記半導体基体との間にpn接合
を形成する、前記第一半導体層よりも低不純物濃度の第
二導電型の複数の第二半導体層と、を有することを特徴
とするショットキーダイオード。5. A semiconductor substrate of a first conductivity type having a pair of main surfaces, a Schottky metal formed on one main surface of the semiconductor substrate and forming a Schottky barrier between the semiconductor substrate and the semiconductor substrate, A first semiconductor layer of a second conductivity type that makes ohmic contact with the Schottky metal at an end portion of the Schottky metal and forms a pn junction with the semiconductor substrate;
On the other main surface of the semiconductor substrate, a cathode electrode in ohmic low resistance contact with the semiconductor substrate, and in ohmic contact with the Schottky metal on the one main surface of the semiconductor substrate, between the cathode electrode and the semiconductor substrate. And a plurality of second semiconductor layers of a second conductivity type having a lower impurity concentration than the first semiconductor layer, forming a pn junction.
純物濃度が、素子の逆耐電圧の値が前記第二半導体層内
に拡がる空乏層が前記一方の主表面に到達するパンチス
ルー電圧によって制限されるように設定されたことを特
徴とするショットキーダイオード。6. The punch-through voltage according to claim 5, wherein the impurity concentration of said second semiconductor layer is such that a depletion layer whose reverse withstand voltage value of the element extends into said second semiconductor layer reaches said one main surface. A Schottky diode characterized by being set to be limited by:
体の前記一方の主表面において前記ショットキー金属と
接触し、前記半導体基体との間にpn接合を形成する前
記第二半導体層よりも高不純物濃度の第二導電型の複数
の第三半導体層を有することを特徴とするショットキー
ダイオード。7. The semiconductor device according to claim 6, further comprising a second semiconductor layer which is in contact with said Schottky metal on said one main surface of said semiconductor substrate and forms a pn junction with said semiconductor substrate. A Schottky diode comprising a plurality of third semiconductor layers of a second conductivity type having an impurity concentration.
層相互の間隔が、各半導体層より拡がる空乏層が、逆電
圧が印加された時に、互いに繋がるよう設定されたこと
を特徴とするショットキーダイオード。8. The semiconductor device according to claim 7, wherein an interval between the first, second and third semiconductor layers is set so that a depletion layer extending from each semiconductor layer is connected to each other when a reverse voltage is applied. Schottky diode.
記第三半導体層とが互いに接する部分を有することを特
徴とするショットキーダイオード。9. The Schottky diode according to claim 7, wherein said second semiconductor layer and said third semiconductor layer have portions that are in contact with each other.
と整流ダイオードを備える電力変換器において、該整流
ダイオードが請求項1〜9のいずれか1項に記載のショ
ットキーダイオードであることを特徴とする電力変換
器。10. A power converter comprising a semiconductor switching element and a rectifier diode connected in parallel, wherein the rectifier diode is the Schottky diode according to any one of claims 1 to 9. converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24283198A JP3616258B2 (en) | 1998-08-28 | 1998-08-28 | Schottky diode and power converter using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24283198A JP3616258B2 (en) | 1998-08-28 | 1998-08-28 | Schottky diode and power converter using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077682A true JP2000077682A (en) | 2000-03-14 |
| JP3616258B2 JP3616258B2 (en) | 2005-02-02 |
Family
ID=17094948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24283198A Expired - Fee Related JP3616258B2 (en) | 1998-08-28 | 1998-08-28 | Schottky diode and power converter using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3616258B2 (en) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246714A (en) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | Ceramic circuit board |
| KR100503936B1 (en) * | 2001-08-22 | 2005-07-27 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
| US7135718B2 (en) | 2002-02-20 | 2006-11-14 | Shindengen Electric Manufacturing Co., Ltd. | Diode device and transistor device |
| JP2007220878A (en) * | 2006-02-16 | 2007-08-30 | Shindengen Electric Mfg Co Ltd | Silicon carbide semiconductor device |
| JP2008042198A (en) * | 2006-08-01 | 2008-02-21 | Cree Inc | Semiconductor device and manufacturing method thereof |
| JP2008519448A (en) * | 2004-11-08 | 2008-06-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Semiconductor device and manufacturing method of semiconductor device |
| JP2011078187A (en) * | 2009-09-30 | 2011-04-14 | Hitachi Ltd | Semiconductor device and power converter using thereof |
| JP2011521471A (en) * | 2008-05-21 | 2011-07-21 | クリー インコーポレイテッド | Junction-type barrier Schottky diode with current surge capability |
| JP2012182405A (en) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | Semiconductor rectifier |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| WO2014085159A1 (en) * | 2012-11-27 | 2014-06-05 | Cree, Inc. | Schottky diodes and method of manufacturing the same |
| KR20140099879A (en) * | 2011-12-01 | 2014-08-13 | 로베르트 보쉬 게엠베하 | High-voltage trench junction barrier schottky diode |
| CN104347685A (en) * | 2013-07-31 | 2015-02-11 | 株式会社东芝 | Semiconductor device |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| CN105826399A (en) * | 2016-05-25 | 2016-08-03 | 上海安微电子有限公司 | Soft fast recovery diode of multi-mixture structure and preparation method thereof |
| CN107946352A (en) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | A kind of super barrier rectifier of Ohmic contact and Schottky contacts and preparation method thereof |
| CN107946270A (en) * | 2011-10-17 | 2018-04-20 | 罗姆股份有限公司 | Chip diode and bi-directional zener diode chip |
| CN108475703A (en) * | 2016-01-05 | 2018-08-31 | 三菱电机株式会社 | Manufacturing silicon carbide semiconductor device |
-
1998
- 1998-08-28 JP JP24283198A patent/JP3616258B2/en not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246714A (en) * | 2001-02-21 | 2002-08-30 | Kyocera Corp | Ceramic circuit board |
| KR100503936B1 (en) * | 2001-08-22 | 2005-07-27 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
| US7135718B2 (en) | 2002-02-20 | 2006-11-14 | Shindengen Electric Manufacturing Co., Ltd. | Diode device and transistor device |
| JP2008519448A (en) * | 2004-11-08 | 2008-06-05 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Semiconductor device and manufacturing method of semiconductor device |
| US8816467B2 (en) | 2004-11-08 | 2014-08-26 | Robert Bosch Gmbh | Semiconductor device and method for manufacturing same |
| JP2007220878A (en) * | 2006-02-16 | 2007-08-30 | Shindengen Electric Mfg Co Ltd | Silicon carbide semiconductor device |
| JP2008042198A (en) * | 2006-08-01 | 2008-02-21 | Cree Inc | Semiconductor device and manufacturing method thereof |
| US8330244B2 (en) | 2006-08-01 | 2012-12-11 | Cree, Inc. | Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US8653534B2 (en) | 2008-05-21 | 2014-02-18 | Cree, Inc. | Junction Barrier Schottky diodes with current surge capability |
| JP2011521471A (en) * | 2008-05-21 | 2011-07-21 | クリー インコーポレイテッド | Junction-type barrier Schottky diode with current surge capability |
| US8853736B2 (en) | 2009-09-30 | 2014-10-07 | Hitachi, Ltd. | Semiconductor device and power converter using it |
| JP2011078187A (en) * | 2009-09-30 | 2011-04-14 | Hitachi Ltd | Semiconductor device and power converter using thereof |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9595618B2 (en) | 2010-03-08 | 2017-03-14 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| JP2012182405A (en) * | 2011-03-03 | 2012-09-20 | Toshiba Corp | Semiconductor rectifier |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
| CN107946270A (en) * | 2011-10-17 | 2018-04-20 | 罗姆股份有限公司 | Chip diode and bi-directional zener diode chip |
| US10593814B2 (en) | 2011-10-17 | 2020-03-17 | Rohm Co., Ltd. | Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit |
| JP2015504610A (en) * | 2011-12-01 | 2015-02-12 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | High voltage trench junction Schottky barrier diode |
| KR20140099879A (en) * | 2011-12-01 | 2014-08-13 | 로베르트 보쉬 게엠베하 | High-voltage trench junction barrier schottky diode |
| KR101981824B1 (en) | 2011-12-01 | 2019-05-23 | 로베르트 보쉬 게엠베하 | High-voltage trench junction barrier schottky diode |
| US9318624B2 (en) | 2012-11-27 | 2016-04-19 | Cree, Inc. | Schottky structure employing central implants between junction barrier elements |
| US9831355B2 (en) | 2012-11-27 | 2017-11-28 | Cree, Inc. | Schottky structure employing central implants between junction barrier elements |
| WO2014085159A1 (en) * | 2012-11-27 | 2014-06-05 | Cree, Inc. | Schottky diodes and method of manufacturing the same |
| JP2015032627A (en) * | 2013-07-31 | 2015-02-16 | 株式会社東芝 | Semiconductor device |
| CN104347685A (en) * | 2013-07-31 | 2015-02-11 | 株式会社东芝 | Semiconductor device |
| CN108475703A (en) * | 2016-01-05 | 2018-08-31 | 三菱电机株式会社 | Manufacturing silicon carbide semiconductor device |
| CN108475703B (en) * | 2016-01-05 | 2021-05-18 | 三菱电机株式会社 | Silicon carbide semiconductor device |
| CN105826399A (en) * | 2016-05-25 | 2016-08-03 | 上海安微电子有限公司 | Soft fast recovery diode of multi-mixture structure and preparation method thereof |
| CN107946352A (en) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | A kind of super barrier rectifier of Ohmic contact and Schottky contacts and preparation method thereof |
| CN107946352B (en) * | 2017-09-20 | 2023-10-24 | 重庆中科渝芯电子有限公司 | An ohmic contact and Schottky contact super barrier rectifier and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3616258B2 (en) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3616258B2 (en) | Schottky diode and power converter using the same | |
| JP3943749B2 (en) | Schottky barrier diode | |
| JP3751463B2 (en) | High voltage semiconductor element | |
| JP5182766B2 (en) | High voltage semiconductor device | |
| JP3630594B2 (en) | SiC Schottky diode | |
| JPH08306937A (en) | High voltage semiconductor device | |
| JP4119148B2 (en) | diode | |
| TWI692924B (en) | Power conversion circuit | |
| JP3524395B2 (en) | Semiconductor switching element | |
| US11195922B2 (en) | Silicon carbide semiconductor device | |
| JP4088852B2 (en) | SiC Schottky diode | |
| JPH04283968A (en) | Insulating gate type bipolar transistor | |
| JPH1093113A (en) | diode | |
| JPH0766433A (en) | Semiconductor rectifier | |
| JP2000150859A (en) | Diode | |
| JP5135666B2 (en) | Power converter | |
| JP4269863B2 (en) | Bidirectional high voltage planar semiconductor device | |
| JPS61222260A (en) | Conductivity-modulation type mosfet | |
| JP3482959B2 (en) | Semiconductor element | |
| JP3686285B2 (en) | Schottky diode and power converter using the same | |
| JPH06283727A (en) | Power semiconductor element | |
| CN215988778U (en) | Schottky diode | |
| JPH08316501A (en) | Diode, method of driving diode, and semiconductor circuit | |
| JP4031371B2 (en) | High voltage semiconductor element | |
| JP6002387B2 (en) | Diode and power conversion system using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |