JP2000077789A

JP2000077789A - 半導体レーザの製造方法

Info

Publication number: JP2000077789A
Application number: JP10244724A
Authority: JP
Inventors: Tatsuya Takeuchi; 辰也竹内; Takayuki Watanabe; 孝幸渡辺
Original assignee: Fujitsu Ltd; Fujitsu Quantum Devices Ltd
Current assignee: Fujitsu Ltd; Fujitsu Quantum Devices Ltd
Priority date: 1998-08-31
Filing date: 1998-08-31
Publication date: 2000-03-14

Abstract

(57)【要約】【課題】半導体レーザの製造方法に関し、素子の直列
抵抗を低減し、高動作温度での特性を改善し、また、高
電流注入時の特性を向上させる。【解決手段】ストライプ状メサ３の頂部に設けた誘電
体マスクをマスクとしてストライプ状メサ３の側部を選
択成長埋込層４で埋め込んだのち、ｐ型ＩｎＰクラッド
層７を全面に成長させる際に、塩素化合物を添加した有
機金属気相成長法により５８０℃以下の成長温度で成長
を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体レーザの製造
方法に関し、特に、ＩｎＧａＡｓＰ系埋込ヘテロ接合構
造（ＢＨ）型半導体レーザにおける直列抵抗を低減する
ための製造条件に特徴のある半導体レーザの製造方法に
関するものである。

【０００２】

【従来の技術】近年、半導体レーザと光ファイバを基礎
とする光通信技術の発展はめざましく、幹線系の通信路
では光ファイバが金属ケーブルをほとんど置き換えてし
まった状況であり、今後は、個人ベースでの通信情報量
の増大に伴い各家庭まで光ファイバが伸びるものと予測
されている。

【０００３】この様な個人ベースでの使用を基本とした
ＦＴＴＨ（ＦｉｂｅｒＴｏＴｈｅＨｏｍｅ）を実
現するためには、低コストで大量に半導体レーザモジュ
ールを生産する技術の確立が求められ、また、半導体レ
ーザモジュールの低コスト化の実現のためには、冷却装
置が不必要な温度特性の良好な半導体レーザが必要とな
る。

【０００４】ここで、図７を参照して光通信用半導体レ
ーザとして用いられている従来のＢＨ構造の半導体レー
ザの代表的例として、ＦＢＨ（Ｆｌａｔ−Ｂｕｒｉｅｄ
−Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造半導体レーザ
を説明する。図７参照このＦＢＨ構造半導体レーザは、（１００）面のｎ型Ｉ
ｎＰ基板３１上に、ｎ側クラッド層を兼ねるｎ型ＩｎＰ
バッファ層３２、ｎ型ＩｎＧａＡｓＰ光ガイド層及びＩ
ｎＧａＡｓＰ活性層からなる発光領域３３、及び、ｐ型
ＩｎＰクラッド層３４を順次ＭＯＶＰＥ法（有機金属気
相成長法）によって成長させたのち、ＳｉＯ₂マスク等
の誘電体マスク（図示せず）を用いてメサエッチングを
行い、〈０１１〉方向に延びるストライプ状メサ３５を
形成する。

【０００５】次いで、この誘電体マスクを選択成長マス
クとして用いて、ＭＯＶＰＥ法を用いてｐ型ＩｎＰ埋込
層３６によってストライプ状メサ３５を埋め込み、引き
続いてｎ型ＩｎＰ電流ブロック層３７をその上面がスト
ライプ状メサ３５の頂面より高くなるように成長させ
る。

【０００６】次いで、誘電体マスクを除去し、全面にｐ
型ＩｎＰクラッド層３８及びｐ型ＩｎＧａＡｓＰコンタ
クト層３９を成長させたのち、ストライプ方向に平行な
分離溝４０を形成し、最後に、ｐ型ＩｎＧａＡｓＰコン
タクト層３９上にｐ側電極４２を設けると共に、ｎ型Ｉ
ｎＰ基板３１の裏面にｎ側電極４１を設けてＦＢＨ構造
半導体レーザが完成する。なお、分離溝４０は、電流の
流れる範囲を狭めると共に、ｐｎ接合に基づく寄生容量
を低減するために設けるものである。

【０００７】

【発明が解決しようとする課題】半導体レーザの高温で
の動作を制限する要因の一つとして素子の直列抵抗（シ
リーズ抵抗）があげられ、素子のシリーズ抵抗が増大す
ると、高電流注入時のジュール熱による発熱をもたらし
動作温度を制限したり、或いは、素子全体にかかる電圧
の増大をもたらし、リーク電流の増大を導くので、直列
抵抗をできるだけ低くすることが望ましい。

【０００８】従来のＦＢＨ構造半導体レーザにおいて
は、キャリアの移動度の小さなｐ型ＩｎＰクラッド層３
４，３８の抵抗が主な直列抵抗成分となるが、この内、
ストライプ状メサ３５の最上部のｐ型ＩｎＰクラッド層
３４はｐ型不純物の活性層への拡散の問題があるのでド
ーピング濃度が制限されるが、全面に成長させるｐ型Ｉ
ｎＰクラッド層３８はできるだけ高濃度のｐ型で、且
つ、できるだけ薄いことが低抵抗化の観点からは望まれ
る。

【０００９】しかし、ｐ型ＩｎＰクラッド層３８は、表
面が平坦ではない成長層の上に成長するものであり、そ
の際の表面モホロジーを良好に且つ全体を平坦にするた
めには、６００℃以上の成長温度で、且つ、ある程度厚
く成長させており、その結果、ｐ型ＩｎＰクラッド層３
８の層厚に起因して素子の直列抵抗が大きいという問題
があった。

【００１０】したがって、本発明は、素子の直列抵抗を
低減し、高動作温度での特性を改善し、また、高電流注
入時の特性を向上させることを特徴とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理的構
成の説明図であり、また、図２は本発明の作用を説明す
るための不純物の取り込み効率の成長温度依存性及び面
方位依存性の説明図であり、この図１及び図２を参照し
て本発明における課題を解決するための手段を説明す
る。図１参照（１）本発明は、半導体レーザの製造方法において、ｎ
型ＩｎＰ基板１に設けた活性層２を含む成長層をメサエ
ッチングしてストライプ状メサ３を形成したのち、スト
ライプ状メサ３の頂部に設けた誘電体マスクをマスクと
してストライプ状メサ３の側部を選択成長埋込層４で埋
め込み、次いで、誘電体マスクを除去したのち、ｐ型Ｉ
ｎＰクラッド層７を全面に成長させる際に、塩素化合物
を添加した有機金属気相成長法により５８０℃以下の成
長温度で成長を行うことを特徴とする。

【００１２】この様に、ストライプ状メサ３の頂面、及
び、例えば、ｐ型ＩｎＰ埋込層５及びｎ型ＩｎＰ電流ブ
ロック層６からなる選択成長埋込層４上にｐ型ＩｎＰク
ラッド層７を成長させる際に、塩素化合物を添加した有
機金属気相成長法により５８０℃以下の成長温度で成長
を行うことにより、比較的薄い厚さの成長で表面を平坦
に、且つ、表面モホロジーを良好にすることができ、し
たがって、ｐ型ＩｎＰクラッド層７の表面を平坦にする
ために厚さを必要としないので、素子の直列抵抗を低減
することができる。

【００１３】（２）また、本発明は、上記（１）におい
て、選択成長埋込層４の最上面が、ストライプ状メサ３
の頂面より高いことを特徴とする。

【００１４】ＩｎＰ層にｐ型不純物をドープする際に、
不純物の取り込み効率に成長温度依存性及び面方位依存
性があるが、選択成長埋込層４の最上面を、ストライプ
状メサ３の頂面より高くすることによって、選択成長埋
込層４のストライプ状メサ３側の斜面を（１１１）Ｂ面
等にすることができるので、選択成長埋込層４の平坦面
と斜面における不純物の取り込み効率の面方位依存性を
積極的に利用することができる。

【００１５】（３）また、本発明は、上記（１）または
（２）において、ｐ型ＩｎＰクラッド層７のストライプ
状メサ３の頂面近傍におけるｐ型不純物濃度が、選択成
長埋込層４の平坦面上のｐ型ＩｎＰクラッド層７のｐ型
不純物濃度より大きいことを特徴とする。

【００１６】図２参照図２から明らかなように、成長温度を５８０℃以下にし
た場合、従来よりもｐ型ＩｎＰクラッド層７を高濃度に
ドープすることができ、また、不純物の取り込み効率の
面方位依存性により、ｐ型ＩｎＰクラッド層７のストラ
イプ状メサ３の頂面近傍におけるｐ型不純物濃度を、選
択成長埋込層４の平坦面上のｐ型ＩｎＰクラッド層７の
ｐ型不純物濃度より約６倍程度大きくすることができ
る。

【００１７】（４）また、本発明は、上記（３）におい
て、ｐ型ＩｎＰクラッド層７のストライプ状メサ３の頂
面近傍におけるｐ型不純物濃度が２．５×１０¹⁸ｃｍ^-3
以上であることを特徴とする。

【００１８】上述の図２から明らかなように、選択成長
埋込層４のストライプ状メサ３側の斜面を（１１１）Ｂ
面等にすることによって、ｐ型ＩｎＰクラッド層７のス
トライプ状メサ３の頂面近傍におけるｐ型不純物濃度
を、従来の製造条件では不可能であった２．５×１０¹⁸
ｃｍ^-3以上の不純物濃度にすることができ、それによっ
ても、素子の直列抵抗を低減することができる。

【００１９】（５）また、本発明は、上記（１）ないし
（４）のいずれかにおいて、ｐ型ＩｎＰクラッド層７を
形成するためのｐ型不純物としてＺｎを用いたことを特
徴とする。

【００２０】この様に、不純物の取り込み効率の成長温
度依存性及び面方位依存性の顕著なｐ型不純物としては
Ｚｎが典型的なものである。

【００２１】（６）また、本発明は、半導体レーザの製
造方法において、ｎ型ＩｎＰ基板１に設けた活性層２を
含む成長層をメサエッチングしてストライプ状メサ３を
形成したのち、ストライプ状メサ３の頂部に設けた誘電
体マスクをマスクとしてストライプ状メサ３の側部を選
択成長埋込層４で埋め込み、次いで、誘電体マスクを除
去したのち、ｐ型ＩｎＰクラッド層７を成長表面が平坦
になるまで全面に成長させたのち、ｐ型ＩｎＰクラッド
層７の一部をエッチング除去してｐ型ＩｎＰクラッド層
７を薄層化することを特徴とする。

【００２２】この様に、ｐ型ＩｎＰクラッド層７を平坦
になるまで厚く成長させたのち、エッチング除去により
薄層化することによっても、従来のｐ型ＩｎＰクラッド
層７の成長条件のままで素子の直列抵抗の低減が可能に
なる。

【００２３】（７）また、本発明は、半導体レーザの製
造方法において、ｎ型ＩｎＰ基板１に設けた活性層２を
含む成長層をメサエッチングしてストライプ状メサ３を
形成したのち、ストライプ状メサ３の頂部に設けた誘電
体マスクをマスクとしてストライプ状メサ３の側部を選
択成長埋込層４で埋め込み、次いで、誘電体マスクを除
去したのち、ｐ型ＩｎＰクラッド層７を成長表面が平坦
になるまで全面に成長させたのち、ｐ型ＩｎＰクラッド
層７の一部をエッチング除去して選択成長埋込層４の平
坦面上のｐ型ＩｎＰクラッド層７を完全に除去すること
を特徴とする。

【００２４】この様に、ｐ型ＩｎＰクラッド層７を平坦
になるまで厚く成長させたのち、エッチング除去する際
に、選択成長埋込層４の平坦面上のｐ型ＩｎＰクラッド
層７を完全に除去することによりストライプ状メサ３の
頂部のｐ型ＩｎＰクラッド層７の厚さをより薄くするこ
とができ、それによって、従来のｐ型ＩｎＰクラッド層
７の成長条件のままで素子の直列抵抗の低減が可能にな
る。

【００２５】（８）また、本発明は、上記（６）または
（７）において、ｐ型ＩｎＰクラッド層７を除去する工
程が、ｐ型ＩｎＰクラッド層７の成長後、そのまま有機
金属気相成長装置内で塩素化合物ガスを供給してエッチ
ングする工程であることを特徴とする。

【００２６】この様に、ｐ型ＩｎＰクラッド層７のエッ
チング工程を有機金属気相成長装置内に塩素化合物ガス
を供給して行うことにより、一連の工程を連続して、且
つ、ドライ工程として行うことができるので、スループ
ットが向上する。

【００２７】

【発明の実施の形態】ここで、本発明の第１の実施の形
態の製造工程を図３及び図４を参照して説明する。図３（ａ）参照まず、（１００）面を主面とするｎ型ＩｎＰ基板１１上
に、基板温度を６２０℃とした状態で、原料ガスとして
ＴＭＩ（トリメチルインジウム）及びＰＨ₃を用い、ま
た、ＳｉＨ₄を不純物源として流すことによって厚さが
２００〜１０００ｎｍ、例えば、５００ｎｍで不純物濃
度が５．０×１０¹⁷ｃｍ^-3のｎ側クラッド層を兼ねるｎ
型ＩｎＰバッファ層１２を成長させる。

【００２８】次いで、基板温度を同じく６２０℃とした
状態で、ＴＭＩ、ＴＥＧ（トリエチルガリウム）、Ａｓ
Ｈ₃、及び、ＰＨ₃を用いて、厚さが、例えば、６ｎｍ
で圧縮歪が１％のノン・ドープＩｎＧａＡｓＰウエル
層、及び、厚さが、例えば、１０ｎｍで、ＰＬ波長が
１．１μｍ組成の無歪のノン・ドープＩｎＧａＡｓＰバ
リア層を交互に成長させることによって発光波長が１．
３μｍのＩｎＧａＡｓＰＭＱＷ活性層１３を成長させた
のち、ＴＥＧ及びＡｓＨ₃の供給を停止するとともに、
ｐ型不純物源としてＤＭＺｎ（ジメチル亜鉛）を供給す
ることによって、厚さが１００〜５００ｎｍ、例えば、
３００ｎｍで不純物濃度が５．０×１０¹⁷ｃｍ^-3のｐ型
ＩｎＰクラッド層１４を順次成長させる。

【００２９】次いで、ＣＶＤ法によって厚さ０．３μｍ
のＳｉＯ₂膜を堆積させたのち、パターニングして〈０
１１〉方向に幅２．０μｍのストライプ状のＳｉＯ₂マ
スク１５を形成し、次いで、このＳｉＯ₂マスク１５を
エッチングマスクとして、エタン＋水素＋微量酸素から
なるエタン系のガスを用いたＲＩＥ（反応性イオンエッ
チング）法によってメサエッチングを行い、高さが、例
えば、２．５μｍで、その側面がほぼ（０１１）面のス
トライプ状メサ１６を形成する。

【００３０】図３（ｂ）参照次いで、６００℃の成長温度において、原料ガスとして
ＴＭＩ、ＰＨ₃、及び、ドーパントとしてＤＭＺｎを用
い、ＳｉＯ₂マスク１５を選択成長マスクとして厚さが
２．５μｍで、不純物濃度が１．０×１０¹⁸ｃｍ^-3のｐ
型ＩｎＰ埋込層１７を成長させたのち、ドーパントをＳ
ｉＨ₄に切替えて、厚さが、例えば、０．５μｍで、不
純物濃度が２．０×１０¹⁸ｃｍ^-3のｎ型ＩｎＰ電流ブロ
ック層１８を成長させる。

【００３１】このｐ型ＩｎＰ埋込層１７及びｎ型ＩｎＰ
電流ブロック層１８からなる選択成長埋込層を成長する
際に、従来の選択成長埋込層の成長工程を同様に、ＴＭ
Ｉの流量を１．０ｓｃｃｍとすると共に、ＰＨ₃とＴＭ
Ｉの流量比、即ち、Ｖ／IIIを５０〜２００、例えば、
１２０として成長速度を２．０μｍ／時とし、また、成
長ガス雰囲気中にモノクロロメタン（ＣＨ₃Ｃｌ）をＴ
ＭＩに対する流量比、即ち、モノクロロメタン／III が
１〜２０、例えば、１０となる様に１０ｓｃｃｍ流して
おく。

【００３２】この場合、モノクロロメタンの添加によっ
て、〈０１−１〉方向への成長は抑制されるので、ｐ型
ＩｎＰ埋込層１７及びｎ型ＩｎＰ電流ブロック層１８
は、（１００）面とほぼ平行に成長し、平坦な埋込が可
能になるとともに、ＳｉＯ₂マスク１５の頂面より高く
成長したｎ型ＩｎＰ電流ブロック層１８の端面は（１１
１）Ｂ面からなる斜面となる。

【００３３】図３（ｃ）参照次いで、ＳｉＯ₂マスク１５をエッチングによって除去
したのち、成長温度を５８０℃以下、例えば、５６０℃
とした状態で、原料ガスとしてＴＭＩ、ＰＨ₃、及び、
ドーパントとしてＤＭＺｎを用い、ストライプ状メサ１
６の頂部における厚さが０．７〜１．５μｍ、例えば、
１．０μｍのｐ型ＩｎＰクラッド層１９を成長させて表
面を平坦化する。

【００３４】この場合も、ＴＭＩの流量を１．０ｓｃｃ
ｍとすると共に、ＰＨ₃とＴＭＩの流量比、即ち、Ｖ／
III を５０〜２００、例えば、１２０として成長速度を
２．０μｍ／時とした状態で、成長ガス雰囲気中にＣＨ
₃ＣｌをＴＭＩに対する流量比、即ち、モノクロロメタ
ン／III が２０〜１００、例えば、５０となる様に５０
ｓｃｃｍ流しておくことにより、１．０μｍ程度の厚さ
でも平坦化が可能になる。

【００３５】従来の様にモノクロロメタンを添加しない
成長条件下において、５６０℃の成長温度で凹凸のある
表面上にｐ型ＩｎＰ層を成長させた場合、凹部は完全に
埋め込まれるものの、電子顕微鏡写真で観察すると、表
面全体に凸状のヒロックが分布し不良なモホロジーとな
っている。

【００３６】この様なモホロジー悪化は、低温成長温度
において、基板表面におけるＩｎ原子のマイグレージョ
ンが不十分なことが原因で発生するものと考えられてお
り、この様なモホロジー悪化は、半導体レーザの製造歩
留りの低下或いは信頼性の低下につながるので、実際の
生産のためにはこの様な低温成長は行われていなかっ
た。

【００３７】しかし、本発明者の研究の結果、モノクロ
ロメタンを添加した成長条件下で低温成長を行った場合
には、良好な表面モホロジーを示すことが発見され、電
子顕微鏡写真で観察すると、表面全体にみられた凸状の
ヒロックがほとんどなくなり非常に良好な表面モホロジ
ーであることが確認され、これは、Ｃｌ添加により（１
００）基板上でのＩｎ原子のマイグレーションが促進さ
れるためと考えられる。

【００３８】再び、図２参照また、５６０℃の成長温度においては、（１１１）Ｂ面
の近傍においては、Ｚｎの取込み効率が（１００）面に
おける取込み率より高いので、ストライプ状メサ１６の
上部における不純物濃度は４．０×１０¹⁸ｃｍ^-3とな
り、その他の領域においては１．２×１０¹⁸ｃｍ^-3とな
り、従来の成長温度である６００〜６５０℃におけるＩ
ｎＰへのＺｎ取り込みの飽和濃度として知られる約２．
０×１０¹⁸ｃｍ^-3以上のドーピングが可能になった。

【００３９】図４（ｄ）参照次いで、基板温度を６２０℃とした状態で、ＴＭＩ、Ｔ
ＥＧ、ＡｓＨ₃、及び、ＰＨ₃を用い、ＤＭＺｎを不純
物源として流すことによって、平坦化したｐ型ＩｎＰク
ラッド層１９の表面に、厚さが、例えば、０．２μｍ
で、不純物濃度が１．０×１０¹⁸ｃｍ^-3でＰＬ波長が
１．３μｍ組成のｐ型ＩｎＧａＡｓＰ中間層２０を成長
させたのち、基板温度を５５０℃とした状態で、ＴＭ
Ｉ、ＴＥＧ、及び、ＡｓＨ₃を用いて、ＤＭＺｎを不純
物源として流すことによって、例えば、厚さが、０．６
μｍで、不純物濃度が１．０×１０¹⁹ｃｍ^-3のｐ型Ｉｎ
ＧａＡｓコンタクト層２１を成長させる。

【００４０】図４（ｅ）参照次いで、電流の流れる範囲を狭めると共に、ｎ型ＩｎＰ
電流ブロック層１８に起因するｐｎ接合による寄生容量
を低減させるために、ウェット・エッチングによって、
ストライプ状メサ１６に平行に２本の分離溝２２を形成
する。

【００４１】図４（ｆ）参照次いで、ｐ型ＩｎＧａＡｓコンタクト層２１上にｐ側電
極２４としてＴｉ／Ｐｔ／Ａｕ電極を設けると共に、ｎ
型ＩｎＰ基板１１の裏面にｎ側電極２３としてＡｕ・Ｇ
ｅ／Ａｕ電極を設けることによってＦＢＨ構造の半導体
レーザが完成する。

【００４２】この本発明のＦＢＨ構造の半導体レーザの
直列抵抗は、共振器長を３００μｍとした場合、５．５
Ωであり、ｐ型ＩｎＰクラッド層１９の厚さが２．０μ
ｍであった従来の半導体レーザの直列抵抗６．０Ωと比
べて、約０．５Ωの改善、即ち、約８％の改善がみられ
た。

【００４３】これは、上述の様にｐ型ＩｎＰクラッド層
１９の成長工程において、成長雰囲気中にＣｌを添加し
て低温成長を行うことによって、従来より薄い厚さでの
表面平坦化を可能にしたためであり、また、低温成長に
おいては、Ｚｎの取り込み効率は従来の６２０℃近傍に
おける成長とは反対傾向を示し、且つ、従来の飽和濃度
以上のドーピングが可能になるので、厚さと不純物濃度
の両方の影響によってｐ型ＩｎＰクラッド層１９の直列
抵抗を低減することができたものである。

【００４４】この様に、成長雰囲気中にＣｌを添加した
低温成長により製造歩留りを向上することができるとと
もに、素子の直列抵抗を低減することができるので、そ
れに伴って特性温度Ｔ₀も従来より改善することができ
る。

【００４５】次に、図５を参照して、本発明の第２の実
施の形態の製造工程を説明するが、ｎ型ＩｎＰ電流ブロ
ック層１９の成長工程までは、上記の第１の実施の形態
と全く同様であるので、成長方法は簡単に説明する。図５（ａ）参照上記の第１の実施の形態と全く同様な条件で、（１０
０）面を主面とするｎ型ＩｎＰ基板１１上に、ｎ側クラ
ッド層を兼ねるｎ型ＩｎＰバッファ層１２、ＩｎＧａＡ
ｓＰＭＱＷ活性層１３、及び、ｐ型ＩｎＰクラッド層１
４を順次成長させたのち、ストライプ状のＳｉＯ₂マス
ク１５を形成し、次いで、このＳｉＯ₂マスク１５をエ
ッチングマスクとしてメサエッチングを行うことによっ
てストライプ状メサ１６を形成したのち、成長ガス雰囲
気中にモノクロロメタンを添加した状態で、ｐ型ＩｎＰ
埋込層１７及びｎ型ＩｎＰ電流ブロック層１８を成長さ
せる。

【００４６】図５（ｂ）参照次いで、ＳｉＯ₂マスク１５をエッチングによって除去
したのち、従来と同様に、成長温度を６２０℃とした状
態で、原料ガスとしてＴＭＩ、ＰＨ₃、及び、ドーパン
トとしてＤＭＺｎを用い、ストライプ状メサ１６の頂部
における厚さが１．５〜３．０μｍ、例えば、２．５μ
ｍのｐ型ＩｎＰクラッド層１９を成長させて表面を平坦
化する。

【００４７】図５（ｃ）参照次いで、ＴＭＩ、ＰＨ₃、及び、ＤＭＺｎの供給を停止
したのち、モノクロロメタンを供給することによって、
ｐ型ＩｎＰクラッド層１９をドライ・ケミカルエッチン
グして、ストライプ状メサ１６の頂部における厚さが
２．０μｍ以下、例えば、１．０μｍになるようにエッ
チング除去する。

【００４８】以後は図示を省略するものの、上記の第１
の実施の形態と全く同様な条件で、薄層化したｐ型Ｉｎ
Ｐクラッド層１９の表面に、ｐ型ＩｎＧａＡｓＰ中間層
２０及びｐ型ＩｎＧａＡｓコンタクト層２１を順次成長
させたのち、２本の分離溝２２を形成し、次いで、ｐ型
ＩｎＧａＡｓコンタクト層２１上にｐ側電極２４として
Ｔｉ／Ｐｔ／Ａｕ電極を設けると共に、ｎ型ＩｎＰ基板
１１の裏面にｎ側電極２３としてＡｕ・Ｇｅ／Ａｕ電極
を設けることによってＦＢＨ構造の半導体レーザが完成
する。

【００４９】この本発明の第２の実施の形態において
は、ｐ型ＩｎＰクラッド層１９をエッチングによって薄
層化しているので、従来の成長条件で厚くｐ型ＩｎＰク
ラッド層１９を形成しても、最終的な直列抵抗を低減す
ることができる。

【００５０】次に、図６を参照して、本発明の第３の実
施の形態の製造工程を説明するが、ｎ型ＩｎＰ電流ブロ
ック層１９のエッチング工程以外は、上記の第２の実施
の形態と全く同様であるので、成長方法は簡単に説明す
る。図６（ａ）参照上記の第１の実施の形態と全く同様な条件で、（１０
０）面を主面とするｎ型ＩｎＰ基板１１上に、ｎ側クラ
ッド層を兼ねるｎ型ＩｎＰバッファ層１２、ＩｎＧａＡ
ｓＰＭＱＷ活性層１３、及び、ｐ型ＩｎＰクラッド層１
４を順次成長させたのち、ストライプ状のＳｉＯ₂マス
ク（図示せず）を形成し、次いで、このＳｉＯ₂マスク
をエッチングマスクとしてメサエッチングを行うことに
よってストライプ状メサ１６を形成したのち、成長ガス
雰囲気中にモノクロロメタンを添加した状態で、ｐ型Ｉ
ｎＰ埋込層１７及びｎ型ＩｎＰ電流ブロック層１８を成
長させ、次いで、ＳｉＯ₂マスクをエッチングによって
除去したのち、従来と同様に、成長温度を６２０℃とし
た状態で、原料ガスとしてＴＭＩ、ＰＨ₃、及び、ドー
パントとしてＤＭＺｎを用い、ストライプ状メサ１６の
頂部における厚さが１．５〜３．０μｍ、例えば、２．
５μｍのｐ型ＩｎＰクラッド層１９を成長させて表面を
平坦化する。

【００５１】図６（ｂ）参照次いで、ＴＭＩ、ＰＨ₃、及び、ＤＭＺｎの供給を停止
したのち、モノクロロメタンを供給することによって、
ｐ型ＩｎＰクラッド層１９をドライ・ケミカルエッチン
グして、ｎ型ＩｎＰ電流ブロック層１８が露出するまで
ｐ型ＩｎＰクラッド層１９をエッチング除去することに
よって、ｐ型ＩｎＰクラッド層１９をストライプ状メサ
１６の頂部の凹部に埋め込む。

【００５２】図６（ｃ）参照次いで、上記の第１の実施の形態と全く同様な条件で、
凹部に埋め込んだｐ型ＩｎＰクラッド層１９及びｎ型Ｉ
ｎＰ電流ブロック層１８の表面に、ｐ型ＩｎＧａＡｓＰ
中間層２０及びｐ型ＩｎＧａＡｓコンタクト層２１を順
次成長させたのち、２本の分離溝２２を形成し、次い
で、ｐ型ＩｎＧａＡｓコンタクト層２１上にｐ側電極２
４としてＴｉ／Ｐｔ／Ａｕ電極を設けると共に、ｎ型Ｉ
ｎＰ基板１１の裏面にｎ側電極２３としてＡｕ・Ｇｅ／
Ａｕ電極を設けることによってＦＢＨ構造の半導体レー
ザが完成する。

【００５３】この本発明の第３の実施の形態において
は、ｐ型ＩｎＰクラッド層１９をストライプ状メサ１６
の頂部の凹部に埋め込む様に薄層化しているので、従来
の成長条件で厚くｐ型ＩｎＰクラッド層１９を形成して
も、最終的な直列抵抗を低減することができ、特に、上
記の第２の実施の形態に比べてより低抵抗化が可能にな
る。

【００５４】以上、本発明の各実施の形態を説明してき
たが、本発明は、ＦＢＨ構造半導体レーザに限られるも
のではなく、選択成長によりストライプ状メサの側面に
選択成長埋込層を形成し、その上に全面にＩｎＰクラッ
ド層を成長させる各種の埋込ヘテロ接合構造半導体レー
ザに適用できるものであり、また、ストライプ状メサの
側面に設ける選択成長埋込層はｐ型ＩｎＰ埋込層及びｎ
型ＩｎＰ電流ブロック層の組合せに限られるものではな
く、例えば、ＦｅドープＩｎＰ高抵抗層を選択成長埋込
層の少なくとも一部として設けても良いものである。

【００５５】また、上記の第１の実施の形態において
は、Ｃｌを含む成長ガス中で低温成長させたｐ型ＩｎＰ
クラッド層はそのままにしているが、上記の第２乃至第
３の実施の形態の様に薄層化処理或いは埋込処理を行っ
ても良いものであり、この場合には、工程数は増えるも
のの素子の直列抵抗をより低減することができ、また、
上記の第２乃至第３の実施の形態と比べて、不純物の取
り込み効率の成長温度依存性を利用しているので、より
低抵抗化が可能になる。

【００５６】また、上記の各実施の形態においては、成
長ガス雰囲気中に添加するガスとしてモノクロロメタン
（ＣＨ₃Ｃｌ）を用いているが、モノクロロエタン（Ｃ
₂Ｈ ₅Ｃｌ）或いは四塩化炭素（ＣＣｌ₄）等を用いて
も良い。

【００５７】また、上記の各実施の形態においては、ｎ
型ＩｎＰバッファ層１２を用いているが、ｎ型ＩｎＰ基
板１１上にＩｎＧａＡｓＰＭＱＷ活性層１３を直接設け
ても良いものであり、その場合には、ｎ型ＩｎＰ基板１
１自体がｎ側クラッド層となる。

【００５８】また、上記の各実施の形態においては、光
ガイド層を設けていないが、活性層とバッファ層及びク
ラッド層との間にＩｎＧａＡｓＰ光ガイド層を設けても
良いものであり、また、活性層はＭＱＷ活性層に限られ
るものではなく、バルクのＩｎＧａＡｓＰ活性層を用い
ても良いものである。

【００５９】また、上記の各実施の形態においては、ｐ
型ＩｎＰクラッド層１９を形成する際に、ｐ型不純物と
してＺｎを用いているが、Ｚｎの代わりに同じII族のＭ
ｇ或いはＣｄを用いても良いものであり、Ｚｎと同様の
不純物取り込み特性が見られる。

【００６０】また、上記の第２及び第３の実施の形態に
おいては、製造工程を簡素化するために、ｐ型ＩｎＰク
ラッド層１９を薄層化する際に、ドライケミカルエッチ
ングを用いているが、通常のウェット・エッチングを用
いても良いものである。

【００６１】

【発明の効果】本発明によれば、選択成長埋込層を形成
したのち、その上にｐ型ＩｎＰクラッド層を成長させる
際に、Ｃｌを含む成長ガス中で低温成長させることによ
って、或いは、厚く平坦に成長させたｐ型ＩｎＰクラッ
ド層をエッチングすることによって、ｐ型ＩｎＰクラッ
ド層の薄層化が可能になり、それによって、半導体レー
ザの直列抵抗が低減すると共に、温度特性も改善される
ので、光ファイバ通信技術の一層の発展・普及に寄与す
るところが大きい。

【図面の簡単な説明】

【図１】本発明の原理的構成の説明図である。

【図２】不純物の取り込み効率の成長温度依存性及び面
方位依存性の説明図である。

【図３】本発明の第１の実施の形態の途中までの製造工
程の説明図である。

【図４】本発明の第１の実施の形態の図３以降の製造工
程の説明図である。

【図５】本発明の第２の実施の形態の途中までの製造工
程の説明図である。

【図６】本発明の第３の実施の形態の製造工程の説明図
である。

【図７】従来のＦＢＨ構造半導体レーザの断面図であ
る。

【符号の説明】

１ｎ型ＩｎＰ基板２活性層３ストライプ状メサ４選択成長埋込層５ｐ型ＩｎＰ埋込層６ｎ型ＩｎＰ電流ブロック層７ｐ型ＩｎＰクラッド層１１ｎ型ＩｎＰ基板１２ｎ型ＩｎＰバッファ層１３ＩｎＧａＡｓＰＭＱＷ活性層１４ｐ型ＩｎＰクラッド層１５ＳｉＯ₂マスク１６ストライプ状メサ１７ｐ型ＩｎＰ埋込層１８ｎ型ＩｎＰ電流ブロック層１９ｐ型ＩｎＰクラッド層２０ｐ型ＩｎＧａＡｓＰ中間層２１ｐ型ＩｎＧａＡｓコンタクト層２２分離溝２３ｎ側電極２４ｐ側電極３１ｎ型ＩｎＰ基板３２ｎ型ＩｎＰバッファ層３３発光領域３４ｐ型ＩｎＰクラッド層３５ストライプ状メサ３６ｐ型ＩｎＰ埋込層３７ｎ型ＩｎＰ電流ブロック層３８ｐ型ＩｎＰクラッド層３９ｐ型ＩｎＧａＡｓＰコンタクト層４０分離溝４１ｎ側電極４２ｐ側電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者渡辺孝幸山梨県中巨摩郡昭和町大字紙漉阿原1000番地富士通カンタムデバイス株式会社内Ｆターム(参考） 5F045 AA04 AB12 AB17 AB18 AB32 AC01 AC08 AC09 AC19 AD03 AD04 AD05 AD06 AD07 AD08 AD09 AD10 AF04 AF13 AF20 BB07 BB08 BB16 BB19 CA12 DA53 DA55 DA60 DA66 DB02 EE12 HA13 HA14 5F073 AA22 AA51 AA74 BA02 CA12 DA05 EA29

Claims

【特許請求の範囲】

【請求項１】ｎ型ＩｎＰ基板に設けた活性層を含む成
長層をメサエッチングしてストライプ状メサを形成した
のち、前記ストライプ状メサの頂部に設けた誘電体マス
クをマスクとしてストライプ状メサの側部を選択成長埋
込層で埋め込み、次いで、前記誘電体マスクを除去した
のち、ｐ型ＩｎＰクラッド層を全面に成長させる際に、
塩素化合物を添加した有機金属気相成長法により５８０
℃以下の成長温度で成長を行うことを特徴とする半導体
レーザの製造方法。
【請求項２】上記選択成長埋込層の最上面が、上記ス
トライプ状メサの頂面より高いことを特徴とする請求項
１記載の半導体レーザの製造方法。
【請求項３】上記ｐ型ＩｎＰクラッド層のストライプ
状メサの頂面近傍におけるｐ型不純物濃度が、上記選択
成長埋込層の平坦面上のｐ型ＩｎＰクラッド層のｐ型不
純物濃度より大きいことを特徴とする請求項１または２
に記載の半導体レーザの製造方法。
【請求項４】上記ｐ型ＩｎＰクラッド層のストライプ
状メサの頂面近傍におけるｐ型不純物濃度が、２．５×
１０¹⁸ｃｍ^-3以上であることを特徴とする請求項３記載
の半導体レーザの製造方法。
【請求項５】上記ｐ型ＩｎＰクラッド層を形成するた
めのｐ型不純物として、Ｚｎを用いたことを特徴とする
請求項１乃至４のいずれか１項に記載の半導体レーザの
製造方法。
【請求項６】ｎ型ＩｎＰ基板に設けた活性層を含む成
長層をメサエッチングしてストライプ状メサを形成した
のち、前記ストライプ状メサの頂部に設けた誘電体マス
クをマスクとしてストライプ状メサの側部を選択成長埋
込層で埋め込み、次いで、前記誘電体マスクを除去した
のち、ｐ型ＩｎＰクラッド層を成長表面が平坦になるま
で全面に成長させたのち、前記ｐ型ＩｎＰクラッド層の
一部をエッチング除去して前記ｐ型ＩｎＰクラッド層を
薄層化することを特徴とする半導体レーザの製造方法。
【請求項７】ｎ型ＩｎＰ基板に設けた活性層を含む成
長層をメサエッチングしてストライプ状メサを形成した
のち、前記ストライプ状メサの頂部に設けた誘電体マス
クをマスクとしてストライプ状メサの側部を選択成長埋
込層で埋め込み、次いで、前記誘電体マスクを除去した
のち、ｐ型ＩｎＰクラッド層を成長表面が平坦になるま
で全面に成長させたのち、前記ｐ型ＩｎＰクラッド層の
一部をエッチング除去して前記選択成長埋込層の平坦面
上のｐ型ＩｎＰクラッド層を完全に除去することを特徴
とする半導体レーザの製造方法。
【請求項８】上記ｐ型ＩｎＰクラッド層を除去する工
程が、ｐ型ＩｎＰクラッド層の成長後、そのまま有機金
属気相成長装置内で塩素化合物ガスを供給してエッチン
グする工程であることを特徴とする請求項６または７に
記載の半導体レーザの製造方法。