JP2000077806A - 電子機器用構成基板と電子機器 - Google Patents
電子機器用構成基板と電子機器Info
- Publication number
- JP2000077806A JP2000077806A JP10246337A JP24633798A JP2000077806A JP 2000077806 A JP2000077806 A JP 2000077806A JP 10246337 A JP10246337 A JP 10246337A JP 24633798 A JP24633798 A JP 24633798A JP 2000077806 A JP2000077806 A JP 2000077806A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- oxide
- wiring
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
- H10F77/247—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers comprising indium tin oxide [ITO]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/20—Electrodes
- H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
- H10F77/251—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers comprising zinc oxide [ZnO]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 ＩＴＯ等の透明導電層と接触してもコンタク
ト部分の電気抵抗値が上昇することのない材料を配線層
として用いた電子機器用構成基板およびこれを用いた電
子機器を提供する。 【解決手段】 本発明の電子機器用構成基板は、配線層
として銅を用い、透明導電層としてインジウム酸化物と
亜鉛、錫、ガリウム、タリウム、マグネシウムおよび鉛
からなる群より選択された一種または複数種の金属の酸
化物とを主成分とする複合酸化物を用いたことを特徴と
する。
ト部分の電気抵抗値が上昇することのない材料を配線層
として用いた電子機器用構成基板およびこれを用いた電
子機器を提供する。 【解決手段】 本発明の電子機器用構成基板は、配線層
として銅を用い、透明導電層としてインジウム酸化物と
亜鉛、錫、ガリウム、タリウム、マグネシウムおよび鉛
からなる群より選択された一種または複数種の金属の酸
化物とを主成分とする複合酸化物を用いたことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は電子機器用構成基板
とそれを用いた電子機器に関し、特に配線層として銅
を、透明導電層としてインジウム酸化物と金属酸化物と
を主成分とする複合酸化物を用いた電子機器用構成基板
に関する。
とそれを用いた電子機器に関し、特に配線層として銅
を、透明導電層としてインジウム酸化物と金属酸化物と
を主成分とする複合酸化物を用いた電子機器用構成基板
に関する。
【０００２】
【従来の技術】配線材料としてのアルミニウムは低抵抗
であるという利点を有しており、電子機器において、基
板上の配線や電極等に多用されている。また、透明電極
等に用いられる透明導電層としては、インジウム錫酸化
物（以下、ＩＴＯと略記する）が汎用されている。図６
は、電子機器の一例として、一般的な薄膜トランジスタ
型液晶表示装置の薄膜トランジスタ部分を示す概略図で
ある。この薄膜トランジスタ８２は、基板８３上にゲー
ト電極８４が設けられ、このゲート電極８４を覆うよう
にゲート絶縁膜８５が設けられている。ゲート電極８４
上方のゲート絶縁膜８５上にアモルファスシリコン（以
下、ａ−Ｓｉと略記する）からなる半導体能動膜８６が
設けられ、リン等のｎ型不純物を含むアモルファスシリ
コン（以下、ｎ+型ａ−Ｓｉと略記する）からなるオー
ミックコンタクト層８７を介して半導体能動膜８６上か
らゲート絶縁膜８５上にわたってソース電極８８および
ドレイン電極８９が設けられている。そして、これらソ
ース電極８８、ドレイン電極８９、ゲート電極８４等で
構成される薄膜トランジスタ８２を覆うパッシベーショ
ン膜９０が設けられ、ドレイン電極８９上のパッシベー
ション膜９０にコンタクトホール９１が設けられてい
る。さらに、このコンタクトホール９１を通じてドレイ
ン電極８９と電気的に接続されるＩＴＯからなる画素電
極９２が設けられている。
であるという利点を有しており、電子機器において、基
板上の配線や電極等に多用されている。また、透明電極
等に用いられる透明導電層としては、インジウム錫酸化
物（以下、ＩＴＯと略記する）が汎用されている。図６
は、電子機器の一例として、一般的な薄膜トランジスタ
型液晶表示装置の薄膜トランジスタ部分を示す概略図で
ある。この薄膜トランジスタ８２は、基板８３上にゲー
ト電極８４が設けられ、このゲート電極８４を覆うよう
にゲート絶縁膜８５が設けられている。ゲート電極８４
上方のゲート絶縁膜８５上にアモルファスシリコン（以
下、ａ−Ｓｉと略記する）からなる半導体能動膜８６が
設けられ、リン等のｎ型不純物を含むアモルファスシリ
コン（以下、ｎ+型ａ−Ｓｉと略記する）からなるオー
ミックコンタクト層８７を介して半導体能動膜８６上か
らゲート絶縁膜８５上にわたってソース電極８８および
ドレイン電極８９が設けられている。そして、これらソ
ース電極８８、ドレイン電極８９、ゲート電極８４等で
構成される薄膜トランジスタ８２を覆うパッシベーショ
ン膜９０が設けられ、ドレイン電極８９上のパッシベー
ション膜９０にコンタクトホール９１が設けられてい
る。さらに、このコンタクトホール９１を通じてドレイ
ン電極８９と電気的に接続されるＩＴＯからなる画素電
極９２が設けられている。
【０００３】また、図６左側の部分は表示領域外に位置
するゲート配線端部のゲート端子パッド部９３の断面構
造を示している。基板８３上のゲート配線材料からなる
下部パッド層９４上にゲート絶縁膜８５およびパッシベ
ーション膜９０を貫通するコンタクトホール９５が設け
られ、このコンタクトホール９５を通じて下部パッド層
９４と電気的に接続される画素電極９２と同一の透明導
電層からなる上部パッド層９６が設けられている。尚、
ソース配線端部においても類似の構造となっている。以
上のように、例えば薄膜トランジスタにおいては、ゲー
ト端子、ソース端子および画素電極を成す透明導電層
と、ゲート配線、ソース配線およびドレイン電極を成す
配線用金属が直接接続されるように構成されている。
するゲート配線端部のゲート端子パッド部９３の断面構
造を示している。基板８３上のゲート配線材料からなる
下部パッド層９４上にゲート絶縁膜８５およびパッシベ
ーション膜９０を貫通するコンタクトホール９５が設け
られ、このコンタクトホール９５を通じて下部パッド層
９４と電気的に接続される画素電極９２と同一の透明導
電層からなる上部パッド層９６が設けられている。尚、
ソース配線端部においても類似の構造となっている。以
上のように、例えば薄膜トランジスタにおいては、ゲー
ト端子、ソース端子および画素電極を成す透明導電層
と、ゲート配線、ソース配線およびドレイン電極を成す
配線用金属が直接接続されるように構成されている。
【０００４】
【発明が解決しようとする課題】ところが、電子機器の
透明導電層としてＩＴＯを、配線用金属としてアルミニ
ウムを用いた場合、ＩＴＯとアルミニウムを直接接触さ
せると、ＩＴＯ中の酸素がアルミニウムを酸化してしま
い、その結果コンタクト部分の電気抵抗値が上昇してし
まうという問題がある。上記の点に鑑み、本発明は、Ｉ
ＴＯ等の透明導電層と接触してもコンタクト部分の電気
抵抗値が上昇することのない材料を配線層として用いた
電子機器用構成基板およびこれを用いた電子機器を提供
することを目的とする。
透明導電層としてＩＴＯを、配線用金属としてアルミニ
ウムを用いた場合、ＩＴＯとアルミニウムを直接接触さ
せると、ＩＴＯ中の酸素がアルミニウムを酸化してしま
い、その結果コンタクト部分の電気抵抗値が上昇してし
まうという問題がある。上記の点に鑑み、本発明は、Ｉ
ＴＯ等の透明導電層と接触してもコンタクト部分の電気
抵抗値が上昇することのない材料を配線層として用いた
電子機器用構成基板およびこれを用いた電子機器を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る電子機器用
構成基板は、配線層として銅を用い、透明導電層として
インジウム酸化物と亜鉛、錫、ガリウム、タリウム、マ
グネシウムおよび鉛からなる群より選択された一種また
は複数種の金属の酸化物とを主成分とする複合酸化物を
用いたことを特徴とする。アルミニウムの抵抗率は２．
７μΩ／ｃｍ、銅の抵抗率は１．６μΩ／ｃｍであり、
いずれも他の金属に比べれば充分に低い抵抗率を有して
いる。ところが、例えばアルミニウムとＩＴＯを直接接
続した場合、そのコンタクト抵抗は１０3Ωｃｍ2程度で
あるが、銅とＩＴＯを直接接続した場合、そのコンタク
ト抵抗は１０-7Ωｃｍ2程度であり、大きな差が見られ
る。すなわち、透明導電層として用いられる、インジウ
ム酸化物と亜鉛、錫、ガリウム、タリウム、マグネシウ
ムおよび鉛からなる群より選択された一種または複数種
の金属の酸化物とを主成分とする複合酸化物と、配線層
として用いられる銅を直接接触させても、コンタクト部
分の電気抵抗値が上昇することはない。
構成基板は、配線層として銅を用い、透明導電層として
インジウム酸化物と亜鉛、錫、ガリウム、タリウム、マ
グネシウムおよび鉛からなる群より選択された一種また
は複数種の金属の酸化物とを主成分とする複合酸化物を
用いたことを特徴とする。アルミニウムの抵抗率は２．
７μΩ／ｃｍ、銅の抵抗率は１．６μΩ／ｃｍであり、
いずれも他の金属に比べれば充分に低い抵抗率を有して
いる。ところが、例えばアルミニウムとＩＴＯを直接接
続した場合、そのコンタクト抵抗は１０3Ωｃｍ2程度で
あるが、銅とＩＴＯを直接接続した場合、そのコンタク
ト抵抗は１０-7Ωｃｍ2程度であり、大きな差が見られ
る。すなわち、透明導電層として用いられる、インジウ
ム酸化物と亜鉛、錫、ガリウム、タリウム、マグネシウ
ムおよび鉛からなる群より選択された一種または複数種
の金属の酸化物とを主成分とする複合酸化物と、配線層
として用いられる銅を直接接触させても、コンタクト部
分の電気抵抗値が上昇することはない。
【０００６】亜鉛、錫、ガリウム、タリウム、マグネシ
ウムおよび鉛は、いずれもその酸化物と、インジウム酸
化物との複合酸化物が、透明で導電性を有するものとな
る元素である。これらの複合酸化物の中でも、本発明に
おいてはインジウム亜鉛酸化物が好適に用いられる。こ
れは、上記複合化合物の中でも、材料によっては、その
複合酸化物材料をエッチングする際のエッチング液によ
って銅配線もエッチングされてしまう恐れがあるからで
ある。しかし、インジウム亜鉛酸化物のエッチング液で
ある０．５ないし５％程度の希塩酸や、シュウ酸水溶液
では、銅配線は影響を受けることはない。従って、配線
層の材料に銅を用いた場合、透明導電層材料としてはイ
ンジウム亜鉛酸化物を用いることが好ましい。
ウムおよび鉛は、いずれもその酸化物と、インジウム酸
化物との複合酸化物が、透明で導電性を有するものとな
る元素である。これらの複合酸化物の中でも、本発明に
おいてはインジウム亜鉛酸化物が好適に用いられる。こ
れは、上記複合化合物の中でも、材料によっては、その
複合酸化物材料をエッチングする際のエッチング液によ
って銅配線もエッチングされてしまう恐れがあるからで
ある。しかし、インジウム亜鉛酸化物のエッチング液で
ある０．５ないし５％程度の希塩酸や、シュウ酸水溶液
では、銅配線は影響を受けることはない。従って、配線
層の材料に銅を用いた場合、透明導電層材料としてはイ
ンジウム亜鉛酸化物を用いることが好ましい。
【０００７】本発明に係る電子機器用構成基板は、配線
層と透明導電層とが電気的に接続されていることを特徴
とする。この場合、配線層と透明導電層とが直接接触し
ていてもよいし、導電体を挟んで間接的に接続されてい
てもよい。
層と透明導電層とが電気的に接続されていることを特徴
とする。この場合、配線層と透明導電層とが直接接触し
ていてもよいし、導電体を挟んで間接的に接続されてい
てもよい。
【０００８】また、本発明に係る電子機器は、上記の電
子機器用構成基板を用いたことを特徴とする。透明電極
層を用いる電子機器の例としては、透明電極層が光を透
過する電極等に使用できることから、薄膜トランジスタ
型液晶表示装置、太陽電池、エレクトロルミネッセンス
装置、タッチパネル等が挙げられる。低抵抗配線として
銅を用い、透明導電層としてインジウム酸化物と亜鉛、
錫、ガリウム、タリウム、マグネシウムおよび鉛からな
る群より選択された一種または複数種の金属の酸化物と
を主成分とする複合酸化物を用いた電子機器用構成基板
を用いた電子機器は、大面積や高精細にも対応でき、性
能の均一性や信頼性に優れ、しかも、配線と透明導電層
との間にコンタクト抵抗を下げるためのバリアメタルを
入れる必要がない簡略な工程により、配線欠陥がない高
歩留まりで製造できる、という利点を有する。
子機器用構成基板を用いたことを特徴とする。透明電極
層を用いる電子機器の例としては、透明電極層が光を透
過する電極等に使用できることから、薄膜トランジスタ
型液晶表示装置、太陽電池、エレクトロルミネッセンス
装置、タッチパネル等が挙げられる。低抵抗配線として
銅を用い、透明導電層としてインジウム酸化物と亜鉛、
錫、ガリウム、タリウム、マグネシウムおよび鉛からな
る群より選択された一種または複数種の金属の酸化物と
を主成分とする複合酸化物を用いた電子機器用構成基板
を用いた電子機器は、大面積や高精細にも対応でき、性
能の均一性や信頼性に優れ、しかも、配線と透明導電層
との間にコンタクト抵抗を下げるためのバリアメタルを
入れる必要がない簡略な工程により、配線欠陥がない高
歩留まりで製造できる、という利点を有する。
【０００９】
【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は、本実施の形態の電子
機器用構成基板の一例である薄膜トランジスタ基板１の
部分断面図である。符号Ａの部分は薄膜トランジスタ
（以下、ＴＦＴと略記する）、Ｂの部分はＴＦＴマトリ
クス外側に位置するソース配線の端子部、Ｃの部分はゲ
ート配線の端子部を示している。なおこれら３つの部分
は、実際の液晶表示装置においては離れた箇所にあり、
本来断面図を同時に示せるものではないが、図示の都合
上、近接させて図示する。
詳細に説明するが、本発明はこれらの実施形態例のみに
限定されるものではない。図１は、本実施の形態の電子
機器用構成基板の一例である薄膜トランジスタ基板１の
部分断面図である。符号Ａの部分は薄膜トランジスタ
（以下、ＴＦＴと略記する）、Ｂの部分はＴＦＴマトリ
クス外側に位置するソース配線の端子部、Ｃの部分はゲ
ート配線の端子部を示している。なおこれら３つの部分
は、実際の液晶表示装置においては離れた箇所にあり、
本来断面図を同時に示せるものではないが、図示の都合
上、近接させて図示する。
【００１０】まず、薄膜トランジスタ部Ａの部分につい
て説明する。薄膜トランジスタ部Ａには、基板２上に膜
厚１０００Å程度の銅薄膜からなるゲート電極３が設け
られ、その上にゲート絶縁膜４が設けられている。この
ゲート絶縁膜４上にａ−Ｓｉからなる半導体膜５が設け
られ、さらにこの半導体膜５上にｎ+型ａ−Ｓｉ層６が
設けられ、その上に膜厚１５００Å程度の銅薄膜からな
るソース電極７およびドレイン電極８が設けられて構成
されている。
て説明する。薄膜トランジスタ部Ａには、基板２上に膜
厚１０００Å程度の銅薄膜からなるゲート電極３が設け
られ、その上にゲート絶縁膜４が設けられている。この
ゲート絶縁膜４上にａ−Ｓｉからなる半導体膜５が設け
られ、さらにこの半導体膜５上にｎ+型ａ−Ｓｉ層６が
設けられ、その上に膜厚１５００Å程度の銅薄膜からな
るソース電極７およびドレイン電極８が設けられて構成
されている。
【００１１】また、ソース電極７やドレイン電極８の上
方にこれらを覆うパッシベーション膜９が形成され、こ
のパッシベーション膜９に、コンタクトホール１０が形
成されている。そして、コンタクトホール１０の内壁面
および底面に沿って画素電極となるインジウム亜鉛酸化
物層（以下、ＩＺＯ層と略記する）１１が形成されてい
る。このコンタクトホール１０を通じてドレイン電極８
とＩＺＯ層１１が電気的に接続されている。
方にこれらを覆うパッシベーション膜９が形成され、こ
のパッシベーション膜９に、コンタクトホール１０が形
成されている。そして、コンタクトホール１０の内壁面
および底面に沿って画素電極となるインジウム亜鉛酸化
物層（以下、ＩＺＯ層と略記する）１１が形成されてい
る。このコンタクトホール１０を通じてドレイン電極８
とＩＺＯ層１１が電気的に接続されている。
【００１２】次に、ソース配線の端子部Ｂに関しては、
ゲート絶縁膜４上に銅薄膜からなる下部パッド層１４が
形成され、その上にはパッシベーション膜９が形成さ
れ、このパッシベーション膜９を貫通するコンタクトホ
ール１２が形成されている。そして、コンタクトホール
１２の内壁面および底面に沿ってＩＺＯからなる上部パ
ッド層１３が形成されている。このコンタクトホール１
２を通じて下部パッド層１４と上部パッド層１３が電気
的に接続されている。
ゲート絶縁膜４上に銅薄膜からなる下部パッド層１４が
形成され、その上にはパッシベーション膜９が形成さ
れ、このパッシベーション膜９を貫通するコンタクトホ
ール１２が形成されている。そして、コンタクトホール
１２の内壁面および底面に沿ってＩＺＯからなる上部パ
ッド層１３が形成されている。このコンタクトホール１
２を通じて下部パッド層１４と上部パッド層１３が電気
的に接続されている。
【００１３】次に、ゲート配線の端子部Ｃに関しては、
基板２上に銅薄膜からなる下部パッド層１７が形成さ
れ、その上にはゲート絶縁膜４とパッシベーション膜９
が形成され、この２層を貫通するコンタクトホール１５
が形成されている。そして、コンタクトホール１５の内
壁面および底面に沿ってＩＺＯからなる上部パッド層１
６が形成されている。このコンタクトホール１５を通じ
て下部パッド層１７と上部パッド層１６が電気的に接続
されている。
基板２上に銅薄膜からなる下部パッド層１７が形成さ
れ、その上にはゲート絶縁膜４とパッシベーション膜９
が形成され、この２層を貫通するコンタクトホール１５
が形成されている。そして、コンタクトホール１５の内
壁面および底面に沿ってＩＺＯからなる上部パッド層１
６が形成されている。このコンタクトホール１５を通じ
て下部パッド層１７と上部パッド層１６が電気的に接続
されている。
【００１４】このような構成とすることで、ゲート電極
やソース電極、ドレイン電極等を構成する配線層の銅
と、画素電極等を構成するＩＺＯ層を直接接触させて
も、コンタクト部分の電気抵抗値が上昇することはな
い。また、ＩＺＯ層のエッチングを行っても、配線層の
銅は影響を受けることはない。前記パッシベーション膜
の例としては、ａ−ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−Ｓ
ｉＯ2：Ｈ、ＳｉＯ2等を挙げることができる。
やソース電極、ドレイン電極等を構成する配線層の銅
と、画素電極等を構成するＩＺＯ層を直接接触させて
も、コンタクト部分の電気抵抗値が上昇することはな
い。また、ＩＺＯ層のエッチングを行っても、配線層の
銅は影響を受けることはない。前記パッシベーション膜
の例としては、ａ−ＳｉＮx：Ｈ、ａ−ＳｉＮx、ａ−Ｓ
ｉＯ2：Ｈ、ＳｉＯ2等を挙げることができる。
【００１５】次に、本実施形態例の電子機器用構成基板
１の製造工程について、図２を用いて説明する。尚、図
２の３つの図は、図１の薄膜トランジスタ部Ａの製造工
程について示したものである。まず、基板２上の全体に
わたってスパッタ法を用いて銅の膜を形成し、これをエ
ッチングしてゲートパターンを形成する。次に、基板２
の上面全体にＣＶＤ法を用いてゲート絶縁膜４、半導体
膜５、ｎ +型ａ−Ｓｉ層６を形成する。そして、図２Ａ
に示すように、ＴＦＴのチャネル部となるゲート電極３
の上方部分を残すように半導体膜５、ｎ+型ａ−Ｓｉ層
６をエッチングする。
１の製造工程について、図２を用いて説明する。尚、図
２の３つの図は、図１の薄膜トランジスタ部Ａの製造工
程について示したものである。まず、基板２上の全体に
わたってスパッタ法を用いて銅の膜を形成し、これをエ
ッチングしてゲートパターンを形成する。次に、基板２
の上面全体にＣＶＤ法を用いてゲート絶縁膜４、半導体
膜５、ｎ +型ａ−Ｓｉ層６を形成する。そして、図２Ａ
に示すように、ＴＦＴのチャネル部となるゲート電極３
の上方部分を残すように半導体膜５、ｎ+型ａ−Ｓｉ層
６をエッチングする。
【００１６】次に、図２Ｂに示すように、ソース電極７
およびドレイン電極８となる銅を成膜し、ゲート電極３
上方の銅膜およびｎ+型ａ−Ｓｉ層６をエッチングし、
ソース電極７、ドレイン電極８およびチャネル１７を形
成する。次に、この上にパッシベーション膜９を形成
し、図２Ｃに示すように、パッシベーション膜９をエッ
チングしてコンタクトホール１０を形成する。次に、Ｉ
ＺＯ層を全面に形成した後、パターニングすることによ
り、図１に示すように、コンタクトホール１０の底面お
よび内壁面、パッシベーション膜９の上面にかけてＩＺ
Ｏ層１１を形成する。
およびドレイン電極８となる銅を成膜し、ゲート電極３
上方の銅膜およびｎ+型ａ−Ｓｉ層６をエッチングし、
ソース電極７、ドレイン電極８およびチャネル１７を形
成する。次に、この上にパッシベーション膜９を形成
し、図２Ｃに示すように、パッシベーション膜９をエッ
チングしてコンタクトホール１０を形成する。次に、Ｉ
ＺＯ層を全面に形成した後、パターニングすることによ
り、図１に示すように、コンタクトホール１０の底面お
よび内壁面、パッシベーション膜９の上面にかけてＩＺ
Ｏ層１１を形成する。
【００１７】ソース配線の端子部Ｂ、ゲート配線の端子
部Ｃについても同様で、ゲート絶縁膜４上にパッシベー
ション膜９を形成した後、パッシベーション膜９、ゲー
ト絶縁膜４をエッチングしてコンタクトホール１２、１
５を形成する。ＩＺＯ層を全面に形成した後、パターニ
ングすることにより、図１に示すように、コンタクトホ
ール１２、１５の底面および内壁面、パッシベーション
膜９の上面にかけて上部パッド層１３、１６を形成す
る。このような手順で、本実施の形態の電子機器用構成
基板の一例の薄膜トランジスタ基板１を製造することが
できる。
部Ｃについても同様で、ゲート絶縁膜４上にパッシベー
ション膜９を形成した後、パッシベーション膜９、ゲー
ト絶縁膜４をエッチングしてコンタクトホール１２、１
５を形成する。ＩＺＯ層を全面に形成した後、パターニ
ングすることにより、図１に示すように、コンタクトホ
ール１２、１５の底面および内壁面、パッシベーション
膜９の上面にかけて上部パッド層１３、１６を形成す
る。このような手順で、本実施の形態の電子機器用構成
基板の一例の薄膜トランジスタ基板１を製造することが
できる。
【００１８】本実施形態例の電子機器用構成基板におい
ては、以下のような効果を奏することができる。すなわ
ち、本実施形態例の電子機器用構成基板は、配線層とし
て銅を用いるとともに透明導電層としてＩＺＯを用いて
いるので、このＩＺＯに、配線層として用いられる銅が
直接接触しても、コンタクト部分の電気抵抗値が上昇す
ることはない。また、ＩＺＯをエッチングする際の酸性
条件において、配線層の銅がエッチングされることはな
いので、断線不良等を起こすことはない。
ては、以下のような効果を奏することができる。すなわ
ち、本実施形態例の電子機器用構成基板は、配線層とし
て銅を用いるとともに透明導電層としてＩＺＯを用いて
いるので、このＩＺＯに、配線層として用いられる銅が
直接接触しても、コンタクト部分の電気抵抗値が上昇す
ることはない。また、ＩＺＯをエッチングする際の酸性
条件において、配線層の銅がエッチングされることはな
いので、断線不良等を起こすことはない。
【００１９】例えば、ＩＴＯは、エッチング液として硝
酸：塩酸系、硫酸：塩酸系等を用いるが、このようなエ
ッチング液によって銅配線もエッチングされてしまう恐
れがある。しかし、ＩＺＯは、エッチング液として０．
５ないし５％程度の希塩酸や、シュウ酸水溶液を用いて
おり、これらのエッチング液によって銅配線は影響を受
けることはない。従って、配線層の材料に銅を用いた場
合、透明導電層材料としてはインジウム亜鉛酸化物を用
いることが好ましい。
酸：塩酸系、硫酸：塩酸系等を用いるが、このようなエ
ッチング液によって銅配線もエッチングされてしまう恐
れがある。しかし、ＩＺＯは、エッチング液として０．
５ないし５％程度の希塩酸や、シュウ酸水溶液を用いて
おり、これらのエッチング液によって銅配線は影響を受
けることはない。従って、配線層の材料に銅を用いた場
合、透明導電層材料としてはインジウム亜鉛酸化物を用
いることが好ましい。
【００２０】本実施の形態の電子機器用構成基板は、例
えば薄膜トランジスタ型液晶表示装置、太陽電池、エレ
クトロルミネッセンス装置、タッチパネル等種々の電子
機器に適用することが可能である。図３は、本実施形態
例の電子機器用構成基板を使用した反射型液晶表示装置
の一例を示す概略図である。この反射型液晶表示装置
は、液晶層２９を挟んで対向する上側および下側のガラ
ス基板２１、２２の上側ガラス基板２１の内面側に上側
透明電極層２５、上側配向膜２７が上側ガラス基板２１
側から順に設けられ、下側ガラス基板２２の内面側に下
側透明電極層２６、下側配向膜２８が下側ガラス基板２
２側から順に設けられている。
えば薄膜トランジスタ型液晶表示装置、太陽電池、エレ
クトロルミネッセンス装置、タッチパネル等種々の電子
機器に適用することが可能である。図３は、本実施形態
例の電子機器用構成基板を使用した反射型液晶表示装置
の一例を示す概略図である。この反射型液晶表示装置
は、液晶層２９を挟んで対向する上側および下側のガラ
ス基板２１、２２の上側ガラス基板２１の内面側に上側
透明電極層２５、上側配向膜２７が上側ガラス基板２１
側から順に設けられ、下側ガラス基板２２の内面側に下
側透明電極層２６、下側配向膜２８が下側ガラス基板２
２側から順に設けられている。
【００２１】液晶層２９は、上側と下側の配向膜２７、
２８間に配設されている。上側ガラス基板２１の外面側
には上側偏光板３０が設けられ、下側ガラス基板２２の
外面側には下側偏光板３１が設けられ、さらに下側偏光
板３１の外面側に反射板３２が、反射膜３４の凹凸面３
５を下側偏光板３１側に向けて取り付けられている。反
射板３２は、例えば、表面にランダムな凹凸面が形成さ
れたポリエステルフィルム３３の凹凸面上にアルミニウ
ムや銀などからなる金属反射膜３４を蒸着等で成膜する
ことにより形成されており、表面にランダムな凹凸面３
５を有しているものである。この反射型液晶表示装置に
おいては、下側ガラス基板２２が本実施形態例の薄膜ト
ランジスタ基板１の基板２、下側透明電極層２６がＩＴ
Ｏ層（画素電極）１１に相当する。
２８間に配設されている。上側ガラス基板２１の外面側
には上側偏光板３０が設けられ、下側ガラス基板２２の
外面側には下側偏光板３１が設けられ、さらに下側偏光
板３１の外面側に反射板３２が、反射膜３４の凹凸面３
５を下側偏光板３１側に向けて取り付けられている。反
射板３２は、例えば、表面にランダムな凹凸面が形成さ
れたポリエステルフィルム３３の凹凸面上にアルミニウ
ムや銀などからなる金属反射膜３４を蒸着等で成膜する
ことにより形成されており、表面にランダムな凹凸面３
５を有しているものである。この反射型液晶表示装置に
おいては、下側ガラス基板２２が本実施形態例の薄膜ト
ランジスタ基板１の基板２、下側透明電極層２６がＩＴ
Ｏ層（画素電極）１１に相当する。
【００２２】図４は、本実施形態例の電子機器用構成基
板を使用したａ−Ｓｉ太陽電池を用いた各種電力用モジ
ュールの構成例を示すものであり、図４Ａはその拡大断
面図、図４Ｂは断面図である。図４Ａに示すように、こ
のａ−Ｓｉ太陽電池を用いたモジュール４１は、ガラス
基板４２、透明電極４３、ａ−Ｓｉ４４、裏面電極４
５、樹脂４６から構成されている。この透明電極４３は
ＩＺＯで構成されている。また、裏面電極４５は銅で構
成されている。
板を使用したａ−Ｓｉ太陽電池を用いた各種電力用モジ
ュールの構成例を示すものであり、図４Ａはその拡大断
面図、図４Ｂは断面図である。図４Ａに示すように、こ
のａ−Ｓｉ太陽電池を用いたモジュール４１は、ガラス
基板４２、透明電極４３、ａ−Ｓｉ４４、裏面電極４
５、樹脂４６から構成されている。この透明電極４３は
ＩＺＯで構成されている。また、裏面電極４５は銅で構
成されている。
【００２３】図４Ａに示すように、透明電極４３、ａ−
Ｓｉ４４、裏面電極４５が積層されて１つのユニットが
構成され、このユニットが、図４Ｂに示すように多数個
直列に接続されてモジュール４１が構成されている。ま
た、モジュール４１の端部は、外枠４７で固定されてい
る。図４Ａに示すように、各ユニットの接続部分では透
明電極４３と裏面電極４５が直接接触しているが、透明
電極４３はＩＺＯで、裏面電極４５は銅で構成されてい
るため、この接触部分の電気抵抗値は低く抑えられてい
る。
Ｓｉ４４、裏面電極４５が積層されて１つのユニットが
構成され、このユニットが、図４Ｂに示すように多数個
直列に接続されてモジュール４１が構成されている。ま
た、モジュール４１の端部は、外枠４７で固定されてい
る。図４Ａに示すように、各ユニットの接続部分では透
明電極４３と裏面電極４５が直接接触しているが、透明
電極４３はＩＺＯで、裏面電極４５は銅で構成されてい
るため、この接触部分の電気抵抗値は低く抑えられてい
る。
【００２４】図５は、本実施形態例の電子機器用構成基
板を使用したエレクトロルミネッセンス装置（以下、Ｅ
Ｌ装置と略記する）の構造例を示すもので、その一部を
破断した図である。図５に示すように、このＥＬ装置５
１は、ガラス基板５２上に短冊状の銅電極（Ｙ電極）５
３、５３…を並設し、その上に平板状の絵素分離絶縁層
５４を配設する。その上に短冊状の透明電極（Ｘ電極）
５５、５５…を銅電極５３、５３…と直交する方向に併
設し、防湿保護層５６で全体を保護してなる。絵素分離
絶縁層５４の、銅電極５３、５３…と透明電極５５、５
５…とで挟まれた領域は、ＥＬ層５７、５７…となって
いる。この透明電極５５、５５…はＩＺＯで構成されて
いる。
板を使用したエレクトロルミネッセンス装置（以下、Ｅ
Ｌ装置と略記する）の構造例を示すもので、その一部を
破断した図である。図５に示すように、このＥＬ装置５
１は、ガラス基板５２上に短冊状の銅電極（Ｙ電極）５
３、５３…を並設し、その上に平板状の絵素分離絶縁層
５４を配設する。その上に短冊状の透明電極（Ｘ電極）
５５、５５…を銅電極５３、５３…と直交する方向に併
設し、防湿保護層５６で全体を保護してなる。絵素分離
絶縁層５４の、銅電極５３、５３…と透明電極５５、５
５…とで挟まれた領域は、ＥＬ層５７、５７…となって
いる。この透明電極５５、５５…はＩＺＯで構成されて
いる。
【００２５】図示しないガラス基板５２端部の信号入力
端子部において、銅電極５３、５３…と透明電極５５、
５５…とは近接した位置に存在するような構成になって
いる。この場合においても、透明電極５５、５５…をエ
ッチングする際、そのエッチング液によって、銅電極５
３、５３…が同時にエッチングされる等の影響を受ける
ことはない。
端子部において、銅電極５３、５３…と透明電極５５、
５５…とは近接した位置に存在するような構成になって
いる。この場合においても、透明電極５５、５５…をエ
ッチングする際、そのエッチング液によって、銅電極５
３、５３…が同時にエッチングされる等の影響を受ける
ことはない。
【００２６】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば本実施の形態では透明導電層としてＩＺＯを用いて
いるが、この透明導電層としては、インジウム酸化物と
亜鉛、錫、ガリウム、タリウム、マグネシウムおよび鉛
からなる群より選択された一種または複数種の金属の酸
化物とを主成分とする複合酸化物を適宜用いることがで
きる。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば本実施の形態では透明導電層としてＩＺＯを用いて
いるが、この透明導電層としては、インジウム酸化物と
亜鉛、錫、ガリウム、タリウム、マグネシウムおよび鉛
からなる群より選択された一種または複数種の金属の酸
化物とを主成分とする複合酸化物を適宜用いることがで
きる。
【００２７】
【発明の効果】以上詳細に説明した通り、本発明の電子
機器用構成基板は、透明導電層としてインジウム酸化物
と亜鉛、錫、ガリウム、タリウム、マグネシウムおよび
鉛からなる群より選択された一種または複数種の金属の
酸化物とを主成分とする複合酸化物を用いており、この
複合酸化物に、配線層として用いられる銅を直接接触さ
せても、コンタクト部分の電気抵抗値が上昇することは
ない。また、透明導電層としてインジウム亜鉛酸化物を
用いた場合、このインジウム亜鉛酸化物を酸性条件でエ
ッチングする際に、配線層の銅がエッチングされること
はないので、断線不良等を起こすことはない。
機器用構成基板は、透明導電層としてインジウム酸化物
と亜鉛、錫、ガリウム、タリウム、マグネシウムおよび
鉛からなる群より選択された一種または複数種の金属の
酸化物とを主成分とする複合酸化物を用いており、この
複合酸化物に、配線層として用いられる銅を直接接触さ
せても、コンタクト部分の電気抵抗値が上昇することは
ない。また、透明導電層としてインジウム亜鉛酸化物を
用いた場合、このインジウム亜鉛酸化物を酸性条件でエ
ッチングする際に、配線層の銅がエッチングされること
はないので、断線不良等を起こすことはない。
【００２８】低抵抗配線として銅を用い、透明導電層と
してインジウム酸化物と亜鉛、錫、ガリウム、タリウ
ム、マグネシウムおよび鉛からなる群より選択された一
種または複数種の金属の酸化物とを主成分とする複合酸
化物を用いた電子機器用構成基板を用いた電子機器は、
大面積や高精細にも対応でき、性能の均一性や信頼性に
優れ、しかも、配線と透明導電層との間にコンタクト抵
抗を下げるためのバリアメタルを入れる必要がない簡略
な工程により、配線欠陥がない高歩留まりで製造でき
る、という利点を有する。
してインジウム酸化物と亜鉛、錫、ガリウム、タリウ
ム、マグネシウムおよび鉛からなる群より選択された一
種または複数種の金属の酸化物とを主成分とする複合酸
化物を用いた電子機器用構成基板を用いた電子機器は、
大面積や高精細にも対応でき、性能の均一性や信頼性に
優れ、しかも、配線と透明導電層との間にコンタクト抵
抗を下げるためのバリアメタルを入れる必要がない簡略
な工程により、配線欠陥がない高歩留まりで製造でき
る、という利点を有する。
【図１】 本実施の形態の電子機器用構成基板の一例で
ある薄膜トランジスタ基板１の部分断面図である。
ある薄膜トランジスタ基板１の部分断面図である。
【図２】 本実施形態例の電子機器用構成基板１の製造
工程について示す概略図である。
工程について示す概略図である。
【図３】 本実施形態例の電子機器用構成基板を使用し
た反射型液晶表示装置の一例を示す概略図である。
た反射型液晶表示装置の一例を示す概略図である。
【図４】 本実施形態例の電子機器用構成基板を使用し
たａ−Ｓｉ太陽電池を用いた各種電力用モジュールの構
成例を示すものであり、図４Ａはその拡大断面図、図４
Ｂは断面図である。
たａ−Ｓｉ太陽電池を用いた各種電力用モジュールの構
成例を示すものであり、図４Ａはその拡大断面図、図４
Ｂは断面図である。
【図５】 本実施形態例の電子機器用構成基板を使用し
たエレクトロルミネッセンス装置の構造例を示すもの
で、その一部を破断した図である。
たエレクトロルミネッセンス装置の構造例を示すもの
で、その一部を破断した図である。
【図６】 従来の薄膜トランジスタの構造を示す断面図
である。
である。
１ 薄膜トランジスタ基板 ２ 基板 ３ ゲート電極 ４ ゲート絶縁膜 ５ 半導体膜 ６ ｎ+型ａ−Ｓｉ層 ７ ソース電極 ８ ドレイン電極 ９ パッシベーション膜 １０ コンタクトホール １１ インジウム亜鉛酸化物層（ＩＺＯ層） １２ コンタクトホール １３ 上部パッド層 １４ 下部パッド層 １５ コンタクトホール １６ 上部パッド層 １７ 下部パッド層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA29 HA06 JA24 JA34 KA04 KB24 LA06 MA04 MA17 NA24 NA28 PA01 RA10 4E351 BB01 BB33 BB35 BB38 CC03 CC06 CC07 DD04 GG09 GG13 5C094 AA21 AA31 AA32 AA42 AA43 AA55 BA03 BA43 CA19 DB01 DB02 EA05 FB02 FB12 GB10
Claims (4)
- 【請求項１】 配線層として銅を用い、透明導電層とし
てインジウム酸化物と亜鉛、錫、ガリウム、タリウム、
マグネシウムおよび鉛からなる群より選択された一種ま
たは複数種の金属の酸化物とを主成分とする複合酸化物
を用いたことを特徴とする電子機器用構成基板。 - 【請求項２】 前記複合酸化物がインジウム亜鉛酸化物
であることを特徴とする請求項１記載の電子機器用構成
基板。 - 【請求項３】 前記配線層と前記透明導電層とが電気的
に接続されていることを特徴とする請求項１または２に
記載の電子機器用構成基板。 - 【請求項４】 請求項１記載の電子機器用構成基板を用
いたことを特徴とする電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24633798A JP3955156B2 (ja) | 1998-08-31 | 1998-08-31 | 電子機器用構成基板と電子機器 |
| KR10-1999-0034141A KR100437820B1 (ko) | 1998-08-31 | 1999-08-18 | 배선층으로 구리를, 투명도전층으로 인듐산화물과 금속산화물을 주성분으로 하는 복합산화물을 이용한 전자기기용 구성기판및 그것을 이용한 전자기기 |
| US09/385,184 US6444296B1 (en) | 1998-08-31 | 1999-08-30 | Constituent substrate for electronic equipment using wiring layer made of copper and transparent conductive layer made of composite oxide containing indium oxide and metal oxide as main components and electronic equipment using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24633798A JP3955156B2 (ja) | 1998-08-31 | 1998-08-31 | 電子機器用構成基板と電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077806A true JP2000077806A (ja) | 2000-03-14 |
| JP3955156B2 JP3955156B2 (ja) | 2007-08-08 |
Family
ID=17147072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24633798A Expired - Lifetime JP3955156B2 (ja) | 1998-08-31 | 1998-08-31 | 電子機器用構成基板と電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6444296B1 (ja) |
| JP (1) | JP3955156B2 (ja) |
| KR (1) | KR100437820B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258768A (ja) * | 2001-03-02 | 2002-09-11 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| US6649936B1 (en) * | 1999-03-16 | 2003-11-18 | Lg. Philips Lcd Co., Ltd. | Thin-film transistor substrate and liquid crystal display |
| JP2005292768A (ja) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| US6969889B2 (en) | 2002-01-02 | 2005-11-29 | Samsung Electronics Co., Ltd. | Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same |
| JP2008041695A (ja) * | 2006-08-01 | 2008-02-21 | Canon Inc | 酸化物のエッチング方法 |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| US6885064B2 (en) * | 2000-01-07 | 2005-04-26 | Samsung Electronics Co., Ltd. | Contact structure of wiring and a method for manufacturing the same |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6936761B2 (en) | 2003-03-29 | 2005-08-30 | Nanosolar, Inc. | Transparent electrode, optoelectronic apparatus and devices |
| US20040196670A1 (en) * | 2003-04-03 | 2004-10-07 | Chin-Tsai Hong | Digital time mirrored pulse width modulate controller |
| US7511217B1 (en) | 2003-04-19 | 2009-03-31 | Nanosolar, Inc. | Inter facial architecture for nanostructured optoelectronic devices |
| US7605327B2 (en) * | 2003-05-21 | 2009-10-20 | Nanosolar, Inc. | Photovoltaic devices fabricated from nanostructured template |
| US7462774B2 (en) * | 2003-05-21 | 2008-12-09 | Nanosolar, Inc. | Photovoltaic devices fabricated from insulating nanostructured template |
| US20050053795A1 (en) * | 2003-09-05 | 2005-03-10 | Seagate Technology Llc | Dual seed layer for recording media |
| KR101101456B1 (ko) * | 2004-03-09 | 2012-01-03 | 이데미쓰 고산 가부시키가이샤 | 박막 트랜지스터, 박막 트랜지스터 기판, 이들의 제조방법, 이들을 사용한 액정 표시 장치, 관련된 장치 및방법, 및 스퍼터링 타깃, 이것을 사용하여 성막한 투명도전막, 투명 전극, 및 관련된 장치 및 방법 |
| KR100568308B1 (ko) * | 2004-08-10 | 2006-04-05 | 삼성전기주식회사 | 질화 갈륨계 반도체 발광소자 및 그 제조 방법 |
| JP5023465B2 (ja) * | 2005-10-20 | 2012-09-12 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| US7329915B2 (en) * | 2005-11-21 | 2008-02-12 | Hewlett-Packard Development Company, L.P. | Rectifying contact to an n-type oxide material or a substantially insulating oxide material |
| US20090075034A1 (en) * | 2007-09-19 | 2009-03-19 | Nobuhiro Nishita | Patterning method and display device |
| JP5788701B2 (ja) * | 2011-04-11 | 2015-10-07 | 関東化学株式会社 | 透明導電膜用エッチング液組成物 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6017422A (ja) * | 1983-07-11 | 1985-01-29 | Canon Inc | 表示パネル |
| AU572615B2 (en) * | 1983-12-27 | 1988-05-12 | Sony Corporation | Electrically conductive adhesive sheet circuit board and electrical connection structure |
| DE3536821A1 (de) * | 1985-10-16 | 1987-04-16 | Standard Elektrik Lorenz Ag | Verfahren zur herstellung einer stromlos abgeschiedenen, loetbaren metallschicht |
| JPH02181304A (ja) * | 1988-09-22 | 1990-07-16 | Nippon Soken Inc | 酸化亜鉛系透明導電膜およびその製膜方法 |
| JP3392440B2 (ja) * | 1991-12-09 | 2003-03-31 | 株式会社東芝 | 多層導体層構造デバイス |
| JPH0659267A (ja) * | 1992-08-05 | 1994-03-04 | Matsushita Electric Ind Co Ltd | 表示装置用基板及びその製造方法 |
| KR100319332B1 (ko) | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| EP0751567B1 (en) * | 1995-06-27 | 2007-11-28 | International Business Machines Corporation | Copper alloys for chip interconnections and method of making |
| JP2757850B2 (ja) * | 1996-04-18 | 1998-05-25 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100242109B1 (ko) * | 1996-09-04 | 2000-02-01 | 구본준 | 액정 표시 장치 제조 방법 및 구조 |
| JP3318652B2 (ja) * | 1996-12-17 | 2002-08-26 | 三菱電機株式会社 | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 |
| KR100472496B1 (ko) * | 1997-07-23 | 2005-05-16 | 삼성에스디아이 주식회사 | 투명도전성조성물,이로부터형성된투명도전막및그제조방법 |
-
1998
- 1998-08-31 JP JP24633798A patent/JP3955156B2/ja not_active Expired - Lifetime
-
1999
- 1999-08-18 KR KR10-1999-0034141A patent/KR100437820B1/ko not_active Expired - Lifetime
- 1999-08-30 US US09/385,184 patent/US6444296B1/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6649936B1 (en) * | 1999-03-16 | 2003-11-18 | Lg. Philips Lcd Co., Ltd. | Thin-film transistor substrate and liquid crystal display |
| US6852998B2 (en) * | 1999-03-16 | 2005-02-08 | Lg Philips Lcd Co., Ltd. | Thin-film transistor substrate and liquid crystal display |
| US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2002258768A (ja) * | 2001-03-02 | 2002-09-11 | Seiko Epson Corp | 電気光学装置、その製造方法および電子機器 |
| US6969889B2 (en) | 2002-01-02 | 2005-11-29 | Samsung Electronics Co., Ltd. | Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same |
| JP2005292768A (ja) * | 2004-03-09 | 2005-10-20 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びｔｆｔ基板の製造方法 |
| US8372701B2 (en) | 2004-11-17 | 2013-02-12 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US8637869B2 (en) | 2004-11-17 | 2014-01-28 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US7619254B2 (en) | 2004-11-17 | 2009-11-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US9111802B2 (en) | 2004-11-17 | 2015-08-18 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| US9431426B2 (en) | 2004-11-17 | 2016-08-30 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
| JP2008041695A (ja) * | 2006-08-01 | 2008-02-21 | Canon Inc | 酸化物のエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100437820B1 (ko) | 2004-06-26 |
| US20020061410A1 (en) | 2002-05-23 |
| US6444296B1 (en) | 2002-09-03 |
| JP3955156B2 (ja) | 2007-08-08 |
| KR20000017374A (ko) | 2000-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3955156B2 (ja) | 電子機器用構成基板と電子機器 | |
| JP4238956B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| US20110012121A1 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
| KR100372839B1 (ko) | 금속 배선의 제조 방법 및 그 금속 배선을 구비한 배선 기판 | |
| US9553158B2 (en) | Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer | |
| CN100514657C (zh) | 有源矩阵衬底及其制造方法 | |
| TW200809367A (en) | TFT array substrate and method of manufacturing the same | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| US9627585B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| TW200818399A (en) | Thin film transistor substrate, manufacturing method of thin film transistor, and display device | |
| KR100690001B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100329585B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
| JPH03126921A (ja) | 液晶表示装置 | |
| JP3276573B2 (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 | |
| JP3841040B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| KR940004238B1 (ko) | 액정표시장치의 제조방법 | |
| CN115440144B (zh) | 显示面板及显示模组 | |
| JP4084630B2 (ja) | 液晶表示装置 | |
| JP2000029071A (ja) | 表示装置用アレイ基板、及びその製造方法 | |
| JP6180200B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| CN114023762B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| JP3406292B2 (ja) | 液晶表示装置 | |
| JPH11326940A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070501 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |