JP2000077963A

JP2000077963A - 増幅器

Info

Publication number: JP2000077963A
Application number: JP11109108A
Authority: JP
Inventors: Masahiko Inamori; 正彦稲森; Kaname Motoyoshi; 要本吉; Katsuji Tara; 勝司多良
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-04-24
Filing date: 1999-04-16
Publication date: 2000-03-14
Anticipated expiration: 2019-04-16
Also published as: JP3130013B2

Abstract

(57)【要約】【課題】携帯端末送信部の高周波部において１つの制
御電圧に対する利得制御を７０ｄＢ以上の広範囲にわた
って直線的（フラットネス±１ｄＢ）に行う。【解決手段】信号入力部３４と信号出力部３５を、少
なくとも２個以上の直列の可変抵抗５１，５２よりなる
信号ライン５１で接続し、信号入力部３４および信号出
力部３５と接地ライン５７との間の各々に並列の可変抵
抗５３，５４を接続し、可変抵抗５１，５２，５３，５
４に利得制御ライン５６を接続し、可変抵抗５１，５
２，５３，５４の各々に基準電圧印加部２３，２７，３
１，３３を接続し、可変抵抗５１，５２，５３，５４の
各々に利得制御ライン５６を介して利得制御電圧印加部
１９を接続している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波信号を増幅
し、かつ制御電圧により利得を変化させることができる
増幅器に関するものであり、特に移動体通信端末の送信
部の高周波部に用いられる集積回路化された半導体装置
としての増幅器に関するものである。

【０００２】

【従来の技術】最近、移動体通信分野ではアクセス手段
としてＣＤＭＡ方式が世界標準の一つになりつつある。
このような通信方式では、携帯端末と基地局との距離の
減少に伴って隣接チャンネルへの漏洩電力が増大するこ
とにより、符号誤り率が増大して通話品質が低下すると
いう遠近問題が大きな問題となっている。

【０００３】このような問題を克服するためには、携帯
端末と基地局との距離に対応した出力信号調整が必要で
ある。具体的には、基地局のもつセル範囲の大きさか
ら、携帯端末送信部において利得制御幅７０ｄＢ以上の
広範囲にわたる利得制御が必要である。しかも、ＣＤＭ
Ａ方式の特徴として、ある一定の基地局からの距離にお
いて極めて高精度な利得制御を行う。よって、フラット
ネス±１ｄＢのリニアリティに優れた利得制御が必須で
ある。

【０００４】また、携帯端末送信部において利得の減衰
を行うと雑音指数が劣化するため、キャリア信号のレベ
ルの低い５００ＭＨｚ程度以下の中間周波数部で７０ｄ
Ｂ以上の広範囲にわたって利得の減衰を行った場合、キ
ャリア信号のレベルとそれ以外の雑音信号のレベルとの
識別が困難になり、通話品質が低下する。そこでこのよ
うな問題を解決するためにも、キャリア信号レベルとそ
れ以外の雑音信号レベルとの識別が容易にできるような
キャリア信号レベルの高い５００ＭＨｚ程度以上の高周
波部で利得制御を行うことが必要である。

【０００５】上述した利得制御幅７０ｄＢ以上、フラッ
トネス±１ｄＢの広範囲で直線性に優れた利得制御を携
帯端末送信部において行うために、従来は、高周波部に
て大きく利得が変化するポイントを用いてステップ制御
する実装済みの第１の半導体装置と、中間周波数部にて
線形に利得が変化する範囲を用いて連続制御する実装済
みの第２の半導体装置との２種類の利得制御を行う半導
体装置を別個に生産し、外部回路で接続して組み合わせ
ていた。携帯端末では、このような利得制御をマイコン
・ロジックを内蔵した別個の半導体装置で行っていた。

【０００６】２種類の利得制御を行うのは、例えば利得
制御幅７０ｄＢ以上、フラットネス±１ｄＢというよう
に、広範囲で良好な線形性をもった利得制御を高周波部
を構成する１つの半導体装置で行うことが困難であった
ためである。

【０００７】以下、従来の移動体通信端末送信部におい
て、利得制御を行う代表的な半導体装置としての増幅器
について説明する。

【０００８】図１９は、従来の移動体通信端末送信部の
高周波部において、ステップ的に利得制御を行う増幅器
（半導体装置）の構成を示す回路図である。このような
増幅器により、大きく利得が変化するポイントを用いて
利得のステップ制御を行っている。

【０００９】この増幅器は、図１９に示すように、信号
入力部である入力端子１４と信号出力部である出力端子
１５とを接続する直列（シリーズ）の可変抵抗７１より
なる信号ライン７４を有し、入力端子１４および出力端
子１５と接地ライン７６との間の各々に並列（シャン
ト）の可変抵抗７２，７３が接続されている。接地ライ
ン７６は基本電位部であるグラウンドＧＮＤに接続され
ている。利得制御ライン７５は、可変抵抗７１，７２，
７３に接続されている。この増幅器では、利得制御電圧
印加部となる利得制御電圧印加端子４が可変抵抗７１，
７２，７３の各々に利得制御ライン７５を介して接続さ
れている。

【００１０】上記の可変抵抗７１，７２，７３は、それ
ぞれ電界効果トランジスタ６，１，９のゲートに抵抗
７，５，１３を接続したものからなる。可変抵抗７１を
構成する電界効果トランジスタ６のドレインが入力端子
１４に接続され、ソースが出力端子１５に接続されてい
る。また、可変抵抗７２を構成する電界効果トランジス
タ１のドレインがコンデンサ２を介して入力端子１４に
接続され、ソースがコンデンサ３および接地ライン７６
を介してグラウンドＧＮＤに接続されている。また、可
変抵抗７３を構成する電界効果トランジスタ９のドレイ
ンがコンデンサ１０を介して出力端子１５に接続され、
ソースがコンデンサ１１および接地ライン７６を介して
グラウンドＧＮＤに接続されている。

【００１１】さらに、可変抵抗７１を構成する電界効果
トランジスタ６のゲートが抵抗７および利得制御ライン
７５を介して利得制御電圧印加端子４に接続され、可変
抵抗７２を構成する電界効果トランジスタ１のソースが
利得制御ライン７５を介して利得制御電圧印加端子４に
接続され、可変抵抗７３を構成する電界効果トランジス
タ９のソースが利得制御ライン７５を介して利得制御電
圧印加端子４に接続されている。また、可変抵抗７１を
構成する電界効果トランジスタ６のソースにはリチウム
電池等から与えられる電源電圧ＶＤＤ（３Ｖ程度で、電
池電圧そのもの）が印加され、可変抵抗７２，７３をそ
れぞれ構成する電界効果トランジスタ１，９のゲートに
は抵抗５，１３を介してＧＮＤ電位が与えられている。

【００１２】ここで、各コンデンサ２，３，１０，１１
は直流電圧の印加を阻止し、各抵抗７，５，１４は高周
波信号の侵入を阻止する役割をそれぞれ果たしている。

【００１３】なお、この増幅器では、利得の調整を減衰
量の調整の形態で行っており、利得を上げるための本来
の増幅機能部については図示を省略している。図１９の
回路のみについて言えば減衰器として機能することにな
る。

【００１４】図２０は図１９の増幅器において、各電界
効果トランジスタ６，１，９のしきい値電圧Ｖｔｈが−
１．０Ｖである場合の利得制御の様子を示した特性図で
ある。図２０（ａ）は直列の可変抵抗７１を構成する電
界効果トランジスタ（ＳｅｒｉｅｓＦＥＴ）６の利得制
御電圧Ｖｃ−利得（減衰量）特性を示している。また、
図２０（ｂ）は並列の可変抵抗７２，７３を構成する電
界効果トランジスタ（ＳｈｕｎｔＦＥＴ）１，９の利得
制御電圧Ｖｃ−利得（減衰量）特性を示し、実線は２個
分の特性であり、破線は１個分の特性である。図２０
（ｃ）は図２０（ａ），（ｂ）の特性を合成した図１９
の増幅器の利得制御電圧Ｖｃ−利得（減衰量）特性を示
している。

【００１５】上記のように、各電界効果トランジスタ
６，１，９のしきい値電圧Ｖｔｈが−１．０Ｖである場
合、並列の可変抵抗７２，７３の電界効果トランジスタ
１，９については、利得制御電圧Ｖｃが０．７Ｖ〜１．
０Ｖの範囲で利得制御電圧Ｖｃの変化に比例して４６ｄ
Ｂ／Ｖの勾配で１４ｄＢの範囲で利得（減衰量）が変化
し、直列の可変抵抗７１の電界効果トランジスタ６につ
いては、利得制御電圧Ｖｃが２．０Ｖ〜２．３Ｖの範囲
で利得制御電圧Ｖｃの変化に比例して５０ｄＢ／Ｖの勾
配で１５ｄＢの範囲で利得（減衰量）が変化し、利得制
御電圧Ｖｃが１．０Ｖ〜２．０Ｖの範囲では、利得制御
が行われず、利得制御電圧Ｖｃの変化にかかわらず利得
（減衰量）は一定値を維持する。つまり、利得制御を行
わない利得制御電圧区間ΔＶが１．０Ｖと大きいものと
なる。

【００１６】図２１は図１９の増幅器において、各電界
効果トランジスタ６，１，９のしきい値電圧Ｖｔｈが−
２．０Ｖである場合の利得制御の様子を示した特性図で
ある。図２１（ａ）は直列の可変抵抗７１を構成する電
界効果トランジスタ（ＳｅｒｉｅｓＦＥＴ）６の利得制
御電圧Ｖｃ−利得（減衰量）特性を示している。また、
図２１（ｂ）は並列の可変抵抗７２，７３を構成する電
界効果トランジスタ（ＳｈｕｎｔＦＥＴ）１，９の利得
制御電圧Ｖｃ−利得（減衰量）特性を示し、実線は２個
分の特性であり、破線は１個分の特性である。図２１
（ａ），（ｂ）は図２０（ａ），（ｂ）と同じである。
図２１（ｃ）は図２１（ａ），（ｂ）の特性を合成した
図１９の増幅器の利得制御電圧Ｖｃ−利得（減衰量）特
性を示している。

【００１７】上記のように、各電界効果トランジスタ
６，１，９のしきい値電圧Ｖｔｈが−２．０Ｖである場
合、直列の可変抵抗７１の電界効果トランジスタ６につ
いては、利得制御電圧Ｖｃが１．０Ｖ〜１．３Ｖの範囲
で利得制御電圧Ｖｃの変化に比例して５０ｄＢ／Ｖの勾
配で１５ｄＢの範囲で利得（減衰量）が変化し、並列の
可変抵抗７２，７３の電界効果トランジスタ１，９につ
いては、利得制御電圧Ｖｃが１．７Ｖ〜２．０Ｖの範囲
で利得制御電圧Ｖｃの変化に比例して４６ｄＢ／Ｖの勾
配で１４ｄＢの範囲で利得（減衰量）が変化し、利得制
御電圧Ｖｃが１．３Ｖ〜１．７Ｖの範囲では、利得制御
が行われず、利得制御電圧Ｖｃの変化にかかわらず利得
（減衰量）は一定値を維持する。つまり、利得制御を行
わない利得制御電圧区間ΔＶが０．４Ｖと大きいものと
なる。

【００１８】上記のような特性を有する増幅器は、ステ
ップ制御を行う場合、利得制御電圧Ｖｃを段階的に切り
替えて、利得（減衰量）を一定ずつ段階的に切り替え、
中間周波における連続利得制御と組み合わせて、例えば
利得制御幅７０ｄＢ以上の広範囲にわたってリニア（±
１ｄＢ以下）な利得制御を実現するようにしている。

【００１９】図２２は高周波部で利得制御を行う上記の
ような増幅器のステップ制御特性図の一例を示すもので
ある。通常、利得のステップ数は２〜１０ステップ程度
に設定され、図２２では３０ｄＢの利得制御幅が１５ｄ
Ｂ毎に利得の低い順からＬｏｗ，Ｍｉｄｄｌｅ，Ｈｉｇ
ｈの各モードとして３ステップに設定されている。記号
Ｖ_CL，Ｖ_CM，Ｖ_CHは各モードに対応した利得制御電圧で
あり、記号Ｐ_OUTは出力信号の大きさを示している。な
お、図２０，図２１では、利得制御幅が２９ｄＢであっ
たが、計算を簡単化するために、３０ｄＢに切り上げて
図示している。

【００２０】一方、図１９に示したようなステップ的な
利得制御を行う増幅器（高周波増幅器）と組み合わせて
用いられ、中間周波数部で利得制御を連続的に行う増幅
器（中間周波増幅器）としては、具体的な回路図の図示
は省くが、シリコンのバイポーラ・トランジスタを用い
たものが主流である。

【００２１】バイポーラ・トランジスタを用いて利得制
御を行う増幅器では、その回路構成の特徴から小信号レ
ベルにおいては比較的、広範囲でかつ直線性に優れた利
得制御を行うことが可能である。そのため、中間周波数
部で利得制御を行う増幅器では利得が直線的に変化する
のを用いて連続制御を行うようにしている。

【００２２】図２３は中間周波数部で利得制御を行う増
幅器の連続制御特性図である。図２３に示すように、小
信号レベルにおいては、利得制御幅４０ｄＢ、フラット
ネス±１ｄＢと、比較的広範囲でかつ直線性に優れた利
得制御が可能であり、高周波部でのステップ制御の各モ
ードに対して、中間周波部で連続制御を行う。記号Ｖ
_CFINEは各モードにおける微調利得制御電圧であり、記
号Ｐ_OUTは出力信号の大きさを示している。

【００２３】さらに、図２４はステップ制御と連続制御
を組み合わせた移動体通信端末送信部の利得制御特性図
である。図２２のステップ制御の各モードと図２３の連
続制御をそれぞれ組み合わせることにより、移動体通信
端末送信部において利得制御幅７０ｄＢ以上、フラット
ネス±１ｄＢの広範囲でかつ直線性の優れた利得制御が
可能となる。

【００２４】以上に説明したように、従来では移動体通
信端末送信部において、利得制御幅７０ｄＢ以上、フラ
ットネス±１ｄＢの広範囲でかつ直線性の優れた利得制
御を行うために、高周波部でステップ制御するものと中
間周波数部で連続制御するものを別個に生産し、それぞ
れの半導体チップを実装した２種類の増幅器（半導体装
置）を外部回路で接続して組み合わせていた。

【００２５】そして、その理由は、上記従来の構成で
は、入力端子１４と出力端子１５との間に電界効果トラ
ンジスタ６による直列の可変抵抗７１が一段のみ接続さ
れており、制御電圧に対する利得制御量の直線的な部分
は１５〜１８ｄＢ程度と広範囲にはとれず、利得制御幅
も３０ｄＢ程度と狭いため、移動体通信端末送信部の高
周波部のみで利得制御幅７０ｄＢ以上、フラットネス±
１ｄＢの広範囲でかつ直線性に優れた利得制御を１つの
増幅器で行うことが困難であるからである。

【００２６】

【発明が解決しようとする課題】しかしながら、上記の
ように別個の利得制御を２種類の別個の増幅器（半導体
装置）を行う場合に、以下に述べるような問題があっ
た。

【００２７】第１の問題は、高周波部での利得制御を行
う増幅器をステップ制御に用いると、直列の可変抵抗７
１が直線利得制御動作を行う利得制御電圧範囲と、並列
の可変抵抗７２，７３が直線利得制御動作を行う利得制
御電圧範囲との間に、利得制御を行えない非利得制御電
圧区間ΔＶが存在するため、利得制御電圧Ｖｃをステッ
プ状に切り替えることで、利得（減衰量）をステップ状
に切り替える場合において、利得制御電圧Ｖｃを利得
（減衰量）に対応して精度良く切り替えても高精度な利
得制御を行うことが困難であった。言い換えると、利得
（減衰量）を精度良く切り替えるには、利得制御電圧Ｖ
ｃの選択が複雑になるという問題があった。

【００２８】第２の問題は、別個の利得制御（ステップ
制御、連続制御）を併用すると、つまり、別個の利得制
御（ステップ制御、連続制御）を２種類の別個の増幅器
（半導体装置）で行うと、図２４の利得制御特性図から
も分かるようにステップ制御の各モードの切り替え時に
おいて、連続制御も同時に利得制御電圧Ｖｃの設定を変
更するため、モードの切り替えの前後で利得に差違が生
じてしまい、所望のフラットネス特性を実現できず、利
得制御の高精度化が困難になってしまう。また、マイコ
ン・ロジック部での制御電圧の設定が２種類必要で複雑
となる。さらに、移動体通信端末で回路構成が複雑にな
りスペースが大きくなってしまうという課題があった。

【００２９】本発明の第１の目的は、ステップ制御を行
う場合に高精度な利得制御を行うことができ、または制
御電圧の選択が容易な増幅器を提供することである。

【００３０】本発明の第２の目的は、１つの制御電圧に
対する利得制御を広範囲にわたって直線的に行うことが
できる増幅器を提供することである。

【００３１】

【課題を解決するための手段】第１の目的を達成するた
めに、本発明の増幅器は、信号入力部と信号出力部とを
接続する例えば電界効果トランジスタによる直列の可変
抵抗よりなる信号ラインと、信号入力部および信号出力
部と接地ラインとの間の各々に接続された並列の可変抵
抗と、可変抵抗の各々に接続された利得制御ラインと、
可変抵抗の各々に接続された基準電圧印加部と、可変抵
抗の各々に利得制御ラインを介して接続された利得制御
電圧印加部とを備えている。

【００３２】この構成によると、各可変抵抗に与える基
準電圧を適正に設定することにより、直列の可変抵抗と
並列の可変抵抗と共通の利得制御電圧を与えて、利得制
御を行う場合に、直列の可変抵抗が直線利得制御動作を
行う利得制御電圧範囲と、並列の可変抵抗が直線利得制
御動作を行う利得制御電圧範囲との間における利得制御
を行えない利得制御電圧区間を小さくすることが可能と
なり、ステップ制御を行う場合に高精度な利得制御を行
うことができ、または制御電圧の選択が容易となる。

【００３３】上記の直列の可変抵抗および並列の可変抵
抗を構成する電界効果トランジスタをすべてシングルゲ
ート型とした場合には、直列の可変抵抗および並列の可
変抵抗を構成する電界効果トランジスタのゲート幅を等
しく設定することで、直列の可変抵抗および並列の可変
抵抗の利得制御特性を同一にすることができる。

【００３４】また、直列の可変抵抗を構成する電界効果
トランジスタをマルチゲート型とすれば、利得制御幅を
増大させることができるとともに、低歪み化を図ること
ができる。

【００３５】また、直列の可変抵抗が直線利得制御動作
を行う利得制御電圧範囲と並列の可変抵抗が直線利得制
御動作を行う利得制御電圧範囲との間における利得制御
を行えない利得制御電圧区間を０．１５Ｖ未満にすれ
ば、ステップ制御を行う場合に高精度な利得制御を行う
ことができ、または制御電圧の選択が容易となる。

【００３６】また、並列の可変抵抗に対する基準電圧印
加部に印加される電圧値が、可変抵抗が直線利得制御動
作を行う利得制御電圧範囲に並列の可変抵抗が直線利得
制御動作を行う利得制御電圧範囲がスムーズに連続する
ように設定することで、ステップ制御を行う場合に高精
度な利得制御を行うことができ、または制御電圧の選択
が容易となる。

【００３７】また、並列の可変抵抗の各々の電界効果ト
ランジスタのゲートに抵抗を介して共通の基準電圧が印
加されるようにしてもよく、この場合に基準電圧源の個
数を削減できる。

【００３８】第２の目的を達成するために、本発明の増
幅器は、上記の増幅器の構成において、信号入力部と信
号出力部とを接続する、例えば電界効果トランジスタに
よる直列の可変抵抗を、少なくとも２個以上の多段構成
にしたものである。複数の直列の可変抵抗を構成する各
電界効果トランジスタの間にコンデンサを挿入する場合
もある。

【００３９】この構成によると、多段接続した少なくと
も２個以上の電界効果トランジスタによる直列の可変抵
抗の動作を、直線利得制御動作範囲分だけシフトし直列
の可変抵抗の線形動作範囲をそれぞれ足しあわせ、各モ
ードの切り替えを一つの利得制御電圧のみで行うため、
利得の差違をなくし制御電圧に対するリニアな利得制御
動作を極めて高精度に行うことが可能である。

【００４０】多段に直列接続した少なくとも２個以上の
電界効果トランジスタによる直列の可変抵抗の利得制御
動作を、直線利得制御動作範囲分だけシフトする構成と
して、直列接続した少なくとも２個以上の電界効果トラ
ンジスタの各ソースに異なった基準電圧を印加する構成
がある。このような構成では、一つの利得制御電圧で利
得制御を行うため、極めて高精度な利得制御が可能であ
る。また、利得制御動作電圧の設定を自由に変えること
が可能である。

【００４１】もう一つの構成として直列接続した少なく
とも２個以上の電界効果トランジスタの各ゲートに異な
った電圧を印加する構成がある。このような構成では、
直列の可変抵抗のための少なくとも２個以上の電界効果
トランジスタの各ソース電極に同じ基準電圧を印加して
いるため、基準電圧の変動に対しても精度良く直線的な
利得制御が可能である。また、利得制御動作電圧の設定
を自由に変えることが可能である。

【００４２】さらにその他の構成として、直列接続した
少なくとも２個以上の電界効果トランジスタに異なった
しきい値電圧を有する電界効果トランジスタを採用する
構成がある。このような構成では、一つの利得制御電圧
で利得制御を行うため、極めて高精度な利得制御が可能
である。また、直列の可変抵抗のための少なくとも２個
以上の電界効果トランジスタの各ソース電極に同じ基準
電圧を印加しているため基準電圧の変動に対しても精度
良く直線的な利得制御が可能である。さらに、電圧印加
を削減することができるため、回路構成の簡略化が可能
となる。

【００４３】上記の直列の可変抵抗および並列の可変抵
抗を構成する電界効果トランジスタをすべてシングルゲ
ート型とした場合には、直列の可変抵抗および並列の可
変抵抗を構成する電界効果トランジスタのゲート幅を等
しく設定することで、直列の可変抵抗および並列の可変
抵抗の利得制御特性を同一にすることができる。

【００４４】また、直列の可変抵抗を構成する電界効果
トランジスタをマルチゲート型とすれば、利得制御幅を
増大させることができるとともに、低歪み化を図ること
ができる。

【００４５】また、並列の可変抵抗の各々の電界効果ト
ランジスタのゲートに抵抗を介して共通の基準電圧が印
加されるようにしてもよく、この場合に基準電圧源の個
数を削減できる。

【００４６】また、出力側の直列の可変抵抗に対応した
基準電圧印加部に印加される電圧よりも、入力側の直列
の可変抵抗に対応した基準電圧印加部に印加される電圧
の方が出力側の直列の可変抵抗を、直線利得制御動作を
行う利得制御電圧範囲に相当する値だけ高く設定し、も
しくは並列の可変抵抗に対する基準電圧印加部に印加さ
れる電圧値を、直列の可変抵抗が直線利得制御動作を行
う利得制御電圧範囲に並列の可変抵抗が直線利得制御動
作を行う利得制御電圧範囲がスムーズに連続するように
設定することで、連続制御を行う場合に高精度な利得制
御を行うことができる。

【００４７】また、出力側の直列の可変抵抗に対応した
基準電圧印加部に印加される電圧よりも、入力側の直列
の可変抵抗に対応した基準電圧印加部に印加される電圧
の方を高く設定することにより、入力側の直列の可変抵
抗と出力側の直列の可変抵抗と並列の可変抵抗の歪み特
性の各劣化ポイントを分散させることができ、劣化した
歪み電力の重畳をなくすことができ、並列の可変抵抗と
の動作の併用で歪み特性の劣化を阻止することができ
る。

【００４８】以上、これらの構成により課題解決の手段
とした。

【００４９】上記第１番目の構成によって、直列の可変
抵抗と並列の可変抵抗とに各々適切な基準電圧を与える
ことにより、各可変抵抗が直線利得制御動作を行う利得
制御電圧範囲の間における利得制御を行えない利得制御
電圧区間を小さく、あるいはなくすことができるように
なる。

【００５０】上記の第２番目の構成によって直列に多段
接続した少なくとも２個以上の電界効果トランジスタで
構成される可変抵抗により、信号入力部と信号出力部と
の間の直列抵抗分が増大し、かつ多段接続した少なくと
も２個以上の電界効果トランジスタによる直列の可変抵
抗の動作を直線利得制御動作範囲分だけシフトし、直列
の可変抵抗の線形動作範囲をそれぞれ足しあわせること
により制御電圧に対するリニアな利得制御範囲を拡大す
ることが可能である。

【００５１】

【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照しながら説明する。

【００５２】図１は本発明の第１の実施の形態における
増幅器（半導体集積回路装置）の構成を示す概略ブロッ
ク図であり、図２は本発明の第１の実施の形態における
増幅器の具体的な構成を示す回路図である。この増幅器
は、１個の半導体基板（ＧａＡｓ）に集積したものであ
り、移動体通信端末送信部の高周波部において、ステッ
プ的に利得制御を行う。なお、このような構成はシリコ
ン基板でも集積が可能であり、特にシリコンで構成した
場合マイコン・ロジックも同時に集積が可能である。

【００５３】このような増幅器により、大きく利得が変
化するポイントを用いて利得のステップ制御を行い、中
間周波部における連続的（直線的）な利得制御を行う増
幅器と組み合わせて用いることで、７０ｄＢ以上の広範
囲にわたる利得制御を実現するものである。

【００５４】この増幅器は、図１および図２に示すよう
に、信号入力部である入力端子１４と信号出力部である
出力端子１５とを接続する直列の可変抵抗７１よりなる
信号ライン７４を有し、入力端子１４および出力端子１
５と接地ライン７６との間の各々に並列の可変抵抗７
２，７３が接続されている。接地ライン７６は基本電位
部であるグラウンドＧＮＤに接続されている。利得制御
ライン７５は、可変抵抗７１，７２，７３に接続されて
いる。この増幅器では、基準電圧印加部となる基準電圧
印加端子８，１２Ａ，１２Ｂが可変抵抗７１，７２，７
３の各々に接続され、基準電圧印加端子８，１２Ａ，１
２Ｂの各々に基準電圧Ｖｒｅｆ１１，Ｖｒｅｆ１２，Ｖ
ｒｅｆ１３が与えられる。また、利得制御電圧印加部と
なる利得制御電圧印加端子４が可変抵抗７１，７２，７
３の各々に利得制御ライン７５を介して接続されてい
る。なお、並列の可変抵抗７２，７３に対しては、共通
の基準電圧を与える構成であってもよい。この点は、以
下の各実施の形態でも同様である。

【００５５】上記の可変抵抗７１，７２，７３は、それ
ぞれ電界効果トランジスタ６，１，９のゲートに抵抗
７，５，１３を接続したものからなる。直列の可変抵抗
７１を構成する電界効果トランジスタ６のドレインが入
力端子１４に接続され、ソースが出力端子１５に接続さ
れている。また、入力側の並列の可変抵抗７２を構成す
る電界効果トランジスタ１のドレインがコンデンサ２を
介して入力端子１４に接続され、ソースがコンデンサ３
および接地ライン７６を介してグラウンドＧＮＤに接続
されている。また、出力側の並列の可変抵抗７３を構成
する電界効果トランジスタ９のドレインがコンデンサ１
０を介して出力端子１５に接続され、ソースがコンデン
サ１１および接地ライン７６を介してグラウンドＧＮＤ
に接続されている。

【００５６】さらに、可変抵抗７１を構成する電界効果
トランジスタ６のゲートが抵抗７および利得制御ライン
７５を介して利得制御電圧印加端子４に接続され、可変
抵抗７２を構成する電界効果トランジスタ１のソースが
利得制御ライン７５を介して利得制御電圧印加端子４に
接続され、可変抵抗７３を構成する電界効果トランジス
タ９のソースが利得制御ライン７５を介して利得制御電
圧印加端子４に接続されている。

【００５７】また、可変抵抗７１を構成する電界効果ト
ランジスタ６のソースには基準電圧印加端子８から基準
電圧Ｖｒｅｆ１１が印加され、可変抵抗７２，７３をそ
れぞれ構成する電界効果トランジスタ１，９のゲートに
は基準電圧印加端子１２Ａ，１２Ｂから、それぞれ抵抗
５，１３を介して基準電圧Ｖｒｅｆ１２，Ｖｒｅｆ１３
が印加されている。

【００５８】ここで、各コンデンサ２，３，１０，１１
は直流電圧の印加を阻止し、各抵抗７，５，１３は高周
波信号の侵入を阻止する役割をそれぞれ果たしている。

【００５９】上記の抵抗７，５，１３は高周波信号の侵
入を阻止するために、例えば以下のように下限値と上限
値が設定される。まず、下限値は１ｋΩである。その設
定理由は、アイソレーションとして２０ｄＢ以上ないと
高周波信号が侵入し、ロスが増大するなど、制御特性に
影響するからであり、上記の値に設定するとアイソレー
ションとして２０ｄＢ以上が得られる。

【００６０】また、上限値は１００ｋΩである。その設
定理由は、電界効果トランジスタのゲート・リーク電流
が例えば１μＡ流れた場合に、電界効果トランジスタの
ゲートに挿入される抵抗の抵抗値を１００ｋΩとした場
合に、その抵抗の電圧降下Ｖ _DROPがＶ_DROP＝１×１０^-6×１００×１０³＝０．１（Ｖ）となり、抵抗値が１００ｋΩを超えると、制御電圧のず
れが０．１Ｖを超え、利得制御特性に無視できない影響
を及ぼすことになるからである。

【００６１】なお、この増幅器では、利得の調整を減衰
量の調整の形態で行っており、利得を上げるための本来
の増幅機能部については図示を省略している。図２の回
路のみについて言えば減衰器として機能することにな
る。この点は、以下の各実施の形態でも同様である。

【００６２】図３は図２の増幅器において、各電界効果
トランジスタ６，１，９のしきい値電圧Ｖｔｈが−０．
７Ｖである場合において、Ｖｒｅｆ１１を１．８Ｖに設
定し、Ｖｒｅｆ１２，Ｖｒｅｆ１３をともに１．０Ｖに
設定した場合の利得制御の様子を示した特性図である。
図３（ａ）は直列の可変抵抗７１を構成する電界効果ト
ランジスタ（ＳｅｒｉｅｓＦＥＴ）６の利得制御電圧Ｖ
ｃ−利得（減衰量）特性を示している。また、図３
（ｂ）は並列の可変抵抗７２，７３を構成する電界効果
トランジスタ（ＳｈｕｎｔＦＥＴ）１，９の利得制御電
圧Ｖｃ−利得（減衰量）特性を示し、実線は２個分の特
性であり、破線は１個分の特性である。図３（ｃ）は図
３（ａ），（ｂ）の特性を合成した図２の増幅器の利得
制御電圧Ｖｃ−利得（減衰量）特性を示している。

【００６３】上記のように、各電界効果トランジスタ
６，１，９のしきい値電圧Ｖｔｈが−０．７Ｖである場
合、直列の可変抵抗７１の電界効果トランジスタ６につ
いては、利得制御電圧Ｖｃが１．１Ｖ〜１．４Ｖの範囲
で利得制御電圧Ｖｃの変化に比例して５０ｄＢ／Ｖの勾
配で１５ｄＢの範囲で利得（減衰量）が変化し、並列の
可変抵抗７２，７３の電界効果トランジスタ１，９につ
いては、利得制御電圧Ｖｃが１．４Ｖ〜１．７Ｖの範囲
で利得制御電圧Ｖｃの変化に比例して４６ｄＢ／Ｖの勾
配で１４ｄＢの範囲で利得（減衰量）が変化し、利得制
御を行わない利得制御電圧区間ΔＶが０Ｖとなる。この
場合、利得制御幅は、直列の可変抵抗７１で１５ｄＢ、
並列の可変抵抗７２，７３で１４ｄＢとなるので、合わ
せて２９ｄＢとなる。

【００６４】図４は図２に示したような移動体通信端末
送信部の高周波部で利得制御を行う第２の実施の形態の
増幅器の利得制御電圧Ｖｃに対する利得制御の特性図で
ある。

【００６５】以上のような構成の増幅器について、その
動作を説明する。携帯端末ではリチウム電池等により
３．０Ｖ程度までの電圧で駆動される。また、電界効果
トランジスタのしきい値電圧は可変抵抗が利得制御動作
を開始するバイアスを示すものであり、直列の可変抵抗
７１および並列の可変抵抗７２，７３のための電界効果
トランジスタ６，１，９のしきい値電圧は全て等しいも
のを用いる。この例では、−０．７Ｖとしている。直列
の可変抵抗７１の基準電圧印加端子８と並列の可変抵抗
７２，７３の基準電圧印加端子１２Ａ，１２Ｂにそれぞ
れ上記したような基準電圧Ｖｒｅｆ１１，Ｖｒｅｆ１
２，Ｖｒｅｆ１３を印加しておく。

【００６６】ここで、電界効果トランジスタにより形成
される可変抵抗は、ゲート・ソース間電圧ＶＧＳが電界
効果トランジスタのしきい値電圧Ｖｔｈよりも小さくな
ったときに（ＶＧＳ≦Ｖｔｈ）に完全にオフ状態にな
り、抵抗値は最大になる。また、各電界効果トランジス
タのゲート・ソース間電圧ＶＧＳはゲート電圧ＶＧとソ
ース電圧ＶＳの差（ＶＧ−ＶＳ）で表され、利得制御電
圧Ｖｃと基準電圧Ｖｒｅｆ１１，Ｖｒｅｆ１２，Ｖｒｅ
ｆ１３との組合せで抵抗値が変化することになる。その
ため、基準電圧Ｖｒｅｆ１１，Ｖｒｅｆ１２，Ｖｒｅｆ
１３の設定値を変えれば、可変抵抗における利得制御で
きる利得制御電圧Ｖｃの範囲を制御することが可能とな
る。

【００６７】そこで、直列の可変抵抗７１の基準電圧Ｖ
ｒｅｆ１１と並列の可変抵抗７２，７３の基準電圧Ｖｒ
ｅｆ１２，Ｖｒｅｆ１３をそれぞれ適切に設定すること
により、直列の可変抵抗７２の利得制御動作範囲と並列
の可変抵抗７２，７３の利得制御動作範囲との間におい
て、利得制御を行えない利得制御電圧区間ΔＶを０．１
５Ｖ未満の小さい値にすることができる。利得制御電圧
Ｖｃに対して、直列の可変抵抗７１と並列の可変抵抗７
２，７３が各々分担する利得制御範囲は、図３では直列
の可変抵抗７１が低電圧側で並列の可変抵抗７２，７３
が高電圧側であったが、逆であってもよい。

【００６８】ここで、利得制御電圧区間ΔＶが０．１５
Ｖ以上であると、不都合がある理由について説明する。
通常、５段階程度のステップ制御が多く用いられ、１ス
テップあたり、７〜８ｄＢずつ制御し、勾配が約５０ｄ
Ｂ／Ｖであることから、制御電圧は０．１５Ｖステップ
に設定される。そこで、利得制御を行えない利得制御電
圧区間ΔＶが０．１５Ｖ以上あると、制御電圧を変化さ
せても、利得が変化しないポイントが生じるため、高精
度に利得制御できないのである。

【００６９】なお、利得制御を行えない利得制御電圧区
間ΔＶの下限値は０Ｖである。なお、各制御特性が重な
っても基本的には問題はない。ただし、重なった部分は
勾配がそれだけ急になるので、上記のような５ステップ
の制御を行う場合、制御電圧の設定を変更する必要があ
る。

【００７０】以上のように、利得制御を行えない利得制
御電圧区間ΔＶを０．１５Ｖ未満の小さい値にしたこと
により、直列の可変抵抗７１の利得制御範囲と並列の可
変抵抗７２，７３の利得制御範囲をスムーズに連続する
ように接続することができ、ステップ制御において、高
精度な利得制御が可能であり、もしくは利得制御電圧Ｖ
ｃの選択が容易となる。

【００７１】利得制御電圧印加端子４に利得制御電圧Ｖ
ｃとして０〜１．１Ｖの電圧を印加した場合（図４：利
得制御電圧範囲（ａ））においては、直列の可変抵抗７
１の抵抗値Ｒ_ON（Ｔ−ＦＥＴ）は最大値、並列の可変抵
抗７２，７３の抵抗値Ｒ_ON（Ｓ−ＦＥＴ）は最小値を示
すため、入力端子１４から入力された信号は減衰し利得
の増大はなく、出力端子１５からの出力信号の大きさＰ
_OUTは最小となる。

【００７２】利得制御電圧印加端子４に１．１Ｖを超え
て電圧を印加した場合（図４：利得制御電圧範囲
（ｂ））においては、並列の可変抵抗７２，７３の抵抗
値Ｒ_ON（Ｓ−ＦＥＴ）は最小値を示したままで直列の可
変抵抗７１の抵抗値Ｒ_ON（Ｔ−ＦＥＴ）は減少し始める
ため、出力信号の大きさＰ_OUTは増大する。通常、電界
効果トランジスタによる可変抵抗が直線利得制御動作を
行う利得制御電圧範囲は０．２〜０．３Ｖ程度であり、
利得制御電圧印加端子４に１．４Ｖの電圧が印加される
まで、利得は直線的に１５ｄＢ増大する。

【００７３】利得制御電圧印加端子４に１．４Ｖの電圧
が印加されると（図４：利得制御電圧範囲（ｃ））、減
少していた直列の可変抵抗７１の抵抗値Ｒ_ON（Ｔ−ＦＥ
Ｔ）は最小値を示し、最小値を示していた並列の可変抵
抗７２，７３の抵抗値Ｒ_ON（Ｓ−ＦＥＴ）は増加し始め
るため、出力信号の大きさＰ_OUTは増大する。利得制御
電圧印加端子４に１．７Ｖの電圧が印加されるまでは、
利得は利得制御電圧１．１〜１．４Ｖの範囲（ｂ）とは
異なった感度で直線的に１４（＝２×７）ｄＢ増大す
る。

【００７４】利得制御電圧印加端子４に１．７Ｖの電圧
を印加した場合（図４：利得制御電圧範囲（ｄ））にお
いては、直列の可変抵抗７１の抵抗値Ｒ_ON（Ｔ−ＦＥ
Ｔ）は最小値を示したままで並列の可変抵抗７２，７３
の抵抗値Ｒ_ON（Ｓ−ＦＥＴ）は最大値を示すため、出力
信号の大きさＰ_OUTは最大となる。この時点でこの増幅
器の有する利得制御幅は２９ｄＢとなる。利得制御電圧
印加端子４に１．７Ｖ以上の電圧を印加しても直列の可
変抵抗７１の抵抗値Ｒ_ON（Ｔ−ＦＥＴ）は最小値、並列
の可変抵抗７２，７３の抵抗値Ｒ_ON（Ｓ−ＦＥＴ）は最
大値を示すので、出力信号の大きさＰ_OUTは最大のまま
である。

【００７５】上記のような特性を有する増幅器は、ステ
ップ制御を行う場合、利得制御電圧Ｖｃを段階的に切り
替えて、利得（減衰量）を一定ずつ段階的に切り替え、
中間周波における連続利得制御と組み合わせて利得制御
幅７０ｄＢ以上の広範囲にわたってリニア（±１ｄＢ以
下）な利得制御を実現するようにしている。

【００７６】この実施の形態によれば、直列の可変抵抗
７１と並列の可変抵抗７２，７３とに各々適切な基準電
圧Ｖｒｅｆ１１，Ｖｒｅｆ１２，Ｖｒｅｆ１３を与える
ことにより、各可変抵抗７１，７２，７３が直線利得制
御動作を行う利得制御電圧範囲の間における利得制御を
行えない利得制御電圧区間を小さく、あるいはなくすこ
とができるようになるため、利得のステップ制御を行う
際に、利得制御を高精度に行うことが可能となる。

【００７７】なお、上記実施の形態においては、各可変
抵抗を７１，７２，７３を構成する電界効果トランジス
タ６，１，９がシングルゲート型であったが、そのゲー
ト幅Ｗｇが同じもの（当然ゲート長も同じ）を用いるこ
とによって、可変抵抗７１による利得制御特性と２個の
可変抵抗７２，７３による利得制御特性を合致させるこ
とができ、合成特性の直線性をさらに良好なものとする
ことが可能である。

【００７８】以下、本発明の第２の実施の形態について
図面を参照しながら説明する。

【００７９】図５は本発明の第２の実施の形態における
増幅器の具体的な構成を示す回路図である。この増幅器
は、図２におけるシングルゲート型の電界効果トランジ
スタ６に代えて、マルチゲート（複数制御電極）型、こ
の例ではデュアルゲート型の電界効果トランジスタ６Ａ
を用い、電界効果トランジスタ６Ａの各ゲートを抵抗７
Ａ，７Ｂと利得制御ライン７５を介して利得制御電圧印
加端子４に接続したものであり、その他の構成は図２の
増幅器と同じである。

【００８０】図６は図５の増幅器において、各電界効果
トランジスタ６Ａ，１，９のしきい値電圧Ｖｔｈが−
０．７Ｖである場合において、Ｖｒｅｆ１１を１．８Ｖ
に設定し、Ｖｒｅｆ１２，Ｖｒｅｆ１３をともに１．０
Ｖに設定した場合の利得制御の様子を示した特性図であ
る。図６（ａ）は直列の可変抵抗７１を構成する電界効
果トランジスタ（ＳｅｒｉｅｓＦＥＴ）６の利得制御電
圧Ｖｃ−利得（減衰量）特性を示している。また、図６
（ｂ）は並列の可変抵抗７２，７３を構成する電界効果
トランジスタ（ＳｈｕｎｔＦＥＴ）１，９の利得制御電
圧Ｖｃ−利得（減衰量）特性を示し、実線は２個分の特
性であり、破線は１個分の特性である。図６（ｃ）は図
６（ａ），（ｂ）の特性を合成した図６の増幅器の利得
制御電圧Ｖｃ−利得（減衰量）特性を示している。

【００８１】上記のように、各電界効果トランジスタ
６，１，９のしきい値電圧Ｖｔｈが−０．７Ｖである場
合、直列の可変抵抗７１の電界効果トランジスタ６につ
いては、利得制御電圧Ｖｃが１．１Ｖ〜１．４Ｖの範囲
で利得制御電圧Ｖｃの変化に比例して６０ｄＢ／Ｖの勾
配で１８ｄＢの範囲で利得（減衰量）が変化し、並列の
可変抵抗７２，７３の電界効果トランジスタ１，９につ
いては、利得制御電圧Ｖｃが１．４Ｖ〜１．７Ｖの範囲
で利得制御電圧Ｖｃの変化に比例して４６ｄＢ／Ｖの勾
配で１４ｄＢの範囲で利得（減衰量）が変化し、利得制
御を行わない利得制御電圧区間ΔＶが０Ｖとなる。この
場合、利得制御幅は、直列の可変抵抗７１で１８ｄＢ、
並列の可変抵抗７２，７３で１４ｄＢとなるので、合わ
せて３２ｄＢとなる。

【００８２】この実施の形態によれば、可変抵抗７１を
構成する電界効果トランジスタ６Ａとして、デュアルゲ
ート型のものを用いたので、利得制御幅が３ｄＢ程度拡
大し、歪み特性が３ｄＢｃ程度の改善される。以上のよ
うに、可変抵抗７１を構成する電界効果トランジスタ６
Ａとして、マルチゲート型の電界効果トランジスタを用
いることによって、利得制御幅の拡大と低歪み化を図る
ことができる。その他の効果は、シングルゲート型の電
界効果トランジスタ６を用いた増幅器と同様である。

【００８３】以下、本発明の第３の実施の形態について
図面を参照しながら説明する。

【００８４】図７は本発明の第３の実施の形態における
増幅器（半導体集積回路装置）の構成を示す概略ブロッ
ク図であり、図８は本発明の第３の実施の形態における
増幅器の具体的な構成を示す回路図である。この増幅器
は、１個の半導体基板（ＧａＡｓ）に集積したものであ
る。なお、このような構成はシリコン基板でも集積が可
能であり、特にシリコンで構成した場合マイコン・ロジ
ックも同時に集積が可能である。

【００８５】このような増幅器により、利得がリニアに
変化する領域を用いて利得の連続制御を行うことで、直
列の可変抵抗が１個の場合に比べて、広範囲にわたって
リニアリティに優れた利得制御を実現することができ
る。その結果、中間周波部における増幅器の利得制御と
組み合わせなくても単独で広範囲にわたってリニアリテ
ィに優れた利得制御を実現することが可能となる。直列
の可変抵抗の個数を多くすることにより、７０ｄＢ以上
の広範囲にわたってリニアリティに優れた利得制御を実
現することも可能となる。

【００８６】この増幅器は、図７および図８に示すよう
に、信号入力部である入力端子３４と信号出力部である
出力端子３５とを接続する少なくとも２個以上の直列の
可変抵抗５１，５２よりなる信号ライン５５を有し、入
力端子３４および出力端子３５と接地ライン５７との間
の各々に並列の可変抵抗５３，５４が接続されている。
接地ライン５７は基本電位部であるグラウンドＧＮＤに
接続されている。利得制御ライン５６は、可変抵抗５
１，５２，５３，５４に接続されている。この増幅器で
は、基準電圧印加部となる基準電圧印加端子２３，２
７，３１，３３が可変抵抗５１，５２，５３，５４の各
々に接続され、基準電圧印加端子２３，２７，３１，３
３の各々に基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ
３，Ｖｒｅｆ４が与えられる。また、利得制御電圧印加
部となる利得制御電圧印加端子１９が可変抵抗５１，５
２，５３，５４の各々に利得制御ライン５６を介して接
続されている。なお、並列の可変抵抗５３，５４に対し
ては、共通の基準電圧を与える構成であってもよい。こ
の点は、以下の各実施の形態でも同様である。

【００８７】上記の可変抵抗５１，５２，５３，５４
は、それぞれ少なくとも電界効果トランジスタ２１，２
５，１６，２８のゲートに抵抗２２，２６，２０，３２
を接続したものからなる。入力側の直列の可変抵抗５１
を構成する電界効果トランジスタ２１のドレインが入力
端子３４に接続され、ソースがコンデンサ２４の一端に
接続されている。出力側の直列の可変抵抗５２を構成す
る電界効果トランジスタ２５のドレインがコンデンサ２
４の他端に接続され、ソースが出力端子３５に接続され
ている。また、入力側の並列の可変抵抗５３を構成する
電界効果トランジスタ１６のドレインがコンデンサ１７
を介して入力端子３４に接続され、ソースがコンデンサ
１８および接地ライン５７を介してグラウンドＧＮＤに
接続されている。また、出力側の並列の可変抵抗５４を
構成する電界効果トランジスタ２８のドレインがコンデ
ンサ２９を介して出力端子３５に接続され、ソースがコ
ンデンサ３０および接地ライン５７を介してグラウンド
ＧＮＤに接続されている。

【００８８】さらに、可変抵抗５１を構成する電界効果
トランジスタ２１のゲートが抵抗２２および利得制御ラ
イン５６を介して利得制御電圧印加端子１９に接続さ
れ、可変抵抗５２を構成する電界効果トランジスタ２５
のゲートが抵抗２６および利得制御ライン５６を介して
利得制御電圧印加端子１９に接続され、可変抵抗５３を
構成する電界効果トランジスタ１６のソースが利得制御
ライン５６を介して利得制御電圧印加端子１９に接続さ
れ、可変抵抗５４を構成する電界効果トランジスタ２８
のソースが利得制御ライン５６を介して利得制御電圧印
加端子１９に接続されている。

【００８９】また、可変抵抗５１，５２をそれぞれ構成
する電界効果トランジスタ２１，２５のソースには基準
電圧印加端子２３，２７から基準電圧Ｖｒｅｆ１，Ｖｒ
ｅｆ２が印加され、可変抵抗５３，５４をそれぞれ構成
する電界効果トランジスタ１６，２８のゲートには基準
電圧印加端子３１，３３から、それぞれ抵抗２０，３２
を介して基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４が印加されて
いる。

【００９０】ここで、各コンデンサ１７，１８，２４，
２９，３０は直流電圧の印加を阻止し、各抵抗２０，２
２，２６，３２は高周波信号の侵入を阻止する役割をそ
れぞれ果たしている。

【００９１】上記の抵抗２０，２２，２６，３２は高周
波信号の侵入を阻止するために、例えば以下のように下
限値と上限値が設定される。まず、下限値は１ｋΩであ
る。その設定理由は、アイソレーションとして２０ｄＢ
以上ないと高周波信号が侵入し、ロスが増大するなど、
制御特性に影響するからであり、上記の値に設定すると
アイソレーションとして２０ｄＢ以上が得られる。

【００９２】また、上限値は１００ｋΩである。その設
定理由は、電界効果トランジスタのゲート・リーク電流
が例えば１μＡ流れた場合に、電界効果トランジスタの
ゲートに挿入される抵抗の抵抗値を１００ｋΩとした場
合に、その抵抗の電圧降下Ｖ _DROPがＶ_DROP＝１×１０^-6×１００×１０³＝０．１（Ｖ）となり、抵抗値が１００ｋΩを超えると、制御電圧のず
れが０．１Ｖを超え、利得制御特性に無視できない影響
を及ぼすことになるからである。

【００９３】なお、この増幅器では、利得の調整を減衰
量の調整の形態で行っており、利得を上げるための本来
の増幅機能部については図示を省略している。図８の回
路のみについて言えば減衰器として機能することにな
る。この点は以下の各実施の形態でも同様である。

【００９４】図９は図８の増幅器において、各電界効果
トランジスタ２１，２５，１６，２８のしきい値電圧Ｖ
ｔｈが−０．７Ｖである場合において、Ｖｒｅｆ１を
１．９Ｖに設定し、Ｖｒｅｆ２を１．６Ｖに設定し、Ｖ
ｒｅｆ３，Ｖｒｅｆ４をともに１．１Ｖに設定した場合
の利得制御の様子を示した特性図である。図９（ａ）は
直列の可変抵抗５２を構成する電界効果トランジスタ
（ＳｅｒｉｅｓＦＥＴ）２５の利得制御電圧Ｖｃ１−利
得（減衰量）特性を示している。また、図９（ｂ）は直
列の可変抵抗５１を構成する電界効果トランジスタ（Ｓ
ｅｒｉｅｓＦＥＴ）２１の利得制御電圧Ｖｃ１−利得
（減衰量）特性を示している。また、図９（ｃ）は並列
の可変抵抗５３，５４を構成する電界効果トランジスタ
（ＳｈｕｎｔＦＥＴ）１６，２８の利得制御電圧Ｖｃ１
−利得（減衰量）特性を示し、実線は２個分の特性であ
り、破線は１個分の特性である。図９（ｄ）は図９
（ａ），（ｂ），（ｃ）の特性を合成した図８の増幅器
の利得制御電圧Ｖｃ１−利得（減衰量）特性を示してい
る。

【００９５】上記のように、各電界効果トランジスタ２
１，２５，１６，２８のしきい値電圧Ｖｔｈが−０．７
Ｖである場合、直列の可変抵抗５２の電界効果トランジ
スタ２５については、利得制御電圧Ｖｃ１が０．９Ｖ〜
１．２Ｖの範囲で利得制御電圧Ｖｃ１の変化に比例して
５０ｄＢ／Ｖの勾配で１５ｄＢの範囲で利得（減衰量）
が変化し、直列の可変抵抗５１の電界効果トランジスタ
２１については、利得制御電圧Ｖｃ１が１．２Ｖ〜１．
５Ｖの範囲で利得制御電圧Ｖｃ１の変化に比例して５０
ｄＢ／Ｖの勾配で１５ｄＢの範囲で利得（減衰量）が変
化し、並列の可変抵抗５３，５４の電界効果トランジス
タ１６，２８については、利得制御電圧Ｖｃ１が１．５
Ｖ〜１．８Ｖの範囲で利得制御電圧Ｖｃ１の変化に４６
ｄＢ／Ｖの勾配で１４ｄＢの範囲で比例して利得（減衰
量）が変化し、利得制御を行わない利得制御電圧区間は
実質的になくなっている。この場合、利得制御幅は、直
列の可変抵抗５１で１５ｄＢ、直列の可変抵抗５２で１
５ｄＢ、並列の可変抵抗５３，５４で１４ｄＢとなるの
で、合わせて４４ｄＢとなり、直列の可変抵抗が１個の
場合に比べて広い可変幅の利得制御特性が得られ、直列
の可変抵抗の個数を増加させることにより、７０ｄＢ以
上の範囲の利得制御を行うことも可能となる。

【００９６】図１０は図８に示したような移動体通信端
末送信部の高周波部で利得制御を行う第３の実施の形態
の増幅器の利得制御電圧Ｖｃ１に対する利得制御の特性
図である。

【００９７】以上のような構成の増幅器について、その
動作を説明する。携帯端末ではリチウム電池等により
３．０Ｖ程度までの電圧で駆動される。また、電界効果
トランジスタのしきい値電圧は可変抵抗が利得制御動作
を開始するバイアスを示すものであり、直列の可変抵抗
５１，５２および並列の可変抵抗５３，５４のための電
界効果トランジスタのしきい値電圧は全て等しいものを
用いる。この例では、−０．７Ｖとしている。

【００９８】直列の可変抵抗５１，５２の基準電圧印加
端子２３，２７にそれぞれ異なった基準電圧Ｖｒｅｆ
１，Ｖｒｅｆ２を印加し、また並列の可変抵抗５３，５
４の基準電圧印加端子３１，３３に同一の基準電圧Ｖｒ
ｅｆ３，Ｖｒｅｆ４を印加しておく。直列の可変抵抗５
１，５２の基準電圧印加端子２３，２７に印加する基準
電圧Ｖｒｅｆ１，Ｖｒｅｆ２は、入力側の基準電圧印加
端子２３に印加する基準電圧Ｖｒｅｆ１の方が出力側の
基準電圧印加端子２７に印加する基準電圧Ｖｒｅｆ２に
比べ、直線利得制御動作を行う利得制御電圧範囲（０．
２〜０．３Ｖ）相当だけ高いものとする。

【００９９】上記の各基準電圧Ｖｒｅｆ１，Ｖｒｅｆ
２，Ｖｒｅｆ３，Ｖｒｅｆ４は、直列の可変抵抗５１，
５２，５３，５４による直線利得制御動作範囲が実質的
に連続していると見なせる状態に設定すればよい。以下
の実施の形態でも同様である。

【０１００】ここで、電界効果トランジスタにより形成
される可変抵抗は、ゲート・ソース間電圧ＶＧＳが電界
効果トランジスタのしきい値電圧Ｖｔｈよりも小さくな
ったときに（ＶＧＳ≦Ｖｔｈ）に完全にオフ状態にな
り、抵抗値は最大になる。また、各電界効果トランジス
タのゲート・ソース間電圧ＶＧＳはゲート電圧ＶＧとソ
ース電圧ＶＳの差（ＶＧ−ＶＳ）で表され、利得制御電
圧Ｖｃ１と基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ
３，Ｖｒｅｆ４との組合せで抵抗値が変化することにな
る。そのため、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒ
ｅｆ３，Ｖｒｅｆ４の設定値を変えれば、可変抵抗にお
ける利得制御できる利得制御電圧Ｖｃ１の範囲を制御す
ることが可能となる。

【０１０１】そこで、直列の可変抵抗５１，５２の基準
電圧Ｖｒｅｆ１，Ｖｒｅｆ２と並列の可変抵抗５３，５
４の基準電圧Ｖｒｅｆ３，Ｖｒｅｆ４をそれぞれ適切に
設定することにより、直列の可変抵抗５１，５２の各々
の利得制御動作範囲と並列の可変抵抗５３，５４の利得
制御動作範囲との間において、利得制御を行えない利得
制御電圧区間を０．１５Ｖ未満の小さい値にすることが
できる。利得制御電圧Ｖｃ１に対して、直列の可変抵抗
５１，５２と並列の可変抵抗５３，５４が各々分担する
利得制御電圧Ｖｃ１の範囲は、図９では直列の可変抵抗
５２が低電圧側で、直列の可変抵抗５１が中間電圧側
で、並列の可変抵抗５３，５４が高電圧側であったが、
その順序は逆であってもよく、任意に設定することが可
能である。

【０１０２】ここで、利得制御電圧区間ΔＶが０．１５
Ｖ以上であると、不都合がある理由について説明する。
通常、５段階程度のステップ制御が多く用いられ、１ス
テップあたり、７〜８ｄＢずつ制御し、勾配が約５０ｄ
Ｂ／Ｖであることから、制御電圧は０．１５Ｖステップ
に設定される。そこで、利得制御を行えない利得制御電
圧区間ΔＶが０．１５Ｖ以上あると、制御電圧を変化さ
せても、利得が変化しないポイントが生じるため、高精
度に利得制御できないのである。

【０１０３】なお、利得制御を行えない利得制御電圧区
間ΔＶの下限値は０Ｖである。なお、各制御特性が重な
っても基本的には問題はない。ただし、重なった部分は
勾配がそれだけ急になるので、上記のような５ステップ
の制御を行う場合、制御電圧の設定を変更する必要があ
る。

【０１０４】以上のように、利得の連続制御を行う場合
において、直列の可変抵抗５１の基準電圧Ｖｒｅｆ１
と、直列の可変抵抗５２の基準電圧Ｖｒｅｆ２と、並列
の可変抵抗５３，５４の基準電圧Ｖｒｅｆ３，Ｖｒｅｆ
４をそれぞれ適切に設定することにより、直列の可変抵
抗５１，５２と並列の可変抵抗５３，５４の利得制御動
作範囲をスムーズに連続するように接続し、一つの利得
制御電圧で広範囲にわたって直線的に優れた利得制御を
行うことが可能である。したがって、携帯端末の高周波
部において、一つの半導体装置で７０ｄＢ以上の利得制
御をフラットネス±１ｄＢの線形性で行うことも可能と
なる。その結果、利得制御の高精度化が容易で、かつ回
路構成の簡略化、省スペース化を達成することが可能と
なる。

【０１０５】ここで、電界効果トランジスタのしきい値
電圧Ｖｔｈがすべて−０．７Ｖであるとすると、基準電
圧Ｖｒｅｆ１は１．９Ｖに設定され、基準電圧Ｖｒｅｆ
２は１．６Ｖに設定され、基準電圧Ｖｒｅｆ３，Ｖｒｅ
ｆ４はともに１．１Ｖに設定される。

【０１０６】利得制御電圧印加端子１９に０〜０．９Ｖ
の電圧を印加した場合（図１０：利得制御電圧範囲
（ａ））には、直列の可変抵抗５１，５２の抵抗値Ｒ_ON
（Ｔ−ＦＥＴ２１），Ｒ_ON（Ｔ−ＦＥＴ２５）は最大
値、並列の可変抵抗５３，５４の抵抗値Ｒ_ON（Ｓ−ＦＥ
Ｔ１６，２８）は最小値を示すため、入力端子３４から
入力された信号は減衰し利得の増大はなく、出力端子３
５で出力信号の大きさＰ_OUTが最小となる。

【０１０７】利得制御電圧印加端子１９に０．９Ｖを超
えて電圧を印加した場合（図１０：利得制御電圧範囲
（ｂ））には、並列の可変抵抗５３，５４の抵抗値Ｒ_ON
（Ｓ−ＦＥＴ１６，２８）は最小値を、入力側の直列の
可変抵抗５１の抵抗値Ｒ_ON（Ｔ−ＦＥＴ２１）は最大値
をそれぞれ示したままで出力側の直列の可変抵抗５２の
抵抗値Ｒ_ON（Ｔ−ＦＥＴ２５）は減少し始めるため、出
力信号の大きさＰ_OUTは増大する。通常、電界効果トラ
ンジスタによる可変抵抗が直線利得制御動作を行う利得
制御電圧範囲は０．２〜０．３Ｖ程度であり、利得制御
電圧印加端子１９に１．２Ｖの電圧が印加されるまで、
利得は直線的に１５ｄＢ増大する。

【０１０８】利得制御電圧印加端子１９に１．２Ｖの電
圧が印加されると（図１０：利得制御電圧範囲
（ｃ））、減少していた出力側の直列の可変抵抗５２の
抵抗値Ｒ_ON（Ｔ−ＦＥＴ２５）は最小値を示し、最大値
を示していた入力側の直列の可変抵抗５１の抵抗値Ｒ_ON
（Ｔ−ＦＥＴ２１）は減少し始めるため、感度を同様に
して出力信号の大きさＰ_OUTは増大する。ここで、並列
の可変抵抗５３，５４の抵抗値Ｒ_ON（Ｓ−ＦＥＴ１６，
２８）は最小値をそれぞれ示したままである。

【０１０９】利得制御電圧印加端子１９に１．５Ｖの電
圧が印加されると（図１０：利得制御電圧範囲
（ｄ））、減少していた入力側の直列の可変抵抗５１の
抵抗値Ｒ_ON（Ｔ−ＦＥＴ２１）は出力側の直列の可変抵
抗５２の抵抗値Ｒ_ON（Ｔ−ＦＥＴ２５）と同様に最小値
を示し、最小値を示していた並列の可変抵抗５３，５４
の抵抗値Ｒ_ON（Ｓ−ＦＥＴ１６，２８）は増加し始める
ため、出力信号の大きさＰ_OUTは０．９〜１．５Ｖまで
の電圧範囲とは異なった感度で直線的に１４ｄＢ増大す
る。

【０１１０】利得制御電圧印加端子１９に１．８Ｖの電
圧を印加した場合（図１０：利得制御電圧範囲（ｅ））
には、直列の可変抵抗５１，５２の抵抗値Ｒ_ON（Ｔ−Ｆ
ＥＴ２１），Ｒ_ON（Ｔ−ＦＥＴ２５）は最小値を示した
ままで並列の可変抵抗５３，５４の抵抗値Ｒ_ON（Ｓ−Ｆ
ＥＴ１６，２８）は最大値を示すため、出力信号の大き
さＰ_OUTは最大となる。この時点でこの増幅器の有する
利得制御幅は４４ｄＢとなる。利得制御電圧印加端子１
９に１．８Ｖ以上の電圧を印加しても直列の可変抵抗５
１，５２の抵抗値Ｒ_ON（Ｔ−ＦＥＴ２１），Ｒ_ON（Ｔ−
ＦＥＴ２５）は最小値、並列の可変抵抗５３，５４の抵
抗値Ｒ_ON（Ｓ−ＦＥＴ１６，２８）は最大値を示すの
で、出力信号の大きさＰ_OUTは最大のままである。

【０１１１】以上のように、この実施の形態によれば、
電界効果トランジスタによる直列の可変抵抗５１，５２
をコンデンサ２４を介して多段に接続し、直列の可変抵
抗５１，５２の動作を直線利得制御動作範囲分だけシフ
トすることにより、直列の可変抵抗５１，５２の線形動
作範囲をそれぞれ足しあわせることができるため、制御
電圧に対する利得制御量を広範囲にわたってリニアにす
ることが可能である。この直列の可変抵抗５１，５２の
直線利得制御動作範囲分だけのシフトは外部のマイコン
から基準電圧を調整することで可能である。

【０１１２】また、ＣＤＭＡ方式では各信号に符号を付
け、同じ時間、同じ周波数上でこれらを取り扱うため、
デバイスの歪み特性が極めて重要になる。特にこの実施
の形態のように、電界効果トランジスタによる直列の可
変抵抗５１，５２の直線利得制御動作範囲分だけのシフ
ト動作において、出力側の直列の可変抵抗５２を入力側
の直列の可変抵抗５１より利得制御電圧Ｖｃ１に対して
先行動作させることにより、入力側の直列の可変抵抗５
１と出力側の直列の可変抵抗５２および並列の可変抵抗
５３，５４の歪み特性の各劣化ポイントを分散させるこ
とができ、劣化した歪み電力の重畳をなくすことができ
るため、並列の可変抵抗５３，５４との動作の併用で歪
み特性の劣化を阻止することが可能である。図１１に示
すように、同様の構成で直列の可変抵抗５１，５２を同
時に動作させる場合に比べ、歪み特性は９００ｋＨｚ離
調の場合の隣接チャンネル漏洩電力（ＡＣＰ９００ｋＨ
ｚ）で約４ｄＢｃ程度の低歪み動作が可能である。

【０１１３】なお、上記実施の形態では、電界効果トラ
ンジスタによる直列の可変抵抗５１，５２のシフト動作
において、出力側の直列の可変抵抗５２を入力側の直列
の可変抵抗５１より利得制御電圧Ｖｃ１に対して先行動
作させたが、逆に入力側の直列の可変抵抗５１を先行動
作させても同様の特性を得ることが可能である。このこ
とによりマイコン・ロジックによる制御電圧の設定の自
由度が大きくなる。

【０１１４】また、上記実施の形態では入力側の直列の
可変抵抗５１の基準電圧印加端子２３と出力側の直列の
可変抵抗５２の基準電圧印加端子２７および並列の可変
抵抗５３，５４の基準電圧印加端子３１，３３をそれぞ
れ設けたが、図１２に示すようにバイアス抵抗３８，３
９，４０により基準電圧印加を行ってもよい。この場
合、基準電圧印加端子は一つしか用いないため、回路の
簡略化が可能である。バイアス抵抗３８，３９，４０は
高周波信号の侵入を阻止する役割をそれぞれ果たしてい
る。上記のバイアス抵抗３８，３９，４０は高周波信号
の侵入を阻止するために、５ｋΩ程度以上１００ｋΩ以
下の抵抗値に設定されている。

【０１１５】バイアス抵抗３８，３９，４０が５ｋΩ程
度以上１００ｋΩ以下の抵抗値に設定されていることの
理由について、以下に説明する。

【０１１６】まず、下限値が５ｋΩ程度であることにつ
いては以下のとおりである。バイアス抵抗３８と電界効
果トランジスタ２５は並列に接続されており、電界効果
トランジスタ２５の可変抵抗値で利得制御される。今、
バイアス抵抗３８が５ｋΩより小さい場合、電界効果ト
ランジスタ２５の抵抗値を大きくしても、バイアス抵抗
３８と電界効果トランジスタ２５の並列回路の両端子間
の抵抗としては５ｋΩ程度で、それより大きくならない
ため、利得制御幅が小さくなり、高精度に利得制御でき
ない。つまり、高周波信号の侵入を阻止できない。ま
た、バイアス抵抗３９，４０も小さい値だと高周波信号
がグラウンドへパスするため、５ｋΩ以上（アイソレー
ション４０ｄＢ以上）必要である。また、基準電圧Ｖｒ
ｅｆ１が３Ｖの場合、各バイアス抵抗３８，３９，４０
に流れる電流は、Ｉ＝３Ｖ／１５ｋΩ＝２００μＡ以上となり、電力消費が大きくなってしまう。

【０１１７】一方、上限値が１００ｋΩであることにつ
いては以下のとおりである。基準電圧Ｖｒｅｆ１が３Ｖ
の場合、各バイアス抵抗３８，３９，４０に流れる電流
は、Ｉ＝３Ｖ／３００ｋΩ＝１０μＡである。今、バイアス抵抗３８の両端の電圧は、Ｖ＝１０μＡ×１００ｋΩ＝１Ｖである。このとき、電界効果トランジスタのリーク電流
が１μＡ流れ込んだとすると、１μＡ×１００ｋΩ＝
０．１Ｖのバイアス変動が生じてしまい、利得制御特性
がずれて、精度よく利得制御を行えない。

【０１１８】さらに、上記第３の実施の形態では直列の
可変抵抗５１，５２のための電界効果トランジスタの各
ソース電極に異なる電圧が印加できるように、それぞれ
に基準電圧印加端子２３，２７を施したが、代わりに図
１３および図１４に示すように、直列の可変抵抗５１，
５２のための電界効果トランジスタの各ゲートに直線利
得制御動作範囲分だけ異なる利得制御電圧Ｖｃ１，Ｖｃ
２が印加できるように、それぞれ利得制御電圧印加部４
２，１９を設けてもよい（第４の実施の形態）。なお、
図１３において、５８は第１利得制御ライン、５９は第
２利得制御ラインである。

【０１１９】この場合、利得制御電圧印加部４２には利
得制御電圧印加部１９より、直線利得制御動作範囲分だ
け高い電圧差で利得制御電圧Ｖｃ１，Ｖｃ２を印加すれ
ばよく、従来の別個の利得制御デバイスを複数用いた場
合のように複雑な電圧設定を不要とする。また、直列の
可変抵抗５１，５２のための電界効果トランジスタ２
１，２５の各ソース電極に同じ基準電圧Ｖｒｅｆ１を印
加しているため基準電圧Ｖｒｅｆ１の変動に対しても精
度良く直線的な利得制御が可能である。基準電圧印加端
子２３と直列の可変抵抗５１，５２のための電界効果ト
ランジスタ２１，２５の各ソース電極間に接続された抵
抗４１は高周波信号ブロックの役割を果たすものであ
り、５ｋΩ程度以上１００ｋΩ以下の抵抗値に設定され
ている。

【０１２０】抵抗４１が５ｋΩ程度以上１００ｋΩ以下
の抵抗値に設定されていることの理由について、以下に
説明する。

【０１２１】まず、下限値が５ｋΩ程度であることにつ
いては以下のとおりである。抵抗４１と電界効果トラン
ジスタ２５は並列に接続されており、電界効果トランジ
スタ２５の可変抵抗値で利得制御される。今、抵抗４１
が５ｋΩより小さい場合、電界効果トランジスタ２５の
抵抗値を大きくしても、抵抗４１と電界効果トランジス
タ２５の並列回路の両端子間の抵抗としては５ｋΩ程度
で、それより大きくならないため、利得制御幅が小さく
なり、高精度に利得制御できない。つまり、高周波信号
の侵入を阻止できない。

【０１２２】一方、上限値が１００ｋΩであることにつ
いては以下のとおりである。電界効果トランジスタのリ
ーク電流が流れ込んだ場合（１μＡ程度）、抵抗４１の
両端の電位差はＶ＝１μＡ×１００ｋΩ＝０．１Ｖを超えることとなり、バイアス変化が生じ、精度良く利
得制御を行えなくなる。

【０１２３】同様に図１５に示すように、直列の可変抵
抗５１，５２のための電界効果トランジスタ２１，２５
の各ゲートに直線利得制御動作範囲分だけ異なる電圧が
印加できるように、それぞれバイアス抵抗３６，３７を
設けてもよい。この場合、利得制御電圧Ｖｃ１を一つ用
いるだけなので、マイコン・ロジックの設定が簡略化さ
れ、また直列の可変抵抗５１，５２のための電界効果ト
ランジスタ２１，２５の各ソース電極に同じ基準電圧を
印加しているため、基準電圧の変動に対しても精度良く
直線的な利得制御が可能である。また、基準電圧に関し
ても、バイアス抵抗４１，３９，４０により基準電圧印
加を行ってもよい。この場合、基準電圧印加端子は一つ
しか用いないため、回路の簡略化が可能である。バイア
ス抵抗４１，３９，４０は高周波信号の侵入を阻止する
役割をそれぞれ果たしている。上記のバイアス抵抗４
１，３９，４０は高周波信号の侵入を阻止するために５
ｋΩ程度以上１００ｋΩ以下の抵抗値に設定している。
上記の抵抗値範囲の設定理由は、図１２に関して説明し
たのと同じである。

【０１２４】また同様に、上記第３の実施の形態では、
直列の可変抵抗５１，５２のための電界効果トランジス
タ２１，２５の各ソース電極に異なる電圧を印加できる
ように、それぞれに基準電圧印加端子２３，２７を施し
たが、図１６または図１７に示すように、直列の可変抵
抗５１，５２のための各電界効果トランジスタ２１，２
５に対して、同基準電圧および同利得制御電圧を印加
し、各電界効果トランジスタ２１，２５に直線利得制御
動作を行う利得制御電圧範囲相当だけ異なるしきい値電
圧の電界効果トランジスタを用いてシフト動作を行わせ
てもよい（第５の実施の形態）。この場合、プロセス工
程数が多くなる反面、図１６および図１７に示すような
回路構成となり、電圧印加端子を削減することができ簡
略化が可能となる。また、直列の可変抵抗５１，５２の
ための電界効果トランジスタ２１，２５の各ソース電極
に同じ基準電圧を印加しているため、基準電圧の変動に
対しても精度良く直線的な利得制御が可能である。基準
電圧印加端子２３と直列の可変抵抗５１，５２のための
電界効果トランジスタ２１，２５の各ソース電極間に接
続された抵抗４１は高周波信号の侵入を阻止する役割を
それぞれ果たしている。

【０１２５】さらに、図１８に示すように、基準電圧に
おいてバイアス抵抗４１，３９，４０により基準電圧印
加を行ってもよい。この場合、基準電圧印加端子は一つ
しか用いないため、回路の簡略化がさらに可能である。
バイアス抵抗４１，３９，４０は基準電圧のバイアス抵
抗および高周波信号の侵入を阻止する役割をそれぞれ果
たしている。

【０１２６】なお、上記実施の形態では、電界効果トラ
ンジスタによる入力側の直列の可変抵抗５１と出力側の
直列の可変抵抗５２の２個の可変抵抗を多段接続した構
成を用いたが、それ以上の複数個の可変抵抗を多段接続
してもよく、直列多段接続する可変抵抗の数を多くすれ
ばする程、直列の可変抵抗の線形動作範囲をそれぞれ足
しあわせることができるため、制御電圧に対するリニア
な信号制御範囲の拡大が可能である。

【０１２７】また、上記実施の形態では、各可変抵抗５
１，５２，５３，５４のための各電界効果トランジスタ
２１，２５，１６，２８のドレイン−ソース電極間には
並列に何も接続せずに用いたが、各電界効果トランジス
タ２１，２５，１６，２８の固有の抵抗値のバラツキを
抑制するためおよび、可変抵抗範囲を制御するために、
電界効果トランジスタ２１，２５，１６，２８のドレイ
ン−ソース電極間に並列に抵抗等を接続して用いてもよ
い。このことにより各可変抵抗のもつ利得制御量が安定
し、極めて高精度な利得制御が可能となる。

【０１２８】また、上記実施の形態では、各可変抵抗５
１，５２，５３，５４のための各電界効果トランジスタ
２１，２５，１６，２８のゲートの本数をそれぞれ一本
で構成しているが、それ以上の複数本のゲート（マルチ
ゲートタイプ）を用いてもよく、用いるゲートの本数を
多くすればする程、高利得となり、また高い入力信号で
あっても歪み特性の劣化を抑えた利得制御が可能とな
る。

【０１２９】また、可変抵抗５１，５２，５３，５４を
構成する電界効果トランジスタ２１，２５，１６，２８
がすべてシングルゲート型である場合において、各電界
効果トランジスタ２１，２５，１６，２８のゲート幅は
同一に設定する必要はないが、同一にした場合には、２
個の並列の可変抵抗５３，５４の合成の利得制御特性と
直列の各可変抵抗５１，５２の各々の利得制御特性とを
合致させることが可能であり、利得制御の直線性を極め
て良好とすることができる。

【０１３０】さらに、上記実施の形態では、各可変抵抗
５１，５２，５３，５４のために各電界効果トランジス
タ２１，２５，１６，２８を用いた場合を示したが、本
発明はこれに限ることなく、たとえばダイオード等の素
子であってもよい。

【０１３１】また、直列の可変抵抗を２以上有する、第
３以降の各の実施の形態の増幅器のような回路構成によ
ると、利得の連続制御を行えるだけでなく、利得のステ
ップ制御を行うことも可能であり、この場合に第１また
は第２の実施の形態のように、中間周波部の連続制御と
組み合わせることもできる。このようにすると、第１ま
たは第２の実施の形態のものに比べて、ステップ制御の
利得制御範囲が広がる結果、全体としての利得制御範囲
をさらに広げることができる。

【０１３２】なお、これらの増幅器は、ＣＤＭＡ方式だ
けでなく、様々な移動体通信方式（ＰＤＧ，ＧＳＭ，Ｐ
ＣＳ，Ｗｉｄｅｂａｎｄ−ＣＤＭＡ，ＤＣＳ，ＰＨＳな
ど）に用いることができる。

【０１３３】

【発明の効果】本発明の増幅器によれば、移動体通信端
末送信部の高周波部等において、直列の可変抵抗と並列
の可変抵抗とに各々適切な基準電圧を与えることによ
り、各可変抵抗が直線利得制御動作を行う利得制御電圧
範囲の間における利得制御を行えない利得制御電圧区間
を小さく、あるいはなくすことができるようになるた
め、利得のステップ制御を行う際に、利得制御を高精度
に行うことが可能となる。

【０１３４】また、本発明のもう一つの増幅器によれ
ば、移動体通信端末送信部の高周波部等において、少な
くとも２個以上の電界効果トランジスタによる直列の可
変抵抗を多段に接続し、多段接続した直列の可変抵抗の
動作を直線利得制御動作範囲分だけシフトさせ、利得制
御電圧に対する直列の可変抵抗の線形動作範囲をそれぞ
れ足し合わせ、各モードの切り替えを一つの利得制御電
圧のみで行うため、利得の差違をなくし制御電圧に対す
るリニア（フラットネス±１ｄＢ）な利得制御動作を広
範囲にわたって極めて高精度に行うことができる優れた
増幅器を実現することができる。そして、直列の可変抵
抗の接続段数を増加させることにより制御電圧に対する
リニア（フラットネス±１ｄＢ）な利得制御動作を７０
ｄＢ以上の広範囲にわたって極めて高精度に行うことも
可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における増幅器の構
成を示すブロック図である。

【図２】本発明の第１の実施の形態における増幅器の具
体的な構成を示すブロック図である。

【図３】図２の増幅器において、各電界効果トランジス
タ６，１，９のしきい値電圧Ｖｔｈが−０．７Ｖである
場合において、Ｖｒｅｆ１１を１．８Ｖに設定し、Ｖｒ
ｅｆ１２，Ｖｒｅｆ１３をともに１．０Ｖに設定した場
合の利得制御の様子を示した特性図である。

【図４】図２の増幅器における利得制御電圧に対する利
得制御の特性図である。

【図５】本発明の第２の実施の形態における増幅器の具
体的な構成を示すブロック図である。

【図６】図５の増幅器において、各電界効果トランジス
タ６，１，９のしきい値電圧Ｖｔｈが−０．７Ｖである
場合において、Ｖｒｅｆ１１を１．８Ｖに設定し、Ｖｒ
ｅｆ１２，Ｖｒｅｆ１３をともに１．０Ｖに設定した場
合の利得制御の様子を示した特性図である。

【図７】本発明の第３の実施の形態における増幅器の構
成を示すブロック図である。

【図８】本発明の第３の実施の形態において、直列の可
変抵抗のための電界効果トランジスタ２１，２５の各ソ
ース電極に異なる電圧が印加できるように、それぞれに
基準電圧印加端子２３，２７を設けた増幅器の具体的な
構成を示す回路図である。

【図９】図８の増幅器において、各電界効果トランジス
タ２１，２５，１６，２８のしきい値電圧Ｖｔｈが−
０．７Ｖである場合において、Ｖｒｅｆ１を１．９Ｖに
設定し、Ｖｒｅｆ２を１．６Ｖに設定し、Ｖｒｅｆ３，
Ｖｒｅｆ４をともに１．１Ｖに設定した場合の利得制御
の様子を示した特性図である。

【図１０】本発明の第３の実施の形態における利得制御
電圧に対する利得制御の特性図である。

【図１１】本発明の第３の実施の形態における利得制御
電圧に対する９００ｋＨｚ離調の隣接チャンネル漏洩電
力の特性図である。

【図１２】本発明の第３の実施の形態において、各可変
抵抗に基準電圧を印加できるように、それぞれにバイア
ス抵抗３８，３９，４０を設けた増幅器の具体的な構成
を示す回路図である。

【図１３】本発明の第４の実施の形態における増幅器の
構成を示すブロック図である。

【図１４】本発明の第４の実施の形態において、直列の
可変抵抗のための電界効果トランジスタ２１，２５の各
ゲートに異なる電圧が印加できるように、利得制御電圧
印加端子４２，１９を設けた増幅器の具体的な構成を示
す回路図である。

【図１５】本発明の第４の実施の形態において、直列の
可変抵抗のための電界効果トランジスタ２１，２５の各
ゲートに異なる電圧が印加できるように、バイアス抵抗
３６，３７を設け、さらに各可変抵抗に基準電圧を印加
できるように、それぞれにバイアス抵抗４１，３９，４
０を設けた増幅器の具体的な構成を示す回路図である。

【図１６】本発明の第５の実施の形態における増幅器の
構成を示すブロック図である。

【図１７】本発明の第５の実施の形態において、直列の
可変抵抗のための電界効果トランジスタ２１，２５が、
同基準電圧および同利得制御電圧を印加してシフト動作
するように、直列の可変抵抗にそれぞれ異なるしきい値
電圧の電界効果トランジスタ２１，２５を用いた増幅器
の具体的な構成を示す回路図である。

【図１８】本発明の第５の実施の形態において、各可変
抵抗に基準電圧を印加できるように、それぞれにバイア
ス抵抗４１，３９，４０を設けた増幅器の具体的な構成
を示す回路図である。

【図１９】従来例の増幅器の構成を示す回路図である。

【図２０】図１９の増幅器において、各電界効果トラン
ジスタ６，１，９のしきい値電圧Ｖｔｈが−１．０Ｖで
ある場合の利得制御の様子を示した特性図である。

【図２１】図１９の増幅器において、各電界効果トラン
ジスタ６，１，９のしきい値電圧Ｖｔｈが−２．０Ｖで
ある場合の利得制御の様子を示した特性図である。

【図２２】従来の高周波部に用いる増幅器における利得
制御電圧に対するステップ制御の特性図である。

【図２３】従来の中間周波数部に用いる増幅器における
利得制御電圧に対する連続制御の特性図である。

【図２４】従来の移動体通信端末送信部における２種類
の増幅器を組み合わせた場合の利得制御の特性図であ
る。

【符号の説明】

１電界効果トランジスタ２コンデンサ３コンデンサ４利得制御電圧印加端子５抵抗６電界効果トランジスタ７抵抗８基準電圧印加端子９電界効果トランジスタ１０コンデンサ１１コンデンサ１２Ａ基準電圧印加端子１２Ｂ基準電圧印加端子１３抵抗１４入力端子１５出力端子１６可変抵抗１７コンデンサ１８コンデンサ１９利得制御電圧入力端子２０抵抗２１可変抵抗２２抵抗２３基準電圧印加端子２４コンデンサ２５可変抵抗２６抵抗２７基準電圧印加端子２８可変抵抗２９コンデンサ３０コンデンサ３１基準電圧印加端子３２抵抗３３基準電圧印加端子３４入力端子３５出力端子３６抵抗３７抵抗３８抵抗３９抵抗４０抵抗４１抵抗５１可変抵抗５２可変抵抗５３可変抵抗５４可変抵抗７１可変抵抗７２可変抵抗７３可変抵抗

Claims

【特許請求の範囲】

【請求項１】信号入力部（１４）と信号出力部（１
５）とを接続する直列の可変抵抗（７１）よりなる信号
ライン（７４）と、前記信号入力部（１４）および前記
信号出力部（１５）と接地ライン（７６）との間の各々
に接続された並列の可変抵抗（７２），（７３）と、前
記可変抵抗（７１），（７２），（７３）に接続された
利得制御ライン（７５）と、前記可変抵抗（７１），
（７２），（７３）の各々に接続された基準電圧印加部
（８），（１２Ａ），（１２Ｂ）と、前記可変抵抗（７
１），（７２），（７３）の各々に前記利得制御ライン
（７５）を介して接続された利得制御電圧印加部（４）
とを備えた増幅器。
【請求項２】前記可変抵抗（７１），（７２），（７
３）が少なくとも電界効果トランジスタ（６），
（１），（９）のゲートに抵抗（７），（５），（１
３）が接続された構成で、前記可変抵抗（７１）の前記
電界効果トランジスタ（６）のゲートが前記抵抗（７）
と前記利得制御ライン（７５）を介して前記利得制御電
圧印加部（４）に接続された請求項１記載の増幅器。
【請求項３】前記可変抵抗（７１），（７２），（７
３）の前記電界効果トランジスタ（６），（１），
（９）がすべてシングルゲート型である請求項２記載の
増幅器。
【請求項４】前記可変抵抗（７１），（７２），（７
３）の前記電界効果トランジスタ（６），（１），
（９）のゲート幅を等しく設定している請求項３記載の
増幅器。
【請求項５】前記可変抵抗（７１）の前記電界効果ト
ランジスタ（６Ａ）がマルチゲート型である請求項２記
載の増幅器。
【請求項６】前記可変抵抗（７１）が直線利得制御動
作を行う利得制御電圧範囲と前記可変抵抗（７２），
（７３）が直線利得制御動作を行う利得制御電圧範囲と
の間における利得制御を行えない利得制御電圧区間が
０．１５Ｖ未満である請求項１記載の増幅器。
【請求項７】前記基準電圧印加部（１２Ａ），（１２
Ｂ）に印加される電圧値が、前記可変抵抗（７１）が直
線利得制御動作を行う利得制御電圧範囲に前記可変抵抗
（７２），（７３）が直線利得制御動作を行う利得制御
電圧範囲が連続するように設定されている請求項１記載
の増幅器。
【請求項８】前記可変抵抗（７２），（７３）の各々
の前記電界効果トランジスタ（１），（９）のゲートに
前記抵抗（５），（１３）を介して共通の基準電圧が印
加された請求項２記載の増幅器。
【請求項９】信号入力部（３４）と信号出力部（３
５）とを接続する少なくとも２個以上の直列の可変抵抗
（５１），（５２）よりなる信号ライン（５５）と、前
記信号入力部（３４）および前記信号出力部（３５）と
接地ライン（５７）との間の各々に接続された並列の可
変抵抗（５３），（５４）と、前記可変抵抗（５１），
（５２），（５３），（５４）に接続された利得制御ラ
イン（５６）と、前記可変抵抗（５１），（５２），
（５３），（５４）の各々に接続された基準電圧印加部
（２３），（２７），（３１），（３３）と、前記可変
抵抗（５１），（５２），（５３），（５４）の各々に
前記利得制御ライン（５６）を介して接続された利得制
御電圧印加部（１９）とを備えた増幅器。
【請求項１０】前記可変抵抗（５１），（５２），
（５３），（５４）が少なくとも電界効果トランジスタ
（２１），（２５），（１６），（２８）のゲートに抵
抗（２２），（２６），（２０），（３２）が接続され
た構成で、前記可変抵抗（５１），（５２）の各々の前
記電界効果トランジスタ（２１），（２５）のゲートが
前記抵抗（２２），（２６）と前記利得制御ライン（５
６）を介して前記利得制御電圧印加部（１９）に接続さ
れた請求項９記載の増幅器。
【請求項１１】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のゲ
ートが前記抵抗（２０），（３２）を介してそれぞれ前
記基準電圧印加部（３１），（３３）に接続された請求
項１０記載の増幅器。
【請求項１２】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ースに前記基準電圧印加部（２３），（２７）がそれぞ
れ接続され、前記可変抵抗（５１），（５２）間が容量
（２４）を介して直列接続された請求項１１記載の増幅
器。
【請求項１３】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のソ
ースが前記利得制御ライン（５６）を介して前記利得制
御電圧印加部（１９）に接続された請求項１２記載の増
幅器。
【請求項１４】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のド
レインが容量（１７），（２９）を介して前記信号ライ
ン（５５）に接続された請求項１３記載の増幅器。
【請求項１５】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のソ
ースが容量（１８），（３０）と前記接地ライン（５
７）を介して基本電位部（ＧＮＤ）に接続された請求項
１３記載の増幅器。
【請求項１６】前記基準電圧印加部（２７）に印加さ
れる電圧よりも前記基準電圧印加部（２３）に印加され
る電圧の方が高い請求項９記載の増幅器。
【請求項１７】前記基準電圧印加部（２７）に印加さ
れる電圧よりも前記基準電圧印加部（２３）に印加され
る電圧の方が前記可変抵抗（５２）が直線利得制御動作
を行う利得制御電圧範囲に相当する値だけ高い請求項９
記載の増幅器。
【請求項１８】前記基準電圧印加部（３１），（３
３）に印加される電圧値が、前記可変抵抗（５１），
（５２）が直線利得制御動作を行う利得制御電圧範囲に
前記可変抵抗（５３），（５４）が直線利得制御動作を
行う利得制御電圧範囲が連続するように設定されている
請求項９記載の増幅器。
【請求項１９】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のゲ
ートに前記抵抗（２０），（３２）を介して共通の基準
電圧が印加された請求項１０記載の増幅器。
【請求項２０】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に抵抗（３８）が挿入接続され、前記可変抵抗
（５２）の前記電界効果トランジスタ（２５）のソース
と前記可変抵抗（５３），（５４）の各々の前記電界効
果トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される部分（６１）と
の間に抵抗（３９）が挿入接続され、前記可変抵抗（５
３），（５４）の各々の前記電界効果トランジスタ（１
６），（２８）のゲートに前記抵抗（２０），（３２）
を介して接続される前記部分（６１）と基本電位部（Ｇ
ＮＤ）との間に抵抗（４０）が挿入接続され、前記可変
抵抗（５１）の前記電界効果トランジスタ（２１）のソ
ースに前記基準電圧印加部（２３）が接続された請求項
１０記載の増幅器。
【請求項２１】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に挿入接続された前記抵抗（３８）、前記可変抵
抗（５２）の前記電界効果トランジスタ（２５）のソー
スと前記可変抵抗（５３），（５４）の各々の前記電界
効果トランジスタ（１６），（２８）のゲートに前記抵
抗（２０），（３２）を介して接続される前記部分（６
１）との間に挿入接続された前記抵抗（３９）、および
前記可変抵抗（５３），（５４）の各々の前記電界効果
トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される前記部分（６
１）と前記基本電位部（ＧＮＤ）との間に挿入接続され
た前記抵抗（４０）は、接続されている各部からの高周
波信号の侵入を防ぐことが可能な抵抗値を有している請
求項２０記載の増幅器。
【請求項２２】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に挿入接続された前記抵抗（３８）、前記可変抵
抗（５２）の前記電界効果トランジスタ（２５）のソー
スと前記可変抵抗（５３），（５４）の各々の前記電界
効果トランジスタ（１６），（２８）のゲートに前記抵
抗（２０），（３２）を介して接続される前記部分（６
１）との間に挿入接続された前記抵抗（３９）、および
前記可変抵抗（５３），（５４）の各々の前記電界効果
トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される前記部分（６
１）と前記基本電位部（ＧＮＤ）との間に挿入接続され
た前記抵抗（４０）は、５ｋΩ程度以上の抵抗値を有し
ている請求項２０記載の増幅器。
【請求項２３】前記可変抵抗（５１），（５２），
（５３），（５４）の前記電界効果トランジスタ（２
１），（２５），（１６），（２８）がすべてシングル
ゲート型であって、ゲート幅が等しく設定されている請
求項１０記載の増幅器。
【請求項２４】前記可変抵抗（５１），（５２）の前
記電界効果トランジスタ（２１），（２５）がマルチゲ
ート型である請求項１０記載の増幅器。
【請求項２５】信号入力部（３４）と信号出力部（３
５）とを接続する少なくとも２個以上の直列の可変抵抗
（５１），（５２）よりなる信号ライン（５５）と、前
記信号入力部（３４）および前記信号出力部（３５）と
接地ライン（５７）との間の各々に接続された並列の可
変抵抗（５３），（５４）と、前記可変抵抗（５１）に
接続された第１利得制御ライン（５８）と、前記可変抵
抗（５１）に前記第１利得制御ライン（５８）を介して
接続された利得制御電圧印加部（４２）と、前記可変抵
抗（５２），（５３），（５４）に接続された第２利得
制御ライン（５９）と、前記可変抵抗（５２），（５
３），（５４）に前記第２利得制御ライン（５９）を介
して接続された利得制御電圧印加部（１９）と、前記可
変抵抗（５１），（５２）に接続された基準電圧印加部
（２３）と、前記可変抵抗（５３），（５４）の各々に
接続された基準電圧印加部（３１），（３３）とを備え
た増幅器。
【請求項２６】前記可変抵抗（５１），（５２），
（５３），（５４）が少なくとも電界効果トランジスタ
（２１），（２５），（１６），（２８）のゲートに抵
抗（２２），（２６），（２０），（３２）が接続され
た構成で、前記可変抵抗（５１）の前記電界効果トラン
ジスタ（２１）のゲートが前記抵抗（２２）と前記第１
利得制御ライン（５８）を介して前記利得制御電圧印加
部（４２）に接続され、前記可変抵抗（５２）の前記電
界効果トランジスタ（２５）のゲートが前記抵抗（２
６）と前記第２利得制御ライン（５９）を介して前記利
得制御電圧印加部（１９）に接続された請求項２５記載
の増幅器。
【請求項２７】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のゲ
ートが前記抵抗（２０），（３２）を介してそれぞれ前
記基準電圧印加部（３１），（３３）に接続された請求
項２６記載の増幅器。
【請求項２８】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に抵抗（４１）が挿入接続され、前記可変抵抗
（５２）のソースに前記基準電圧印加部（２３）が接続
され、前記可変抵抗（５１），（５２）間が容量（２
４）を介して直列接続された請求項２７記載の増幅器。
【請求項２９】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のソ
ースが前記第２利得制御ライン（５９）を介して前記利
得制御電圧印加部（１９）に接続された請求項２８記載
の増幅器。
【請求項３０】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のド
レインが容量（１７），（２９）を介して前記信号ライ
ン（５５）に接続された請求項２９記載の増幅器。
【請求項３１】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のソ
ースが容量（１８），（３０）と前記接地ライン（５
７）を介して基本電位部（ＧＮＤ）に接続された請求項
２９記載の増幅器。
【請求項３２】前記利得制御電圧印加部（４２）に印
加される電圧よりも前記利得制御電圧印加部（１９）に
印加される電圧の方が高い請求項２５記載の増幅器。
【請求項３３】前記利得制御電圧印加部（４２）に印
加される電圧よりも前記利得制御電圧印加部（１９）に
印加される電圧の方が前記可変抵抗（５２）が直線利得
制御動作を行う利得制御電圧範囲に相当する値だけ高い
請求項２５記載の増幅器。
【請求項３４】前記基準電圧印加部（３１），（３
３）に印加される電圧値が、前記可変抵抗（５１），
（５２）が直線利得制御動作を行う利得制御電圧範囲に
前記可変抵抗（５３），（５４）が直線利得制御動作を
行う利得制御電圧範囲が連続するように設定されている
請求項２５記載の増幅器。
【請求項３５】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のゲ
ートに前記抵抗（２０），（３２）を介して共通の基準
電圧が印加された請求項２６記載の増幅器。
【請求項３６】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に抵抗（４１）が挿入接続され、前記可変抵抗
（５２）の前記電界効果トランジスタ（２５）のソース
と前記可変抵抗（５３），（５４）の各々の前記電界効
果トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される部分（６１）と
の間に抵抗（３９）が挿入接続され、前記可変抵抗（５
３），（５４）の各々の前記電界効果トランジスタ（１
６），（２８）のゲートに前記抵抗（２０），（３２）
を介して接続される前記部分（６１）と基本電位部（Ｇ
ＮＤ）との間に抵抗（４０）が挿入接続され、前記可変
抵抗（５２）の前記電界効果トランジスタ（２５）のソ
ースに前記基準電圧印加部（２３）が接続された請求項
２６記載の増幅器。
【請求項３７】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に挿入接続された前記抵抗（４１）、前記可変抵
抗（５２）の前記電界効果トランジスタ（２５）のソー
スと前記可変抵抗（５３），（５４）の各々の前記電界
効果トランジスタ（１６），（２８）のゲートに前記抵
抗（２０），（３２）を介して接続される前記部分（６
１）との間に挿入接続された前記抵抗（３９）、および
前記可変抵抗（５３），（５４）の各々の前記電界効果
トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される前記部分（６
１）と前記基本電位部（ＧＮＤ）との間に挿入接続され
た前記抵抗（４０）は、接続されている各部からの高周
波信号の侵入を防ぐことが可能な抵抗値を有している請
求項３６記載の増幅器。
【請求項３８】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に挿入接続された前記抵抗（４１）、前記可変抵
抗（５２）の前記電界効果トランジスタ（２５）のソー
スと前記可変抵抗（５３），（５４）の各々の前記電界
効果トランジスタ（１６），（２８）のゲートに前記抵
抗（２０），（３２）を介して接続される前記部分（６
１）との間に挿入接続された前記抵抗（３９）、および
前記可変抵抗（５３），（５４）の各々の前記電界効果
トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される前記部分（６
１）と前記基本電位部（ＧＮＤ）との間に挿入接続され
た前記抵抗（４０）は、５ｋΩ程度以上の抵抗値を有し
ている請求項３６記載の増幅器。
【請求項３９】前記可変抵抗（５１），（５２），
（５３），（５４）が少なくとも電界効果トランジスタ
（２１），（２５），（１６），（２８）のゲートに抵
抗（２２），（２６），（２０），（３２）が接続され
た構成で、前記可変抵抗（５２）の前記電界効果トラン
ジスタ（２５）のゲートに接続された前記抵抗（２６）
および前記可変抵抗（５３），（５４）の各々の前記電
界効果トランジスタ（１６），（２８）のソースに接続
された前記第２利得制御ライン（５９）と、前記可変抵
抗（５１）の前記電界効果トランジスタ（２１）のゲー
トに前記抵抗（２２）を介して接続された前記第１利得
制御ライン（５８）との間に抵抗（３６）が挿入接続さ
れ、前記可変抵抗（５１）の前記電界効果トランジスタ
（２１）のゲートに前記抵抗（２２）を介して接続され
た前記第１利得制御ライン（５８）と基本電位部（ＧＮ
Ｄ）との間に抵抗（３７）が挿入接続され、前記第２利
得制御ライン（５９）に前記利得制御電圧印加部（１
９）が接続された請求項２５記載の増幅器。
【請求項４０】前記可変抵抗（５２）の前記電界効果
トランジスタ（２５）のゲートに接続された前記抵抗
（２６）および前記可変抵抗（５３），（５４）の各々
の前記電界効果トランジスタ（１６），（２８）のソー
スに接続された前記第２利得制御ライン（５９）と、前
記可変抵抗（５１）の前記電界効果トランジスタ（２
１）のゲートに前記抵抗（２２）を介して接続された前
記第１利得制御ライン（５８）との間に挿入接続された
前記抵抗（３６）、前記可変抵抗（５１）の前記電界効
果トランジスタ（２１）のゲートに前記抵抗（２２）を
介して接続された前記第１利得制御ライン（５８）と前
記基本電位部（ＧＮＤ）との間に挿入接続された前記抵
抗（３７）は、接続されている各部からの高周波信号の
侵入を防ぐことが可能な抵抗値を有している請求項３９
記載の増幅器。
【請求項４１】前記可変抵抗（５２）の前記電界効果
トランジスタ（２５）のゲートに接続された前記抵抗
（２６）および前記可変抵抗（５３），（５４）の各々
の前記電界効果トランジスタ（１６），（２８）のソー
スに接続された前記第２利得制御ライン（５９）と、前
記可変抵抗（５１）の前記電界効果トランジスタ（２
１）のゲートに前記抵抗（２２）を介して接続された前
記第１利得制御ライン（５８）との間に挿入接続された
前記抵抗（３６）、前記可変抵抗（５１）の前記電界効
果トランジスタ（２１）のゲートに前記抵抗（２２）を
介して接続された前記第１利得制御ライン（５８）と前
記基本電位部（ＧＮＤ）との間に挿入接続された前記抵
抗（３７）は、５ｋΩ程度以上の抵抗値を有している請
求項３９記載の増幅器。
【請求項４２】前記可変抵抗（５１），（５２），
（５３），（５４）の前記電界効果トランジスタ（２
１），（２５），（１６），（２８）がすべてシングル
ゲート型であって、ゲート幅が等しく設定されている請
求項２６記載の増幅器。
【請求項４３】前記可変抵抗（５１），（５２）の前
記電界効果トランジスタ（２１），（２５）がマルチゲ
ート型である請求項２６記載の増幅器。
【請求項４４】信号入力部（３４）と信号出力部（３
５）とを接続する少なくとも２個以上の直列の可変抵抗
（５１），（５２）よりなる信号ライン（５５）と、前
記信号入力部（３４）および前記信号出力部（３５）と
接地ライン（５７）との間の各々に接続された並列の可
変抵抗（５３），（５４）と、前記可変抵抗（５１），
（５２），（５３），（５４）を接続する利得制御ライ
ン（５６）と、前記可変抵抗（５１），（５２），（５
３），（５４）に前記利得制御ライン（５６）を介して
接続された利得制御電圧印加部（１９）と、前記可変抵
抗（５１），（５２）に接続された基準電圧印加部（２
３）と、前記可変抵抗（５３），（５４）の各々に接続
された基準電圧印加部（３１），（３３）とを備えた増
幅器。
【請求項４５】前記可変抵抗（５１），（５２），
（５３），（５４）が少なくとも電界効果トランジスタ
（２１），（２５），（１６），（２８）のゲートに抵
抗（２２），（２６），（２０），（３２）が接続され
た構成で、前記可変抵抗（５１），（５２）の各々の前
記電界効果トランジスタ（２１），（２５）のゲートが
前記抵抗（２２），（２６）と前記利得制御ライン（５
６）を介して前記利得制御電圧印加部（１９）に接続さ
れた請求項４４記載の増幅器。
【請求項４６】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のゲ
ートが前記抵抗（２０），（３２）を介してそれぞれ前
記基準電圧印加部（３１），（３３）に接続された請求
項４５記載の増幅器。
【請求項４７】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に抵抗（４１）が挿入接続され、前記可変抵抗
（５２）のソースに前記基準電圧印加部（２３）が接続
され、前記可変抵抗（５１），（５２）間が容量（２
４）を介して直列接続された請求項４６記載の増幅器。
【請求項４８】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のソ
ースが前記利得制御ライン（５６）を介して前記利得制
御電圧印加部（１９）に接続された請求項４７記載の増
幅器。
【請求項４９】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のド
レインが容量（１７），（２９）を介して前記信号ライ
ン（５５）に接続された請求項４８記載の増幅器。
【請求項５０】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のソ
ースが容量（１８），（３０）と前記接地ライン（５
７）を介して基本電位部（ＧＮＤ）に接続された請求項
４８記載の増幅器。
【請求項５１】前記可変抵抗（５２）の前記電界効果
トランジスタ（２５）のしきい値電圧より前記可変抵抗
（５１）の前記電界効果トランジスタ（２１）のしきい
値電圧の方が高い請求項４４記載の増幅器。
【請求項５２】前記可変抵抗（５２）の前記電界効果
トランジスタ（２５）のしきい値電圧より前記可変抵抗
（５１）の前記電界効果トランジスタ（２１）のしきい
値電圧の方が前記可変抵抗（５２）が直線利得制御動作
を行う利得制御電圧範囲に相当する値だけ高い請求項４
４記載の増幅器。
【請求項５３】前記基準電圧印加部（３１），（３
３）に印加される電圧値が、前記可変抵抗（５１），
（５２）が直線利得制御動作を行う利得制御電圧範囲に
前記可変抵抗（５３），（５４）が直線利得制御動作を
行う利得制御電圧範囲が連続するように設定されている
請求項４４記載の増幅器。
【請求項５４】前記可変抵抗（５３），（５４）の各
々の前記電界効果トランジスタ（１６），（２８）のゲ
ートに接続された前記抵抗（２０），（３２）を介して
共通の基準電圧が印加された請求項４５記載の増幅器。
【請求項５５】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に抵抗（４１）が挿入接続され、前記可変抵抗
（５２）の前記電界効果トランジスタ（２５）のソース
と前記可変抵抗（５３），（５４）の各々の前記電界効
果トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される部分（６１）と
の間に抵抗（３９）が挿入接続され、前記可変抵抗（５
３），（５４）の各々の前記電界効果トランジスタ（１
６），（２８）のゲートに前記抵抗（２０），（３２）
を介して接続される前記部分（６１）と基本電位部（Ｇ
ＮＤ）との間に抵抗（４０）が挿入接続され、前記可変
抵抗（５２）の前記電界効果トランジスタ（２５）のソ
ースに前記基準電圧印加部（２３）が接続された請求項
４５記載の増幅器。
【請求項５６】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に挿入接続された前記抵抗（４１）、前記可変抵
抗（５２）の前記電界効果トランジスタ（２５）のソー
スと前記可変抵抗（５３），（５４）の各々の前記電界
効果トランジスタ（１６），（２８）のゲートに前記抵
抗（２０），（３２）を介して接続される前記部分（６
１）との間に挿入接続された前記抵抗（３９）、および
前記可変抵抗（５３），（５４）の各々の前記電界効果
トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される前記部分（６
１）と前記基本電位部（ＧＮＤ）との間に挿入接続され
た前記抵抗（４０）は、接続されている各部からの高周
波信号の侵入を防ぐことが可能な抵抗値を有している請
求項５５記載の増幅器。
【請求項５７】前記可変抵抗（５１），（５２）の各
々の前記電界効果トランジスタ（２１），（２５）のソ
ース間に挿入接続された前記抵抗（４１）、前記可変抵
抗（５２）の前記電界効果トランジスタ（２５）のソー
スと前記可変抵抗（５３），（５４）の各々の前記電界
効果トランジスタ（１６），（２８）のゲートに前記抵
抗（２０），（３２）を介して接続される前記部分（６
１）との間に挿入接続された前記抵抗（３９）、および
前記可変抵抗（５３），（５４）の各々の前記電界効果
トランジスタ（１６），（２８）のゲートに前記抵抗
（２０），（３２）を介して接続される前記部分（６
１）と前記基本電位部（ＧＮＤ）との間に挿入接続され
た前記抵抗（４０）は、５ｋΩ程度以上の抵抗値を有し
ている請求項５５記載の増幅器。
【請求項５８】前記可変抵抗（５１），（５２），
（５３），（５４）の前記電界効果トランジスタ（２
１），（２５），（１６），（２８）がすべてシングル
ゲート型であって、ゲート幅が等しく設定されている請
求項４５記載の増幅器。
【請求項５９】前記可変抵抗（５１），（５２）の前
記電界効果トランジスタ（２１），（２５）がマルチゲ
ート型である請求項４５記載の増幅器。