JP2000200201A - 複数デバイス筐体のテスト方法 - Google Patents
複数デバイス筐体のテスト方法Info
- Publication number
- JP2000200201A JP2000200201A JP11320977A JP32097799A JP2000200201A JP 2000200201 A JP2000200201 A JP 2000200201A JP 11320977 A JP11320977 A JP 11320977A JP 32097799 A JP32097799 A JP 32097799A JP 2000200201 A JP2000200201 A JP 2000200201A
- Authority
- JP
- Japan
- Prior art keywords
- scsi
- bus
- loop
- port
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Hardware Redundancy (AREA)
Abstract
向上させる。 【解決手段】各筐体に関して、電源投入とともに、一連
の筐体をホスト・コンピュータに接続するFC仲裁ルー
プへの接続の前に、各筐体の自己診断を実行することに
よって、FC仲裁ループへの接続に先行して一定レベル
の機能性および信頼性が確認される。筐体の範囲内の特
定のディスク・ドライブが誤動作しているとすれば、誤
動作ディスク・ドライブがFC仲裁ループに接続される
ことのないように、そのディスク・ドライブはPBC回
路コントローラによってバイパスされる。筐体全体が誤
動作していれば、その上流HAEのFC仲裁ループへの
接続を可能にするため、当該筐体はバイパスされる。
Description
筐体に関するもので、特に、該複数周辺デバイス筐体が
誤動作周辺デバイスを識別してそれを分離するため該筐
体の内部の周辺デバイスをテストすることができるよう
に、コンポーネントを分離する制御エレメントを該筐体
に組み入れることによって、複数周辺デバイス筐体の信
頼性および可用性を向上させる方法およびシステムに関
するものである。
hannelで以下"FC"と略称する)は、コンピュータおよび
周辺デバイスの多数の異なる組み合わせを接続させるデ
ータ通信ネットワークのためのアーキテクチャおよびプ
ロトコルである。FCは、小規模コンピュータ・システ
ム・インタフェース(すなわちSCSI)プロトコルを含
む種々の上位レベル・プロトコルをサポートする。コン
ピュータまたは周辺装置は、FCポートおよび銅ワイヤ
または光ファイバを経由してネットワークに接続され
る。FCポートはトランシーバおよびインタフェース・
コントローラを含み、FCは、ホストと呼ばれるコンピ
ュータ周辺装置に含まれる。FCポートは、周辺コンピ
ュータ・インタフェース(すなわちPCI)のようなロー
カル・データ・バスを経由してホストとデータを交換す
る。インタフェース制御装置は、FCポートが存在する
コンピュータまたは周辺デバイスとファイバ・チャンネ
ルの間の下位レベル・プロトコルの交換を制御する。
を備えているので、複数周辺デバイス筐体の範囲内で例
えばRAIDのような周辺デバイスを相互接続するた
め、および、複数周辺デバイス筐体を1つまたは複数の
コンピュータと接続させるための一般的媒体となりつつ
ある。これらの複数周辺デバイス筐体は、高い可用性シ
ステムにおいて必要とされるミラー機能および故障戦略
を実現する大幅に増加した記憶容量および組み込み冗長
性を経済的に提供する。FCは、容量および接続性に関
する限りこの応用分野に適してはいるが、シリアル通信
媒体である。周辺デバイスおよび筐体の誤動作は、特定
のケースにおいては、通信品質を低下させ、または、使
用不可能にする。
周辺デバイス筐体の機能を改善し、周辺デバイス誤動作
から回復する方法に対する必要性が存在する。更に、誤
動作筐体を分離し復元することができるように1つまた
は複数のホスト・コンピュータおよび複数の相互に接続
されたFC型複数周辺デバイス筐体を含むシステムの能
力を強化する方法の必要性が存在する。更にまた、一層
高レベルのフォルト・トレラント機能および可用性を実
現するため通信およびコンポーネントの一層の冗長度の
付加が必要とされている。
め、本発明は複数のデバイスを内包する複数デバイス筐
体をテストする方法を提供する。該方法は、該複数デバ
イス筐体を外部通信媒体から分離するため多数の外部通
信媒体コネクタをバイパスするように多数のバイパス回
路を制御するステップ、該複数デバイス筐体をテストす
るステップ、および、該複数デバイス筐体が上記テスト
を通過する時上記多数の外部通信媒体コネクタを上記外
部通信媒体に接続するように上記多数のバイパス回路を
制御するステップを含む。
で周辺デバイスを接続する通信媒体から複数デバイス筐
体の範囲内で使用される周辺デバイスを分離し、多数の
周辺デバイス筐体をホスト・コンピュータに接続するた
めに使用される通信媒体から1つの複数デバイス筐体を
分離する方法およびシステムを提供する。本発明は、単
一故障ポイントを除去して複数デバイス筐体の可用性を
増加させるため、複数周辺デバイス筐体の範囲内のコン
ポーネントの冗長度を増加させる。
イスを接続するために使用される通信媒体に対する周辺
デバイスのアクセスを制御するためポート・バイパス回
路が使用される。ポート・バイパス回路自体はポート・
バイパス回路コントローラによって制御され、このポー
ト・バイパス回路コントローラは複数周辺デバイス筐体
の範囲内のマイクロプロセッサ上で稼働するソフトウェ
アまたはファームウェア・ルーチンによって制御され
る。このような3段階制御が、周辺デバイスの高機能な
管理、誤動作周辺デバイスの診断および誤動作周辺デバ
イスの分離を容易にする。また、3段階ポート・バイパ
ス回路制御を複数周辺デバイス筐体間通信ポートにも適
用して、誤動作している複数周辺デバイス筐体の診断、
および、誤動作複数周辺デバイスのホスト・コンピュー
タとの接続通信媒体からの分離を可能にする。
よびマイクロプロセッサを使用して、3段階ポート・バ
イパス回路制御を使用して実施される診断および分離戦
略の信頼性を向上させることができる。本発明の方法に
従って、複数周辺デバイス筐体は、当該複数周辺デバイ
ス筐体の内部通信媒体をテストし、また、該筐体の範囲
内の各周辺デバイスをテストするため、電源投入ととも
に、外部ホスト・コンピュータおよび他の複数周辺デバ
イス筐体から自分自身を分離させることができる。テス
トの結果欠陥があるとされるいかなる周辺デバイスもポ
ート・バイパス回路コントローラおよびポート・バイパ
ス回路によってバイパスされる。内部通信媒体に欠陥が
あるとわかると、本発明の方法に従って、外部ホスト・
コンピュータおよび他の複数周辺デバイス筐体に該筐体
を接続する通信媒体への自分自身の接続動作が防止され
る。
れている。最初の3つの節は、ファイバ・チャンネル・
アーキテクチャおよびプロトコル、SCSIアーキテク
チャおよびプロトコル、およびファイバ・チャンネル・
プロトコルに基づくSCSIプロトコルの実施形態の詳
細を記述する。第4節は、ファイバ・チャンネル仲裁さ
れたループ初期設定プロセスを記述する。第5節は、複
数周辺デバイス筐体を概説し、第6節は、SCSIプロ
トコルを通して1つまたは複数のホスト・コンピュータ
と通信する周辺デバイスのシステムの範囲内のコンポー
ネント管理のために使用される専用SCSIコマンド・
セットおよびプロトコルを記述する。第7節は、本発明
のハードウェア実施形態の詳細を記述し、第8節は、複
数デバイス筐体自己診断方法の1つの実施形態である擬
似コード実施形態を記述する。
NSI規格文書によって定義されている。 (1)ファイバ・チャンネル物理的および信号送信インタ
フェース(Fibre ChannelPhysical and Signaling Inter
face、略して"FC-PH"),ANSIX3.230-1994,("FC-PH-2),AN
SIX3.297-1997; (2)ファイバ・チャンネル仲裁ループ(Fibre Channel
Arbitrated Loop、略して"FC-AL-2"),ANSIX3.272-199
6; (3)ファイバ・チャンネル−SCSI直接接続プライベ
ート・ループ(Fibre Channel-Private Loop SCSI Direc
t Attached、略して"FC-PLDA"); (4)ファイバ・チャンネル−ファブリック・ループ接続
(Fibre Channel-Fabric Loop Attachment、略して"FC-F
LA"); (5)SCSIに関するファイバ・チャンネル・プロトコ
ル(Fibre ChannelProtocol for SCSI、略して"FCP"); (6)ファイバ・チャンネル・ファブリック要件(Fibre Ch
annel FabricRequirements、略して"FC-FG"),ANSIX3.28
9:1996;および (7)ファイバ・チャンネル10ビット・インタフェース
(Fibre Channel10-BitInterface)。
る。ファイバ・チャンネル・システム・イニシアティブ
(Fibre Channel System Initiative、略して"FCSI")規
格文書は更に 以下を含む。 (1)ギガボー・モジュール・ファミリ(Giga baud Link M
odule Family、略して"GLM"),FCSI-301; (2)共通FC-PH機能セット・プロファイル(Common FC-PH
Feature Sets Profiles, FCSI-101);および (3)SCSIプロファイル(SCSI profile, FCSI-201)。
ルドワイド・ウェブ・インターネット・ページで見るこ
とができる。 "http://www.fibrechannel.com" 以下のFCに関する記述は、本発明の説明を容易にする
ため、これら文書に含まれている一定の情報を紹介およ
び概説することこと意図している。以下の記述において
紹介される項目のいずれに関してもその一層の詳細は上
記文書を参照して得ることができるであろう。
的には、1つまたは複数の通信媒体によって接続される
コンピュータ、ワークステーション、ディスク・アレイ
のような周辺デバイスのアレイまたは集合の間のデータ
通信に関するアーキテクチャおよびプロトコルである。
通信媒体は、シールドされたツイストペア接続線、同軸
ケーブルおよび光ファイバを含む。FCノードは、少な
くとも1つのFCポートおよびFCリンクを通して通信
媒体に接続される。FCポートは、レジスタおよびメモ
リ・インタフェースをFCノードの処理コンポーネント
と共有し、FCプロトコルの下位レベルをハードウェア
およびファームウェアで実施するFCホスト・アダプタ
またはFCコントローラである。FCノードは、一般的
に、共用メモリにおける共用データ構造の使用およびF
Cポートにおける制御レジスタの使用を通して、データ
および制御情報をFCポートと交換する。FCポート
は、電線または光ファイバから構成されるリンクを経由
して通信媒体に接続する直列伝送および受信コンポーネ
ントを含む。
ァイバ・チャンネル・アーキテクチャおよびプロトコル
を参照するため形容詞として使用され、ファイバ・チャ
ンネル通信媒体の1つのインスタンスを参照するため名
詞として使用される。このように、(アーキテクチャお
よびプロトコルの)FCポートは、(通信媒体の)FCか
ら(アーキテクチャおよびプロトコルの)FCのシーケン
スを受け取る。
図1に示される3つの異なるタイプの接続トポロジをサ
ポートする。図1の(A)は、"ポイント・ツー・ポイン
ト・トポロジ"と呼ばれる3つのうちでは最も単純な相
互接続トポロジを示す。図1の(A)のポイント・ツー・
ポイント・トポロジにおいて、第1ノード101のFC
ポート104の伝送器103を第2ノード102のFC
ポート106の受信器105に直接接続させることによ
って、そして、第2ノード102のFCポート106の
伝送器107を第1ノード101のFCポート104の
受信器108に直接に接続することによって、第1ノー
ド101は第2ノード102に直接接続される。ポイン
ト・ツー・ポイント・トポロジにおいて使用されるポー
ト104および106は、N_Portと呼ばれる。
ジ"と呼ばれるいくぶん複雑なトポロジを示す。図1の
(B)は、"FC仲裁ループ・トポロジ"の範囲内で相互接
続された4つのノード110−113を示す。電気的ま
たは光学的2進データから成る信号が、ループを回って
循環形態で1つのノードから次のノードへ伝送される。
例えばノード111に関連する伝送器114のような伝
送器が、ループの次のノードの受信器(伝送器114の
場合にはノード112の受信器115)に直接接続され
る。仲裁ループの範囲内でFCノードを相互接続させる
ため、2つのタイプのFCポートが使用される。仲裁ル
ープで使用される最も一般的タイプのポートは、"NL_Po
rt"と呼ばれる。FC仲裁ループをFCファブリック・
トポロジに接続させるための特別なタイプのポートは"F
L_Port"と呼ばれる。1つのFL_Portだけが仲裁ループ・
トポロジに活動状態のあるものとして組み入れられるこ
とができる。FC仲裁ループ・トポロジは、最高127
の活動的FCポートを含むことができ、更に多くの非活
動状態のFCポートを含むことができる。
ドは、仲裁ループの制御をもとめて争うすなわち仲裁を
求める。一般に、1つ以上のノードが制御を求めて争う
場合、最も低いポート・アドレスを持つノードが制御を
取得する。すべてのノードが最終的には合理的な時間の
範囲内で制御を受け取ることを保証するような公平アル
ゴリズムがノードによって実施される。あるノードがル
ープの制御を取得した時、そのノードは仲裁ループの範
囲内のいかなる別のノードに対してもチャンネルをオー
プンすることができる。半2重通信チャネルにおいて
は、1つのノードがデータを伝送し、別のノードがそれ
を受け取る。全二重通信チャネルにおいては、第1ノー
ドによって伝送されるデータが第2ノードによって受け
取られると同時に、第2ノードによって伝送されるデー
タが第1ノードによって受け取られることができる。例
えば、図1の(B)の仲裁ループにおいてノード111が
ノード113との全二重通信チャネルをオープンすると
すれば、そのチャンネルを経由してノード111からノ
ード113へ伝送されるデータはノード112のNL_Por
t116を通過し、ノード113によってノード111
へ伝送されるデータはノード110のNL_Port117を
通過する。
れる最も一般的で最も複雑なFCトポロジを示す。図1
の(C)において、FCファブリックは、図の中央にある
不規則な形のオブジェクト118によって表されてい
る。4つのノード119−122はこのオブジェクトに
接続されている。FCノード119−122の範囲内の
N_Port123−126はファブリック118の範囲内の
F_Port127−130に接続されている。ファブリック
は、機能的には電話システムと同様の交換型またはクロ
スポイント切り換えトポロジである。データは、ファブ
リックによって"ファブリック・エレメント"と呼ばれる
スイッチまたは交換機構を通してF_Portの間で伝送され
る。1つのF_Portと別のF_Portの間でファブリックを経
由する多くの可能なルートが存在する。F_Portと関連す
るファブリックの範囲内のデータの経路指定およびノー
ドのアドレス指定は、FCノードまたはN_Portではなく
FCファブリックによって取り扱われる。
ブリックは10キロメータにも延伸することができる。
FCは、16,000,000以上のFCノードの相互接続をサポ
ートすることができる。単一FCホスト・アダプタは毎
秒最高200メガバイトの率でデータの送受信を行うこ
とができる。FCコンポーネントに関する一層高速のデ
ータ交換率が近い将来計画されている。
は、非常に高い転送速度で1時点に1ビット伝送され
る。図2は、FCネットワーク経由の伝送のためデータ
が時間的に構成される非常に単純な階層を図示してい
る。最も低い概念上のレベルにおいて、データはデータ
・ビット200のストリームであると見なされる。FC
ネットワークによってサポートされるデータの最小単位
またはデータ・ビットのグループは、FCポートによっ
て8ビット文字として復号される10ビット文字であ
る。FCプリミティブ(primitive)は、10バイト文字
またはバイトから構成される。FCポートの間で交換さ
れる制御情報を搬送するため特定のFCプリミティブが
使用される。次のレベルは、FCプロトコルに関する基
本レベルで、そのデータ構成はフレームである。図2に
は7つのフレーム2020−208が示されている。フ
レームは、フレームに含まれるデータの特性に従って、
36バイトと2、148バイトの間のデータから構成さ
れる。例えば、最初のFCフレームは、データ・ビット
・ストリーム200のうちの水平大かっこ201によっ
て取り囲まれているデータ・ビットに対応する。
次に高位の構成レベルを定義する。第1シーケンス21
0および第2シーケンス212の一部が図2に示されて
いる。第1シーケンス210は、フレームの1から4
(202−205)から構成されている。第2シーケンス
212は、フレーム5から7(206−208)および付
加的フレーム(図示されていない)から構成されている。
FCプロトコルは、交換と呼ばれる第3の構成レベルを
定義している。図2には、交換214の一部が示されて
いる。この交換214は、図2に示されている少なくと
も第1シーケンス210および第2シーケンス212か
ら構成されている。換言すれば、この交換レベルは、フ
レーム1乃至7(2020−208)および第2シーケン
ス212および更に付加されるシーケンスの中の付加的
フレームから構成されると見ることができる。
ームおよびシーケンスは、発信側すなわちイニシエータ
と応答側すなわち目標の間で両方向に同時に伝送される
ことができる。すべてのシーケンスおよびシーケンスの
範囲内のフレームを含む交換は、読み取りI/Oトラン
ザクションまたは書き込みI/Oトランザクションのよ
うな単一のトランザクションの間に発信側および応答側
の間で交換される。FCプロトコルは、インターネット
・プロトコル("IP")、小規模コンピュータ・システム・
インタフェース("SCSI")プロトコル、高性能パラレル・
インターフェース("HIPPI")および高機能周辺インタフ
ェース("IPI")などを含む多数の高位レベル・データ交
換プロトコルのいずれかに従ってデータを伝送するよう
に設計される。SCSIバス・アーキテクチャは、次節
で取り上げられるが、本節の以下の記述および以降の各
節における記述はFCプロトコルに組み込まれるSCS
Iプロトコルに焦点があてられる。ファイバ・チャンネ
ルに対するSCSIプロトコルの標準的適合は本明細書
において以下"FCP"と呼ばれる。このように、FC
は、インターネットを実施するために使用されるような
比較的オープンで構造化されていない通信プロトコルの
他に、SCSIバスおよび他の周辺装置相互接続バスの
特徴であるマスター/スレーブ・タイプの通信パラダイ
ムをサポートすることができる。FCPにおいて実施さ
れるイニシエータおよび目標というSCSIバス・アー
キテクチャ概念は、FC経由の伝送のためSCSIコマ
ンドおよびデータ交換をカプセル化するように設計され
る。
Cフレーム302は、5つの高レベル・セクション30
4、306、308、310および312を含む。第1
の高レベル・セクションは、フレーム開始区切り(SOF)
304と呼ばれ、フレームの開始をマークする4バイト
を含む。次の高レベル・セクションは、フレーム・ヘッ
ダ306と呼ばれ、アドレス指定情報、シーケンス情
報、交換情報および種々の制御フラグを含む24バイト
からなる。図3において、フレーム・ヘッダ314の詳
細がFCフレーム302から拡大されて示されている。
行き先識別子("DID")すなわちDESTINATION_DID316は
24ビットFCアドレスであり、当該フレームに関する
行き先FCポートを標示する。ソース識別子("SID")す
なわちSOURCE_ID318は、フレームを送出したFCポ
ートを標示する24ビット・アドレスである。発信側I
DすなわちOX_ID320および応答側IDすなわちRX_ID
322は組み合わせられて32ビット交換IDを形成
し、発信側すなわちイニシエータおよび応答側すなわち
目標FCポートに関してフレームが属する交換を識別す
る。シーケンスIDすなわちSEQ_ID324は、フレーム
が属するシーケンスを識別する。
ータ・ペイロードと呼ばれ、FCフレームの範囲内にパ
ッケージ化される実際のデータを含む。データ・ペイロ
ードは、IPおよびSCSIのような一層高位レベルの
プロトコルに従って伝送されるデータおよびカプセル化
プロトコル情報を含む。図3は、SCSIプロトコルに
従うデータ伝送に関して使用されるデータ・ペイロード
・レイアウトの4つの基本タイプ326−329を示
す。これらの形式の第1のタイプ326は、FCP_CMNDと
呼ばれ、イニシエータから目標へSCSIコマンドを送
るために使用される。FCP_LUNフィールド330は、8
バイト・アドレスを含み、特定の実施形態において、特
定のSCSIバス・アダプタ、そのSCSIバス・アダ
プタに関連する目標装置およびFCP_CMNDに関する目標を
共に表す指定された目標SCSI装置に関連する論理装
置に対応する論理装置番号("LUN")を指定する。別の実
施形態においては、FCP_LUNフィールド330は、SC
SIバス・アダプタ、そのSCSIバス・アダプタに関
連する目標装置および指定された目標SCSI装置に関
連する論理装置に対応するLUNを決定するために使用さ
れるインデックスまたは参照番号を含む。SCSI読み
取りまたは書き込みI/Oコマンドのような実際のSC
SIコマンドは、16バイトFCP_CDBフィールド332
の範囲内に含まれる。
第2のタイプ327はFCP_XFER_RDYレイアウトと呼ばれ
る。このデータ・ペイロード形式は、目標がデートの送
信または受信の開始の準備ができている時SCSIプロ
シード・コマンドを目標からイニシエータへ送るため使
用される。図3におけるデータ・ペイロード形式の第3
のタイプ328は、FCP_DATA形式であって、SCSII
/Oトランザクションの実行の結果読み取りまたは書き
込みされる実際のデータを伝送するため使用される。図
3に示される最後のデータ・ペイロード形式329は、
FCP_RSPレイアウトと呼ばれ、SCSI状態バイト33
4を、その他のFCP状態情報と共に、I/Oトランザ
クションの完了とともに目標からイニシエータへ伝送す
るために使用される。
を経由してコンピュータ・システムの処理、記憶および
入出力(I/O)コンポーネントの間でコンピュータ・コ
マンドおよびデータが伝送される。SCSII/Oバス
は、ハードディスクおよびCD−ROMのような大容量
記憶装置をコンピュータ・システムのメモリおよび処理
コンポーネントと接続させる最も広範囲に普及したコン
ピュータ・バスである。SCSIバス・アーキテクチャ
は、SCSI-1、SCSI-2およびSCSI-3という3つの主要規格
において定義されている。SCSI-1およびSCSI-2規格は、
ANSI"X3.131-1986"および"X3.131-1994"によってそれぞ
れ出版されている。SCSI-3規格は現在ANSI委員会によっ
て開発されている。SCSIバス・アーキテクチャの概
要は、"The SCSI Bus and IDE Interface, "Freidhelm
Schmidt,Addison-Wesley Publishing Company, ISBN 0-
201-17514-2 1997("Schmidt")によって提供されてい
る。
ナル・コンピュータ("PC")アーキテクチャのブロック図
である。PC400は、高速CPUバス406によって
システム・コントローラ404に接続された中央処理装
置またはプロセッサ402("CPU")を含む。次に、シス
テム・コントローラは、メモリ・バス410を経由して
システム・メモリ・コンポーネント408に接続され
る。システム・コントローラ404は、更に、周辺装置
コンポーネント相互接続("PCI")バス412を経由して
種々の周辺デバイスに接続される。PCIバス412
は、比較的遅い業界標準アーキテクチャ・バス("ISA")
414およびSCSIバス416に接続される。PCI
バス・アーキテクチャは、"PCI System Architectur
e"(Shanley& Anderson, Mine Share, Inc., Addison-We
sley Publishing Company, ISBN0-201-40993-3, 1995)
に記載されている。
・バス410、PCIバス412およびISAバス41
4によって、CPUがコンピュータ・システムに含まれ
る種々の処理/メモリ・コンポーネントおよび入出力装
置とデータおよびコマンドを交換することが可能とされ
る。一般に、ビデオ表示装置のような非常に高速で高帯
域の入出力デバイス418はPCIバスに直接接続され
る。キーボード420およびポインティング・デバイス
(図示されていない)のような遅い入出力デバイス420
はISAバス414に接続される。ISAバスは、バス
・ブリッジ・コンポーネント422を経由してPCIバ
スに接続される。大容量記憶装置、ハードディスク、フ
ロッピーディスク・ドライブ、CD−ROMドライブお
よびテープ・ドライブ424−426はSCSIバス4
16に接続される。SCSIバスは、SCSIバス・ア
ダプタ430を経由してPCIバス412に接続され
る。SCSIバス・アダプタ430は、53C8xxSCSI
プロセッサというSymbiosファミリから選択されるプロ
セッサのようなプロセッサ・コンポーネントを含み、標
準PCIバス・プロトコルを使用してPCIバス412
にインタフェースする。
Iバス・プロトコルを使用してSCSIバス416にイ
ンタフェースする(詳細は後述)。SCSIバス・アダプ
タ430は、SCSIバスに接続される各大容量記憶装
置424−426またはSCSI装置の範囲内に一般に
組み込まれるSCSIコントローラ(図示されていない)
とコマンドおよびデータを交換する。SCSIコントロ
ーラは、ハードウェア/ファームウェア・コンポーネン
トであって、SCSIバスを経由してSCSIアダプタ
から受け取られるSCSIコマンドを解読および応答
し、論理装置とインタフェースしてそれを制御すること
によってSCSIコマンドを実施する。1つの論理装置
は、1つまたは複数の物理装置あるいは1つまたは複数
の物理装置の部分に対応する。物理装置は、ディスク、
テープおよびCD−ROMドライブのようなデータ記憶
装置を含む。
イプのコマンドが、論理装置からデータを読み取り、論
理装置へデータを書き込むようにSCSI装置に指示す
る。I/Oトランザクションは、コンピュータ・システ
ムの2つのコンポーネントの間のデータの交換であっ
て、一般的にはCPU402のような処理コンポーネン
トによって始動され、読み取りI/Oコマンドまたは書
き込みI/Oコマンドによって部分的に実行される。こ
のように、I/Oトランザクションは、読み取りI/O
トランザクションおよび書き込みI/Oトランザクショ
ンを含む。
ットを並列的に転送することができるパラレル・バスで
ある。SCSIバスによって並列的に転送されることが
できるデータ・ビット数はバスの幅と呼ばれる。SCS
Iバスは、そのタイプに応じて、8、16および32ビ
ットの幅を持つ。16および32ビットSCSIバス
は、ワイドSCSIバスと呼ばれる。すべてのコンピュ
ータ・バスおよびプロセッサの場合と同様に、SCSI
バスは、バス上の動作およびデータ転送の速度を決定す
るクロックによって制御される。クロック速度はSCS
Iバスによって異なる。SCSIバスが動作するSCS
Iバス幅およびクロック速度の組み合わせが、SCSI
バスを経由して転送されることができる秒当たりのバイ
ト数すなわちSCSIバス・バンド幅を決定する。異な
るタイプのSCSIバスは、毎秒2メガバイト未満から
40メガバイトの範囲のバンド幅を持ち、将来は80か
ら160メガバイトへの増加が計画されている。バンド
幅の増加は、SCSIバスの物理的な長さにおける限界
の増加を伴う。
ンピュータ・システム502または他のハードウェア・
システムは、1つまたは複数のSCSIバス・アダプタ
504および506を含むことができる。SCSIバス
・アダプタ、SCSIバス・アダプタが制御するSCS
IバスおよびそのSCSIバスに接続される周辺デバイ
スが1つのドメインを形成する。図5におけるSCSI
バス・アダプタ504は、第1のドメイン508に関連
し、SCSIバス・アダプタ506は第2のドメイン5
10に関連する。最新のSCSI-2バス実施形態は、15
の異なるSCSIデバイス513−515および516
−517が単一のSCSIバスに接続されることを可能
にする。図5においては、SCSIデバイス513−5
15がSCSIバス518に接続されSCSIバス・ア
ダプタ506によって制御され、SCSIデバイス51
6−517がSCSIバス520に接続されSCSIバ
ス・アダプタ504によって制御されている。
デバイスは、特定のSCSIバスにおけるデバイスまた
はアダプタをユニークに識別するSCSI識別番号すな
わちSCSI_IDを持つ。習慣として、SCSIバス・アダ
プタはSCSI_ID 7を持ち、SCSIバスに接続されるS
CSIデバイスははSCSI_ID Oから6までおよび8から15
までの範囲を持つ。SCSIデバイス513のようなS
CSIデバイスは、各々が1つまたは複数の物理装置の
部分を含む多数の論理装置とインタフェースする。各論
理装置は、論理装置を制御するSCSIデバイスに対し
て論理装置をユニークに識別する論理装置番号("LUN")
によって識別される。例えば、SCSIデバイス513
は、それぞれLUNO、1および2を持つ論理装置522−5
24を制御する。SCSIに関する用語法に従えば、S
CSIバス上にI/Oコマンドを始動するデバイスは、
イニシエータと呼ばれ、I/O動作の実行を指示するI
/OコマンドをSCSIバス上で受け取るSCSIデバ
イスは目標と呼ばれる。
および506のようなSCSIバス・アダプタは、目標
デバイスにコマンドを送り出すことによってI/O動作
を始動する。目標デバイス513−515および516
−517はSCSIバスからI/Oコマンドを受け取
る。次に、目標デバイス513−515および516−
517は、それらが制御する1つまたは複数の論理装置
とインタフェースすることによってコマンドを実施し
て、論理装置からデータを読み取ってそれをSCSIバ
ス経由でイニシエータに返すか、あるいは、SCSIバ
スを経由してイニシエータから受け取ったデータを論理
装置に書き込む。最後に、目標デバイス513−515
および516−517は、コマンドの実行の成功または
失敗を表示する状態メッセージをSCSIバス経由でイ
ニシエータに応答する。
動および実行に関連SCSIプロトコルを示している。
読み書き入出力動作は、SCSIデバイスによって実行
される大量の入出力動作を含む。SCSIバスによって
接続される大容量記憶装置システムの動作の効率を最大
にする努力は、主として、読み書き入出力動作が実行さ
れる効率の最大化へ向けられている。従って、以下の記
述において、種々のハードウェア・デバイスのアーキテ
クチャ上の機能が読み書き動作の観点から考察される。
アダプタである)SCSIイニシエータから(最も一般的
には1つまたは複数の論理装置に関連するSCSIデバ
イスに組み込まれるSCSIコントローラである)SC
SI目標デバイスへの読み取りまたは書き込みI/Oコ
マンドの送信を示す。読み取りまたは書き込みI/Oコ
マンドの送信はSCSI入出力動作のコマンド・フェー
ズと呼ばれる。図6は、中心線によってイニシエータ6
02および目標604のセクションに分割されている。
イニシエータおよび目標セクションの両方は、SCSI
バスの状態を記述する"状態"欄606、608、およ
び、イニシエータおよび目標それぞれに関連するSCS
Iバス・イベントを記述する"イベント"欄610、61
2を含む。I/Oコマンドの送出に関係するバス状態お
よびバス・イベントは、図6の上から下へ時間の順に並
べられている。図7および図8もこのような形式に従っ
ている。
CSIバス・アダプタから目標SCSIデバイスへのI
/Oコマンドの送信は、目標SCSIデバイスによる読
み取りまたは書き込み入出力動作を始動する。図4を参
照すれば、SCSIバス・アダプタ430はI/Oトラ
ンザクションの一部として入出力動作を始動する。一般
的には、SCSIバス・アダプタ430は、SCSIバ
ス・アダプタに読み取り動作または書き込み動作の実行
を指示する読み取りまたは書き込みコマンドを、PCI
バス412、システム・コントローラ404およびCP
Uバス406を経由して、CPUから受け取る。
は、大容量記憶装置424−426からデータを読み取
って、SCSIバス416、PCIバス412、システ
ム・コントローラ404およびメモリ・バス410を経
由してシステム・メモリ内の1つの位置にそのデータを
転送するようにSCSIバス・アダプタ430に指示す
る。書き込み動作においては、CPU402は、メモリ
・バス410、システム・コントローラ404およびP
CIバス412を経由してシステム・メモリ408から
SCSIバス・アダプタ430にデータを転送するよう
にシステム・コントローラ404に指示し、SCSIバ
ス416を経由してデータが書き込まれる大容量記憶装
置424−426へデータを送るようにSCSIバス・
アダプタ430に指示する。
はデータがSCSIデバイスにないことを表示するバス
・フリー状態614におかれているSCSIバスから開
始する。イニシエータすなわちSCSIバス・アダプタ
は、バスを調停状態616にするため、SCSIバスの
BSY、D7およびSEL信号線をオンにする。この状態におい
て、イニシエータはSCSIバス上にコマンドを伝送す
る意志をすべてのデバイスに通知する。1つのデバイス
だけが1時点においてSCSIバスの動作を制御するこ
とができるので、調停が必要である。イニシエータがS
CSIバスの制御を得ると仮定すれば、イニシエータ
は、SCSIバスが選択状態618に入るようにするた
め、目標SCSI_IDに対応するATN信号線およびDX信号線を
オンにする。イニシエータまたは目標デバイスは、上述
のような調停状態から選択状態618への状態変更のよ
うなSCSIバス状態変更を実施するため、特定のシー
ケンスで種々のSCSI信号線をオンおよびオフにす
る。これらのシーケンスは、上記引用Schmidt文献およ
びANSI規格に記載されているので、これ以上の記述は行
わない。
されたことを目標デバイスが検出すると、目標デバイス
は、入出力動作のコマンド・フェーズを完了するためS
CSIバスの制御620を得たものと仮定する。次に、
目標デバイスは、メッセージ送出状態622に入るため
SCSI信号線を制御する。メッセージ送出状態におい
て発生する最初のイベントにおいて、目標デバイスはイ
ニシエータから識別メッセージ623を受け取る。識別
メッセージ623は、その後に続くコマンド・メッセー
ジがアドレスされるLUNを識別するLUNフィールド624
を含む。識別メッセージ623は、また、目標デバイス
による後続のI/Oコマンドの実行の間に目標デバイス
がSCSIバスから切断する権限を与えられていること
を目標に知らせるため一般にセットされるフラグ625
を含む。
ンドがどのように待ち行列に入れられるべきかを目標デ
バイスに指示し、同時に目標デバイスに待ち行列タグ6
27を与える待ち行列タグ・メッセージ626を受け取
る。待ち行列タグは、I/Oコマンドを識別するバイト
である。従って、SCSIバス・アダプタは1つのLUN
につき異なるI/Oコマンドを並列的に管理することが
できる。イニシエータであるSCSIバス・アダプタの
SCSI_ID、目標であるSCSIデバイスのSCSI_ID、目標
LUNおよび待ち行列タグの組み合わせが、SCSIバス
の範囲内で後続するI/Oコマンドに対応する識別I/
O動作を識別するI_T_Q_L連結参照番号を形成する。
8に入るためSCSIバス信号線を制御する。コマンド
状態において、目標デバイスはイニシエータからI/O
コマンド630を受け取ることを求める。I/Oコマン
ド630は、実行される特定のコマンドこの場合は読み
取りコマンドまたは書み込みコマンドを識別する命令コ
ード632、コマンドによって指定される読み取りまた
は書き込み動作の開始ポイントである論理装置の論理ブ
ロックを識別する論理ブロック番号636、および、コ
マンドの実行の間読み取りまたは書き込みされるブロッ
ク数を指定するデータ長638を含む。
て処理した時、イニシエータ・デバイスに切断メッセー
ジ642を送り戻す状態であるメッセージ到来状態64
0に入るため、目標デバイスはSCSIバス信号線を制
御する。コマンドによって指定される読み取りまたは書
き込み動作を行うように論理装置を準備するため目標デ
バイスが一般的に論理装置との交信を開始するので、目
標デバイスはSCSIバスから切断する。目標デバイス
はデータを受け取るバッファを準備する必要があるかも
しれない。ディスク・ドライブまたはCD−ROMドラ
イブの場合、目標デバイスは、読み取りまたは書き込み
コマンドに関する開始位置として指定された適切なブロ
ックにアクセスするように論理装置に指示するかもしれ
ない。切断によって、目標デバイスは、SCSIバス・
アダプタと目標デバイスの間における更なるメッセー
ジ、コマンドまたはデータの伝送のため、SCSIバス
を解放する。このようにして、多数の異なる入出力動作
がSCSIバス上で並列的に多重送信されることができ
る。最後に、目標デバイスは、SCSIバスをバス・フ
リー状態644に戻すため、BSY信号線をオフにする。
込み動作のため論理装置を準備する。論理装置がデータ
の読み取りまたは書き込みの準備ができている時、入出
力動作に関するデータ・フェーズに入る。図7はSCS
I入出力動作のデータ・フェーズを示す。SCSIバス
は、初期的にはバス・フリー状態646にある。目標デ
バイスは、今や、読み取りI/Oコマンドに応答してデ
ータを返すか書き込みI/Oコマンドに応答してデータ
を受け入れる準備ができていて、調停状態648に入る
ためSCSIバス信号線を制御する。目標デバイスがS
CSIバスの制御に関する仲裁に成功していると仮定す
れば、目標デバイスは、再選択状態650に入るためS
CSIバス信号線を制御する。再選択状態は、図6の選
択状態に類似しているが、選択状態においてはSCSI
バス・アダプタが目標デバイスを選択しているのに対し
て、この再選択状態では通信相手のSCSIバス・アダ
プタを選択するのは目標デバイスである点が相違してい
る。
タを選択したならば、目標デバイスは、SCSIバスが
メッセージ到来状態652に入るようにするためSCS
Iバス信号線を処理する。メッセージ到来状態におい
て、目標デバイスは、識別メッセージ654および待ち
行列タグ・メッセージ656の両方をSCSIバス・ア
ダプタに送り出す。これらのメッセージは、図6におい
て示された、イニシエータから目標デバイスへのI/O
コマンドの伝送の間にイニシエータから目標デバイスへ
送られた待ち行列タグ・メッセージと同一である。イニ
シエータは、イニシエータおよび目標デバイスのSCSI_I
D、目標LUNおよび待ち行列タグ・メッセージに含まれる
待ち行列タグの組み合わせであるI_T_Q_L連結参照番号
を使用して、読み取り動作の場合目標デバイスからイニ
シエータへ引き続いて送られるデータに関するI/Oト
ランザクションを、書き込み動作の場合イニシエータに
よって引き続き伝送されるデータに関するI/Oトラン
ザクションを識別する。このように、I_T_Q_L連結参照
番号は、読み取りの場合目標デバイスからデータを受け
取るためまたは書き込みの場合目標デバイスへデータを
伝送するための適切なバッファを特定するため処理中I
/OコマンドのテーブルへのインデックスとしてSCS
Iバス・アダプタによって使用されることができる入出
力動作ハンドルである。
信した後、目標デバイスはデータ状態658への移行の
ためSCSI信号線を制御する。読み取り入出力動作の
場合、SCSIバスはデータ到来状態へ移行する。書き
込み入出力動作の場合、SCSIバスはデータ送出状態
へ移行する。SCSIバスがデータ状態にある間、目標
デバイスは、SCSIバス・クロック・サイクル毎に、
データが伝送されている特定のSCSIバスの幅に等し
いビット・サイズを持つ1データ単位を伝送する。一般
的には、データの各単位の伝送の一部として信号線ACK
およびREQを伴うSCSIバス信号線ハンドシェークが
存在する。例えば、読み取りI/Oコマンドの場合、目
標デバイスはSCSIバス上に次のデータ単位を送出し
てREQ信号線をオンにする。イニシエータはREQ信号線オ
ンを検出して、SCSIバスから伝送されたデータを取
り出し、データの受け取りを確認するためACK信号線を
オンにする。このようなタイプのデータ転送は非同期伝
送と呼ばれる。
シエータからの最初の肯定応答を受け取ることに先行し
て目標デバイスが一定数のデータ単位を伝送することを
許容する。この伝送モードは同期伝送と呼ばれ、このモ
ードにおいては、最初のデータ単位の送出とその伝送の
ための肯定応答の受け取りの間の待ち時間が回避され
る。データ伝送の間、目標デバイスは、ポインタ保存メ
ッセージおよびそれに続く切断メッセージをイニシエー
タに送信し、バス・フリー状態に入るようにSCSIバ
ス信号線を制御することによって、データ伝送に割り込
むことができる。これによって、更にデータが伝送され
る前に目標デバイスが制御する論理装置と交信するため
目標デバイスは伝送を中断することが可能とされる。S
CSIバスからの切断の後、目標デバイスは、再び、S
CSIバスの制御に対する仲裁を求め、イニシエータへ
付加的識別および待ち行列タグ・メッセージを送信し
て、イニシエータが割り込みされたポイントでデータ受
信または送信を再開することができるようにする。デー
タ状態658に割り込む切断および再接続の例が図7に
示されている。最後に、入出力動作に関するすべてのデ
ータが伝送された時、目標デバイスは、メッセージ到来
状態662に入るためSCSI信号線を制御する。この
際、目標デバイスはイニシエータに切断メッセージを送
る(この前にオプションとしてポインタ保存メッセージ
が送られる場合もある)。切断メッセージを送信した
後、目標デバイスはBSY信号線をオフにし、SCSIバ
スはバス・フリー状態664へ移行する。
るデータ伝送に続いて、目標デバイスは入出力動作の状
態フェーズの間に状態をイニシエータに返す。図8は入
出力動作の状態フェーズを示す。図6および図7の場合
と同様に、SCSIバスは、バス・フリー状態666か
ら調停状態668、再選択状態670およびメッセージ
到来状態672へ移行する。メッセージ到来状態672
の間の目標デバイスによるイニシエータへの識別メッセ
ージ674および待ち行列タグ・メッセージ676の伝
送に続いて、目標デバイスは、状態状態678に入るた
めSCSIバス信号線を制御する。状態状態678にお
いて、目標デバイスは、I/Oコマンドが成功裡に完了
したか否かを標示するため状態バイト684をイニシエ
ータへ送る。0という状態コードによって表されている
成功裡の完了に対応する状態バイト680が目標デバイ
スからイニシエータへ送られていることが図8に示され
ている。状態バイトの伝送に続いて、目標デバイスは、
メッセージ到来状態682に入るためSCSIバス信号
線を制御する。この際、目標デバイスはイニシエータへ
コマンド完了メッセージ684を送る。この時点で入出
力動作は完了した。次に、SCSIバスがバス・フリー
状態686へ戻るように、目標デバイスはBSY信号線を
オフにする。SCSIバス・アダプタは、今や、I/O
コマンドの当該部分を終了し、コマンドを実行するため
に割り当てられた内部資源を解放し、PCIバスを経由
してCPUへ完了メッセージまたは状態を送り戻すこと
ができる。
の間で交換されるFCPシーケンスと図6乃至図8で示
されたSCSIバス・フェーズおよび状態の対応関係を
示す。図9および図10において、目標SCSIアダプ
タは、FCPホスト・アダプタと共にパッケージ化され
ていると仮定され、従って、目標SCSIアダプタは、
FCを経由してイニシエータと、SCSIバスを経由し
て目標SCSIデバイスと通信することができる。図9
は、FCPシーケンスとI/Oトランザクショに関する
SCSIフェーズおよび状態の間の対応関係を示す。イ
ニシエータがFCを経由して目標SCSIアダプタ70
2にFCP_CMDデータ・ペイロードを含む単一フレームF
CPシーケンスを送り出すと、トランザクションが始動
される。目標SCSIバス・アダプタがFCP_CMNDフレー
ムを受け取ると、目標SCSIバス・アダプタは、図6
に示された仲裁、再選択、メッセージ送出、コマンドお
よびメッセージ到来を含むコマンド・フェーズ704と
いうSCSI状態に進む。
ェーズの終了時に、目標SCSIデバイスがトランザク
ションを実行する準備をする間SCSIバスを解放する
ため、I/Oトランザクションの目標であるSCSIデ
バイスはSCSIバスから切断する。その後、目標SC
SIデバイスはSCSIバス制御のため再度仲裁を求
め、I/Oトランザクション706のデータ・フェーズ
を開始する。この時点で、SCSIバス・アダプタは、
データ伝送を現在進めることができることを標示するFC
P_XFER_RDY信号フレーム・シーケンス708をイニシエ
ータへ送り返すことができる。読み取りI/Oトランザ
クションの場合、FCP_XFER_RDY信号フレーム・シーケン
スはオプションである。データ・フェーズが続くにつれ
て、目標SCSIデバイスは論理装置からのデータの読
み取りおよびSCSIバスを経由する目標SCSIバス
・アダプタへのそのデータの伝送を開始する。次に、目
標SCSIバス・アダプタは、目標SCSIデバイスか
ら受け取ったデータを、I/O読み取りトランザクショ
ンに対応する交換の第3のシーケンスを形成する多数の
FCPデータ・フレームにパッケージ化して、それらF
CPデータ・フレームをFC経由でイニシエータへ送り
返す。
デバイスがSCSIバスの制御を放棄すると、目標SC
SIデバイスは再びSCSIバスの制御のため仲裁を求
め、I/Oトランザクション714の状態フェーズを始
動する。このフェーズの中で、SCSIバスは、図8に
示されているように、目標SCSIデバイスから目標S
CSIバス・アダプタへSCSI状態バイトを送るた
め、バス・フリー状態から調停、再選択、メッセージ到
来、状態、メッセージ到来およびバス・フリー状態へ移
行する。状態バイトを受け取り次第、目標SCSIバス
・アダプタは、FCP_RSP単一フレーム・シーケンス71
6に状態バイトをパッケージ化して、FCを経由してFC
P_RSP単一フレーム・シーケンスをイニシエータへ送り
返す。これによって読み取りI/Oトランザクションは
完了する。
は、目標FCホスト・アダプタと目標SCSIバス・ア
ダプタの間にはPCIバスのような付加的内部コンピュ
ータ・バスが存在する可能性がある。言い換えると、F
Cホスト・アダプタおよびSCSIアダプタは単一の目
標コンポーネントに一緒にパッケージ化されない可能性
がある。単純化のため、そのような付加的相互接続は図
9および図10に示されていない。
フレーム718によって示されている書き込みトランザ
クションの間のFCPシーケンスとSCSIバス・フェ
ーズ/状態の間の対応関係を表している。図10が図9
と相違している点は、書き込みトランザクションの間、
FCP_DATAフレーム722−725がイニシエータから目
標へFC上で伝送され、目標からイニシエータ720へ
送られるFCP_XFER_RDY単一フレーム・シーケンス720
は読み取りI/Oトランザクションの場合のようにオプ
ションではなく必須であるといういう点である。図9の
場合と同様に、書き込みI/Oトランザクションは、目
標がイニシエータへFCP_RSP単一フレーム・シーケンス
726を返す場合を含む。
のソースおよび行き先ファブリック・アドレスを指定す
るフィールドを含む。D_IDおよびS_IDは、特定のFCポ
ートに関する3部分ファブリック・アドレスを指定する
3バイト数量である。これらの3部分は、FCノードの
範囲内におけるFCドメイン、FCノード・アドレスお
よびFCポートの指定を含む。仲裁ループ・トポロジに
おいては、127の可能な活動ノードの各々が、ループ
初期設定の間、仲裁ループ物理アドレス("AL_PA")を取
得する。AL_PAは、FCフレーム・ヘッダのD_IDおよびS
_IDの範囲内のFCポート指定に対応する1バイト数量
である。仲裁ループ・トポロジによって接続される活動
ノードは多くとも127であるので、仲裁ループの範囲
内の各ノードをユニークにアドレスするためには1バイ
トのAL_PPで十分である。
ため、仲裁ループ・トポロジに接続されるノードによっ
て始動される。それらの理由には、ノードの電力リセッ
トに続くループ初期設定、仲裁ループの最初のノードの
スタートアップ後の初期設定、すでに動作中の仲裁ルー
プへFCノードを引き続き含める動作、および種々のエ
ラー回復動作が含まれる。FC仲裁ループ初期設定は、
7つの独立したフェーズを含む。図11は、FC仲裁ル
ープ初期設定の7つのフェーズを示している。図12
は、図11に示されるループ初期設定の7つのフェーズ
の各々の間にFCノードによって伝送される仲裁ループ
・トポロジにおけるFCフレームのデータ・ペイロード
を示す。ループ初期設定の異なるフェーズの各々におい
て使用されるFCフレームに関するデータ・ペイロード
は、図12の欄902−904に示される3つの異なる
フィールドからなる。異なるデータ・ペイロード構造の
各々の範囲内の第1のフィールド902はLI_IDフィー
ルドである。LI_IDフィールドは、グループ初期設定の
7つのフェーズのうちの1つに対応する1つの6ビット
・コードを含む。図12に示されている異なるデータ・
ペイロード・レイアウトの各々に対するLI_FLフィール
ド903は、ループ初期設定の最終の2つのフェーズが
特定のFCポートによってサポートされるか否かを指定
するフラグを含め、種々のフラグを含む。TLは、ループ
初期設定の7つのフェーズすべてをサポートする。最後
に、データ・ペイロード・レイアウト904の各々のデ
ータ・ペイロードのデータ部分は、ループ初期設定の7
つのフェーズの各々に固有の可変長のデータ・フィール
ドを含む。以下において、ループ初期設定の7つのフェ
ーズは図11および図12を参照して記述される。
第1のフェーズにおいて、ループ初期設定マスタが選択
される。ループ初期設定のこの第1のフェーズは、ルー
プ初期設定プリミティブ("LIP")によるループの充満に
続く。すべての活動ノードは、伝送側ノードの8バイト
・ポート名を含むLISMFC仲裁ループ初期設定フレーム
906を伝送する。ループ初期設定に参加する各FCポ
ートは、LISMFC仲裁ループ初期設定フレームの伝送を
続行し、受け取ったLISMFC仲裁ループ初期設定フレー
ムを仲裁ループにおける後続のFCノードへの送信を続
行する。この動作は、FCポートが一層低い(D_ID、S_I
Dおよび8バイト・ポート名からなる)結合ポート・アド
レスを持つ別のFCポートによって伝送されるFCフレ
ームを検出するか(この場合この別のFCポートがルー
プ設定マスタLIMとなる)、あるいは、FCポートがその
FCポートが元々伝送したFC仲裁ループ初期設定フレ
ームを受け取る(この場合このFCポートがLIMとなる)
か、いずれかまで、続く。このようにして、一般的に
は、FC仲裁ループ初期設定プロセスに参加している最
も低い結合アドレスを持つノードがLIMとなる。定義に
従えば、FL_PORTは、最も低い結合アドレスを持つの
で、LIMになる。ループ初期設定フェーズの各々におい
て、ループ初期設定は、種々の異なる理由から失敗する
可能性があり、その場合ループ初期設定プロセス全体の
再開が必要とされる。
はLIFAフェーズ804へ進み、そこで、AL_PAを割り当
てられたファブリックを持つノードがそのAL_PAの取得
を試みる。LIMは、図12のデータ・ペイロード・レイ
アウト908に従ってフォーマットされたデータ・ペイ
ロードを持つFC仲裁ループ初期設定フレームを伝送す
る。このデータ形式のデータ・フィールドは16バイト
のAL_PAビットマップを含む。LIMがAL_PAを割り当てら
れたファブリックを持つとすれば、LIMは、AL_PAを割り
当てられたそのファブリックに対応するビットマップの
範囲内にビットをセットする。このFCフレームが各F
Cポートを経由して仲裁ループの範囲内を循環するの
で、そのノードがAL_PAを割り当てられたファブリック
を持てばそのことを標示するように各ノードはビットマ
ップにビットをセットする。ビットマップにおけるデー
タが仲裁ループにおける別のFCノードによって既にセ
ットされていれば、FCノードは、3つの後続のグルー
プ初期設定フェーズのうちの1つの間にAL_PAを取得す
ることを試みなければならない。ファブリックに割り当
てられたAL_PAは、FL_Portを経由して仲裁ループに接続
されるFCノードによってAL_PAが指定されることを可
能にする手段を提供する。
おいて、LIMは、図12のデータ形式910に従って
フォーマットされたデータ・ペイロードを含むFCフレ
ームを伝送する。データ・フィールドは、ループ初期設
定のLIPAフェーズの間に返されるAL_PAビットマッ
プを含む。LIPAフェーズ910の間に、AL_PAをい
まだに取得していない仲裁ループにおけるLIMおよび
他のFCノードは、FCノードのメモリの範囲内に保存
された以前に取得されたAL_PAに対応するビットマップ
の範囲内のビットをセットしようと試みる。FCノード
が、LIPAFCフレームを受け取り、そのノードの以
前に取得されたAL_PAに対応するビットマップの範囲内
のビットがセットされていないことを検出すると、FC
ノードはそのビットをセットして、それによってそのAL
_PAを取得することができる。
IHA808およびLISA810は、上記LIPAフ
ェーズ806と類似している。LIHAフェーズ808
およびLISAフェーズ810は共に、LIPAフェー
ズ910およびLIFAフェーズ908に関するデータ
・レイアウトと同じデータ・レイアウト912および9
14を含むFCフレームを利用する。LIHAフェーズ
808およびLISAフェーズ810の両フェーズにお
いて、前のフェーズからのビットマップがLIMによっ
て再循環されるので、AL_PAをまだ取得していない仲裁
ループにおけるいかなるFCポートもポートのメモリに
含まれるハード的に割り当てられたAL_PAの取得を試み
るか、または最後のよりどころとして仲裁ループ・トポ
ロジの他のFCポートのいずれによってもまだ取得され
ていない恣意的またはソフト的AL_PAのいずれかを取得
することを試みる。FCポートがLISAフェーズ81
0の完了時にAL_PAを取得することができないとすれ
ば、そのFCポートは仲裁ループに参加しないかもしれ
ない。FC-AL-2規格は、ループ初期設定プロセスの再開
を含め、非参加ノードが仲裁ループに加わることを試み
ることを可能にする種々の条項を含む。
において、LIMは、図12におけるデータ形式916
を持つデータ・ペイロードを含むFCフレームを伝送す
る。このデータ形式916のデータ・フィールド917
は128バイトのAL_PA位置マップを含む。LIMは、A
L_PAを取得したとすれば、取得したAL_PAをAL_PA位置マ
ップの範囲内で、データ・フィールド917のバイト0
におけるAL_PAカウント・バイトに続く最初のAL_PA位置
に書き込む。LIPRFC仲裁ループ初期設定フレーム
を受け取り再送信する連続FCノードの各々は、FCノ
ードのAL_PAをAL_PA位置マップの範囲内の連続する位置
に書き込む。
14において、AL_PA位置マップは各FCポートを経由
して仲裁ループ技術で再循環されるので、FCポート
は、完結したAL_PA位置マップを取得しメモリに保存す
ることができる。このAL_PA位置マップによって、仲裁
ループの範囲内の各FCポートは、仲裁ループの範囲内
の他のFCポートに対するその位置を決定することがで
きる。
一筐体の範囲内に多数の異なる周辺デバイスを含めるこ
とが益々一般的となった。そのような筐体の1つの例
は、RAIDである。単一筐体の範囲内に多数の異なる
周辺デバイスをグループ化することによって、周辺装置
メーカは一定の製造効率を達成することができる。例え
ば、筐体の範囲内の周辺デバイスのすべては、1つまた
は複数の共通の電源、冷却装置および相互接続媒体を共
有することができる。そのような筐体は、個別の周辺デ
バイスによって与えられる資源よりも大きい資源の集合
的セットを提供することができる。加えて、個々の周辺
デバイスは、筐体の範囲内の他の周辺デバイスが動作を
続ける間に、筐体からスワップ・インおよびスワップ・
アウトすることが可能である。このようなプロセスはホ
ット・スワッピングとして知られている。また、経済的
で高可用性の資源を達成するため、記憶装置冗長性およ
びミラー機能に関してそのような筐体のバンクを使用す
ることが可能である。
示す。筐体1002は、電源1004、冷却ファン10
06、4つのディスク・ドライブ1008−1011を
含む。筐体の範囲内の回路ボード1014は、プロセッ
サ1016、内部バス1018、および、プロセッサ1
016、ディスク・ドライブ1008−1011および
筐体1002がそれを経由してホスト・コンピュータ
(図示されていない)に接続されることができるポート1
022を接続する接続媒体1020を含む。システムに
よっては、ホスト・コンピュータが、プロセッサ101
6の他にディスク・ドライブ1008−1011に個別
にアドレスおよび対話するか、あたかも筐体が単一アド
レス基底を持つ1つの非常に大きいディスク・ドライブ
を表すかのように筐体1002と対話するものもある。
プロセッサ1016は、一般的には、電源1004およ
び冷却ファン1006の状態と共に、筐体1002の範
囲内の周辺デバイス1008−1011の各々の状態を
監視するプロセスを実行する。プロセッサ1016は、
図13における内部バス1018のような内部通信媒体
を経由して電源1004および冷却ファン1006と通
信する。
ような種々のコンポーネントによって筐体の範囲内で提
供される情報へのホスト・コンピュータのアクセスを実
現するため、また、筐体の範囲内の種々のコンポーネン
トを個別に制御する能力をホスト・コンピュータに与え
るため、ホスト・コンピュータと図13の筐体1002
のような筐体の範囲内で稼働する筐体サービス・プロセ
スの間の通信のための通信規格としてSCSIコマンド
・セットが定義されている。SCSI筐体サービス("SE
S"と略称される)コマンド・セットは、"American Natio
nal Standard for Information Technology Standards
Document NCITS 305-199X"に記述されている。SESコ
マンド・セットは、現在X3T10 Committeeによって開発
中の参照規格において定義される予定である。
て表される基本通信パラダイムを示す。ホスト・コンピ
ュータ1102が、筐体1108の範囲内で稼働する筐
体サービス・プロセス1106にSESコマンド110
4を送る。筐体サービス・プロセスは例えば図13にお
けるプロセッサ1016上で実行される。筐体サービス
・プロセス1106は、筐体1108の範囲内の種々の
コンポーネント1110−1113と交信し、次に、ホ
スト・コンピュータ1102によって筐体サービス・プ
ロセス1106に送られたSESコマンドに対する応答
1114を返す。
応答には多数の異なるタイプがある。そのような種々の
タイプの詳細については上記引用ANSI規格文書を参照す
ることができる。一般的には、ホスト・コンピュータ1
102と筐体サービス・プロセス1106の間の大量の
通信トラフィックは、2つの基本的コマンドを必要とす
る。それらは、(1)ホスト・コンピュータが筐体サービ
ス・プロセスに制御情報を伝送するために使用するSEND
DIAGNOSTICS(診断送信)コマンド、および、(2)ホスト
・コンピュータが、筐体の範囲内の種々のコンポーネン
トに関する状態情報を含む情報の送信を筐体サービス・
プロセスに求めるためのRECEIVE D IAGNOSTIC RESULTS
(診断結果受け取り)コマンドである。ホスト・コンピュ
ータは、筐体制御ページを介して筐体サービス・プロセ
スにSEND DIAGNOSTICSコマンドを伝送する。筐体制御ペ
ージのレイアウトは以下の表1に示されている。
ーネントの各タイプに関するOVERALL CONTROL(全般的制
御)フィールド、および、筐体の範囲内の各個別コンポ
ーネントに関するELEMENNT CONTROL(エレメント制御)フ
ィールドを含む。特定タイプのコンポーネントすべてに
関するELEMENT CONTROLフィールドは、そのタイプのコ
ンポーネントに関するOVERALL CONTROLフィールドの後
に、グループとして集められる。これらの制御フィール
ドは、コンポーネントまたはエレメントのタイプに依存
する種々の形式を持つ。いくつかのタイプのデバイスに
関する筐体制御ページの制御フィールドに関する形式を
以下に記述する。SESコマンド・セットによって現在
サポートされているエレメントのタイプが次の表2に示
されている。
ロセスにRECEIVE DIAGNOSTIC RESULTSコマンドを発する
と、筐体サービス・プロセスは、筐体の範囲内のコンポ
ーネントまたはエレメントの各々から状態情報を収集し
て、収集した状態情報を含む筐体状態ページをホスト・
コンピュータに返す。筐体状態ページのレイアウトは次
の表3に示されている。
のコンポーネントまたはエレメントに関する筐体状態ペ
ージは、そのタイプのコンポーネントに関するOVERALL
CONTROLフィールドの後にグループとして集められ
る。このように、筐体状態ページは、筐体の範囲内の特
定タイプのエレメントの各々に関する個々のELEMENT S
TATUS(エレメント状態)フィールドが後に続く各タイプ
のエレメントに関するOVERALL STATUS(全般的状態)フィ
ールドを含む。状態フィールドの形式はエレメントのタ
イプによって変わる。いくつかのデバイスに関する状態
フィールド形式が後述される。筐体および筐体の範囲内
のすべてのコンポーネントまたはエレメントを記述する
構成ページを筐体サービス・プロセスから受け取ること
を求めるため、ホスト・コンピュータは、特別なページ
・コードを用いてRECEIVE DIAGONOSTIC RESULTSコマ
ンドを発することができる。次の表4は構成ページのレ
イアウトを示す。
ントまたはエレメントの各タイプに関する情報を含むタ
イプ記述子ヘッダ・リストと共に、全体として筐体を記
述する筐体記述子ヘッダおよび筐体記述子を含み、更
に、エレメント・タイプの各々に対応する記述子テキス
トを含むタイプ記述子テキスト・リストを含む。次の表
5および表6は、ファンのような冷却エレメントに関す
る筐体制御ページにおけるELEMENT CONTROLフィールド
の形式形式を示す。
ット・フィールドによって、ホスト・コンピュータが筐
体サービス・プロセスに対して特定の冷却エレメントに
関連する一定のアクションを指定することが可能とされ
る。例えば、REQT FAILビットをセットすることによっ
て、ホスト・コンピュータは、冷却エレメントの故障を
標示するため視覚インジケータをオンにすることを指定
する。RQST ONフィールドをセットすることによって、
ホスト・コンピュータは冷却エレメントがオンにされそ
の状態を維持することを要求する。REQUESTED SPEED CO
DE(所望の速度コード)フィールドは、冷却エレメントが
動作すべき特定の冷却ファン速度をホスト・コンピュー
タが指定することを可能にする。表6は、所望の速度コ
ード・フィールドに指定されることができる異なるファ
ン速度設定値を含む。次の表7および表8は、表3に示
された筐体状態ページの範囲内の冷却ELEMENT STATUSフ
ィールドのレイアウトを示している。
ルドの範囲内の種々のビット・フィールドは、特定の冷
却エレメントまたはファンの状態をホスト・コンピュー
タに標示する。FAILビットがセットされていると、筐体
サービス・プロセスは、特定のファンに関する故障標識
がセットされたことを示している。RQSTED ONビットが
セットされていると、ファンが手動でオンとされたかま
たはSEND DIAGNOSTICSコマンドを介してオンにするよう
要求されたことを筐体サービス・プロセスはホスト・コ
ンピュータに標示する。OFFビットがセットされている
と、ファンが動作していないことを筐体サービス・プロ
セスがホスト・コンピュータに標示する。筐体サービス
・プロセスは、実際速度コード・フィールドを介してフ
ァンの動作の実際の速度をホスト・コンピュータに通知
することができる。実際速度コード値は上記表8に示さ
れている。
電源に関するELEMENT CONTROLフィールドのレイアウト
は次の表9に示されている。表3に示された筐体状態ペ
ージに含まれる電源エレメントに関するELEMENT STATUS
フィールドのレイアウトは次の表10に示されている。
ィールドの多くは、表5および表7の冷却エレメント制
御および状態フィールドと同様であるので、これ以上の
説明は行わない。電源状態フィールドは、また、不足電
圧、過電圧、過電流、電源異常およびその他の温度条件
を標示するビット・フィールドを含む。
トコルは、ホスト・コンピュータと複数の周辺デバイス
を含む筐体の間の標準SCSI通信を指定する。SES
プロトコルは、ホスト・コンピュータが筐体の範囲内の
個々の周辺デバイスの動作を制御し、周辺デバイスの動
作の状態に関する情報を取得することを可能にする。
は、SESコマンド・セットおよびプロトコルをサポー
トするFCの能力と共に、複数周辺デバイスを含む筐体
とホスト・プロセッサを接続させ、筐体の範囲内で複数
の周辺デバイスを相互接続させる魅力的通信媒体にFC
をさせた。以下に複数のディスク・ドライブを包含する
筐体について記述するが、筐体の範囲内で複数のディス
ク・ドライブを相互接続し、また、筐体とホスト・コン
ピュータを接続するための技術および手法はその他のタ
イプの周辺デバイスに関しても同様に適用することがで
きる。
数ディスク筐体の製造業者によって使用される設計のブ
ロック図である。図15には、8つのディスク・ドライ
ブ1204−1211を内包する筐体1202が示され
ている。ディスク・ドライブは、背面配線板1212に
取り付けられ、それによって相互接続されている。複数
コンポーネント回路ボード1214が、また、背面配線
板1212に接続されている。2つのギガビット・イン
タフェース・コンバータ(略して"GBIC")1216および
1218が筐体1202への外部光ファイバ・ケーブル
接続を提供する。回路ボード1214は、プロセッサ1
220および内部FCループ1230によって相互接続
される多数のポート・バイパス回路(略して"PBC")12
22−1229を含む。筐体サービス・プロセスはプロ
セッサ1220上で動作して、ホスト・コンピュータ
(図示されてない)が筐体の範囲内の(ファン、電源、温
度センサ等々のような)種々の付加的コンポーネントを
制御することを可能にする。
−1211は、筐体の別のディスク・ドライブの動作の
間に取り替え、取り外し、または追加を実施することが
可能である。ホット・スワッピングは、図15に示され
ている現在使用可能なシステムにおいてポート・バイパ
ス回路1222−1229によって可能とされている。
ある1つのディスクが存在して機能している時、FC信
号は、FCループ1230から、ポート・バイパス回路
(例えばポート・バイパス回路1225)を経由して、デ
ィスク・ドライブ(例えばディスク・ドライブ1207)
へ送られる。あるディスク・ドライブが取り外されてい
る時、ポート・バイパス回路は、FC信号を次のポート
・バイパス回路に直接送るか、またはFCループ123
0に沿って他のコンポーネントへ送る。例えば、ディス
ク・ドライブ1207がホット・スワッピングによって
取り替えられるとすれば、FC信号は、ディスク・ドラ
イブ1206からポート・バイパス回路1224を経由
してポート・バイパス回路1225へ、そして、ポート
・バイパス回路1225からポート・バイパス回路12
26へ直接送られる。
は、光ファイバを介してホスト・コンピュータへの筐体
の接続を可能にする。第2のGBIC(例えばGBIC
1218)は、その筐体の別の筐体へのデージーチェー
ン方式の接続を可能にし、それによって、ファイバ・チ
ャンネル・ループ1230に別のグループのディスク・
ドライブが加えられることになる。第2のGBICが存
在するがその第2のGBICを通してデージーチェーン
方式で接続された筐体がない場合、FC信号を筐体を通
して折り返しさせ、最終的にはホスト・コンピュータへ
送り戻すため、一般的には、折り返しコネクタまたはタ
ーミネータが第2GBICに取り付けられる。
バイパス回路1222−1229のようなポート・バイ
パス回路の概要を示している。入力FC信号("IN")13
02が加算アンプ1304に送られ、微分的に符号化さ
れたFC信号がPBC回路の範囲内で使用される線形信
号に変換される。同様に、加算アンプ1306−130
8は線形および微分信号を相互変換するため使用され
る。変換された入力信号1310は分割され、バッファ
付き出力("Pout")1312およびマルチプレクサ131
4へ送られる。第2のFC信号("Pin")1316が加算
アンプ1307を通過して、マルチプレクサ1314へ
入力される。マルチプレクサ1314からのFC出力信
号("OUT")1318はSEL制御入力線1320によって制
御される。SEL制御入力線がオンにされていると、マル
チプレクサ1314は、Pin入力1316を出力信号(OU
T)1318に渡す。EL制御入力線がオンにされていない
と、マルチプレクサ1314は、IN入力信号1302を
出力信号(OUT)1318に渡す。
経由するファイバ・チャンネル・ループへのディスク・
ドライブの接続を示す。簡潔さのため、図16の(A)に
示されているコンポーネントと同じものであるポート・
バイパス回路のコンポーネントには、(A)と同じラベル
を付け、それらコンポーネントの説明は省略する。ディ
スク・ドライブ1322は、ポート信号1312を介し
てファイバ・チャンネル・ループから入力信号IN130
2を受け取る。ディスク・ドライブがSEL制御信号13
20をオンにする時、ディスク・ドライブは、マルチプ
レクサ1314によって出力信号OUT1318に渡され
る信号Pin1316を提供する。出力信号OUTはFCルー
プを経由してFC信号の方向の次のFCポートに伝送さ
れる。SEL制御信号1320がオフにされる時、ディス
ク・ドライブ1322はバイパスされ、入力信号IN13
02が、出力信号1318として、FC信号方向の次の
FCポートに渡される。ディスク・ドライブ1322
は、筐体に安全に装着され、背面配線板に接続され、F
Cループと機能的に相互動作する準備ができている時に
SEL制御信号をオンにする。
いないまたは機能的にFCループと相互動作できる状態
にない時、SEL制御線1320はオフにされ、FC信号
はディスク・ドライブをバイパスする。ディスク・ドラ
イブがオンライン筐体との間でホットスワップされてい
る時、機能中のディスク・ドライブを相互接続させるF
Cループは、上述のような再初期設定を実行しなければ
ならないが、発生する割込みは比較的わずかであり、割
り込まれたいかなるデータ伝送も回復される。しかしな
がら、FCループの動作を劣化または停止させ、本質的
に受動的PBCによって検出およびバイパスされること
ができないようなディスク・ドライブの異なる可能な故
障モードが存在する。例えば、ディスク・ドライブは擬
似信号を間欠的に伝送するか、さもなければ、要求され
たデータを伝送した後にFCループの制御の生成に失敗
する可能性がある。このように、受動的PBCは、ディ
スク・ドライブのホット・スワッピングを可能にするけ
れども、高可用性システムに必要な高レベルのコンポー
ネント誤動作検出および回復を提供しない。
ト・トレランスの増大、可用性の増加を提供する新しい
タイプの複数周辺デバイス筐体に関するものである。前
述の場合と同様に、この新しい複数周辺デバイス筐体は
複数ディスク筐体の観点から記述されるが、本発明の技
術および方法は、一般的に、種々のタイプの周辺デバイ
スの異なる組み合わせを内包する筐体に適用することが
できる。本発明の方法およびシステムは、筐体の範囲内
の種々の周辺デバイスの間のみならずホスト・コンピュ
ータと筐体の間のFC相互接続に基づく筐体に関して以
下に記述される。しかしながら、FCに代えて、他のタ
イプの通信媒体を利用することもできる。また、SES
コマンド・セットおよびプロトコルがホスト・コンピュ
ータにコンポーネント・レべル制御を提供する場合の複
数ディスク筐体に関して本発明の方法およびシステムが
記述されるが、このコンポーネント・レべル制御は他の
タイプのプロトコルおよびコマンド・セットによって提
供されることもできる。
れた高可用性筐体を示す。以下の記述において、高可用
性筐体を、その英語表現の"highly available enclosur
e"の頭文字をとって"HAE"と略称する場合がある。図1
7に示される高可用性筐体は、8つのディスク・ドライ
ブ1402−1409を含む。ディスク・ドライブ14
02−1409は背面配線板1412に接続される。背
面配線板は、ディスク・ドライブをHAEにおける他の
コンポーネントと接続すると共に、ディスク・ドライブ
と独立して、HAEにおける一定の他のコンポーネント
を相互接続する。背面配線板1412は受動的である。
すなわち、それは演算エレメントのような能動的コンポ
ーネントを含まず、従ってHAEの範囲内での故障ポイ
ントになる可能性はきわめて少ない。2つのリンク制御
カード("LCC")1414および1416が背面配線板に
接続される。2つのLCCは本質的に同一である。上部
LCC1414に含まれるコンポーネントだけを以下記
述するので、図ではそれらにだけ符号がつけられてい
る。
1420、多数のポート・バイパス回路1422−14
24およびいくつかのポート・バイパス回路チップ14
26および1428を含む。ポート・バイパス回路チッ
プの各々は4つの独立したポート・バイパス回路を含
む。ポート・バイパス回路1422、1423を接続す
る線分1430のような図17において太線で表されて
いるFCループおよびポート・バイパス回路バス143
2の両方によって、ポート・バイパス回路およびポート
・バイパス回路チップは相互接続される。図17に示さ
れているように、ポート・バイパス回路は、ポート・バ
イパス回路1422および1423の間の接続のような
FCループのみならずポート・バイパス回路バスによっ
ても相互接続されている。
26、1428は、8つのディスク・ドライブ1402
−1409への線1434のような単一線によって集合
的に表されているPout、PinおよびSEL制御線信号をファ
ンアウトする。各ポート・バイパス回路チップは、4つ
のディスク・ドライブに対するFCループ・アクセスを
制御する。LCCは筐体サービス・プロセスおよび他の
制御プログラムを実行するプロセッサ1436を含む。
このプロセッサ1436は、3つの異なる内部バスへの
ポートと共にFCポートを実施する回路を含む。1つの
好ましい実施形態において、内部バス1438のうちの
1つであるI2Cバスが、PBCコントローラ・チップ
1440および1442および(温度検出器および電力
監視器1444および1446のような)他のコンポー
ネントにプロセッサ1436を接続する。1つのLCC
のプロセッサ1446は、背面配線板1412を通過す
る2つの別々の内部バス1450および1452によっ
て別のLCC1448上のプロセッサと接続される。
ライブ1402−1409は、2つのLCCカード14
14および1416上で部分的に実施される2つの別々
のFCループによって相互接続される。従って、1つの
FCループが故障したとしても、ホスト・コンピュータ
(図示されてない)は、他のFCループを経由してその筐
体のディスク・ドライブに対するデータのアクセスおよ
び交換をなおも行うことができる。同様に、2つのプロ
セッサ1436および1448を相互接続する1つの内
部バスが故障しても、2つのプロセッサはもう1つの内
部バスを経由して通信することができる。図14には図
示されていないが、HAEは、二重の電源およびその他
の冗長コンポーネントを含む。2つのプロセッサの各々
が2つの冗長コンポーネントの1つ(例えば1つの電源)
を制御することによって、故障したプロセッサが両方の
電源を遮断してHAEを使用不可能にしないことが保証
される。
体の場合と同様に、ディスク・ドライブのホット・スワ
ッピングを可能にする。しかしながら、ポート・バイパ
ス回路自体がポート・バイパス回路コントローラ144
0および1442によって制御されるので、更に一層高
いレベルのコンポーネント制御が達成される。例えば、
プロセッサ1436上で稼働するソフトウェア・ルーチ
ンが、故障ディスク・ドライブを識別および分離し、特
定ディスク・ドライブを強制的にバイパスするようにポ
ート・バイパス回路コントローラに信号を送ることがで
きる。冗長な環境監視機構が、両方のプロセッサのHA
Eの範囲内の条件の用心深いフォルト・トレラント監視
機能を可能にする。いかなる特定のセンサまたは相互接
続内部バスの故障もHAE全体の故障を生み出さない。
御チップによるポート・バイパス回路の制御を示す。図
18の(A)に示されている回路は、上述の図16の(B)
に示された回路に類似している。しかしながら、この回
路において、"SD"という符号の制御信号線1502はマ
ルチプレクサ1504の出力を直接制御しない。その代
わりに、SD制御信号線1502はPBC制御回路150
6へ入力される。PBC制御回路は、マイクロプロセッ
サによって実施されるか、あるいは状態マシン論理機構
に基づいて実施される。PBC制御回路1506は、強
制的バイパス制御回路線("FB")を出力する。線"FB"は、
上記図16の(B)の場合と同様に、入力信号IN1508
が出力信号OUT1510にそのまま渡されるか、あるい
は、あるいはその代わりにPin信号1512がマルチプ
レクサ1504によって出力信号OUT1510へ渡され
るかを決定する。PBC制御回路1506は、また、シ
リアル・バス1510経由でマイクロプロセッサ150
8と、あるいは、その他のタイプの通信メディアと、デ
ータを交換することができる。マイクロプロセッサ15
08は、ディスク・ドライブ1514をバイパスするた
めPBC制御回路1506がFC制御信号1503をオ
ンにしなければならないことをPBC制御回路1506
に指示することができる。このようにして、図18(A)
に示される回路において、信号線SD1502を経由して
ディスク1514によってはたらかされる制御の他にい
くつかの付加的レベルの制御が利用できることとなる。
PBC制御回路1506は、内部的規則セットに従って
ディスク1514を強制的にバイパスすることが可能で
あり、マイクロプロセッサ1508の範囲内で稼働する
プログラムによって、PCB制御回路1506に伝送さ
れるデータを介してディスク1514が強制的にバイパ
スされることが可能とされる。これらの付加的レベルの
制御は、環境監視機構およびそのような他のセンサの信
号によって通知されるディスク誤動作または臨界イベン
トの検出の後の個々のディスク・ドライブのマイクロプ
セッサに制御されたバイパスを可能にする。
PBC制御回路の例を示す。Dフリップフロップ151
6は強制的バイパス信号("FB")1518を出力する。D
フリップフロップは、ストローブ入力信号1520を受
け取り次第状態を変更する。Dフリップフロップは、SD
制御信号線1522から入力を、マイクロプロセッサか
ら書き込みデータ1524を受け取る。SD制御線が状態
を変更する時、あるいは、マイクロプロセッサ書き込み
動作が存在する時必ずストローブ信号が生成される。SD
入力1512に対する変更、あるいは、マイクロプロセ
ッサから入力される書き込みデータ1524に対する変
更のいずれかに基づいて、Dフリップフロップはセット
またはクリアされる。強制的バイパス信号("FB")は、SD
制御信号1522を追跡するが、マイクロプロセッサ制
御に優先される場合がある。このようにして、図18の
(B)の制御回路が、PCB制御回路1506として図1
8の(A)に含まれると、マイクロプロセッサがバイパス
すべきディスク自体に従うのではなく、強制的にディス
クをバイパスすることを決めるケースを除いて、図18
の(A)の回路は、図16の(A)の回路と同様に機能する
ことができる。
御回路をHAEにおいて使用して、種々の入れ替え動作
を実行することができる。例えば、図17におけるPB
C回路1422および1423は、それぞれGBIC1
418および1420をバイパスするようにPBCコン
トローラ1440および1442によって制御されるこ
とができる。図19は、1つのGBICをバイパスする
ために入れ替動作の実施が役立つことを示している。図
19の(A)において、2つのHAE1602および16
04が単一のFCループ1606を通してデージーチェ
ーン方式で接続されている。ホスト・コンピュータ(図
示されてない)から延伸してくるFC光ファイバが、第
1のGBIC1608を通して第1のHAE1602に
接続する。FCループは、GBIC1610において第
1のHAEを出て、GBIC1612において第2のH
AE1604に入る。FCループは、最後に、GBIC
1614において第2のHAE1604を出て、戻りの
経路を通ってホスト・コンピュータに戻る。FC回路
は、外部ループバック・フード1616を使用してGB
IC1614から折り返される。
デージーチェーン方式には問題がある。第2のHAE1
604の範囲内の一定の誤動作が第1のHAE1602
を含むFCループ全体を停止させる可能性がある。すな
わち、図19(A)の方式に従ってデージーチェーン方式
で接続されている場合、HAEは、容易に分離およびバ
イパスすることができない。また、外部ループバック・
フード1616は、システム全体にコストを加える付加
的コンポーネントであり、設置における問題を派生さ
せ、また単一ポイント故障の別の1つの発生源となる。
に関連する上記の欠陥は、PBC制御論理回路によって
制御される分路動作を使用して克服することができる。
図19の(B)は、図19の(A)に示されたHAEを示し
ているが、図16の(A)において外部ループバック・フ
ード1616によって提供された機能性がここでは1つ
のPBCによって実施されている。図16の(B)におい
て、HAE1620の右端のGBIC1618はPBC
1622によって制御される。PBC自体は、マイクロ
プロセッサ(図示されていない)によって制御されるPB
Cコントローラ1624によって制御される。
信号線1628としてPBCコントローラ1624へフ
ィードバックされる。GBIC1618が別のHAEに
接続される光ファイバ・ケーブルに接続されている場
合、FC戻り信号1626に応じて、制御信号線162
8がオンにされ、PBCコントローラ1624は、当該
HAE内部での信号送付および外部の付加HAEへの信
号送付を行うようにPBC1622を制御する。しかし
ながら、HAEがGBIC1618および光ファイバ・
ケーブルを経由して他のHAEに接続されていない場
合、制御信号線1628はオフとされ、PBCコントロ
ーラ1624はGBIC1618をバイパスするように
PBC1622を制御し、この結果、FC信号は戻り経
路を経由してホスト・コンピュータへ折り返される。こ
のメカニズムは、外部ループバック・フード1616の
必要性を排除し、デージーチェーン方式で接続される筐
体の自動検出機能を提供する。更に、ある1つの筐体が
誤動作するHAE1620の下流側にあれば、ホスト・
コンピュータ(図示されていない)は、そのHAE(やは
り図示されてない)の範囲内のマイクロプロセッサと交
信して、PBCコントローラ1624がPBC1622
を介してGBIC1618を強制的にバイパスするよう
に指示し、それによって、下流筐体はそのFCループか
ら取り外される。このようにして、欠陥筐体は、GBI
Cのマイクロプロセッサ制御の分路動作によって、分離
および除去されることができる。
へ接続されるHAEデージーチェーンの範囲内の誤動作
EAEの検出および分離、および、HAEの範囲内で誤
動作しているディスク・ドライブの検出および分離に関
するものである。本発明の基本戦略は、各HAEに関し
て、電源投入とともに、一連のHAEをホスト・コンピ
ュータに接続するFC仲裁ループへの接合の前に、自己
診断を実施することである。このようにして、各HAE
は、FC仲裁ループへの接合に先行して一定レベルの機
能性および信頼性を確認する。もしもそのHAEの範囲
内の特定のディスク・ドライブが誤動作しているとすれ
ば、誤動作ディスク・ドライブがFC仲裁ループに接合
されることのないように、そのディスク・ドライブはP
BC回路コントローラによってバイパスされる。HAE
全体が誤動作していれば、その上流HAEがFC仲裁ル
ープに接合することを可能にするため、当該HAEまた
は下流HAEのいずれかがバイパスされる。代替的に
は、一連のHAEをホスト・コンピュータに接続するF
C仲裁ループの信号方向が反対方向を持つ場合、その他
残りのHAEのホスト・コンピュータへの接続をなおも
可能としながら、単一の誤動作HAEを分離および除去
することができる。誤動作HAEの下流のHAEは1つ
のFC仲裁ループから取り除かれるが、それらHAEは
別のFC仲裁ループにおいては上流であるので、それら
は第2のFC仲裁ループを経由してホスト・コンピュー
タからアクセスされることができる。
C++類似擬似コードで後述される。各HAEの範囲内
の1つまたは両方のプロセッサ上で稼働する自己診断管
理プロセス(self-test management processの頭文字を
とって以下"STMP"と略称する)にとって利用可能な種々
の機能性を表す多数のクラスが疑似コードにおいて提示
される。これらクラスのメソッドは宣言されるが、実施
形態は与えられない。これらメソッドの実施形態は、H
AEアーキテクチャの上記の詳細な記述の観点から容易
に実施されるハードウェアまたはハードウェア/ソフト
ウェアの組み合わせを必要とするかもしれない。これら
のクラスの宣言に続いて、本発明の1つの好ましい実施
形態を提示および記述するため電源投入ルーチンの実施
形態が提供される。最後に、高可用性システムにとって
必要な連続動作を達成するためHAEの範囲内のディス
ク・ドライブの実行時誤動作がどのように検出および分
離されるかを示すため、割込みサービス・ルーチンが提
供される。
される擬似コード実施形態は、どのような異なる言語で
もまたほとんど無制限の数の形態で書くことができる。
実施形態は、HAEのハードウェア・コンポーネントお
よびハードウェア構成に関して行われる特定の選択のみ
ならず、HAEおよびホスト・コンピュータ/HAEシ
ステム全体が種々の誤動作およびエラー条件にいかに応
答すべきかに関する選択に依存する。以下に提供される
擬似コード・ルーチンは、HAEの範囲内の1つまたは
両方のプロセッサ上で稼働し、システム全体の信頼性を
向上させるSTMPを実施するためHAEのユニークな
ハードウェア機能を使用する1つの実施形態を示す。S
TMPは、HAEの範囲内のマイクロプロセッサ上で稼
働し、次のような3つの主要な機能性セットを活用す
る。すなわち、(1)PBC回路コントローラに対する指
示語、(2)FC仲裁ループ動作、および、(3)SESプロ
トコル・コマンドである。これら3つのタイプの機能性
はすべて上述されている。これら3つの機能性セット
は、若干の機能性の追加と共に、列挙および定数に続い
て、3つのクラス宣言でカプセル化される。
ラス"set"は、整数セットの一般化された実施形態であ
る。第3行のメソッド"in"は、引数eとして与えられる整
数がsetクラスのインスタンス化の範囲内に含まれてい
るか否かを標示するブール値を返す。行8乃至行17に宣
言されているクラス"PBCcontroller"は、STMPにと
って利用可能で、FC仲裁ループからディスクおよびG
BICを分離し、FC仲裁ループへディスクおよびGB
ICを接続するため図17におけるPBC回路コントロ
ーラ1440および1442のような1つのLCC上の
2つのPBC回路コントローラの1つによって提供され
るPBC回路コントローラ機能性をカプセル化する。加
えて、PBCC回路コントローラ機能性は、STMP
が、ディスクが設置されているか否かを検出しGBIC
において受け取られる外部FC信号を検出することを可
能にする。擬似コード実施形態において、1つのLCC
上の2つのGBIC、例えば図17におけるLCC14
14上のGBIC1418および1420は別々に分類
されている。主GBICと呼ばれる一方のGBICは、
図19の(A)のGBIC1608のような、ホスト・コ
ンピュータに最も直接関連する上流GBICを表す。他
方のGBICは,拡張GBICと呼ばれ、図19の(A)
のGBIC1610のような、後続の下流HAEに最も
直接関連する下流GBICを表す。GBICは、プロセ
ッサ上で稼働するFCプロトコル・ソフトウェアと共
に、1つのポートを構成する。このように、各LCCは
主ポートおよび拡張ポートを含む。
imaryPort"は、主GBICを含む主ポートおよびLCC
のマイクロプロセッサ上で稼働するFCプロトコル論理
をバイパスするようにPBC回路コントローラに指示す
る。同じように、行9で宣言されているメソッド"bypass
ExpansionPort"は、拡張ポートをバイパスするようにP
BC回路コントローラにSTMPが指示することを可能
にする。行10に宣言されているメソッド"bypassDisk"
は、整数引数"diskno"によって示されるディスクをバイ
パスするようにPBC回路コントローラにSTMPが指
示することを可能にする。
rimaryPort"は、主ポートをFC仲裁ループに組み入れ
るようにPBC回路コントローラにSTMPが指示する
ことを可能にする。同様に、行12および13に宣言されて
いるメソッド"unBypassExpansionPort"および"unBypass
Disk"は、拡張ポートおよび指定されたディスクをFC
仲裁ループに組み入れるようにPBC回路コントローラ
にSTMPが指示することを可能にする。
kInstalled"は、整数引数"diskno"によって指定された
ディスクがHAEの範囲内に導入されているか否かを標
示するブール値を返す。上記第15行に宣言されているメ
ソッド"signalDetect"は、信号が主ポートで検出された
か否かを判断するようにPBC回路コントローラにST
MPが指示することを可能にする。同様に、上記第16行
に宣言されているメソッド"signalDetectExpansion"
は、信号が拡張ポートで検出されたか否かを判断するよ
うにPBC回路コントローラにSTMPが指示すること
を可能にする。
トローラ・クラスのインスタンスは、LCCというより
はむしろすべてのPBC回路コントローラからSTMP
が入手できる機能性を表す。フォルト・トレラント動作
のためには、先述のように、LCCは、一般に、冗長P
BCコントローラを含む。STMPは、通常は、1つの
PBC回路コントローラを使用し、第1のPBC回路コ
ントローラが故障すると、冗長PBC回路コントローラ
に切り換える。この場合、PBCコントローラ・クラス
もインスタンスがPBC回路コントローラの故障時の切
り換えを実施することおよびPBC回路を制御するため
に現在使用されているコマンドが2つのPBC回路コン
トローラの1つへ適切に向けられることが仮定される。
C"は、STMPにとって利用できるFC動作を表す。行
22に宣言されているメソッド"initializeLoop"は、前述
されたFCループ初期設定プロトコルに従ってLCC上
で実施される内部仲裁ループをSTMPが初期設定する
のを可能にする。行22に宣言されているメソッド"sendL
IPF7F7"は、特定タイプのループ・プリミティブを内部
FC仲裁ループへ送信する能力をSTMPに与える。ル
ープ・プリミティブは、ループ・プリミティブの全般的
タイプおよびループ・プリミティブの部分クラスを示す
多数のバイトを含む。メンバ関数"sendLIPF7F7"は、1
6進数値"F7"を含む第2および第3バイトを持つループ
初期設定プリミティブを送り出す。このループ初期設定
プリミティブは、通常は、AL_PAを取得するため始動元L
_Portによって使用される。第2のタイプのループ初期
設定プリミティブは、第2バイトに16進数値"F8"およ
び第3バイトに16進数値"F7"を含み、その受信側にお
いてループ障害が検出されたことを標示するためL_Port
によって使用される。
関数"receiveLIPStatus"は、FC仲裁ループからのルー
プ・プリミティブの受領をSTMPが待つことを可能に
する。ループ・プリミティブが受け取られると、メンバ
関数"receiveLIPStatus"は状態"LIPRECEIED"(LIP受
領)を返す。メンバ関数"receiveLIPStatus"がループ初
期設定プリミティブを受け取ることなく時間切れとなる
と、メンバ関数"receiveLIPStatus"は状態"TIMEOUT"(時
間切れ)を返す。上記第24行において宣言されているメ
ンバ関数"report"は、整数ポインタ引数"buff"によって
ポイントされているバッファの範囲内に含まれる情報を
STMPがホスト・コンピュータに報告するかあるいは
内部的に記憶することを可能にする。このメンバ関数
は、HAEよびHAEの範囲内のディスク・ドライブに
関するSTMPによって得られる情報がホスト・コンピ
ュータに報告されるかあるいは内部的に記憶されること
を可能にする。行25によって宣言されているメンバ機
能"getUpstreamAlpa"は、引数"alpa"によって与えられ
るAL_PAを持つL_Portのすぐ上流のL_PortのAL_PAを返
す。この情報は、上述のFC仲裁ループ初期設定の最終
フェーズの結果としてSTMPによって得られるループ
・マップから利用できる。最後に、行26によって宣言さ
れているメンバ関数"getDiskNo"は、引数"alpa"で与え
られるAL_PAに対応するHAEの範囲内のディスク番号
を返す。この情報は、ディスク・ドライブのループ・マ
ップ、インデックスおよび対応するAL_PAを含む記憶さ
れた情報において利用できる。
クラス"SES"は、個々のディスク・ドライブおよびその
他のHAEコンポーネントからの情報を制御および取得
するためSMTPにとって使用可能な高レベルSESコ
マンド・セットおよびプロトコルを表す。本擬似コード
の場合、わずかな数のメンバ関数だけが提供されている
が、完全なSESクラスは、ここに提示されているもの
に加えて、前述されたすべてのコマンドおよびSES状
態ページ・プロトコルを含むであろう。上記行32におい
て宣言されているメンバ"issueTestUnitReady"は、整数
引数"diskno"によって示されるディスク・ドライブへTE
ST_UNIT_READTコマンドを発信する。行33において宣言
されているメンバ"issueInqury"は、整数引数"diskno"
によって示されるディスク・ドライブへINQUIRYコマン
ドを発信する。
Capacity"は、整数引数"diskno"によって示されるディ
スク・ドライブへSTMPがREAD_CAPACITYコマンドを
発信することを可能にする。SESコマンドであるTEST
_UNlT_READYは、エレメントまたはコンポーネントがオ
ンラインであり動作の準備ができているか否かを標示す
る状態標識をエレメントまたはコンポーネントから受け
取ることを求める。SESコマンドINQUIRYは、エレメ
ントまたはコンポーネントによって複数バイト・バッフ
ァに戻されている特定のエレメントまたはコンポーネン
トに関する一定の情報を受け取ることを求める。SES
コマンドREAD_CAPACITYは、複数バイト・バッファに戻
されている記憶容量に関する情報を特定のエレメントま
たはコンポーネントから受け取ることを求める。行35に
宣言されているメンバ関数"receiveSESStatus"は、引
数"buff"によって指定されているバッファの情報を受け
取るためTEST_UNIT_READY、INQUIRYまたはREAD_CAPACIT
Yコマンドに受け取りを求められている情報の帰りをS
TMPが待つことを可能にする。応答がなにもなけれ
ば、receiveSESStatusは時間切れとなりBADという状態
を返す。
数"FCstatus"および"SESstatus"によってFC状態およ
びSES状態に関する種々の異なる値が提供される。上
記行40から42に宣言されている列挙関数"ERRORS"は、後
述のSTMP電源投入ルーチンの実行の間に発生する可
能性のある種々のエラー条件を含む。行44および45に宣
言されている定数NUM_DISKSおよびBUFFSIZEは、1つの
HAE範囲内のディスクの数、および、クラス"SES"に
関連する上述の種々のSESコマンドによって求められ
るSES情報のために必要とされるバッファのサイズを
表す。行47に宣言されている関数"error"は、引数"e"に
よって示されるエラーに応答する一般化されたエラー処
理ルーチンを表す。発生するいかなる特定のタイプのエ
ラーに対しても多くの異なるタイプのエラー処理ルーチ
ンを利用することができる。STMPは、エラーによっ
てはホスト・コンピュータにエラーを報告し、また、H
AEの範囲内の特定の別のエラーの分離および回復を試
み、あるいは、HAEの再初期設定または他の回復方式
の実施のため一層複雑なプロシージャを活用する場合も
ある。最後に、行49に宣言されているセット"OurAlpa"
は、HAEの範囲内のディスク・ドライブに対応するAL
_PAのセットである。SMTPは、HAEの初期電源投
入に続いて、以下のような"powerUp"ルーチンを実行す
る。この電源投入ルーチンは、この後に続く割り込みサ
ービス・ルーチンと共に、本発明の1つの実施形態を形
成する。
sesとしてコントローラPBC、FCおよびSESクラ
スのインスタンスをとる。上述のように、これらのクラ
スはSTMPにとって利用可能な機能性を表す。これら
の機能性は、種々の異なるハードウェアおよびソフトウ
ェアコンポーネントに広げることが可能であり、一般的
に前の節で記述されている。上記疑似コードの第3行に
宣言されている整数バッファ"buffer"は、特定のSES
コマンドによってディスク・ドライブからの入手が求め
られている情報のためのローカル記憶域である。行5お
よび6において、ルーチンpowerUpは主ポートおよび拡張
ポートをバイパスする。行7において、ルーチンpowerUp
はHAEの範囲内のディスク・ドライブの各々をバイパ
スする。行7が完了すると、HAEにおけるすべてのデ
ィスクがバイパスされ、LCC上に実施されているFC
仲裁ループがHAEに対して内部のFC仲裁ループを作
成するため主GBICおよび拡張GBICの両方におい
てバイパスされている。
仲裁ループを初期設定する。行11において、ルーチンpo
werUpは内部FC制裁ループへループ初期設定プリミテ
ィブを送信する。行12において、ルーチンpowerUpは、
行11において送られたループ初期設定プリミティブをF
C仲裁ループから受け取るのを待つ。メンバ関数"recei
veLIPStatus"によって戻された状態がLIP_RECEIVEDでな
いことが行13においてルーチンpowerUpによって検出さ
れると、ルーチンpowerUpはエラーENCLOSURE_FAULT(筐
体故障)を用いてエラー・ルーチンを呼び出す。このエ
ラーは、ルーチンpowerUpが実行されているHAE上の
機能してないFC仲裁ループに対応する。そうでない場
合、行15から28において、ルーチンpowerUpは、ディス
ク・ドライブを1つずつFC仲裁ループに接続し、それ
らがループ初期設定プリミティブに応答することをテス
トする。
7において、ディスクが設置されているか否かを判断す
る。設置されていると判断すれば、行19において、ルー
チンpowerUpは、FC仲裁ループにそのディスクを構成
し、行20においてループ初期設定プリミティブを送り出
す。行21において、ルーチンpowerUpは、行20で送出さ
れたループ初期設定プリミティブが返されるのを待つた
め、メンバ関数"receiveLIPStatus"を呼び出す。メンバ
関数"receiveLIPStatus"によって戻された状態がLIP_RE
CEIVEDでないことが行22においてルーチンpowerUpによ
って検出されると、ルーチンpowerUpは、行19でFC仲
裁ループに接続されるディスク・ドライブに欠陥がある
と推論し、行24でそのディスクをバイパスして、行26で
DISK_FAILUREエラーをあげる。
されたなら、行15から行28間でのforループの実行の
後、ルーチンpowerUpは、行30空行46を含む第2のforル
ープを実行して、各ディスクを更にテストする。ルーチ
ンpowerUpは、行34において、各ディスクに関して、TES
T_UNIT_READY SESコマンドを発信し、行35においてTE
ST_UNIT_READYコマンドに対する応答を受け取る。返さ
れたSES状態がGOODでなければ、ルーチンpowerUp
は、TEST_UNIT_READY_FAILUREとう標識でエラー・ルー
チンを呼ぶ。そうでなければ、ルーチンpowerUpは、行3
7で、現在テストされているディスクにINQURY SESコ
マンドを出す。返された状態がGOODでなければ、ルーチ
ンpowerUpは、行39で、INQUIRY_FAILUREとう標識でエラ
ー・ルーチンを呼ぶ。そうでなければ、ルーチンpowerU
pは、行40において、INQURYSESコマンドに応答して
ディスク・ドライブによって返された情報をホスト・コ
ンピュータへ返すかまたは内部テーブルへ記憶するため
メンバ関数"report"を呼び出す。同じように、ルーチン
powerUpは、行41から行44において、テストされている
ディスクへREAD_CAPACITY SESコマンドを送り、READ
_CAPACITYが成功しなければREAD_CPAPACITYエラー標識
をもってエラー・ルーチンを呼び出すか、READ_CAPACIT
Y_FAILURE SESコマンドの結果をホスト・コンピュー
タへ送るかあるいは内部テーブルへ記憶する。
のfor文においてテストされたなら、ルーチンpowerUp
は、行48および49において、主ポートおよび拡張ポート
のバイパスを取り除く。この時点においてルーチンpowe
rUpは完了し、HAEはFC仲裁ループに完全に組み入
れられる。注意すべき点であるが、FCクラス"sc"のイ
ンスタンスがHAEの範囲内の両方のFC仲裁ループの
初期設定および構成を組み入れることも、あるいは、反
対に、HAEを完全に自己テストするためルーチンpowe
rUpがHAEの両方のLCCで稼働することもできる。
_F8_ISR"は、例えばFC仲裁ループ上のL_Portが上流L_
Portのポート故障を検出したことを標示するループ初期
設定プリミティブを筐体サービスL_Portが受け取る時、
マイクロプロセッサに対応するL_Portによる受領に応答
してLCCのマイクロプロセッサの範囲内で生成される
割り込みに応答する。
障害であるL_PortのAL_PAを受け取る。行5において、LI
P_F8_ISRは、上流欠陥L_PortのAL_PAを決定するためメ
ンバ関数"getUpstreamAlpa"を呼び出す。次に、LIP_F8_
ISRは、行6において、標示された上流L_PortがHAEの
範囲内にあるか否かを決定するためメンバ関数"in"を呼
び出す。そうであれば、行7において、LIP_F8_ISRは、
PBCコントローラ・メンバ関数"bypassDisk"を呼び出
して、その欠陥ディスクをバイパスする。このように、
上記実施形態は、ある1つのHAEをホスト・コンピュ
ータに接続された一連のHAEに組み入れる前にそのH
AEの動作を検証するため、当該HAEの範囲内の一方
または両方のプロセッサ上で稼働する仲裁ループ自己診
断管理ルーチンを用いる実施形態である。HAEが自己
診断されると、信頼性のないまたは故障しているHAE
がFC仲裁ループに構成されることが防止され、それに
よって、ホスト・コンピュータ/HAEシステムの全般
的信頼性および可用性が向上する。
から記述したが、上記記述は本発明をそのような実施形
態に限定するように意図されていない。本発明の理念を
逸脱することなく上記実施形態の修正が可能である点は
当業者に明らかであろう。例えば、上記実施形態で使わ
れるFC通信媒体とは異なる筐体内または筐体間通信媒
体を使用する複数周辺デバイス筐体において本発明を実
施することは可能である。また、別の例を挙げれば、多
数の異なるタイプのコントローラ、マイクロプロセッサ
およびポート・バイパス回路を任意の多数の異なる構成
で使用することによって、本発明の3段階ポート・バイ
パス回路制御戦略を実現することができる。コントロー
ラ、マイクロプロセッサ、通信バスおよびファームウェ
ア/ソフトウェア・ルーチンにおける冗長性を更に付加
することによって、本発明の方法に従って設計される複
数周辺デバイス筐体の信頼性を更に向上させることがで
きる。電源投入自己診断ルーチンは、異なるモジュール
化、制御文、変数および他のプログラミング・デバイス
を種々のシーケンスで使用して、どのようなコンピュー
タ言語でも、実用的に無制限の形態で、実施することが
できる。欠陥または誤動作コンポーネントを処理するた
めの種々の戦略を、自己診断ルーチン、ホスト・コンピ
ュータおよび複数周辺デバイス筐体プロセッサ上で稼働
する他のソフトウェアおよびファームウェア・ルーチン
に組み入れることができる。種々のコンポーネントをテ
ストして、必要に応じて、残りのコンポーネントの動作
から分離することができる。
るため、説明の目的から特定の用語を使用したが、本発
明を実施するために特定の詳細は必要とされないことは
当業者に明らかであろう。更に別の例を挙げれば、本題
の発明から関心が不必要にそれることを避けるため、既
知の回路およびデバイスはブロック図形式で示されてい
る。このように、本発明の特定の実施形態の上記記述
は、例示および説明の目的のため提示されているもの
で、本発明を前述された形態に制限またはそれ以外を除
外するように意図されていない。種々の修正およびバリ
エーションは明らかに可能である。本発明の原理および
その現実的応用を最も良く説明し、それによって当業者
が本発明および特定の用途に適するように種々の修正を
加えた上で実施形態を最も良く活用することができるよ
うに、上記実施形態が選択され記述された。
が含まれる。 (1)複数のデバイスを内包する複数デバイス筐体をテス
トする方法であって、該複数デバイス筐体を外部通信媒
体から分離するため多数の外部通信媒体コネクタをバイ
パスするように多数のバイパス回路を制御するステップ
と、該複数デバイス筐体をテストするステップと、該複
数デバイス筐体が上記テストを通過する時、上記多数の
外部通信媒体コネクタを上記外部通信媒体に接続するよ
うに上記多数のバイパス回路を制御するステップと、を
含む複数デバイス筐体のテスト方法。
ように多数のバイパス回路を制御するステップと、上記
内部通信媒体をテストするステップと、上記内部通信媒
体がテストを通過する時、各デバイス毎に、当該デバイ
スを上記内部通信媒体に接続するようにバイパス回路を
制御し、当該デバイスをテストするステップと、デバイ
スが上記テストを通過しない場合、バイパス回路を制御
して、そのデバイスを上記内部通信媒体から分離するよ
うにバイパス回路を制御するステップと、当該複数デバ
イス筐体のテストが成功したという標識を返すステップ
と、上記内部通信媒体が上記テストを通過しない場合、
当該複数デバイス筐体のテストが失敗したという標識を
返すステップと、を更に含む(1)に記載の方法。 (3)上記外部通信媒体および上記内部通信媒体の両方が
ファイバ・チャンネル仲裁ループの一部である、前記
(2)に記載の方法。
ら分離するため多数の外部通信媒体コネクタをバイパス
するように多数のバイパス回路を制御する上記ステップ
が、該複数デバイス筐体をファイバ・チャネル仲裁ルー
プの上流部分から分離するため主外部通信媒体コネクタ
をバイパスするように1つのバイパス回路を制御するス
テップと、該複数デバイス筐体をファイバ・チャネル仲
裁ループの下流部分から分離するため拡張外部通信媒体
コネクタをバイパスするように1つのバイパス回路を制
御するステップと、を更に含む、前記(3)に記載の方
法。 (5)該複数デバイス筐体が2つのファイバ・チャネル仲
裁ループに接続されていて、該複数デバイス筐体を外部
通信媒体から分離するため多数の外部通信媒体コネクタ
をバイパスするように多数のバイパス回路を制御する上
記ステップが、該複数デバイス筐体を上記2つのファイ
バ・チャネル仲裁ループの上流部分から分離するため2
つの主外部通信媒体コネクタをバイパスするように2つ
のバイパス回路を制御するステップと、該複数デバイス
筐体を上記2つのファイバ・チャネル仲裁ループの下流
部分から分離するため2つの拡張外部通信媒体コネクタ
をバイパスするように2つのバイパス回路を制御するス
テップと、を更に含む、前記(3)に記載の方法。
プが、上記ファイバ・チャンネル仲裁ループの内部部分
の周囲にループ初期設定プリミティブを送り出すステッ
プを含む、前記(3)に記載の方法。 (7)デバイスをテストする上記ステップが、上記ファイ
バ・チャンネル仲裁ループの内部部分の周囲にループ初
期設定プリミティブを送り出すステップを含む、前記
(3)に記載の方法。 (8)デバイスをテストする上記ステップが、デバイスに
コマンドを発信して、該デバイスに自己診断を実行さ
せ、該デバイスに関する情報を該デバイスが送信するよ
うに求めるステップを更に含む、前記(7)に記載の方
法。 (9)デバイスに発信される上記コマンドがSCSI筐体
サービス・コマンドである、前記(8)に記載の方法。
ス筐体をテストする方法であって、デバイスを内部通信
媒体から分離するように多数のバイパス回路を制御する
ステップと、上記内部通信媒体がテストを通過する時、
各デバイス毎に、当該デバイスを上記内部通信媒体に接
続するようにバイパス回路を制御し、当該デバイスをテ
ストするステップと、デバイスが上記テストを通過しな
い場合、バイパス回路を制御して、そのデバイスを上記
内部通信媒体から分離するようにバイパス回路を制御す
るステップと、当該複数デバイス筐体のテストが成功し
たという標識を返すステップと、上記内部通信媒体が上
記テストを通過しない場合、当該複数デバイス筐体のテ
ストが失敗したという標識を返すステップと、を含む複
数デバイス筐体のテスト方法。 (11)該複数デバイス筐体の動作の間にデバイスが誤動作
する時、内部通信媒体からそのデバイスを分離するよう
にバイパス回路を制御しるステップを更に含む、前記(1
0)に記載の方法。
であって、内部通信媒体と、上記内部通信媒体によって
相互接続される多数のデバイスと、該複数デバイス筐体
を外部通信媒体に接続する多数のコネクタと、デバイス
を内部通信媒体から分離し、デバイスを内部通信媒体に
接続するように制御されることができるバイパス回路
と、上記コネクタを外部通信媒体から分離し、上記コネ
クタを外部通信媒体に接続するように制御されることが
できるバイパス回路と、プロセッサと、上記内部通信媒
体および上記多数のデバイスをテストし、自己検査の間
該複数デバイス筐体を外部通信媒体から分離し、上記デ
バイスを内部通信媒体から分離するようにバイパス回路
を制御する機能を持つ、上記プロセッサ上で稼働する自
己診断ルーチンと、を備える複数デバイス筐体。 (13)上記外部通信媒体および上記内部通信媒体の両方が
ファイバ・チャンネル仲裁ループの一部である、前記(1
2)に記載の複数デバイス筐体。 (14)上記多数のデバイスが、ファイバ・チャンネル仲裁
ループに接続される他のデバイスとデータおよび制御情
報を交換するデバイスを含む、前記(13)に記載の複数デ
バイス筐体。
イス筐体を外部通信媒体から分離するため多数のコネク
タをバイパスするように多数のバイパス回路を制御し、
該複数デバイス筐体をテストし、該複数デバイス筐体が
上記テストを通過する時、上記多数のコネクタを上記外
部通信媒体に接続するように多数のバイパス回路を制御
する、前記(14)に記載の複数デバイス筐体。 (16)該複数デバイス筐体を外部通信媒体から分離した
後、上記自己診断ルーチンが、デバイスを内部通信媒体
から分離するように多数のバイパス回路を制御するステ
ップと、上記内部通信媒体をテストするステップと、上
記内部通信媒体がテストを通過する時、各デバイス毎
に、当該デバイスを上記内部通信媒体に接続するように
バイパス回路を制御し、当該デバイスをテストするステ
ップと、デバイスが上記テストを通過しない場合、バイ
パス回路を制御して、そのデバイスを上記内部通信媒体
から分離するようにバイパス回路を制御するステップ
と、当該複数デバイス筐体のテストが成功したという標
識を返すステップと、上記内部通信媒体が上記テストを
通過しない場合、当該複数デバイス筐体のテストが失敗
したという標識を返すステップとによって該複数デバイ
ス筐体をテストするステップとによって該複数デバイス
筐体をテストする、前記(15)に記載の複数デバイス筐
体。
ら分離するため多数の外部通信媒体コネクタをバイパス
するように多数のバイパス回路を制御する上記ステップ
が、該複数デバイス筐体をファイバ・チャネル仲裁ルー
プの上流部分から分離するため主外部通信媒体コネクタ
をバイパスするように1つのバイパス回路を制御するス
テップと、該複数デバイス筐体をファイバ・チャネル仲
裁ループの下流部分から分離するため拡張外部通信媒体
コネクタをバイパスするように1つのバイパス回路を制
御するステップとを含む、前記(16)に記載の複数デバイ
ス筐体。 (18)内部通信媒体をテストする上記ステップが、ファイ
バ・チャンネル仲裁ループの内部部分の周囲にループ初
期設定プリミティブを送信するステップを含む、前記(1
7)に記載の複数デバイス筐体。 (19)デバイスをテストする上記ステップが、ファイバ・
チャンネル仲裁ループの内部部分の周囲にループ初期設
定プリミティブを送信するステップを含む、前記(17)に
記載の複数デバイス筐体。 (20)デバイスをテストする上記ステップが、デバイスに
コマンドを発信して、該デバイスに自己診断を実行さ
せ、該デバイスに関する情報を該デバイスが送信するよ
うに求めるステップを更に含む、前記(19)に記載の複数
デバイス筐体。
頼性および可用性が向上する。
示すブロック図である。
が時間的に編成される非常に単純な階層を示すブロック
図である。
る。
コンピュータ・アーキテクチャのブロック図である。
る。
初期設定および実施に関与するSCSIプロトコルを示
すブロック図である。
初期設定および実施に関与するSCSIプロトコルを示
すブロック図である。
初期設定および実施に関与するSCSIプロトコルを示
すブロック図である。
よび図8に示されるSCSIバス・フェーズおよび状態
の間で交換されるFCPシーケンスの対応関係を示すブ
ロック図である。
よび図8に示されるSCSIバス・フェーズおよび状態
の間で交換されるFCPシーケンスの対応関係を示すブ
ロック図である。
示す流れ図である。
に仲裁ループ・トポロジにおけるFCノードによって伝
送されるFCフレームのデータを示す。
る。
本通信パラダイムを示すブロック図である。
業者によって使用される設計ブロック図である。
ック図であり、(B)はポート・バイパス回路を経由して
ファイバ・チャンネル・ループにディスク・ドライブを
接続する様態を示すブロック図である。
筐体を示すブロックである。
るポート・バイパス回路の制御を示すブロック図であ
り、(B)はハードウェアで実施されたPBC制御回路の
1例を示すブロック図である。
施する効果を示すブロック図である。
Claims (1)
- 【請求項1】複数のデバイスを内包する複数デバイス筐
体をテストする方法であって、 該複数デバイス筐体を外部通信媒体から分離するため多
数の外部通信媒体コネクタをバイパスするように多数の
バイパス回路を制御するステップと、 該複数デバイス筐体をテストするステップと、 該複数デバイス筐体が上記テストを通過する時、上記多
数の外部通信媒体コネクタを上記外部通信媒体に接続す
るように上記多数のバイパス回路を制御するステップ
と、 を含む複数デバイス筐体のテスト方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/192,547 US6898184B1 (en) | 1998-11-15 | 1998-11-15 | Private arbitrated loop self-test management for a fibre channel storage enclosure |
| US09/192547 | 1998-11-15 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000200201A true JP2000200201A (ja) | 2000-07-18 |
| JP2000200201A5 JP2000200201A5 (ja) | 2006-12-28 |
| JP4497605B2 JP4497605B2 (ja) | 2010-07-07 |
Family
ID=22710131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32097799A Expired - Fee Related JP4497605B2 (ja) | 1998-11-15 | 1999-11-11 | 複数デバイス筐体のテスト方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6898184B1 (ja) |
| EP (1) | EP1008859B1 (ja) |
| JP (1) | JP4497605B2 (ja) |
| DE (1) | DE69943407D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005293595A (ja) * | 2004-04-02 | 2005-10-20 | Seagate Technology Llc | 多数パスの冗長ストーレジ・システム構造及び方法 |
| JP2008217234A (ja) * | 2007-03-01 | 2008-09-18 | Nec Corp | リンク診断装置および方法 |
| KR100966993B1 (ko) | 2008-10-07 | 2010-06-30 | 현대위아 주식회사 | 자동차 시험용 계측기의 설치장치 |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6785742B1 (en) * | 1999-02-24 | 2004-08-31 | Brocade Communications Systems, Inc. | SCSI enclosure services |
| JP2003167796A (ja) * | 2001-11-29 | 2003-06-13 | Hitachi Ltd | ファイバーチャネルに接続されるデバイス、及びこのデバイスのマージンテスト方法、並びに、ファイバーチャネルに接続されるデバイスを有するシステムの障害部位特定方法 |
| GB2384405B (en) * | 2002-01-19 | 2004-10-06 | Ibm | Method and apparatus for detection of port name in a loop network |
| US20040013110A1 (en) * | 2002-05-17 | 2004-01-22 | Binal Mehmet E. | Integration media processing into a PBX/KTS system using DSP in skin technology |
| US7656884B1 (en) | 2002-05-24 | 2010-02-02 | Cisco Technology, Inc. | Apparatus and method for a generic service locking mechanism for a fibre channel switching fabric of a storage area network |
| US7630300B2 (en) * | 2002-07-02 | 2009-12-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for trunking in fibre channel arbitrated loop systems |
| US7660316B2 (en) * | 2002-07-02 | 2010-02-09 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device access fairness in fibre channel arbitrated loop systems |
| US7664018B2 (en) * | 2002-07-02 | 2010-02-16 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop devices |
| US7154723B1 (en) * | 2003-06-27 | 2006-12-26 | Emc Corporation | Highly available dual serial bus architecture |
| US20050036451A1 (en) * | 2003-08-12 | 2005-02-17 | Green Samuel I. | Portable instrument to test fibre channel nodes installed in an aircraft |
| US7561534B2 (en) * | 2004-06-30 | 2009-07-14 | Alcatel-Lucent Usa Inc. | Methods of network routing having improved resistance to faults affecting groups of links subject to common risks |
| US8019842B1 (en) * | 2005-01-27 | 2011-09-13 | Netapp, Inc. | System and method for distributing enclosure services data to coordinate shared storage |
| US7729264B2 (en) * | 2005-12-15 | 2010-06-01 | Emulex Design & Manufacturing Corporation | System method and software for user customizable device insertion |
| US7925918B2 (en) * | 2007-02-27 | 2011-04-12 | International Business Machines Corporation | Rebuilding a failed disk in a disk array |
| US8448863B2 (en) | 2010-12-13 | 2013-05-28 | Metrologic Instruments, Inc. | Bar code symbol reading system supporting visual or/and audible display of product scan speed for throughput optimization in point of sale (POS) environments |
| US8789757B2 (en) | 2011-02-02 | 2014-07-29 | Metrologic Instruments, Inc. | POS-based code symbol reading system with integrated scale base and system housing having an improved produce weight capturing surface design |
| US8976030B2 (en) | 2012-04-24 | 2015-03-10 | Metrologic Instruments, Inc. | Point of sale (POS) based checkout system supporting a customer-transparent two-factor authentication process during product checkout operations |
| US10623166B2 (en) | 2016-08-26 | 2020-04-14 | T-Mobile Usa, Inc. | Systems and methods for improved uptime for network devices |
| US10310760B1 (en) | 2018-05-21 | 2019-06-04 | Pure Storage, Inc. | Layering communication fabric protocols |
| US12086431B1 (en) | 2018-05-21 | 2024-09-10 | Pure Storage, Inc. | Selective communication protocol layering for synchronous replication |
| US12181981B1 (en) | 2018-05-21 | 2024-12-31 | Pure Storage, Inc. | Asynchronously protecting a synchronously replicated dataset |
| US11954220B2 (en) | 2018-05-21 | 2024-04-09 | Pure Storage, Inc. | Data protection for container storage |
| CN118567918A (zh) * | 2023-02-28 | 2024-08-30 | 美光科技公司 | 用于输入/输出(i/o)组件测试的设备、系统及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769349A (en) * | 1980-10-09 | 1982-04-28 | Control Data Corp | Lsi circuit chip inspecting device |
| JPH07503820A (ja) * | 1992-02-07 | 1995-04-20 | マッジ・ネットワークス・リミテッド | 通信システム |
| US5812754A (en) * | 1996-09-18 | 1998-09-22 | Silicon Graphics, Inc. | Raid system with fibre channel arbitrated loop |
| JPH10285198A (ja) * | 1997-03-31 | 1998-10-23 | Hewlett Packard Co <Hp> | ファイバ・チャネル調停動的ループ・サイジング |
| US6005696A (en) * | 1997-03-11 | 1999-12-21 | Bell Atlantic Network Services, Inc. | Backhauling test procedures for communications networks |
-
1998
- 1998-11-15 US US09/192,547 patent/US6898184B1/en not_active Expired - Lifetime
-
1999
- 1999-11-11 JP JP32097799A patent/JP4497605B2/ja not_active Expired - Fee Related
- 1999-11-15 DE DE69943407T patent/DE69943407D1/de not_active Expired - Lifetime
- 1999-11-15 EP EP99309055A patent/EP1008859B1/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769349A (en) * | 1980-10-09 | 1982-04-28 | Control Data Corp | Lsi circuit chip inspecting device |
| JPH07503820A (ja) * | 1992-02-07 | 1995-04-20 | マッジ・ネットワークス・リミテッド | 通信システム |
| US5812754A (en) * | 1996-09-18 | 1998-09-22 | Silicon Graphics, Inc. | Raid system with fibre channel arbitrated loop |
| US6005696A (en) * | 1997-03-11 | 1999-12-21 | Bell Atlantic Network Services, Inc. | Backhauling test procedures for communications networks |
| JPH10285198A (ja) * | 1997-03-31 | 1998-10-23 | Hewlett Packard Co <Hp> | ファイバ・チャネル調停動的ループ・サイジング |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005293595A (ja) * | 2004-04-02 | 2005-10-20 | Seagate Technology Llc | 多数パスの冗長ストーレジ・システム構造及び方法 |
| JP2008217234A (ja) * | 2007-03-01 | 2008-09-18 | Nec Corp | リンク診断装置および方法 |
| KR100966993B1 (ko) | 2008-10-07 | 2010-06-30 | 현대위아 주식회사 | 자동차 시험용 계측기의 설치장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4497605B2 (ja) | 2010-07-07 |
| EP1008859B1 (en) | 2011-05-04 |
| EP1008859A3 (en) | 2004-04-14 |
| US6898184B1 (en) | 2005-05-24 |
| EP1008859A2 (en) | 2000-06-14 |
| DE69943407D1 (de) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4497605B2 (ja) | 複数デバイス筐体のテスト方法 | |
| JP2000215151A (ja) | バイパス回路 | |
| JP2000187622A (ja) | 複数デバイス筐体 | |
| JP4690202B2 (ja) | 高可用性大容量ストレージデバイスシェルフ | |
| JP4686463B2 (ja) | ストレージシェルフ・ルータ・インターフェイスのトンネリングシステムおよび方法 | |
| JP5047365B2 (ja) | 割り当て単位に基づく仮想フォーマッティング法およびその方法を利用するデバイス | |
| JP4406431B2 (ja) | 仮想ディスクをフォーマッティングするシステムおよび方法 | |
| US7073022B2 (en) | Serial interface for a data storage array | |
| TWI378349B (en) | Computer system, storage virtualization subsystem, storage virtualization controller, and method for storage virtualization | |
| US6578158B1 (en) | Method and apparatus for providing a raid controller having transparent failover and failback | |
| KR101340176B1 (ko) | 스마트 스케일러블 스토리지 스위치 아키텍처 | |
| US6985983B2 (en) | Translating device adapter having a common command set for interfacing multiple types of redundant storage devices to a host processor | |
| US6470026B1 (en) | Fibre channel loop map initialization protocol implemented in hardware | |
| JP5250031B2 (ja) | 割り当て単位に基づく仮想フォーマッティング法および割り当て単位に基づく仮想フォーマッティング法を利用するデバイス | |
| JP5250030B2 (ja) | 効率的な待ち行列管理のための方法およびシステム | |
| US20040083324A1 (en) | Large array of mass data storage devices connected to a computer by a serial link | |
| US20050204078A1 (en) | Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays | |
| JP2007206766A (ja) | データストレージシステム、データストレージ制御装置及びその障害箇所診断方法。 | |
| CN118503164A (zh) | 一种硬盘背板和服务器 | |
| Horst et al. | ServerNet SAN I/O Architecture | |
| CN100511118C (zh) | 储存虚拟化控制器、子系统及系统与方法 | |
| KR20020053086A (ko) | 고장허용 가상 vme버스 백플래인 | |
| Blunden et al. | Understanding SSA Subsystems in Your Environment | |
| GUENDERT et al. | BROCADE MAINFRAME CONNECTIVITY SOLUTIONS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4497605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |