JPH10285198A - ファイバ・チャネル調停動的ループ・サイジング - Google Patents
ファイバ・チャネル調停動的ループ・サイジングInfo
- Publication number
- JPH10285198A JPH10285198A JP10083870A JP8387098A JPH10285198A JP H10285198 A JPH10285198 A JP H10285198A JP 10083870 A JP10083870 A JP 10083870A JP 8387098 A JP8387098 A JP 8387098A JP H10285198 A JPH10285198 A JP H10285198A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- communication
- devices
- port
- pbc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000835 fiber Substances 0.000 title abstract description 15
- 238000004513 sizing Methods 0.000 title description 8
- 238000004891 communication Methods 0.000 claims abstract description 84
- 230000005540 biological transmission Effects 0.000 claims description 22
- 230000009977 dual effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 101100058498 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNL1 gene Proteins 0.000 description 2
- 101100401683 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mis13 gene Proteins 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
プにおいて、各ポートは入ってくるデータを検査して、
必要な処置をとるべきかどうかを決定する。各ポート
は、そのポートが現在の活動に含まれていない場合、デ
ータを単に再送信するだけである。このデータ「チェッ
ク」には時間を要し、ポートにおけるデータの入力と出
力との間に遅延が付加される。本発明の目的は冗長シス
テム中のファイバ・チャネル調停ループの性能を改善す
ることである。 【解決手段】動的ループ・サイズに関連するオーバヘッ
ドを最小にするためにループ中で動作装置ポートを選択
的にバイパスする。また、動的負荷分担により、ループ
上で2重ポート付きの装置を使用するとき、2重ループ
間で負荷のバランスを取るように制御することにより実
現する。
Description
びデータ通信アーキテクチャに関し、さらに詳細には、
冗長システム中のファイバ・チャネル調停ループの性能
特徴に関する。
通信ポートから次の通信ポートへ(すなわち、2地点間
通信リンク)データを伝送するための高速逐次通信アー
キテクチャである。毎秒100メガバイト(すなわち、
毎秒1ギガビット)程度のデータ転送速度が利用でき
る。安価なディスクの冗長アレイ用のハードディスクや
制御装置(RAID制御装置)などの装置は、FCリン
クに取り付けられた1つまたは複数の通信ポートを有す
る。各ポートは、デイジー・チェーン状に接続され、ル
ープを形成し、そこを通信伝送が通過する。現在の標準
は、1ループ上に126台までの装置をサポートしてい
る。ループ上で順番を維持するために、調停プロトコル
を含むループ・プロトコルが使用され、どのポート(装
置)がこのループを制御するのか決定される。この構成
およびループ・プロトコルは、ファイバ・チャネル調停
ループ(FC−AL)として公知である。
は、各ポートは入ってくるデータ(データはループを迂
回して渡される)を検査して、なにか適切な処置をとる
べきかどうかを決定する。各ポートは、そのポートが現
在の活動に含まれていない場合、データを単に再送信す
るだけである。このデータ「チェック」すなわち「スヌ
ープ」には時間を要し、ポートにおけるデータの入力と
出力との間に大量の遅延が付加される原因となる。この
「ポート」遅延は、2地点間通信リンクを通しての「伝
播」遅延と加算されて周回ループ遅延になる。この周回
ループ遅延は、データがポートの出口から出てループを
回ってポートの入口に戻るまでに要する時間である。周
回ループ遅延は、通常はポートの遅延によって支配され
る。
プリミティブとして公知の特殊の情報パケットを送信す
る。調停プリミティブが、それ自体の調停プリミティブ
を取り替える優先度の高いノード無しで、ループを迂回
して1巡できた場合、このノードがこのループを制御す
る。言い換えると、あるポートが、送って戻ってきた調
停プリミティブを受け取る場合、このポートが調停を勝
ち取る。ループの制御権を得た上に、調停を勝ち取った
ポートが通信しようとするポートと接触するために引き
起こす別の1巡オーバヘッドがある。
に中断を引き起こす故障ポートまたは装置を有すること
を防止するために、ポート・バイパス回路(PBC)と
して公知のルーティング装置が使用される。PBCは、
受け取る入力信号のコピーを作る装置である。コピーの
1つはPBC内部のマルチプレクサへ送られ、もう1つ
のコピーは「ローカル」出力に送られる。PBCの「ロ
ーカル」出力は、それぞれのポートの入力に接続され
る。このポートの出力は、PBC内部のマルチプレクサ
に接続されているPBCの「ローカル」の入力に接続さ
れる。このマルチプレクサの出力は、調停ループ上の次
のPBCに接続されているPBCの出力に送られる。
能しているときに、PBC中のマルチプレクサが、ルー
プの他のポートに出力を送るため、ポートからのローカ
ル入力を選択する。このノードが機能していない、また
は存在しないときは、マルチプレクサは入力を、以前の
PBCに接続された入力から直接入力を選択する。しか
し、PBCに入ってくるデータ・ストリームはポートに
常に供給され、ポートに影響する、メセージがあるかど
うかポートがループ・トラフィックを監視することがで
きる。ある種のアーキテクチャでは、ポートは、関連す
るPBC中のマルチプレクサを制御するので、これは重
要である。しかし、バイパスされたときは、ポートはル
ープ上にデータを送らない。
ードでPBCを通る遅延の50倍以上である。ポート遅
延はまた、通常のアレイ応用例においてポート間の相互
接続媒体に関連した遅延よりもかなり大きい。したがっ
て、所与のFC−ALに接続されている動作中の装置が
多いほど、調停が行われるのに長時間を要し、オーバヘ
ッド・ペナルティが高くなる。不利なことに、オーバヘ
ッドが増加すると、利用できる帯域幅が狭くなる。
中のファイバ・チャネル調停ループの性能を改善するこ
とである。
ファイバ・チャネル調停ループ通信アーキテクチャにお
いて、動的ループ・サイジングが、ループ・サイズに関
連するオーバヘッドを最小にするためにループ中で動作
装置ポートを選択的にバイパスすることを含んでいる。
多重ループを備える冗長システムにおいては、システム
はループ間のバイパスされたポートを適切に分配するこ
とによって最適化される。冗長性は、どこでも低下しな
い。使用されないまたは必要のないポートをループから
バイパスすることによって、ループの周回遅延がかなり
短縮される。周回遅延を最小にすることによって、調停
オーバヘッドおよびアクセス待ち時間が減少し、ループ
帯域幅および全体的性能が改善される。
により、ループ上で2重ポート付きの装置を使用すると
き、2重ループ間で負荷のバランスが取られる。動的な
負荷分担は、周回遅延を減少するために各ループから装
置の所与のサブセットをバイパスすること、ループ上の
通行を監視すること、ならびにループ間を横切って負荷
のバランスを取るためにどの装置をどのループに接続す
るかを制御することによって達成される。
構成の特徴により、動的なループ・サイジングを実施す
ること、動的な負荷分担を行うこと、ならびに多重ルー
プおよび制御装置の相互接続を制御することを含めて離
散的かつ連続的に最適化されたシステムが提供される。
点および可能性が一層明らかになるであろう。
ル2重調停ループ・システムのブロック図である。2台
のホスト装置10および15が、別々の通信リンク(フ
ァイバ・チャネル・ループ)40、45経由で、それぞ
れのルーティング装置50、55、60、65、70、
75、80、85、90、95、100、および105
を介して、4台の目標装置20、25、30、35に接
続されている。ループ40および45は、当技術分野で
は普通のように、データ通信伝送を維持することができ
る。図示し考察しているこの例では、ホスト装置10お
よび15は、制御情報、データおよび/または作業負荷
を分担させるためにホスト装置間の通信能力17を有す
るディスク・システム用の制御ボードである。ディスク
・システムは、ディスク駆動装置(目標装置)20〜3
5を含んでいる。2重ホスト装置10および15と2重
ループ40および45によって、改善されたシステム管
理および装置と通信の故障処理のための制御および通信
の冗長性が提供される。ディスク装置20〜35もまた
RAID1(ミラー)もしくはRAID5(パリティ/
ストライプ)方式、あるいはその組合せなど、データ冗
長性を提供するように構成されることが好適である。
ァイバ・チャネル・ループ40および45のそれぞれと
相互接続するための2重ポート付きの装置である。各ル
ーティング装置50〜105は、ポート・バイパス回路
(PBC)であって、それぞれのループからそれぞれの
目標装置へ、および/または目標装置からループへデー
タを送信しかつ/あるいは、ループ・データ送信がそれ
ぞれの目標装置をバイパスするようにし、ループを迂回
して次のPBCに続くようにする。
クシング技法によって制御され、機能していない、すな
わち、存在しないポートの場合には、それぞれのポート
をバイパスすることを可能にし、機能/活動状態のポー
トの場合には、ポートがPBCを通ってループ上にデー
タを送るようにする。しかし、普通のPBC制御/機能
性に加えて、制御システム110もまた各PBCの機能
性を直接制御する。具体的には、好適な実施例におい
て、各ホスト装置10、15中のファームウェアおよび
/または回路115、120もまた、制御システム11
0を経由して各PBC50〜105を制御する。制御シ
ステム110は、ホスト装置と各PBCとの間の普通の
電機的、光学的、赤外線などの接続である。好適な実施
例においては、制御システムは調停ループから分離した
通信チャネルとして実施される。別法として、制御シス
テムは調停ループによって実施される。
ト)およびPBC間の活動状態のリンクは、矢印のつい
た実線で示されている。(装置の)「参加ポート」が、
活動状態のリンクを介してそのループと通信する。たと
えば、ループ40に関しては、目標装置20と、目標装
置25と、ホスト装置10とが、PBC50と、PBC
55と、PBC70とを介して、ループ(すなわち、参
加ポート)と通信していることが示されている。実線矢
印は、それぞれのループについて、矢印の方向にデータ
が流れることを表し、それぞれの装置が、ループからデ
ータを受け取り、一般のFC−AL原理下あるループ上
にデータを送り返していることを示す。あるループの活
動状態のリンクすべては、それぞれのループのデータ伝
送路を画定する。
動のリンクは、その装置の「バイパス・ポート」を表
す。たとえば、ループ40に関しては、目標装置30、
目標装置35、およびホスト装置15が、それぞれ非活
動のリンクを有することが示されており、それらのポー
トはPBC60、65、75を介してバイパスされてい
る。バイパスされたポートは、このループ上にデータを
送らない。データは、ある装置から、「点線」(非活動
のリンク)に沿って、PBCへ実際に渡されるが、この
データは、PBCを通過していないし、したがって、ル
ープ上に送られない。むしろ、そのループ上の以前のP
BCから特定のPBC中に受け取られたデータは、ルー
プ中の次のPBC上に直接送られる。前述のように、P
BC内のマルチプレクサ構成がデータ経路を決定する。
したがって、「バイパス・ポート」は、この装置(ポー
ト)が、ループ上にデータを再送信していない(すなわ
ち、送り返していない)ことを示す。
く書かれている。たとえば、装置130は、ポートを介
してPBC140に接続され、PBC140はファイバ
・チャネル・ループ170に接続されている。装置13
5は、ポートを介してPBC145に接続され、PBC
145もまた、ループに接続されている。PBC140
内のマルチプレクサ構成142のために、装置130
は、PBC140およびループ170に関して「活動状
態のリンク」を有すると考えられる。すなわち、ループ
160を通ってループから受け取られたデータは、装置
130(そのポート)を通ってからリンク150を通っ
てPBC140へ、最後にはループ170上へ送り返さ
れる。これとは違って、装置135は、PBC145お
よびループ170に関して、「非活動状態のリンク」
(矢印付点線155によって表される)を有する。非活
動のリンクは、このデータが、装置135からループ上
に送られていないことを表す。むしろ、データはループ
170から直接PBC145に送信され、PBC145
のマルチプレクサ構成147のため、PBC145を通
ってループ上にまっすぐに送信される。
「B」との間のデータ送信遅延時間は(装置130の
「活動状態のリンク」150に関して)、少なくとも、
点「C」と「D」との間の遅延(「非活動状態のリン
ク」155に関して)の少なくとも50倍である。した
がって、データを、あるループ上のある装置をバイパス
させることが可能な場合は、データ送信遅延が大幅に減
少されることは容易にわかる。
的は、ループ・サイズに関連するオーバヘッドを減少す
ることによって、あるループの合計周回遅延を減少する
ことである。これは、冗長システム環境において、好適
には、動的なループ・サイジング方式によってループ上
の選択されたポートをバイパスすることにより、動的シ
ステム構成および負荷分担方式を実施することにより、
達成される。
ート(または装置)からなる選択されたサブセットが、
システムの所期の冗長性を失わないで、システム全体の
性能および効率性を改善するために、バイパスされる。
システムは、ループ間のポートの適正配置により最適化
される。たとえば、図1に示されるループ40に関し
て、目標装置30および35のポートは、PBC60お
よびPBC65それぞれで、バイパスされ(点線および
参照文により識別される)、ホスト装置15のポートは
PBC75でバイパスされる。これに反して、ループ4
5に関しては、目標装置20および25はPBC80お
よびPBC85それぞれで、バイパスされ、ホスト装置
10のポートはPBC100でバイパスされる。したが
って、この例において、各ループの半分のポートがバイ
パスされ、装置が動作中であるが、ループもしくは、装
置が故障の場合、冗長性が維持される。たとえば、ルー
プ45が故障した場合、PBC60およびPBC65
が、目標装置30および目標装置35に活動状態のリン
クを提供するために再構成され、ループ40上の参加ポ
ートになる。
ことにより、ループから動作中の装置のポートからなる
選択されたサブセットを除去するにより、動的なループ
・サイジングが効果を現し、これによりファイバ・チャ
ネル調停ループ(FC−AL)性能が改善される。先に
論じたように、バイパスされたポートはループ中に、活
動状態のポートが挿入する遅延よりも小さい遅延を挿入
するので、これは効果的である。ループ中のポートすべ
てからの遅延が結合してループの周回遅延を形成する。
公知のように、ループ調停および通信をしようとする1
組のポート間の接続の確立の処理において、周回遅延が
数回測定されなければならない。本発明により、周回遅
延を減少することにより、調停および接続確立のための
オーバヘッドが減少される。これにより、ループの処理
量(毎秒のI/O数)および帯域幅(毎秒のメガバイト
数)が改善されることは明らかである。
ト装置15のファームウエア/回路115およびファー
ムウェア/回路120が、制御システム110によりP
BCの活動化を制御し、それぞれの動作中の目標装置に
関して、どのポートがバイパスされるかを、規定する特
定の構成を実施する。この制御は、装置が機能しない、
または動作中でない、あるいはその両方の場合、ポート
をバイパスする普通のマルチプレクサと関連して、使用
される。しかし、冗長能力はどこでも減少しないこと
は、重要である。唯一のペナルティは、特定の標的装置
にアクセスするために、適当なループを選択しなければ
ならないことである。
常のポート・バイパスが、それぞれのPBCでホスト制
御装置10およびホスト制御装置15の介在なしに行わ
れる可能性がある。しかし、そのような故障が検出され
ると、動的なシステム再構成が、任意選択で再度発生
し、それぞれの残った動作中の目標装置が、装置間の負
荷分担の最良のバランスをとるために、どのポートがバ
イパスされることになるか、最良の構成が作られる。
上で2重ポートを有する装置を使用するとき、2重ルー
プ間として、また2つ以上のループが使用されるとき、
多重ループ間として、負荷のバランスを取る。負荷分担
の第1ステップには、各ループから離れている選択され
た装置をバイパスすることが含まれる(たとえば、図1
に図示するように、半分の装置をバイパスする)。この
効果により、各ループについて周回遅延および調停オー
バヘッドが小さくなり、システムの全体処理量が改善さ
れる。第2のステップには、ループ上の通行を監視する
こと、およびループ間のバランスを取るために、どの装
置をどのループに取り付けるかを管理することが含まれ
ている。負荷分担のインテリジェント制御もまた有利で
ある。この1例は、一方のループを、優先度の高いトラ
フィックについて、短い待ち時間で利用度の高い帯域幅
を有するノード数の少ないループとして維持し、他方の
ループを、優先度の低いトラフィックについて、接続数
は多いが、長い待ち時間で利用度の低い帯域幅を有する
ノード数の多いループとして維持する。監視されるトラ
フィックおよび利用できる資源に応じて、この他種々の
構成もまた可能である。
プ/制御装置の実施に限定されないことは、明らかであ
る(図1を参照して論じたように)。むしろ、図3に
は、動的に構成できる調停多重ループ・システムを提供
するために、多重ホスト制御装置C1〜CNまでおよ
び、多重目標装置B1〜BNまでをルート(切替)ネッ
トワーク250と結合して、採用するシステムに本発明
がどのようにして等しく適用できるかが示されている。
ルーティング・ネットワーク250は、各制御装置C1
〜CNおよび各標的装置B1〜BNに関して2本の両方
向接続を有する。
ボックスすなわち外被)B1〜BNは、2重調停ループ
・セグメントを備える多重ディスク機構を含み、2重調
停ループ・セグメントは、ディスク機構の2重ポートの
それぞれに接続されている。たとえば、ドライブ・ボッ
クスB1は、PBC265およびPBC270それぞれ
を介してループ255およびループ260に接続された
4台のディスク駆動装置D1と、D2と、D3と、D4
と(D1〜D4)を描いている。B1のディスク機構/
ループ構成は、図1の構成と同様である。他のドライブ
・ボックスB2〜BNの詳細構成は、図を簡単にするた
めに、示されていない。しかし、各ドライブ・ボックス
B2〜BNは、ドライブ・ボックスB1と同様に構成さ
れているか、あるいは、より多数または少数の駆動装
置、あるいは異なる大きさの駆動装置を使用して異なっ
た構成になっている(ただし、好適な実施例において
は、各駆動装置は、2重ポートを有し、それぞれのPB
Cを介して2重ループに接続されている)。
れのリンク(ポート)を通してルーティング・ネットワ
ーク250に取り付けられている。すなわち、ドライブ
・ボックスB1はリンクB1L0およびリンクB1L1
を介してルーティング・ネットワーク250に接続し、
ドライブ・ボックスB2はリンクB2L0およびリンク
B2L1を介してルーティング・ネットワーク250に
接続し以下同様である。このリンク/ポートを、B1L
0〜BNL1と呼ぶ。同様に、ホスト制御装置C1〜C
Nは、それぞれのリンクを介してルーティング・ネット
ワーク250に接続する。たとえば、C1はリンクC1
L0およびC1L1を介してルーティング・ネットワー
ク250に接続し、C2はリンクC2L0およびリンク
C2L1を介して、ルート・ネットワーク250と接続
し、以下同様である。このリンク/ポートは、C1L0
〜CNL1と呼ぶ。
意のサブセットまたはポートC1L0〜CNL1のすべ
てを、任意のサブセットまたは、ポートB1L0〜BN
L1のすべてに接続できる普通のルーティング・ネット
ワークであれば、どれでもよい。具体的には、ルーティ
ング・ネットワーク250は、任意のホスト制御装置
(または任意の多重制御装置)C1〜CNを、任意のド
ライブ・ボックス(または、多重箱)B1〜BNに、そ
れぞれのリンクC1L0〜CNL1およびリンクB1L
0〜BNL1を介して接続する。したがって、異なる装
置上の異なるポートに異なる制御装置を接続することに
より、多重調停ループ構成を達成することができる。そ
の上、異なるドライブ・ボックスB1〜BN中の異なる
ディスク駆動装置(すなわち、D1〜D4)を選択的に
バイパスすることにより、動的なループ・サイジングが
得られ、確立された各ループに関連するオーバヘッドが
最小になる。この場合も冗長性は維持され、システムは
ループ間にバイパスされたポートを適正に配置すること
により、最適化される。これに関して、システムの動作
中のある瞬間に接続のすべてが行われる方法が、システ
ム全体の性能に重要な関係を有する。したがって、動的
な負荷分担に関して前に論じたように、最適システムは
静的ではなくて、システムの負荷状況とともに変化す
る。また、システムの全体的性能および動的なシステム
再構成パラメータに影響する装置、制御装置および/ま
たはループの追加および/または除去などの性能向上、
拡張および/または修正を考慮すべきことがある。
かつ連続的に、システム構成を最適化するために、ルー
ティング・ネットワーク250にインテリジェント制御
を適用することを含んでいる。一実施例においては、イ
ンテリジェント制御は、ホスト制御装置C1〜CN中の
ファームウェア/回路(図1の115、120参照)を
介して動作可能である。インテリジェント制御は、動的
なループ・サイジング、動的な負荷分担、ならびに多重
ループおよび制御装置の相互接続の管理を伴っている。
適当な制御およびトポロジが、システムの冗長性を保持
する。たとえば、制御装置C1とC2間、およびドライ
ブ・ボックスB1とB2間に、図1の例と同様に、2重
調停ループおよびこのループ上に適正に分布したディス
ク機構を作成するトポロジが容易に構成される。他方で
は、他の多くのシナリオも実施できる。たとえば、3台
の制御装置C1〜C3が2台のドライブ・ボックスB1
およびB2と共に利用される場合、1つの可能な多重ル
ープ構成は次のとおりである。 ループA−−B1L0、C1L0、C3L0 ループB−−B1L1、C1L1 ループC−−B2L0、C2L0、C3L0 ループD−−B2L1、C2L1 奇数番目の制御装置が、ループ上に制御装置の不均一な
分布を作り出す。しかし、その後PBC(すなわち、2
65、270など)が調整され、各ループ制御装置帯域
幅ならびに、そのトラフィック・パターンに応答して、
ループ上にドライブ・ボックスの非対称分布を作り出
す。たとえば、1つの可能な最適化は、ループAおよび
B上により多くのドライブ・ボックスを置くことであ
る。というのは、このループ上でより多くの制御装置資
源が利用できるからである。別の最適化は、ループAお
よびループB上により少ないドライブ・ボックスを置く
ことで、したがって、ドライブ・ボックスの応答が非常
によくなる可能性があり、一方ループCおよびループD
はアクセス頻度の少ないデータに使用される。
なる。 ループA−−C1L0、B1L0、B2L0 ループB−−C1L1、B3L0、B4L0 ループC−−C2L0、B1L1、B2L1 ループD−−C2L1、B3L1、B4L1
1、B2、B3、B4、および4つのループで2台の制
御装置C1およびC2を定義する。
方式も実現可能なことは明らかである。
0は制御装置および/または目標装置のオンライン追加
/削除が可能であり、資源および調停ループのスマート
なまたは動的な構成を可能にする機構を提供し、次のよ
うな特徴を可能にする。すなわち、(i)ユーザにとっ
てシステム構成知識の要件をなくす。(ii)作業負荷
または故障状態に適合する自動適応システム構成。(i
ii)適応システム構成の遠隔管理を提供する。(i
v)システム診断機能を高める。
法が流れ図で書かれている。最初に、ステップ200で
システムの資源が識別される。これは、すべての標的装
置、それぞれのPBC、ホスト制御装置・装置、および
装置間にループを作るためのルーティング・ネットワー
ク型を含んでいる。その上、目標装置がディスク駆動装
置である場合、たとえば、記憶容量、アクセス速度、R
AID方式のような基準が考慮される。次に、ステップ
205で、冗長システムが、ルーティング・ネットワー
クを使用して(すなわち、多重ループが確立される)、
利用できる識別された資源に基づいて構成される。次
に、ステップ210で、ポートのサブセットが、システ
ムの冗長性を保持しながらバイパスされる各ループ上で
識別される。これは、ループの数、目標装置の数、制御
装置の数、負荷バランス方式などの基準によって識別さ
れる。この場合、たとえば、目標装置がディスク駆動装
置である場合、記憶容量、アクセス速度、RAID方式
などの基準が考慮される。装置のサブセットが各ループ
上で識別されると、ステップ215で、このポートが、
それぞれのPBCによって非活動状態にされ、各ループ
上に通信伝送経路を確立する。通信伝送経路は、ループ
上の動作中および/または機能していない装置の全数に
対してデータ送信周回遅延時間が短縮している。これで
システムは、正常動作の準備ができた。
より/ある装置に対し要求される場合、ステップ225
で、この装置が位置するループが識別され、ステップ2
30で、通信がこのループを介して可能になる(すなわ
ち、調停が開始され、データ転送が始まる)。ステップ
235で、通信トラフックが監視されて、負荷バランス
が最適化される。同様に、資源が監視され、システム構
成が、前に論じたように、ループ経路、ループ・サイジ
ング、および負荷分担に関して動的に構成される。ステ
ップ240で、システムに変化が起こった場合、動的な
再構成が再び行われて、最適化された冗長性、性能、ま
たは効率が提供される。
が、以下、本発明の各実施態様の例を示す。
含むことを特徴とする通信システム、(a)ルーティン
グ装置(50、55、60、65、70、75、80、
85、90、95、100)を介して少なくとも第1の
ホスト装置(10)と複数の目標装置(20、25、3
0、35)とを相互接続し、通信伝送を維持できる、少
なくとも第1および第2の通信リンク、(b)通信伝送
が、前記第1の通信リンク(40)に関して目標装置
(60、65)の第1のサブセットをバイパスし、かつ
前記第2の通信リンク(45)に関する目標装置(8
0、85)の第2のサブセットをバイパスするようにル
ーティング装置を制御する制御装置(110、115)
であって、各サブセットが少なくとも1個の動作中の目
標装置を含み、各サブセットが改良されたシステム性能
を得るため通常の通信システム動作状態中にバイパスさ
れる。
ンクおよび前記第2の通信リンク(40、45)がルー
プ・トポロジよる2地点間通信を提供することを特徴と
する、実施態様1に記載の通信システム。
5)が、別々のファイバ・チャネル調停ループであるこ
とを特徴とする、実施態様1または2に記載の通信シス
テム。
が、ループ・トポロジに関する通信伝送の周回遅延を減
少させることを特徴とする、実施態様2または3の通信
システム。
ット(60、65)および第2サブセット(80、8
5)が、前記複数の目標装置および通信リンクの間で負
荷を分担させるように規定されることを特徴とする、実
施態様1、2、3、または4に記載の通信システム。
ット(60、65)および第2サブセット(80、8
5)が、前記複数の標的装置および通信リンクの間で通
信伝送の効率を改善するように規定されることを特徴と
する、実施態様1、2、3、4、または5に記載の通信
システム。
第2の通信リンク(40、45)が共同して、少なくと
も前記第1ホスト装置(10)および複数の目標装置
(20、25、30、35)間の通信伝送のために、フ
ェイルオーバ動作のための、および通信リンクおよび複
数の目標装置に関する通信伝送の動的管理のための、冗
長構成を提供することを特徴とする、実施態様1、2、
3、4、5、または6に記載の通信システム。
一方の通信リンク(45)でバイパスされる場合に、前
記複数の目標装置(20、25、30、35)のうちの
所与の動作中の目標装置(20)が他方の通信リンク
(40)でバイパスされないように、制御装置(11
0、115)がルーティング装置(50、55、60、
65、70、80、90、95、100)を制御するこ
とを特徴とする、実施態様1、2、3、4、5、6、ま
たは7に記載の通信システム。
(40、45)および装置(20、25、30、3
5、)のサブセットを動的に再構成する再構成装置(1
15、120)を含む、実施態様1、2、3、4、5、
6、7、または8に記載の通信システム。
5、120)が、任意に選択可能な、通信システムの動
作効率、性能およびフェイルオーバの目標、およびシス
テムの装置の増大もしくは縮小を含む選択されたパラメ
ータに基づいて、前記通信リンク(40、45)および
装置(20、25、30、35)のサブセットを動的に
再構成することを特徴とする、実施態様9に記載の通信
システム
置のサブセットを動的に再構成する再構成装置が、ルー
プを構成し装置をバイパスするためのルーティング・ネ
ットワーク(250)およびインテリジェント制御機能
(115、120)を備えることを特徴とする、実施態
様9または10に記載の通信システム。
置(10)と、複数の目標装置(20、25、30、3
5)と、それぞれ複数のルーティング装置(50、5
5、60、65、70、75、80、85、90、9
5、100)と、少なくとも1台の制御装置および目標
装置を、ルーティング装置を介して相互接続する少なく
とも2つの通信リンク(40、45)とを、有する冗長
通信システムの性能を改善する方法であって、該方法は
以下の(a)および(b)のステップを含むことを特徴
とする、(a)各サブセットが少なくとも1台の動作中
の目標装置を含み、各サブシステムが、システム性能を
改善するため通常の通信システムの動作状態中にバイパ
スされる、各通信リンクに特有の目標装置のサブセット
がそれぞれのルーティング装置を介してバイパスされる
ように各通信リンク(40、45)用の通信伝送経路
(205)を確立するステップと、(b)選択された目
標装置がバイパスされないそれぞれの通信リンクを介し
て選択さた目標装置への通信伝送を可能にするステッ
プ。
45)が、ループ・トポロジによる2点間通信を提供
し、各サブセットのバイパスによって、ループ・トポロ
ジに関する通信伝送の周回遅延を減少することを特徴と
する、実施態様12に記載の方法。
5、30、35)の異なる1つまたは複数のサブセット
がバイパスされるように、1つまたは複数の通信リンク
用の通信伝送路を動的に変更すること(240、20
0、205、210、215)を含む、実施態様12ま
たは13に記載の方法。
システムの動作効率、性能およびフェイルオーバの目標
と、システムの装置の増大もしくは縮小を含む、選択さ
れたパラメータに基づいて、(i)1つまたは複数の新
しい通信リンクの付加、または(ii)1つまたは複数
の通信リンクの除去に関連して、1つまたは複数の現存
の通信リンク用のあるいは、1つまたは複数の現存の通
信リンク用の通信伝送経路を、任意に、動的に変更する
ことを含む、実施態様12、13、または14に記載の
方法。
イバ・チャネル調停ループの性能を改善するシステムお
よび方法の好適な実施例について述べた。本発明を特定
の実施例を参照して説明できたが、他の代替実施例およ
び実施は修正の方法が、本発明の真の精神および範囲か
ら逸脱することなく採用できることは明らかであろう。
プ・システムのブロック図である。
ック図である。
0、95、100、105:ルーティング装置 110、:制御システム 115、120:再構成装置 250、255、260:ループ 265、270:PBC
Claims (1)
- 【請求項1】以下(a)および(b)を含むことを特徴
とする通信システム、(a)ルーティング装置を介して
少なくとも第1のホスト装置と複数の目標装置とを相互
接続し、通信伝送を維持できる、少なくとも第1および
第2の通信リンク、(b)通信伝送が、前記第1の通信
リンクに関して目標装置の第1のサブセットをバイパス
し、かつ前記第2の通信リンクに関する目標装置の第2
のサブセットをバイパスするようにルーティング装置を
制御する制御装置であって、各サブセットが少なくとも
1個の動作中の目標装置を含み、各サブセットが改良さ
れたシステム性能を得るため通常の通信システム動作状
態中にバイパスされる。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US828,985 | 1997-03-31 | ||
| US08/828,985 US6504817B2 (en) | 1997-03-31 | 1997-03-31 | Fiber channel arbitrated loop dynamic loop sizing |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10285198A true JPH10285198A (ja) | 1998-10-23 |
| JPH10285198A5 JPH10285198A5 (ja) | 2004-08-12 |
| JP3818613B2 JP3818613B2 (ja) | 2006-09-06 |
Family
ID=25253224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08387098A Expired - Lifetime JP3818613B2 (ja) | 1997-03-31 | 1998-03-30 | ファイバ・チャネル調停動的ループ・サイジング |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6504817B2 (ja) |
| EP (1) | EP0869641B1 (ja) |
| JP (1) | JP3818613B2 (ja) |
| DE (1) | DE69827693T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200201A (ja) * | 1998-11-15 | 2000-07-18 | Hewlett Packard Co <Hp> | 複数デバイス筐体のテスト方法 |
| US6795934B2 (en) | 2000-02-10 | 2004-09-21 | Hitachi, Ltd. | Storage subsystem and information processing system |
| JP2005339216A (ja) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 記憶制御システム |
| JP2008148339A (ja) * | 2007-12-28 | 2008-06-26 | Hitachi Ltd | 記憶装置 |
| US7573836B2 (en) | 2005-03-17 | 2009-08-11 | Nec Corporation | Switch system and loop transfer method |
| JP2018157456A (ja) * | 2017-03-21 | 2018-10-04 | ファナック株式会社 | スレーブ、シリアル通信システム、および、シリアル通信システムの通信方法 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978379A (en) | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| US6055225A (en) * | 1997-06-02 | 2000-04-25 | Hewlett-Packard Company | Ring architecture for quad port bypass circuits |
| US6215775B1 (en) * | 1998-10-22 | 2001-04-10 | Emulex Corporation | Node insertion and removal in a loop network |
| US6260079B1 (en) * | 1998-11-15 | 2001-07-10 | Hewlett-Packard Company | Method and system for enhancing fibre channel loop resiliency for a mass storage enclosure by increasing component redundancy and using shunt elements and intelligent bypass management |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| US6671254B1 (en) * | 1998-12-11 | 2003-12-30 | Oki Electric Industry Co., Ltd. | Communication network and communication node used in such network |
| US6636934B1 (en) | 1999-06-30 | 2003-10-21 | Emc Corporation | Fiber channel port by-pass selector section for dual ported disk drives |
| US6581136B1 (en) | 1999-06-30 | 2003-06-17 | Emc Corporation | Fibre channel data storage system having expansion/contraction |
| US6629216B1 (en) * | 1999-06-30 | 2003-09-30 | Emc Corporation | Fibre channel by-pass |
| US6567890B1 (en) | 1999-06-30 | 2003-05-20 | Emc Corporation | Fibre channel port by-pass selector section for dual ported disk drives |
| US6560683B1 (en) | 1999-12-29 | 2003-05-06 | Emc Corporation | Fibre channel data storage system having improved rear-end I/O adapted hub |
| US6574687B1 (en) | 1999-12-29 | 2003-06-03 | Emc Corporation | Fibre channel data storage system |
| US6615315B1 (en) | 1999-12-29 | 2003-09-02 | Emc Corporation | Fibre channel data storage system having improved fro-end I/O adapted hub |
| US6571355B1 (en) | 1999-12-29 | 2003-05-27 | Emc Corporation | Fibre channel data storage system fail-over mechanism |
| US6922391B1 (en) | 2000-05-08 | 2005-07-26 | Crossroads Systems Inc. | Method and system for decreasing routing latency for switching platforms with variable configuration |
| US6981054B1 (en) * | 2000-06-06 | 2005-12-27 | Advanced Micro Devices, Inc. | Flow control arrangement in a network switch based on priority traffic |
| JP2004506980A (ja) * | 2000-08-11 | 2004-03-04 | 3ウェア、 インコーポレイテッド | コンピュータネットワークを介してブロックレベルストレージアクセスを提供するためのアーキテクチャ |
| US6980510B1 (en) | 2000-09-12 | 2005-12-27 | International Business Machines Corporation | Host interface adaptive hub storage system |
| US7058823B2 (en) * | 2001-02-28 | 2006-06-06 | Advanced Micro Devices, Inc. | Integrated circuit having programmable voltage level line drivers and method of operation |
| US20020174197A1 (en) * | 2001-03-27 | 2002-11-21 | International Business Machines Corporation | Method and system for accurately determining a device location in an arbitrated loop |
| US6813673B2 (en) * | 2001-04-30 | 2004-11-02 | Advanced Micro Devices, Inc. | Bus arbitrator supporting multiple isochronous streams in a split transactional unidirectional bus architecture and method of operation |
| US6912611B2 (en) * | 2001-04-30 | 2005-06-28 | Advanced Micro Devices, Inc. | Split transactional unidirectional bus architecture and method of operation |
| US6785758B1 (en) | 2001-06-01 | 2004-08-31 | Advanced Micro Devices, Inc. | System and method for machine specific register addressing in a split transactional unidirectional bus architecture |
| US7346674B1 (en) * | 2001-06-07 | 2008-03-18 | Emc Corporation | Configurable fibre channel loop system |
| US6763415B1 (en) | 2001-06-08 | 2004-07-13 | Advanced Micro Devices, Inc. | Speculative bus arbitrator and method of operation |
| JP3536829B2 (ja) * | 2001-06-14 | 2004-06-14 | 日本電気株式会社 | Fc−alシステムのリンク診断方法及び装置 |
| GB2378621B (en) * | 2001-08-06 | 2004-11-10 | Ibm | Method and apparatus for improving performance of a loop network |
| GB0119070D0 (en) * | 2001-08-06 | 2001-09-26 | Ibm | Method and apparatus for managing a loop network |
| US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
| US6910075B2 (en) * | 2001-11-14 | 2005-06-21 | Emc Corporation | Dynamic RDF groups |
| JP3722429B2 (ja) * | 2002-01-17 | 2005-11-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 外部記憶装置、制御装置、外部記憶システム、制御方法、プログラム、及び記録媒体 |
| US6813408B2 (en) * | 2002-03-08 | 2004-11-02 | Pts Corporation | Methods for performing in-service upgrades of optical wavelength cross connects |
| US20030217211A1 (en) * | 2002-05-14 | 2003-11-20 | Rust Robert A. | Controller communications over an always-on controller interconnect |
| US7660316B2 (en) * | 2002-07-02 | 2010-02-09 | Emulex Design & Manufacturing Corporation | Methods and apparatus for device access fairness in fibre channel arbitrated loop systems |
| US7630300B2 (en) * | 2002-07-02 | 2009-12-08 | Emulex Design & Manufacturing Corporation | Methods and apparatus for trunking in fibre channel arbitrated loop systems |
| US7664018B2 (en) * | 2002-07-02 | 2010-02-16 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop devices |
| FI20021553A0 (fi) * | 2002-08-30 | 2002-08-30 | Nokia Corp | Menetelmä, järjestelmä ja napa silmukan alustamiseen |
| JP2004199551A (ja) * | 2002-12-20 | 2004-07-15 | Fujitsu Ltd | ストレージシステム及び障害ストレージ装置の切り離し方法 |
| JP4156499B2 (ja) * | 2003-11-28 | 2008-09-24 | 株式会社日立製作所 | ディスクアレイ装置 |
| JP2005222379A (ja) * | 2004-02-06 | 2005-08-18 | Hitachi Ltd | ディスクアレイ装置およびその障害回避制御方法 |
| US7539891B2 (en) * | 2004-06-18 | 2009-05-26 | International Business Machines Corporation | Switched FC-AL fault tolerant topology |
| US20060020720A1 (en) * | 2004-07-23 | 2006-01-26 | Lsi Logic Corporation | Multi-controller IO shipping |
| GB0419430D0 (en) * | 2004-09-02 | 2004-10-06 | Ibm | Data communications apparatus |
| US20070171825A1 (en) * | 2006-01-20 | 2007-07-26 | Anagran, Inc. | System, method, and computer program product for IP flow routing |
| US8547843B2 (en) * | 2006-01-20 | 2013-10-01 | Saisei Networks Pte Ltd | System, method, and computer program product for controlling output port utilization |
| US7562163B2 (en) * | 2006-08-18 | 2009-07-14 | International Business Machines Corporation | Apparatus and method to locate a storage device disposed in a data storage system |
| US8407711B2 (en) * | 2008-07-13 | 2013-03-26 | International Business Machines Corporation | MAPE loop performance on system-wide basis |
| US8155518B2 (en) * | 2009-03-30 | 2012-04-10 | Lsi Corporation | Dynamic load balancing of fibre channel traffic |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4393497A (en) | 1981-04-20 | 1983-07-12 | Bell Telephone Laboratories, Incorporated | Loop switching system |
| FR2639166B1 (fr) | 1988-11-14 | 1990-12-14 | Cit Alcatel | Systeme d'echange de messages en temps reel entre stations reliees par une liaison en boucle, notamment entre stations d'un central de telecommunications |
| US5564021A (en) * | 1994-05-31 | 1996-10-08 | Us West Technologies, Inc. | Method for assigning inter-nodal traffic loads to channels in sonet rings |
| WO1992004787A1 (en) | 1990-08-31 | 1992-03-19 | Bell Communications Research, Inc. | Self-healing meshed network using logical ring structures |
| JP3082554B2 (ja) * | 1994-01-11 | 2000-08-28 | 株式会社日立製作所 | セルフヒーリングリングスイッチ |
| US5757642A (en) * | 1995-01-20 | 1998-05-26 | Dell Usa L.P. | Multi-function server input/output subsystem and method |
| US5694615A (en) | 1995-06-26 | 1997-12-02 | Hewlett Packard Company | Storage system having storage units interconnected to form multiple loops to provide simultaneous access from multiple hosts |
| DE69619531T2 (de) | 1995-07-21 | 2002-10-31 | Emc Corp., Hopkinton | Dynamischer lastausgleich |
| US5729763A (en) | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
| US5625478A (en) * | 1995-09-14 | 1997-04-29 | Lucent Technologies Inc. | Optically restorable WDM ring network using simple add/drop circuitry |
| US5754549A (en) * | 1995-12-05 | 1998-05-19 | International Business Machines Corporation | Inexpensive two-way communications switch |
| US5892924A (en) * | 1996-01-31 | 1999-04-06 | Ipsilon Networks, Inc. | Method and apparatus for dynamically shifting between routing and switching packets in a transmission network |
| US5732211A (en) * | 1996-04-29 | 1998-03-24 | Philips Electronics North America Corporation | Advanced data server having a plurality of rings connected to a server controller which controls the rings to cause them to receive and store data and/or retrieve and read out data |
| US5922077A (en) * | 1996-11-14 | 1999-07-13 | Data General Corporation | Fail-over switching system |
-
1997
- 1997-03-31 US US08/828,985 patent/US6504817B2/en not_active Expired - Lifetime
-
1998
- 1998-02-13 EP EP98102523A patent/EP0869641B1/en not_active Expired - Lifetime
- 1998-02-13 DE DE69827693T patent/DE69827693T2/de not_active Expired - Lifetime
- 1998-03-30 JP JP08387098A patent/JP3818613B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000200201A (ja) * | 1998-11-15 | 2000-07-18 | Hewlett Packard Co <Hp> | 複数デバイス筐体のテスト方法 |
| US6795934B2 (en) | 2000-02-10 | 2004-09-21 | Hitachi, Ltd. | Storage subsystem and information processing system |
| JP2005339216A (ja) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | 記憶制御システム |
| US7573836B2 (en) | 2005-03-17 | 2009-08-11 | Nec Corporation | Switch system and loop transfer method |
| JP2008148339A (ja) * | 2007-12-28 | 2008-06-26 | Hitachi Ltd | 記憶装置 |
| JP2018157456A (ja) * | 2017-03-21 | 2018-10-04 | ファナック株式会社 | スレーブ、シリアル通信システム、および、シリアル通信システムの通信方法 |
| US10374736B2 (en) | 2017-03-21 | 2019-08-06 | Fanuc Corporation | Slave device, serial communications system, and communication method for serial communications system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3818613B2 (ja) | 2006-09-06 |
| EP0869641B1 (en) | 2004-11-24 |
| US6504817B2 (en) | 2003-01-07 |
| DE69827693T2 (de) | 2005-11-24 |
| US20020012342A1 (en) | 2002-01-31 |
| DE69827693D1 (de) | 2004-12-30 |
| EP0869641A3 (en) | 2000-12-13 |
| EP0869641A2 (en) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3818613B2 (ja) | ファイバ・チャネル調停動的ループ・サイジング | |
| US6055228A (en) | Methods and apparatus for dynamic topology configuration in a daisy-chained communication environment | |
| Qian et al. | Alibaba hpn: A data center network for large language model training | |
| JP4511936B2 (ja) | 複数の伝送路フェイルオーバー、フェイルバックおよび負荷分散を備えるシステム | |
| US6529963B1 (en) | Methods and apparatus for interconnecting independent fibre channel fabrics | |
| JP3271669B2 (ja) | フェイル・オーバー・スイッチング・システム | |
| JP2566728B2 (ja) | 論理径路スケジューリング装置及び実行方法 | |
| US7478154B2 (en) | Storage system with link selection control | |
| US9660864B2 (en) | Staged port initiation of inter switch links | |
| JP4107651B2 (ja) | 障害の存在下で完全な性能を維持するファイルサーバのツイン接続フェールオーバ | |
| JPH10285198A5 (ja) | ||
| US8204054B2 (en) | System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus | |
| JP2004524598A (ja) | ネットワークアプリケーション装置のためのフロースケジューリング及びアーキテクチャ | |
| KR20020012539A (ko) | 공유된 디스크 어레이 관리 기능을 구현하기 위한 방법 및시스템 | |
| WO2007022238A2 (en) | High-availability networking with intelligent failover | |
| EP1146429A1 (en) | Modular computer backplane switch with dynamic bus allocation | |
| JPH0584694B2 (ja) | ||
| KR20090067151A (ko) | 클러스터 커플러, 네트워크 및 네트워크 통신 방법 | |
| WO2008118196A2 (en) | Link aggregation | |
| US7307995B1 (en) | System and method for linking a plurality of network switches | |
| US6999460B1 (en) | Arbitrated loop port switching | |
| KR100628822B1 (ko) | 통신 제어 방법 및 장치 | |
| WO2005026904A2 (en) | Programmable delay, transparent switching multi-port interface line card | |
| JPH1117722A (ja) | ネットワーク調停ループ回路 | |
| US7443788B2 (en) | Method and apparatus for improving performance of a loop network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |