JP2000200210A - メモリ管理装置 - Google Patents

Abstract

(57)【要約】 【課題】パケット交換装置やルータ装置などにおいて、
動的に管理されるメモリのデータ処理方法に適した、簡
易なメモリリークの検出と回避を行うメモリ管理装置を
提供する。 【解決手段】メモリ管理装置１は、ＲＡＭ等より成るデ
ータメモリ３、リンクリストメモリ５及びこれら両メモ
リ３、５間に配置接続されたアドレス制御部４で構成さ
れる。アドレス制御部４は、空き領域管理部４１、使用
領域管理部４２及びアドレス／リンクリスト制御部４３
を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ等の
メモリ（記憶装置）のメモリリークを検出／回避するメ
モリ管理装置に関する。

【０００２】

【従来の技術】従来、メモリリークの検出／回避を行う
メモリ管理装置は、コンピュータにおいて、メモリの不
必要な割当てを検出する為等に広く使用されている。

【０００３】斯るメモリ管理装置又は方法の従来例は、
例えば、特開平９−２４４９４８号公報の「メモリリー
クの検出方法と装置」等に開示されている。斯る従来例
にあっては、メモリの割当や解除を追跡するメモリ割当
テーブルに、ファイル名とライン番号に加えて、対応す
るメモリ割当がイベントの出現の前に割当解除されてい
るべきであることを示す満了イベントと、メモリの現在
の割当を示す従属ポインタを含む割当解除情報を記憶す
ることにより、メモリリークの検出を行う。

【０００４】

【発明が解決しようとする課題】しかし、従来のメモリ
管理装置や方法は、複雑且つ大規模となることが問題で
ある。これは、メモリリークを検出する従来システムに
あっては、コンピュータのメモリがオペレーティングシ
ステム（ＯＳ）により、プログラム、つまり特定の機能
の為に使用する複数のプロセスに動的に割当られ、各プ
ロセスが完了した際に、割当解除されない場合を検出す
ることを目的としている為である。

【０００５】換言すると、コンピュータのメモリ割当
と、その解除の時間間隔は、各プロセスの処理時間によ
るものである。各プロセスの処理時間は、その処理内容
によって、例えば、極めて短時間で処理されるプロセス
や、コンピュータが動作している間中必要なプロセスが
ある為に、一概に定められるものではない。そのに為
に、有効なプロセスに割当てられているメモリ領域と、
無効なプロセスに割当てられているメモリ領域の判別、
つまり、メモリリークの検出の目的で、プロセスに対応
するファイル情報、メモリの現在割当てられたブロック
に関する情報及び割当解除情報を管理する手段が必要で
ある。

【０００６】そこで、本発明の目的は、パケット交換装
置やルータ装置において、そのデータ処理に適応した簡
単なメモリ管理装置を提供することにある。

【０００７】本発明の他の目的は、メモリの不必要な割
当により使用不能メモリ領域が拡大することによるデー
タ処理能力の低下を阻止／回避するメモリ管理装置を提
供することにある。

【０００８】

【課題を解決するための手段】前述の課題を解決するた
めに、本発明によるメモリ管理装置は、次のような特徴
的な構成を備えている。

【０００９】（１）入力データを書込要求信号に基づき
格納し、読出要求信号に基づき出力データとして読出す
データメモリと、前記入力データの各パケットのリンク
リストと前記データメモリ空き領域のリンクリストを格
納するリンクリストメモリと、前記データメモリ及び前
記リンクリストメモリ間に接続され、前記データメモリ
へのアドレスを生成するアドレス制御部とを備えるメモ
リ管理装置。

【００１０】（２）前記アドレス制御部は、書込アドレ
ス情報を出力する空き領域管理部、使用領域管理部及び
前記空き領域及び使用領域管理部に接続されるアドレス
／リンクリスト制御部を有する上記（１）のメモリ管理
装置。

【００１１】（３）前記空き領域管理部は、前記データ
メモリの空き領域先頭アドレスを保持する先頭アドレス
管理部及び前記空き領域末尾アドレスを保持する末尾ア
ドレス管理部を有する上記（２）のメモリ管理装置。

【００１２】（４）前記使用領域管理部は、設定された
一定時間をカウントするカウンタ及び論理回路により構
成される未開放アドレスビット処理部を有する上記
（２）又は（３）のメモリ管理装置。

【００１３】（５）前記アドレス／リンクリスト制御部
は、ダウンカウンタ及び初期値設定回路を含むページ数
管理部、アドレス生成用リンクリストメモリアドレス制
御部及びリンクリストメモリデータ処理部を有する上記
（２）、（３）又は（４）のメモリ管理装置。

【００１４】

【発明の実施の形態】以下、本発明によるメモリ管理装
置の好適実施形態例の構成及び動作を、添付図を参照し
て詳細に説明する。

【００１５】先ず、図１を参照して、本発明によるメモ
リ管理装置を含むパケット交換装置の全体システム構成
を説明する。このシステムは、複数の通信回線に接続さ
れた入力データ処理部２、メモリ管理装置１、出力要求
制御部６、ルート検索処理部７、スイッチ制御部８、出
力データ処理部９より構成され、出力データ処理部９の
出力は、通信回線に送出される。ここで、メモリ管理装
置１は、データメモリ３、アドレス制御部４及びリンク
リスト（連鎖情報）メモリ５より構成される。

【００１６】図１のシステムにあっては、入力データ処
理部２は、複数の通信回線からのパケットを、夫々独立
して高速にスイッチングする為に、パケット毎に装置内
固有の単位（ページ）に分割し、又各パケットの処理方
法を決定する為の属性を生成する。出力要求制御部６
は、入力データ処理部２で生成されたパケット毎の属性
により、スイッチングの為の出力要求を制御する。

【００１７】ルート検索処理部７は、出力要求制御部６
の出力要求に対し、出力先を決定してスイッチの制御を
行い、出力要求元のページに分割されたパケットをデー
タメモリから読出す情報を生成する。メモリ管理装置１
は、上述の如く分割されたページを格納し、必要なとき
に読出されるデータメモリ３を有し、後述する如くこれ
を適切に制御する。

【００１８】スイッチ制御部８は、データメモリ３から
読出されたページを、ルート検索処理部７により決定さ
れた通りの宛先へスイッチングする。出力データ処理部
９は、スイッチ制御部８によりスイッチングされたペー
ジに分割されたパケットデータを、出力通信回線のフォ
ーマットに適合する如く再組立されて出力する。

【００１９】メモリ管理装置１について、更に説明を補
足する。メモリ管理装置１のデータメモリ３は、入力デ
ータ処理部２からのデータを、アドレス制御部４が生成
するアドレスに格納し、ルート検索処理部７からの読出
要求により、アドレス制御部４が生成したアドレスのデ
ータを、スイッチ制御部８へ出力する。

【００２０】アドレス制御部４は、入力データ処理部２
からの書込要求とルート検索処理部７からの読出要求か
らデータメモリ３への書込アドレス及び読出アドレスを
生成する。そして、パケット単位のページリンクの為
に、各パケットのリンクリストとデータメモリ３の空き
領域のリンクリストを格納するリンクリストメモリ５を
管理する。また、何らかの理由により、データメモリ３
に書込まれたデータを読出す為のルート検索処理部７か
らの読出要求が誤り、データメモリ３から読出される筈
のページが読出されず不必要な領域を持った場合には、
これを開放するメモリリーク回避機能を有する。この詳
細については、後述することとする。

【００２１】次に、図２を参照して、図１のメモリ管理
装置１、特にその中のアドレス制御部４の詳細構成を説
明する。このアドレス制御部４は、空き領域管理部４
１、使用領域管理部４２及びアドレス／リンクリスト制
御部４３から構成される。アドレス／リンクリスト制御
部４３は、書込要求と読出要求とを受け、空き領域管理
部４１及び使用領域管理部４２に相互接続されると共
に、データメモリ３及びリンクリストメモリ５に接続さ
れている。空き領域管理部４１からは、書込アドレス情
報が出力される。

【００２２】ここで、空き領域管理部４１は、リンクリ
ストメモリ５の空き領域リンクリストの内、データメモ
リ３における空き領域の先頭アドレス情報と末尾アドレ
ス情報の記憶手段を含み、データメモリ３への書き込み
アドレスを、リンクリストメモリ５から検索するため
に、空き領域の先頭アドレス情報をアドレス／リンクリ
スト制御部４３へ出力する。また、この空き領域の先頭
アドレス情報は、出力要求制御部６へも出力される。

【００２３】アドレス／リンクリスト制御部４３は、受
け取ったリンクリストメモリ５の空き領域で始まる空き
領域のアドレスを、データメモリ３への書き込みアドレ
スとしてリンクリストメモリから読み出し、データメモ
リへ出力する手段と、この時、新しい空き領域先頭アド
レスを、リンクリストメモリより読み出し、空き領域管
理部４１の空き領域先頭アドレス情報を更新する手段
と、読み出し要求に含まれる、読み出されるパケットの
先頭ページアドレス情報を、読み出しアドレスとして、
データメモリ３に渡し、もしそれに続くページがある場
合は、リンクリストメモリ５の対応するリンクリストを
読み出しデータメモリ３へ出力する手段と、パケットの
すべてのページが読み出されると、そのパケットのリン
クリストを空き領域管理部の末尾アドレス情報に追加す
ることによって、再びその領域を空き領域に設定する手
段を有す。

【００２４】使用領域管理部４２は、一定時間のうち一
度も空き領域に割り当てられなかったリンクリストメモ
リのアドレスを識別できるように、設定される一定時間
をカウントするカウンタと、リンクリストメモリ５へ書
き込むための、未開放アドレス表示ビットを管理する手
段と、一定時間毎にリンクリストメモリ５の内容を読
み、未開放アドレス表示ビットを認識すると、そのアド
レスをメモリリーク領域と判断する手段を有す。

【００２５】次に、図３は、図２のアドレス制御部４の
詳細ブロック図である。図３において、空き領域管理部
４１で、データメモリの空き領域先頭アドレスを保持す
る、先頭アドレス管理部１１と、空き領域末尾アドレス
を保持する、末尾アドレス管理部１２は、フリップフロ
ップ（ＦＦ）から構成されるレジスタである。使用領域
管理部４２は、設定された一定時間を、装置内クロック
によってカウントするカウンタ２１と、論理回路によっ
て構成される未開放アドレスビット処理部２２で構成さ
れる。

【００２６】アドレス／リンクリスト制御部４３は、ダ
ウンカウンタと初期値セット用の論理回路などによって
構成されるページ数管理部３１と、アドレス生成用のカ
ウンタと論理回路などによって構成されるリンクリスト
メモリアドレス制御部３２と、論理回路などによって構
成されるリンクリストメモリデータ処理部３３によって
構成される。

【００２７】以下、本発明によるメモリ管理装置の好適
実施形態例の動作を説明する。先ず、図１のシステムの
動作を説明する。尚、図１及び図２のデータメモリ３
は、ＲＡＭ（ランダムアクセスメモリ）であり、リンク
リストメモリ５は、デュアルポートメモリ（ＤＰＭ）で
あるものとする。

【００２８】図１のシステムでは、複数の通信回線を備
え、それぞれから複数のパケットが入力される。そこで
まず、各パケットは、入力データ処理部２において、装
置内固有のデータ長（ページ）に分割され、次段へ渡す
ためにパケット毎に多重化される。

【００２９】次に、各パケットのパケット長や宛先など
を含む属性データを作成し、それを出力要求制御部６へ
出力する。同時に、宛先を決定するためのルート検索処
理と、スイッチングのための処理時間の間、データを待
機させておくために格納するデータメモリ３へ送出し、
書き込むアドレスを得るために、アドレス制御部４へ書
き込み要求として、パケットのページ数を含むデータを
送出し、データメモリ３のアドレス制御部４から指定さ
れる書き込みアドレスへ、各パケットのページが格納さ
れる。このとき、リンクリストメモリ５には、各パケッ
ト毎のページが、データメモリのどのアドレスに格納さ
れたかの、リンクリスト情報が書き込まれる。

【００３０】続いて、パケットを、要求される正しい宛
先へスイッチングする情報として、出力要求制御部に渡
されたパケットの属性情報と、データメモリへのパケッ
トの最初のページの書き込みアドレスを、ルート検索処
理部７へ渡す。ルート検索処理部７では、設定されたル
ート情報よりスイッチ制御情報をスイッチ制御部８へ渡
し、また、スイッチングするデータ（パケット）を読み
出すために、データメモリに書き込まれているパケット
の最初のページのアドレスを、読み出し要求としてアド
レス制御部４へ渡す。

【００３１】アドレス制御部４では、受け取ったアドレ
スと、リンクリストメモリ５に書かれている該当パケッ
トのリンクリストより、読み出しアドレスを、データメ
モリ３へ出力する。データメモリ３の該当アドレスから
読み出されたページは、パケット毎に、ルート検索処理
部からの属性と共にスイッチングの情報に従って、スイ
ッチ制御部８にてスイッチングされ、定められた宛先の
出力データ処理部９へ送出される。出力データ処理部９
では、受け取ったページを、属性情報をもとに、パケッ
トの再組み立てを行い、通信回線に適合したデータフォ
ーマットにして送出する。

【００３２】この一連の動作の中で、ルート検索処理部
７で処理、生成された読み出し要求が、何らかの理由に
より、正しくアドレス制御部４へ渡されず、データメモ
リ３から読み出されるはずのデータが読み出されず、リ
ンクリストメモリ５に、その情報が残ってしまい、その
後も新しくデータを書き込むアドレスに割り当てられな
い領域が発生することを、メモリリークとしている。

【００３３】ここで、理解を助けるために、具体例を挙
げて説明することとする。例えば、２本の通信回線から
それぞれパケット１とパケット２が入力されると、ま
ず、入力データ処理部２において、装置内固有のデータ
長（ページ）に分割される。ここでは、パケット１のパ
ケット長を２８バイトとし、パケット２のパケット長を
２０バイトと仮定する。そして、１ページ長は１０バイ
トだと仮定すると、パケット１は３ページに分割され、
最後の１ページの余った２バイトにはダミーのデータが
入れられる。パケット２は２ページに分割され、ちょう
どページ長で割り切れるためダミーデータの挿入はな
い。

【００３４】そして、各パケットのパケット長や宛先な
どを含む属性データを作成し、それを出力要求制御部６
へ出力する。同時に、ページへ分割されたパケットをデ
ータメモリ３へ書き込むために、アドレス制御部４へ書
き込み要求として、パケット１であれば、ページ数情報
３を送出し、パケット１のページをデータメモリへ順に
送出する。

【００３５】次に、図２と図３を参照して、本発明によ
るメモリ管理装置の動作を説明する。アドレス制御部４
では、アドレス／リンクリスト制御部４３のページ数管
理部３１が受け取った、書き込むページ数である３ペー
ジが、ダウンカウンタの初期値にセットされる。

【００３６】リンクリストメモリアドレス制御部３２
は、セットされた値の３を見て、３ページ分の空きペー
ジをデータメモリへ書き込むためのアドレスを用意する
ために、空き領域管理部４１の先頭アドレス管理部１１
から、空き領域の先頭アドレスを受け取り、そのアドレ
スのリンクリストメモリの内容を参照し、同時にページ
数管理部３１のダウンカウンタの値を一つ減じる。ま
た、空き領域先頭アドレスは、１ページ目の書き込みア
ドレスとして、データメモリのアドレスへ出力される。
ここで参照された内容は、２ページ目のアドレスとし
て、データメモリの書き込みアドレスへ出力され、その
アドレスのリンクリストメモリの内容を、３ページ目の
書き込みアドレスとして参照する。この時、再びダウン
カウンタの値を、一つ減じる。３ページ目のアドレスを
データメモリの書き込みアドレスへ出力し、そのアドレ
スのリンクリストの内容を参照する。

【００３７】ここで再び一つ減じられるダウンカウンタ
の値が、０になったことを、アドレス／リンクリスト制
御部が認識すると、参照された値は、新しい、空き領域
の先頭アドレスとして、先頭アドレス管理部１１のレジ
スタに書き込まれる。また同じに、このアドレスに書き
込まれたページが、パケットの最後のページだというこ
とを示すために予約された値である０が、リンクリスト
メモリのリンクリストに書かれる。これで、パケット１
の３ページ分のデータが順に書き込まれる。また、この
時、データメモリへの書き込みアドレスとして読み出さ
れるリンクリストのアドレスのデータには、ある一定時
間の間に空き領域に割り当てられなかったデータメモリ
の領域を識別するための、未開放アドレス表示ビットに
１が書かれる。このビットは、ある一定時間の間は、一
度でも空き領域に割り当てられれば、再度その領域がデ
ータメモリへのページを書き込むアドレスに割り当てら
れても、１を書くことが無いように使用領域管理部４２
の未開放アドレスビット処理部により制御される。ま
た、この一定時間は、使用領域管理部４２のカウンタ２
１に設定される値であり、設定値は、装置が処理するパ
ケット長とルート検索処理部とスイッチング能力より求
められ、データメモリに、ページが正常に蓄積されてい
る最大の時間を最小値とする１サイクルを、保護のため
に数サイクル取った値とする。また、最初に先頭アドレ
ス管理部１１で保持してあった先頭ページアドレスは、
先頭ページの書き込みアドレス情報として出力される。
同様に、パケット２も処理される。

【００３８】図４は、本発明による実施の形態における
リンクリストメモリとデータメモリのアドレスマップで
ある。図４（Ａ）は、ページ分割されたパケットがデー
タメモリに書き込まれる前のリンクリストのアドレスマ
ップを示しており、ここでは、０から９のアドレスの、
全ての領域が空き領域であり、空き領域の先頭アドレス
は２、空き領域の末尾アドレスは９であり、空き領域の
リンクリストは順に、２−３−５−６−８−１−４−７
−９となっている。図４（Ｂ）は、パケット１とパケッ
ト２がデータメモリへ書き込まれた後のデータメモリの
アドレスマップを示しており、パケット１の３ページ
と、パケット２の２ページが、先程のリンクリストメモ
リのアドレスマップに示された空き領域の先頭から順に
書き込まれたことを示す。

【００３９】図５は、パケット１とパケット２がデータ
メモリに書き込まれた後のリンクリストのアドレスマッ
プである。ここで、パケット１のリンクリストは、アド
レス２−３−５の順になっており、アドレス５の内容に
は、最後のページを示す０が書かれている。同様に、パ
ケット２のリンクリストは、６−８、空き領域のリンク
リストは、１−４−７−９である。

【００４０】パケットを要求される正しい宛先へスイッ
チングするために、出力要求制御部に渡されたパケット
の属性情報と、データメモリへのパケットの最初のペー
ジの書き込みアドレスを、ルート検索処理部７へ渡す。
ルート検索処理部７では、設定されたルート情報よりス
イッチ制御情報をスイッチ制御部８へ渡し、また、スイ
ッチングするデータ（パケット）を読み出すために、デ
ータメモリに書き込まれているパケットの最初のページ
のアドレス、パケット１であればアドレス２を、読み出
し要求としてアドレス制御部４へ渡す。

【００４１】図２と図３を参照すると、読み出し要求を
受け取ったアドレス／リンクリスト制御部４３のアドレ
ス制御部３２は、そのアドレスを先頭アドレスとし、リ
ンクリストに格納されているそのパケットのリンク情報
から、最後のページを示す０を認識するまで、データメ
モリ３へ、読み出しアドレスとしてその内容を出力す
る。パケット１の場合に出力される、データメモリの読
み出しアドレスは、２−３−５となり、データメモリか
らは、パケット１の３ページが出力される。この時、読
み出されたアドレスは、読み出し先頭アドレスを、空き
領域管理部４１の末尾アドレス管理部１２のレジスタが
示すリンクリストメモリの空き領域末尾のデータとして
書かれ、３ページ目のアドレスを新しい空き領域末尾ア
ドレスとして、更新することによって、空き領域に再割
当てされる。また、この時、空き領域に再割当てされた
リンクリストメモリの未開放アドレスビットには０が書
かれる。

【００４２】データメモリから出力されたページは、パ
ケット毎にルート検索処理部からの属性と共にスイッチ
ングの情報に従って、スイッチ制御部８にてスイッチン
グされ、定められた宛先の出力データ処理部９へ送出さ
れる。出力データ処理部９では、受け取ったページを、
属性情報をもとに、パケットの再組み立てを行い、通信
回線に適合したデータフォーマットにして送出する。

【００４３】次に、パケット１と２の他に、新しいパケ
ットが処理されず、パケット１と２が読み出されてしま
っているはずの一定時間後に、パケット２の読み出し要
求が来なかった場合の動作を説明する。

【００４４】図６は、図５のパケット１と２が書き込ま
れている状態の、リンクリストメモリのアドレスマップ
から、パケット１だけが読み出された状態の、リンクリ
ストメモリのアドレスマップである。ここで、パケット
２の読み出し情報が来ず、アドレス６と８が無効な領域
であるとする。アドレス／リンクリスト制御部の、アド
レス制御部３２とデータ処理部３３は、ＤＰＭで構成さ
れたリンクリストメモリの、一方のポートから、使用領
域管理部４２のカウンタ２１に設定された値により、全
アドレスの未開放アドレス表示ビットを走査している。

【００４５】ここで、全アドレスを１回走査するのにか
かる時間が、カウンタ２１に設定された一定時間であ
る。前回走査した時から、一定時間後に走査した時、未
開放アドレス表示ビットに１が書かれている、アドレス
６と８は、メモリリーク領域とみなされる。この領域の
アドレスは、空き領域の末尾アドレスで示される内容に
書かれ、新しい末尾アドレスとして更新される。また、
そのメモリリークアドレスには０が書かれることによっ
て、メモリリーク領域は、空き領域として再割当てされ
る。この場合の、リンクリストメモリ５のアドレスマッ
プは、図４（Ａ）と同一である。

【００４６】以上、本発明によるメモリ管理装置の好適
実施形態例の構成及び動作を詳述した。しかし、本発明
は斯る実施形態例のみに限定されるべきではなく、本発
明の要旨を逸脱することなく種々の変形変更が可能であ
ること当業者には容易に理解できよう。

【００４７】

【発明の効果】上述の説明から理解される如く、本発明
のメモリ管理装置によると、動的に利用されるメモリ
を、使用されている領域と、空き領域との２つの連鎖情
報（リンクリスト）により管理している。無効な領域は
リンクリストを格納するリンクリストメモリのデータの
１ビットに割当てられている。未開放アドレスビット
を、装置の処理能力から決定される一定時間毎に走査す
ることにより検出している。この為に、リンクリストメ
モリのデータ１ビットと、一定時間をカウントするカウ
ンタとリンクリストメモリの未開放アドレスビットを確
認する為の構成を追加するのみで、メモリリークを検出
／回避可能である。従って、簡単な構成で意図するメモ
リリークの検出／回避ができるという実用上の顕著な効
果を有する。

【００４８】即ち、本発明のメモリ管理装置によると、
動的に割当てられるメモリも、長い時間でみれば、全領
域において必ず書込み／読出しが繰返されており、装置
特有のデータ処理時間をカウントし、一度も空き領域に
割当てられない領域により、メモリリーク領域を検出し
ている。従って、特別な複数の情報や制御用ハードウェ
アが不要であるという効果がある。

【図面の簡単な説明】

【図１】本発明によるメモリ管理装置を使用するバケッ
ト通信システムの構成図である。

【図２】図１に示すメモリ管理装置の好適実施形態例の
ブロック図である。

【図３】図２に示すメモリ管理装置のアドレス制御部の
詳細ブロック図である。

【図４】図２に示すメモリ管理装置のリンクリストメモ
リのアドレスマップ（Ａ）及びデータメモリのアドレス
マップ（Ｂ）の例を示す図である。

【図５】図２に示すメモリ管理装置のデータメモリにパ
ケット１及び２が書込まれた後のリンクリストメモリの
アドレスマップを示す図である。

【図６】図５に示すパケット１及び２が書込まれている
状態のリンクリストメモリのアドレスマップ例を示す図
である。

【符号の説明】

１ メモリ管理装置 ３ データメモリ ４ アドレス制御部 ５ リンクリストメモリ １１ 先頭アドレス管理部 １２ 末尾アドレス管理部 ２１ カウンタ ２２ 未開放アドレスビット処理部 ３１ ページ数管理部 ３２ リンクリストメモリアドレス制御部 ３３ リンクリストメモリデータ処理部 ４１ 空き領域管理部 ４２ 使用領域管理部 ４３ アドレス／リンクリスト制御部

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力データを書込要求信号に基づき格納
   し、読出要求信号に基づき出力データとして読出すデー
   タメモリと、前記入力データの各パケットのリンクリス
   トと前記データメモリ空き領域のリンクリストを格納す
   るリンクリストメモリと、前記データメモリ及び前記リ
   ンクリストメモリ間に接続され、前記データメモリへの
   アドレスを生成するアドレス制御部と、を備えることを
   特徴とするメモリ管理装置。
2. 【請求項２】前記アドレス制御部は、書込アドレス情報
   を出力する空き領域管理部、使用領域管理部及び前記空
   き領域及び使用領域管理部に接続されるアドレス／リン
   クリスト制御部を有することを特徴とする請求項１に記
   載のメモリ管理装置。
3. 【請求項３】前記空き領域管理部は、前記データメモリ
   の空き領域先頭アドレスを保持する先頭アドレス管理部
   及び前記空き領域末尾アドレスを保持する末尾アドレス
   管理部を有することを特徴とする請求項２に記載のメモ
   リ管理装置。
4. 【請求項４】前記使用領域管理部は、設定された一定時
   間をカウントするカウンタ及び論理回路により構成され
   る未開放アドレスビット処理部を有することを特徴とす
   る請求項２又は３に記載のメモリ管理装置。
5. 【請求項５】前記アドレス／リンクリスト制御部は、ダ
   ウンカウンタ及び初期値設定回路を含むページ数管理
   部、アドレス生成用リンクリストメモリアドレス制御部
   及びリンクリストメモリデータ処理部を有することを特
   徴とする請求項２、３又は４に記載のメモリ管理装置。