JP2000200949A - プリント回路板の多層モジュ―ル構造 - Google Patents

プリント回路板の多層モジュ―ル構造

Info

Publication number
JP2000200949A
JP2000200949A JP11142992A JP14299299A JP2000200949A JP 2000200949 A JP2000200949 A JP 2000200949A JP 11142992 A JP11142992 A JP 11142992A JP 14299299 A JP14299299 A JP 14299299A JP 2000200949 A JP2000200949 A JP 2000200949A
Authority
JP
Japan
Prior art keywords
layer
circuit board
printed circuit
ground
multilayer module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11142992A
Other languages
English (en)
Other versions
JP3223426B2 (ja
Inventor
Zaisuku Gen
在▲スク▼ 嚴
Eikan Kin
榮▲漢▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHIMU TEKKU KK
Original Assignee
SHIMU TEKKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHIMU TEKKU KK filed Critical SHIMU TEKKU KK
Publication of JP2000200949A publication Critical patent/JP2000200949A/ja
Application granted granted Critical
Publication of JP3223426B2 publication Critical patent/JP3223426B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 製造工程を短縮して生産性を向上できるプリ
ント回路板の多層モジュール構造を提供する。 【解決手段】 プリント回路板の多層モジュール構造に
おいて、最上層のソルダボール１１３に連結された最下
層のパッド１６１とパッド１６１との間、及びこの最下
層の上層に形成されたパターン１５２に対応する前記最
下層の該当部分に銅膜１６３を形成して信号干渉及び雑
音を除去し、インピーダンスを合わせるように構成し
た。多数の部品１１１が配置される第１層１１０と、接
地電源層として形成された第２層１２０と、信号層とし
て形成された第３層１３０と、電源層として形成された
第４層１４０と、信号層として形成された第５層１５０
と、前記第１層１１０のソルダボール１１３に連結され
たパッド１６１とパッド１６１との間、及び前記第５層
１５０に形成されたパターン１５２に対応する部分に銅
膜１６３が形成された第６層１６０とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、プリント回路板
（ＰＣＢ：Printed Circuit Board ）において、多層か
らなるモジュールの構造に係り、特にインピーダンス、
雑音、及び信号干渉現象を考慮した多層モジュール構造
に関する。
【０００２】
【従来の技術】一般に、プリント回路板の多層モジュー
ルは、例えば８個の層からなるダイレクト・ラムバス・
リム・モジュール（Direct Rambus Rimm Module ）であ
って、インピーダンス（Impedance ）、雑音（Noise
）、及び信号干渉現象を考慮して設計される。
【０００３】図５に示すように、このような８個の層か
らなるプリント回路板の多層モジュール１０は、部品が
配置される最上層の第１層１１と、この第１層１１のイ
ンピーダンスを合わせ、雑音と干渉から信号を保護する
ために接地層として形成された第２層１２と、この第２
層の下部に形成されて信号が入出力される第３層１３
と、この第３層１３の下部に電源（Ｖｄｄ）が供給され
る電源層として形成された第４層１４と、この第４層１
４の下部に接地層として形成された第５層１５と、この
第５層１５の下部に形成されて信号が入出力される第６
層１６と、この第６層１６の下部に接地層として形成さ
れた第７層１７と、この第７層１７の下部に形成された
最下層の第８層とからなる。
【０００４】このように、従来の多層モジュール１０
は、第１層１１に配置される部品間の雑音や信号干渉が
生じないようにするために、第１層１１の下部に接地層
としての第２層１２が形成され、信号が入出力される第
３層１３の上部と下部に接地層としての第２層１２と電
源層としての第４層１４とがそれぞれ形成され、信号が
入出力される第６層１６の上部と下部に接地層としての
第５層１５と第７層１７とがそれぞれ形成されると共
に、接地層としての第７層１７を形成した状態で最下層
の第８層１８が形成された構造を有している。
【０００５】ここで、部品が配置されるか又は信号が入
出力される層の上下層は、干渉が生じないようにしなが
らインピーダンスを合わせるために銅で被覆処理されて
いる。言い換えれば、各層の信号干渉と雑音を遮断する
ために、接地層としての第２層１２、電源層としての第
４層１４、接地層としての第５層１５、及び接地層とし
ての第７層１７がそれぞれ銅で被覆処理されている。な
お、第８層１８は、信号線（signal line ）のみが銅で
被覆処理されている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の多層モジュール構造は、８個の層からなるの
で、製造工程が複雑で生産性が低いという問題点があっ
た。
【０００７】この発明は、上記のような問題点に鑑みて
なされたものであり、製造工程を短縮して生産性を向上
できるプリント回路板の多層モジュール構造を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の手段とするところは、第１に、プリント回路板の多層
モジュール構造において、最上層のソルダボールに連結
された最下層のパッドとパッドとの間、及びこの最下層
の上層に形成されたパターンに対応する前記最下層の該
当部分に銅膜を形成して信号干渉及び雑音を除去し、イ
ンピーダンスを合わせるように構成したことにある。
【０００９】第２に、プリント回路板の多層モジュール
構造において、多数の部品が配置される第１層と、この
第１層の信号干渉及び雑音を除去し、インピーダンスを
合わせるために前記第１層の下部に接地電源層として形
成された第２層と、この第２層の下部に信号層として形
成された第３層と、この第３層のインピーダンスを合わ
せるために前記第３層の下部に電源層として形成された
第４層と、この第４層の下部に信号層として形成された
第５層と、この第５層の信号干渉及び雑音を除去し、イ
ンピーダンスを合わせるために前記第１層のソルダボー
ルに連結されたパッドとパッドとの間、及び前記第５層
に形成されたパターンに対応する部分に銅膜が形成され
た第６層とからなることにある。
【００１０】第３に、前記第１層のパッドを除いた部分
に、前記各部品を信号干渉及び雑音が発生しないように
独立させるために接地電源銅膜を形成したことにある。
【００１１】第４に、前記第６層を、前記第５層の信号
干渉及び雑音を除去し、インピーダンスを合わせるため
に、この第５層のパターンに応じて、接地電源銅膜が形
成される接地部分、Ｖｃｍｏｓ電源銅膜が形成されるＶ
ｃｍｏｓ部分、及び基準電源銅膜が形成される基準部分
に分けて、これら接地部分、Ｖｃｍｏｓ部分、及び基準
部分にそれぞれ接地電源、Ｖｃｍｏｓ電源、及び基準電
源を印加するように構成したことにある。
【００１２】第５に、前記第６層を、エポキシ樹脂によ
り前記接地部分、Ｖｃｍｏｓ部分、及び基準部分に分け
たことにある。
【００１３】
【発明の実施の形態】以下、この発明の実施形態を図面
に基づいて説明する。図１に示すように、この実施形態
に係るプリント回路板の多層モジュール１は、最上層の
第１層１１０、第２層１２０、第３層１３０、第４層１
４０、第５層１５０、及び最下層の第６層１６０の６個
の層からなる。
【００１４】この多層モジュール１は、図２及び図３に
示すように、第１層１１０のソルダボール（Solder Bal
l ）１１３に常法により連結された第６層１６０のパッ
ド１６１とパッド１６１との間、及び第５層１５０に形
成されたパターン１５２に対応する第６層１６０の該当
部分に銅膜１６３を形成して信号干渉及び雑音を除去
し、インピーダンスを合わせるように構成されている。
なお、第６層１６０のパッド１６１の周囲は、エポキシ
樹脂１６２によって銅膜１６３と絶縁されている。
【００１５】次に、多層モジュール１を細部的に説明す
る。第１層１１０は、図３に示すように、多数の部品１
１１が配置される最上層であり、各部品１１１を信号干
渉及び雑音が発生しないように独立させるために、パッ
ドを除いた部分に接地電源銅（Ground Copper ）膜１１
２が形成されている。第２層１２０は、第１層１１０の
信号干渉及び雑音を除去し、インピーダンスを合わせる
ために第１層１１０の下部に接地電源層として形成され
ている。第３層１３０は、第２層１２０の下部に信号層
として形成されている。第４層１４０は、第３層１３０
のインピーダンスを合わせるためにこの第３層１３０の
下部に電源層（Vdd Power ）として形成されている。第
５層１５０は、第４層１４０の下部に信号層として形成
されている。
【００１６】また、図４に示すように、銅膜１６３が形
成された第６層１６０の下面１６０ｂにおいては、より
効率良く第５層１５０の信号干渉及び雑音を除去し、イ
ンピーダンスを合わせるために、第５層１５０のパッド
１５１とパターン１５２に応じて、接地電源銅膜が形成
された接地部分１６４、Ｖｃｍｏｓ電源銅膜が形成され
たＶｃｍｏｓ部分１６５、及び基準電源銅（Vref Power
Copper）膜が形成された基準部分１６６にエポキシ樹
脂１６２によって分けられている。そして、これら接地
部分１６４、Ｖｃｍｏｓ部分１６５、及び基準部分１６
６に、それぞれ図示しない接地電源、Ｖｃｍｏｓ電源、
及び基準電源を印加するように構成されている。
【００１７】次に、多層モジュール１の細部作用を詳細
に説明する。図３に示すように、第１層１１０のパッド
を除いた部分に接地電源銅膜１１２を形成しておけば、
各部品１１１間に雑音及び信号干渉現象が生じなくな
る。即ち、垣状に形成された接地電源銅膜１１２に図示
しない接地電源を印加するようにしておけば、各部品１
１１が互いに干渉することなく独立する。
【００１８】また、第１層１１０と信号層としての第３
層１３０との間に接地電源層としての第２層１２０を形
成することによって、第１層１１０の各部品１１１から
発生する信号により現れる干渉及び雑音の影響を取り除
くＥＭＩ(Electromagnetic Interference)処理をしてお
けば、第１層１１０と第３層１３０との間に信号干渉及
び雑音が生じなくなり、且つ、インピーダンスを合わせ
ることができる。
【００１９】更に、信号層としての第３層１３０と第５
層１５０の間にＶｄｄ電源層としての第４層を形成する
ことによってＥＭＩ処理をしておけば、第３層１３０と
第５層１５０との間に信号干渉及び雑音が生じなくな
り、且つ、インピーダンスを合わせることができる。
【００２０】加えて、信号層としての第５層１５０の下
部に、既述のように、パッド１６１とパッド１６１との
間、及び第５層１５０のパターン１５２に対応する部分
を含んで全体的に銅膜１６３が形成された電源層として
の第６層１６０を形成しておけば、第５層の信号干渉及
び雑音を除去し、インピーダンスを合わせることができ
る。
【００２１】なお、この実施形態のように、銅膜１６３
が形成された第６層１６０を、第５層１５０のパターン
１５２に応じて、前記接地部分１６４、Ｖｃｍｏｓ部分
１６５、及び基準部分１６６にエポキシ樹脂１６２によ
り分けて、これらに該当する電源信号、即ち図示しない
接地電源、Ｖｃｍｏｓ電源、及び基準電源をそれぞれ印
加するようにしておけば、より効率良く第５層１５０の
信号干渉及び雑音を除去し、インピーダンスを合わせる
ことができる。
【００２２】
【発明の効果】以上説明したように、請求項１の発明に
よれば、最上層のソルダボールに連結された最下層のパ
ッドとパッドとの間、及びこの最下層の上層に形成され
たパターンに対応する前記最下層の該当部分に銅膜を形
成して信号干渉及び雑音を除去し、インピーダンスを合
わせるように構成しているので、従来より少ない層で多
層モジュールを具現することができる。そのため、製造
工程が短縮されると共に、原資材が節減されて、生産性
が向上するという利点がある。
【００２３】請求項２の発明によれば、第１層〜第６層
の６個の層で多層モジュールを具現することができる。
また、第１層と信号層としての第３層との間に接地電源
層としての第２層を形成しているので、第１層と第３層
との間に信号干渉及び雑音が生じなくなり、且つ、イン
ピーダンスを合わせることができるという利点がある。
更に、信号層としての第３層と第５層の間にＶｄｄ電源
層としての第４層を形成しているので、第３層と第５層
との間に信号干渉及び雑音が生じなくなり、且つ、イン
ピーダンスを合わせることができるという利点がある。
加えて、信号層としての第５層の下部に、パッドとパッ
ドとの間、及び第５層のパターンに対応する部分に銅膜
が形成された電源層としての第６層を形成しているの
で、第５層の信号干渉及び雑音を除去し、インピーダン
スを合わせることができるという利点がある。
【００２４】請求項３の発明によれば、第１層のパッド
を除いた部分に接地電源銅膜を形成しているので、この
第１層の各部品を信号干渉及び雑音が発生しないように
独立させることができるという利点がある。
【００２５】請求項４の発明によれば、第６層を、第５
層のパターンに応じて、接地電源銅膜が形成される接地
部分、Ｖｃｍｏｓ電源銅膜が形成されるＶｃｍｏｓ部
分、及び基準電源銅膜が形成される基準部分に分けて、
これら接地部分、Ｖｃｍｏｓ部分、及び基準部分にそれ
ぞれ接地電源、Ｖｃｍｏｓ電源、及び基準電源を印加す
るように構成しているので、より効率良く第５層の信号
干渉及び雑音を除去し、インピーダンスを合わせること
ができるという利点がある。
【００２６】請求項５の発明によれば、第６層を、エポ
キシ樹脂により前記接地部分、Ｖｃｍｏｓ部分、及び基
準部分に分けているので、これらにそれぞれ形成される
接地電源銅膜とＶｃｍｏｓ電源銅膜と基準電源銅膜とを
確実に絶縁できるという利点がある。
【図面の簡単な説明】
【図１】実施形態に係る多層モジュールの概略斜視図。
【図２】(a) は第５層の要部拡大平面図、(b) は第６層
の要部拡大平面図。
【図３】第１層の平面図。
【図４】第６層の底面図。
【図５】従来例の概略斜視図。
【符号の説明】
１ 多層モジュール １１０ 第１層 １１１ 部品 １１２ 接地電源銅膜 １１３ ソルダボール １２０ 第２層 １３０ 第３層 １４０ 第４層 １５０ 第５層 １５２ パターン １６０ 第６層 １６１ パッド １６２ エポキシ樹脂 １６３ 銅膜 １６４ 接地部分 １６５ Ｖｃｍｏｓ部分 １６６ 基準部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 榮▲漢▼ 大韓民国忠▲清▼北▲道▼▲清▼州市興▲ 徳▼區鳳鳴洞 鳳鳴住公アパート２團地 116−301▲號▼ Ｆターム(参考） 5E338 AA03 AA16 BB02 BB13 BB25 CC01 CC04 CC05 CC06 CD01 CD23 CD32 EE11 EE13 EE32 5E346 AA12 AA15 AA43 AA45 BB02 BB03 BB04 BB07 BB16 CC32 HH01 HH03 HH32 HH33

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 プリント回路板の多層モジュール構造に
    おいて、 最上層のソルダボールに連結された最下層のパッドとパ
    ッドとの間、及びこの最下層の上層に形成されたパター
    ンに対応する前記最下層の該当部分に銅膜を形成して信
    号干渉及び雑音を除去し、インピーダンスを合わせるよ
    うに構成したことを特徴とするプリント回路板の多層モ
    ジュール構造。
  2. 【請求項２】 プリント回路板の多層モジュール構造に
    おいて、 多数の部品が配置される第１層と、 この第１層の信号干渉及び雑音を除去し、インピーダン
    スを合わせるために前記第１層の下部に接地電源層とし
    て形成された第２層と、 この第２層の下部に信号層として形成された第３層と、 この第３層のインピーダンスを合わせるために前記第３
    層の下部に電源層として形成された第４層と、 この第４層の下部に信号層として形成された第５層と、 この第５層の信号干渉及び雑音を除去し、インピーダン
    スを合わせるために前記第１層のソルダボールに連結さ
    れたパッドとパッドとの間、及び前記第５層に形成され
    たパターンに対応する部分に銅膜が形成された第６層と
    からなることを特徴とするプリント回路板の多層モジュ
    ール構造。
  3. 【請求項３】 前記第１層のパッドを除いた部分に、前
    記各部品を信号干渉及び雑音が発生しないように独立さ
    せるために接地電源銅膜を形成したことを特徴とする請
    求項２記載のプリント回路板の多層モジュール構造。
  4. 【請求項４】 前記第６層を、前記第５層の信号干渉及
    び雑音を除去し、インピーダンスを合わせるために、こ
    の第５層のパターンに応じて、接地電源銅膜が形成され
    る接地部分、Ｖｃｍｏｓ電源銅膜が形成されるＶｃｍｏ
    ｓ部分、及び基準電源銅膜が形成される基準部分に分け
    て、これら接地部分、Ｖｃｍｏｓ部分、及び基準部分に
    それぞれ接地電源、Ｖｃｍｏｓ電源、及び基準電源を印
    加するように構成したことを特徴とする請求項２記載の
    プリント回路板の多層モジュール構造。
  5. 【請求項５】 前記第６層を、エポキシ樹脂により前記
    接地部分、Ｖｃｍｏｓ部分、及び基準部分に分けたこと
    を特徴とする請求項４記載のプリント回路板の多層モジ
    ュール構造。
JP14299299A 1998-12-31 1999-05-24 プリント回路板の多層モジュール構造 Expired - Lifetime JP3223426B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998-P-63449 1998-12-31
KR1019980063449A KR100341077B1 (en) 1998-12-31 1998-12-31 Structure of multi-layered module in pcb

Publications (2)

Publication Number Publication Date
JP2000200949A true JP2000200949A (ja) 2000-07-18
JP3223426B2 JP3223426B2 (ja) 2001-10-29

Family

ID=19570027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14299299A Expired - Lifetime JP3223426B2 (ja) 1998-12-31 1999-05-24 プリント回路板の多層モジュール構造

Country Status (4)

Country Link
US (1) US6265672B1 (ja)
JP (1) JP3223426B2 (ja)
KR (1) KR100341077B1 (ja)
TW (1) TW468362B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6947293B2 (en) * 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US6847529B2 (en) 1999-07-15 2005-01-25 Incep Technologies, Inc. Ultra-low impedance power interconnection system for electronic packages
US6801431B2 (en) * 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US20030214800A1 (en) * 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US7167379B2 (en) 2001-02-16 2007-01-23 Dibene Ii Joseph T Micro-spring interconnect systems for low impedance high power applications
US6845013B2 (en) * 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
US6936773B2 (en) * 2002-10-10 2005-08-30 Intel Corporation Board impedance management
KR100539960B1 (ko) 2003-09-08 2005-12-28 주식회사 팬택 이동 통신 단말기에서 엘시디 신호 라인 관련 피씨비 구조
US7295024B2 (en) * 2005-02-17 2007-11-13 Xandex, Inc. Contact signal blocks for transmission of high-speed signals
TW200637454A (en) * 2005-04-13 2006-10-16 Asustek Comp Inc Printed circuit board
US7609125B2 (en) * 2006-10-13 2009-10-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. System, device and method for reducing cross-talk in differential signal conductor pairs
KR20090079428A (ko) 2008-01-17 2009-07-22 삼성전자주식회사 파워 플레인 및 접지 플레인 노이즈를 감소시키는 구조를갖는 기판 및 이를 포함하는 전자 시스템
KR100888063B1 (ko) * 2008-10-21 2009-03-11 최경덕 대용량 신호 전송 매체용 연성 인쇄 회로 기판
US20100044435A1 (en) * 2008-08-22 2010-02-25 Sven Ahlberg Handheld scanning device with triple data acquisition functionality
KR101054989B1 (ko) 2008-12-26 2011-08-05 엘지이노텍 주식회사 Ｕｗｂ 통신회로 집적모듈
KR101531098B1 (ko) * 2013-08-22 2015-06-23 삼성전기주식회사 통신 패키지 모듈
US9510439B2 (en) 2014-03-13 2016-11-29 Honeywell International Inc. Fault containment routing
KR101712928B1 (ko) 2014-11-12 2017-03-09 삼성전자주식회사 반도체 패키지
KR101551145B1 (ko) 2015-02-26 2015-09-07 삼성전기주식회사 통신 패키지 모듈

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60953U (ja) * 1983-06-15 1985-01-07 富士通株式会社 多層プリント基板
JPS61190180U (ja) * 1985-05-20 1986-11-27
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
JP3199592B2 (ja) * 1995-01-27 2001-08-20 株式会社日立製作所 多層印刷回路基板
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JP2638567B2 (ja) * 1995-06-08 1997-08-06 日本電気株式会社 多層配線基板
KR100305844B1 (ko) * 1996-12-20 2001-12-15 이계안 전자제어모듈용pcb조립체
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board
US6084779A (en) * 1998-10-02 2000-07-04 Sigrity, Inc. Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips

Also Published As

Publication number Publication date
JP3223426B2 (ja) 2001-10-29
KR100341077B1 (en) 2002-09-27
US6265672B1 (en) 2001-07-24
TW468362B (en) 2001-12-11

Similar Documents

Publication Publication Date Title
JP2000200949A (ja) プリント回路板の多層モジュ―ル構造
US6384476B2 (en) Semiconductor integrated circuit and printed wiring substrate provided with the same
US20020118528A1 (en) Substrate layout method and structure for reducing cross talk of adjacent signals
US5790383A (en) Printed circuit board
US6246121B1 (en) High performance flip-chip semiconductor device
JP3745176B2 (ja) プリント配線板
JP3082579B2 (ja) シールドケース
JP2664485B2 (ja) セラミック多層配線板
JP2933729B2 (ja) プリント配線基板装置
JPH01260884A (ja) 補助パターンを有するプリント配線板
US6509646B1 (en) Apparatus for reducing an electrical noise inside a ball grid array package
CN101442875B (zh) 具有两层防焊结构的线路板
JPH0215699A (ja) 多層印刷配線板
JP2010010413A (ja) 多層プリント配線基板、及び多層プリント配線基板装置
JP2758816B2 (ja) 多層プリント基板のｅｍｉ対策法
US20120145448A1 (en) Printed circuit board with compound via
JP2003332754A (ja) 多層プリント配線板
JPH11121933A (ja) 多層プリント配線板および電子部品を実装したプリント配線板
JP2614034B2 (ja) プリント配線板
JP2646710B2 (ja) Ｓｏｐ型ｓｍｄの両面実装プリント板
JP2605489B2 (ja) 印刷配線板
JPH11121933A5 (ja)
JPS6369258A (ja) 多層配線基板
JPH0642365Y2 (ja) 電子部品の実装構造
JPH0349300A (ja) プリント板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term